JP4819471B2 - 配線基板及び配線基板を用いた半導体装置並びにその製造方法 - Google Patents
配線基板及び配線基板を用いた半導体装置並びにその製造方法 Download PDFInfo
- Publication number
- JP4819471B2 JP4819471B2 JP2005297811A JP2005297811A JP4819471B2 JP 4819471 B2 JP4819471 B2 JP 4819471B2 JP 2005297811 A JP2005297811 A JP 2005297811A JP 2005297811 A JP2005297811 A JP 2005297811A JP 4819471 B2 JP4819471 B2 JP 4819471B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating layer
- forming
- support substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
12:配線層
13:第1電極
14:第2電極
15:ビア
16:半導体素子
17:アンダーフィル樹脂
18:半田ボール
19:半田ボール
20:封止樹脂
21:ボンディングワイヤー
22:接着剤
23:半田ボール
24:半導体素子
25:アンダーフィル樹脂
26:半導体素子
27:接着剤
28:ボンディングワイヤー
29:封止樹脂
30:支持基板
31:絶縁膜
Claims (56)
- 電極を有する第1表面と第2表面を備え、前記第1表面に第1電極が設けられ、前記第2表面に第2電極が設けられ、少なくとも1層以上の絶縁層と少なくとも1層以上の配線層から構成され、1つ又は複数の半導体素子を搭載する配線基板であって、前記第2表面に設けられた第2電極が前記絶縁層内に埋設され、前記第2電極の前記第2表面側に露出した面の反対側の面がビアを介することなく直接的に前記配線層に接続され、且つ前記第2電極の横側面の少なくとも一部が前記絶縁層に接触せず露出することで、当該第2電極と該第2電極を囲む当該絶縁層との間に、当該第2電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む隙間が形成されており、前記第2電極の前記第2表面側に露出している面が、前記第2表面と同一平面にあることを特徴とする配線基板。
- 前記第2電極の横側面の全部が前記絶縁層に接触せず露出することで、当該第2電極と該第2電極を囲む当該絶縁層との間に、当該第2電極と外部導電材の接続時に用いる半田材料がそのリフロー時に流れ込む隙間が形成されていることを特徴とする請求項1に記載の配線基板。
- 前記第1電極と前記第2電極が直接接続されていることを特徴とする請求項1又は2に記載の配線基板。
- 請求項1乃至3のいずれか1項に記載の配線基板と、この配線基板における前記第1電極及び前記第2電極の内の少なくとも一方に接続された1つ又は複数の半導体素子とを有することを特徴とする半導体装置。
- 前記第1電極と前記第2電極とが直接接続され、前記第1電極に接続された1つ又は複数の半導体素子と、前記第2電極に接続された1つ又は複数の半導体素子とを有することを特徴とする請求項4に記載の半導体装置。
- 前記半導体素子が、低融点金属又は導電性樹脂のいずれかの材料により、前記第1電極及び前記第2電極の内の少なくとも一方にフリップチップ接続されていることを特徴とする請求項4又は5に記載の半導体装置。
- 前記半導体素子が、主に金を材料とするワイヤーにより、前記第1電極及び前記第2電極の内の少なくとも一方にワイヤーボンディング接続されていることを特徴とする請求項4乃至6のいずれか1項に記載の半導体装置。
- 前記半導体素子が、低融点金属、有機樹脂又は金属混入樹脂からなる群から選択された少なくとも1種の材料により請求項1乃至4のいずれか1項に記載の配線基板に連結されていることを特徴とする請求項4乃至7のいずれか1項に記載の半導体装置。
- 前記第1電極及び前記第2電極の内の少なくとも一方に、半田材料からなる金属ボールを具備していることを特徴とする請求項4乃至8のいずれか1項に記載の半導体装置。
- 支持基板上に絶縁層を形成する工程と、前記絶縁層の第2電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第2電極を形成する工程と、前記絶縁層と前記第2電極の上に直接配線層を形成する工程と、前記絶縁層と前記第2電極の上に第1電極を形成する工程と、前記支持基板を除去する工程とを有し、前記支持基板を除去する工程の後に、前記第2電極の側面と前記絶縁層との間に、当該第2電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第2電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする配線基板の製造方法。
- 前記空間が、当該絶縁層の厚さ方向に延びるとともに前記第2電極の露出面側に開口する中空柱状の空間であることを特徴とする請求項10に記載の配線基板の製造方法。
- 前記絶縁層と前記第2電極の上に配線層を形成する工程と、前記絶縁層と前記第2電極の上に第1電極を形成する工程とが、同一導電膜をパターニングすることにより前記絶縁層と前記第1電極とを同時に形成することを特徴とする請求項10に記載の配線基板の製造方法。
- 支持基板上に絶縁層を形成する工程と、前記絶縁層の第2電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第2電極を形成する工程と、少なくとも1層以上の配線層と少なくとも1層以上の絶縁層を積層する工程と、最上層の絶縁層上に第1電極を形成する工程と、前記支持基板を除去する工程と、前記第2電極の側面と前記絶縁層との間に、当該第2電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第2電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする配線基板の製造方法。
- 前記最上層の絶縁層上に第1電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする請求項13に記載の配線基板の製造方法。
- 前記絶縁層の第2電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第2電極を形成する工程との間に、前記開口部の側面に前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする請求項10乃至14のいずれか1項に記載の配線基板の製造方法。
- 支持基板上に第2電極を形成する工程と、前記第2電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第2電極の支持基板に接している面の反対側の面を露出させる工程と、前記絶縁層と前記第2電極の上に配線層を形成する工程と、前記絶縁層と前記第2電極の上に第1電極を形成する工程と、前記支持基板を除去する工程と、前記第2電極の側面と前記絶縁層との間に、当該第2電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第2電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする配線基板の製造方法。
- 前記絶縁層と前記第2電極の上の配線層と、前記絶縁層と前記第2電極の上の第1電極は、同一導電膜を形成し、それをパターニングして同時に形成されることを特徴とする請求項16に記載の配線基板の製造方法。
- 支持基板上に第2電極を形成する工程と、前記第2電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第2電極の支持基板に接している面の反対側の面を露出させる工程と、少なくとも1層以上の配線層と少なくとも1層以上の絶縁層を積層する工程と、最上層の絶縁層上に第1電極を形成する工程と、前記支持基板を除去する工程と、前記第2電極の側面と前記絶縁層との間に、当該第2電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第2電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする配線基板の製造方法。
- 前記最上層の絶縁層上に第1電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする請求項18に記載の配線基板の製造方法。
- 支持基板上に第2電極を形成する工程と、前記第2電極を覆うように前記支持基板上に絶縁層を設ける工程との間に、前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする請求項16乃至19のいずれか1項に記載の配線基板の製造方法。
- 前記第2電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層と前記第2電極とを共に研磨する工程であることを特徴とする請求項16乃至20のいずれか1項に記載の配線基板の製造方法。
- 前記第2電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層に前記第2電極が内部に露出している前記第2電極の面積より大きい凹部を形成する工程であることを特徴とする請求項16乃至20のいずれか1項に記載の配線基板の製造方法。
- 前記第2電極の側面と前記絶縁層との間に空間を形成する工程が、ウェットエッチング及びドライエッチングの内の少なくとも一方であることを特徴とする請求項10乃至22のいずれか1項に記載の配線基板の製造方法。
- 前記支持基板を除去する工程と、前記第2電極の側面と前記絶縁層との間に空間を形成する工程との間に、前記第2電極を露出させる工程を含むことを特徴とする請求項10乃至23のいずれか1項に記載の配線基板の製造方法。
- 前記支持基板を除去する工程が、剥離工程であることを特徴とする請求項10乃至24のいずれか1項に記載の配線基板の製造方法。
- 前記支持基板が導電性材料又は表面に導電性の膜を形成した材料であることを特徴とする請求項10乃至25のいずれか1項に記載の配線基板の製造方法。
- 支持基板上に絶縁層を形成する工程と、前記絶縁層の第2電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第2電極を形成する工程と、前記絶縁層と前記第2電極の上に配線層を形成する工程と、前記絶縁層と前記第2電極の上に第1電極を形成する工程と、前記第1電極に1つ又は複数の半導体素子を搭載する工程と、前記支持基板を除去する工程と、前記第2電極の側面と前記絶縁層との間に、当該第2電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第2電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
- 前記絶縁層と前記第2電極の上の配線層と、前記絶縁層と前記第2電極の上の第1電極は、同一導電膜を形成し、それをパターニングして同時に形成されることを特徴とする請求項27に記載の半導体装置の製造方法。
- 支持基板上に絶縁層を形成する工程と、前記絶縁層の第2電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第2電極を形成する工程と、少なくとも1層以上の配線層と少なくとも1層以上の絶縁層を積層する工程と、最上層の絶縁層上に第1電極を形成する工程と、前記第1電極に1つ又は複数の半導体素子を搭載する工程と、前記支持基板を除去する工程と、前記第2電極の側面と前記絶縁層との間に、当該第2電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第2電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
- 前記最上層の絶縁層上に第1電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする請求項29に記載の半導体装置の製造方法。
- 前記絶縁層の第2電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第2電極を形成する工程との間に、前記開口部の側面に前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする請求項27乃至30のいずれか1項に記載の半導体装置の製造方法。
- 支持基板上に第2電極を形成する工程と、前記第2電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第2電極の支持基板に接している面の反対側の面を露出させる工程と、前記絶縁層と前記第2電極の上に配線層を形成する工程と、前記絶縁層と前記第2電極の上に第1電極を形成する工程と、前記第1電極に1つ又は複数の半導体素子を搭載する工程と、前記支持基板を除去する工程と、前記第2電極の側面と前記絶縁層との間に、当該第2電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第2電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
- 前記絶縁層と前記第2電極の上の配線層と、前記絶縁層と前記第2電極の上の第1電極は、同一導電膜を形成し、それをパターニングして同時に形成されることを特徴とする請求項32に記載の半導体装置の製造方法。
- 支持基板上に第2電極を形成する工程と、前記第2電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第2電極の支持基板に接している面の反対側の面を露出させる工程と、少なくとも1層以上の配線層と少なくとも1層以上の絶縁層を積層する工程と、最上層の絶縁層上に第1電極を形成する工程と、前記第1電極に1つ又は複数の半導体素子を搭載する工程と、前記支持基板を除去する工程と、前記第2電極の側面と前記絶縁層との間に、当該第2電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第2電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
- 前記最上層の絶縁層上に第1電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする請求項34に記載の半導体装置の製造方法。
- 支持基板上に第2電極を形成する工程と、前記第2電極を覆うように前記支持基板上に絶縁層を設ける工程との間に、前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする請求項32乃至35のいずれか1項に記載の半導体装置の製造方法。
- 前記第2電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層と前記第2電極とを共に研磨する工程であることを特徴とする請求項32乃至36のいずれか1項に記載の半導体装置の製造方法。
- 前記第2電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層に前記第2電極が内部に露出している前記第2電極の面積より大きい凹部を形成する工程であることを特徴とする請求項32乃至36のいずれか1項に記載の半導体装置の製造方法。
- 前記第2電極の側面と前記絶縁層との間に空間を形成する工程の後に、前記第2電極に1つ又は複数の半導体素子を搭載する工程を有することを特徴とする請求項27乃至38のいずれか1項に記載の半導体装置の製造方法。
- 支持基板上に絶縁層を形成する工程と、前記絶縁層の第2電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第2電極を形成する工程と、前記絶縁層と前記第2電極の上に配線層を形成する工程と、前記絶縁層と前記第2電極の上に第1電極を形成する工程と、前記支持基板を除去する工程と、前記第2電極の側面と前記絶縁層との間に、当該第2電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程と、前記第2電極に1つ又は複数の半導体素子を搭載する工程とを有し、前記第2電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
- 前記絶縁層と前記第2電極の上の配線層と、前記絶縁層と前記第2電極の上の第1電極は、同一導電膜を形成し、それをパターニングして同時に形成されることを特徴とする請求項40に記載の半導体装置の製造方法。
- 支持基板上に絶縁層を形成する工程と、前記絶縁層の第2電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第2電極を形成する工程と、少なくとも1層以上の配線層と少なくとも1層以上の絶縁層を積層する工程と、最上層の絶縁層上に第1電極を形成する工程と、前記支持基板を除去する工程と、前記第2電極の側面と前記絶縁層との間に、当該第2電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程と、前記第2電極に1つ又は複数の半導体素子を搭載する工程とを有し、前記第2電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
- 前記最上層の絶縁層上に第1電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする請求項42に記載の半導体装置の製造方法。
- 前記絶縁層の第2電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第2電極を形成する工程との間に、前記開口部の側面に前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする請求項40乃至43のいずれか1項に記載の半導体装置の製造方法。
- 支持基板上に第2電極を形成する工程と、前記第2電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第2電極の支持基板に接している面の反対側の面を露出させる工程と、前記絶縁層と前記第2電極の上に配線層を形成する工程と、前記絶縁層と前記第2電極の上に第1電極を形成する工程と、前記支持基板を除去する工程と、前記第2電極の側面と前記絶縁層との間に、当該第2電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程と、前記第2電極に1つ又は複数の半導体素子を搭載する工程とを有し、前記第2電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
- 前記絶縁層と前記第2電極の上の配線層と、前記絶縁層と前記第2電極の上に第1電極は、同一導電膜を形成し、それをパターニングして同時に形成されることを特徴とする請求項45に記載の半導体装置の製造方法。
- 支持基板上に第2電極を形成する工程と、前記第2電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第2電極の支持基板に接している面の反対側の面を露出させる工程と、少なくとも1層以上の配線層と少なくとも1層以上の絶縁層を積層する工程と、最上層の絶縁層上に第1電極を形成する工程と、前記支持基板を除去する工程と、前記第2電極の側面と前記絶縁層との間に、当該第2電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程と、前記第2電極に1つ又は複数の半導体素子を搭載する工程とを有し、前記第2電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
- 前記最上層の絶縁層上に第1電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする請求項47に記載の半導体装置の製造方法。
- 支持基板上に第2電極を形成する工程と、前記第2電極を覆うように前記支持基板上に絶縁層を設ける工程との間に、前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする請求項45乃至48のいずれか1項に記載の半導体装置の製造方法。
- 前記第2電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層と前記第2電極とを共に研磨する工程であることを特徴とする請求項45乃至49のいずれか1項に記載の半導体装置の製造方法。
- 前記第2電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層に前記第2電極が内部に露出している前記第2電極の面積より大きい凹部を形成する工程であることを特徴とする請求項45乃至49のいずれか1項に記載の半導体装置の製造方法。
- 前記第2電極の側面と前記絶縁層との間に空間を形成する工程が、ウェットエッチング及びドライエッチングの内の少なくとも一方であることを特徴とする請求項27乃至51のいずれか1項に記載の半導体装置の製造方法。
- 前記支持基板を除去する工程と、前記第2電極の側面と前記絶縁層との間に空間を形成する工程との間に、前記第2電極を露出させる工程を含むことを特徴とする請求項27乃至52のいずれか1項に記載の半導体装置の製造方法。
- 前記第1電極及び第2電極の内の少なくとも一方に半田材料からなる金属ボールを装着する工程を有することを特徴とする請求項27乃至53のいずれか1項に記載の半導体装置の製造方法。
- 前記支持基板を除去する工程が、剥離工程であることを特徴とする請求項27乃至54のいずれか1項に記載の半導体装置の製造方法。
- 前記支持基板が導電性材料又は表面に導電性の膜を形成した材料であることを特徴とする請求項27乃至55のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005297811A JP4819471B2 (ja) | 2005-10-12 | 2005-10-12 | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
US11/542,261 US7791186B2 (en) | 2005-10-12 | 2006-10-04 | Wiring board, semiconductor device in which wiring board is used, and method for manufacturing the same |
CN200910127422A CN101533823A (zh) | 2005-10-12 | 2006-10-12 | 配线板、半导体器件及制造配线板和半导体器件的方法 |
CN2006101321645A CN1949500B (zh) | 2005-10-12 | 2006-10-12 | 配线板、半导体器件及制造配线板和半导体器件的方法 |
CN2009101274239A CN101533824B (zh) | 2005-10-12 | 2006-10-12 | 配线板、半导体器件及制造配线板和半导体器件的方法 |
US12/618,399 US7880295B2 (en) | 2005-10-12 | 2009-11-13 | Wiring board, semiconductor device in which wiring board is used, and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005297811A JP4819471B2 (ja) | 2005-10-12 | 2005-10-12 | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011104202A Division JP5193332B2 (ja) | 2011-05-09 | 2011-05-09 | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007109802A JP2007109802A (ja) | 2007-04-26 |
JP4819471B2 true JP4819471B2 (ja) | 2011-11-24 |
Family
ID=37910415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005297811A Expired - Fee Related JP4819471B2 (ja) | 2005-10-12 | 2005-10-12 | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7791186B2 (ja) |
JP (1) | JP4819471B2 (ja) |
CN (3) | CN101533823A (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI337059B (en) * | 2007-06-22 | 2011-02-01 | Princo Corp | Multi-layer substrate and manufacture method thereof |
JP2009071095A (ja) | 2007-09-14 | 2009-04-02 | Spansion Llc | 半導体装置の製造方法 |
JP5068133B2 (ja) * | 2007-10-17 | 2012-11-07 | 新光電気工業株式会社 | 半導体チップ積層構造体及び半導体装置 |
WO2009084300A1 (ja) | 2007-12-28 | 2009-07-09 | Ibiden Co., Ltd. | インターポーザー及びインターポーザーの製造方法 |
KR101089084B1 (ko) * | 2007-12-28 | 2011-12-06 | 이비덴 가부시키가이샤 | 인터포저 및 인터포저의 제조 방법 |
DE102008016487A1 (de) * | 2008-03-31 | 2009-10-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
TWI365517B (en) * | 2008-05-23 | 2012-06-01 | Unimicron Technology Corp | Circuit structure and manufactring method thereof |
JP2009302427A (ja) * | 2008-06-17 | 2009-12-24 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
WO2010010910A1 (ja) * | 2008-07-23 | 2010-01-28 | 日本電気株式会社 | コアレス配線基板、半導体装置及びそれらの製造方法 |
JP5107187B2 (ja) * | 2008-09-05 | 2012-12-26 | 新光電気工業株式会社 | 電子部品パッケージの製造方法 |
JP5101451B2 (ja) * | 2008-10-03 | 2012-12-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP2010238693A (ja) * | 2009-03-30 | 2010-10-21 | Toppan Printing Co Ltd | 半導体素子用基板の製造方法および半導体装置 |
KR101473267B1 (ko) * | 2009-04-02 | 2014-12-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 회로 기판 |
WO2011007659A1 (ja) * | 2009-07-13 | 2011-01-20 | 株式会社村田製作所 | 信号線路及びその製造方法 |
KR20110037332A (ko) * | 2009-10-06 | 2011-04-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US8891246B2 (en) * | 2010-03-17 | 2014-11-18 | Intel Corporation | System-in-package using embedded-die coreless substrates, and processes of forming same |
US8716873B2 (en) | 2010-07-01 | 2014-05-06 | United Test And Assembly Center Ltd. | Semiconductor packages and methods of packaging semiconductor devices |
TWI445100B (zh) * | 2011-05-20 | 2014-07-11 | Subtron Technology Co Ltd | 封裝結構及其製作方法 |
TWI473551B (zh) | 2011-07-08 | 2015-02-11 | Unimicron Technology Corp | 封裝基板及其製法 |
JP5795225B2 (ja) | 2011-09-27 | 2015-10-14 | 新光電気工業株式会社 | 配線基板の製造方法 |
TWI503935B (zh) * | 2011-10-17 | 2015-10-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
JP5225451B2 (ja) * | 2011-11-04 | 2013-07-03 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体パッケージの製造方法 |
US8642384B2 (en) | 2012-03-09 | 2014-02-04 | Stats Chippac, Ltd. | Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability |
US8866286B2 (en) * | 2012-12-13 | 2014-10-21 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Single layer coreless substrate |
US9165878B2 (en) * | 2013-03-14 | 2015-10-20 | United Test And Assembly Center Ltd. | Semiconductor packages and methods of packaging semiconductor devices |
US9087777B2 (en) | 2013-03-14 | 2015-07-21 | United Test And Assembly Center Ltd. | Semiconductor packages and methods of packaging semiconductor devices |
JP6356450B2 (ja) * | 2014-03-20 | 2018-07-11 | 株式会社東芝 | 半導体装置および電子回路装置 |
CN105282988A (zh) * | 2014-07-21 | 2016-01-27 | 友威科技股份有限公司 | 印刷电路板的平坦化方法 |
US9525147B2 (en) * | 2014-09-25 | 2016-12-20 | International Business Machines Corporation | Fringing field assisted dielectrophoresis assembly of carbon nanotubes |
JP6418968B2 (ja) * | 2015-01-29 | 2018-11-07 | 京セラ株式会社 | 電子部品実装用パッケージ、電子装置および電子モジュール |
TWI592956B (zh) * | 2015-06-25 | 2017-07-21 | Wafer Mems Co Ltd | Core inductor production methods |
US10636722B2 (en) | 2017-09-26 | 2020-04-28 | Western Digital Technologies, Inc. | System and method to enhance solder joint reliability |
IT201900022632A1 (it) | 2019-12-02 | 2021-06-02 | St Microelectronics Srl | Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente |
US11705378B2 (en) * | 2020-07-20 | 2023-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and methods of forming the same |
WO2022168478A1 (ja) * | 2021-02-05 | 2022-08-11 | 株式会社村田製作所 | モジュール |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259639A (ja) * | 1992-03-13 | 1993-10-08 | Toshiba Corp | プリント配線板の製造方法 |
JPH08288424A (ja) * | 1995-04-18 | 1996-11-01 | Nec Corp | 半導体装置 |
US5973931A (en) * | 1996-03-29 | 1999-10-26 | Sony Corporation | Printed wiring board and electronic device using same |
JP4121582B2 (ja) * | 1997-03-12 | 2008-07-23 | 大日本印刷株式会社 | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 |
JPH1074856A (ja) * | 1996-08-29 | 1998-03-17 | Kyocera Corp | 半導体素子収納用パッケージ |
US5721451A (en) * | 1996-12-02 | 1998-02-24 | Motorola, Inc. | Integrated circuit assembly adhesive and method thereof |
JP3210881B2 (ja) * | 1997-06-05 | 2001-09-25 | ソニーケミカル株式会社 | Bgaパッケージ基板 |
JPH11297873A (ja) * | 1998-04-13 | 1999-10-29 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2000031321A (ja) * | 1998-07-09 | 2000-01-28 | Seiko Epson Corp | 半導体装置の構造と製造方法 |
JP3635219B2 (ja) * | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | 半導体装置用多層基板及びその製造方法 |
JP3994262B2 (ja) * | 1999-10-04 | 2007-10-17 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US6543128B2 (en) * | 1999-12-03 | 2003-04-08 | Siliconware Precision Industries Co., Ltd. | Ball grid array package and its fabricating process |
JP2001196643A (ja) | 2000-01-11 | 2001-07-19 | Toppan Printing Co Ltd | 光・電気素子搭載用チップキャリア及びその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板 |
JP2001230513A (ja) * | 2000-02-15 | 2001-08-24 | Denso Corp | プリント基板及びその製造方法 |
TW434856B (en) * | 2000-05-15 | 2001-05-16 | Siliconware Precision Industries Co Ltd | Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package |
WO2002027787A1 (fr) * | 2000-09-27 | 2002-04-04 | Hitachi Chemical Co., Ltd. | Plaquette de montage de semi-conducteur, procede de fabrication associe, boitier de semi-conducteur comprenant cette plaquette et procede de fabrication de celui-ci |
US6753612B2 (en) * | 2001-04-05 | 2004-06-22 | International Business Machines Corporation | Economical high density chip carrier |
JP3666591B2 (ja) * | 2002-02-01 | 2005-06-29 | 株式会社トッパンNecサーキットソリューションズ | 半導体チップ搭載用基板の製造方法 |
JP3856130B2 (ja) * | 2002-10-11 | 2006-12-13 | セイコーエプソン株式会社 | 半導体装置 |
JP2004200668A (ja) * | 2002-12-03 | 2004-07-15 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法ならびに薄板状配線部材 |
TWI245381B (en) * | 2003-08-14 | 2005-12-11 | Via Tech Inc | Electrical package and process thereof |
JP3863161B2 (ja) | 2004-01-20 | 2006-12-27 | 松下電器産業株式会社 | 半導体装置 |
JP4063240B2 (ja) * | 2004-04-21 | 2008-03-19 | 日本電気株式会社 | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ |
JP2006128515A (ja) * | 2004-10-29 | 2006-05-18 | Sanyo Electric Co Ltd | 回路装置 |
JP2006210796A (ja) * | 2005-01-31 | 2006-08-10 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
-
2005
- 2005-10-12 JP JP2005297811A patent/JP4819471B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-04 US US11/542,261 patent/US7791186B2/en active Active
- 2006-10-12 CN CN200910127422A patent/CN101533823A/zh active Pending
- 2006-10-12 CN CN2009101274239A patent/CN101533824B/zh not_active Expired - Fee Related
- 2006-10-12 CN CN2006101321645A patent/CN1949500B/zh not_active Expired - Fee Related
-
2009
- 2009-11-13 US US12/618,399 patent/US7880295B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN101533823A (zh) | 2009-09-16 |
JP2007109802A (ja) | 2007-04-26 |
US7880295B2 (en) | 2011-02-01 |
CN101533824A (zh) | 2009-09-16 |
US20070080439A1 (en) | 2007-04-12 |
CN1949500A (zh) | 2007-04-18 |
CN101533824B (zh) | 2012-11-21 |
CN1949500B (zh) | 2012-02-08 |
US7791186B2 (en) | 2010-09-07 |
US20100127405A1 (en) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4819471B2 (ja) | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 | |
US8039756B2 (en) | Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same | |
JP5258045B2 (ja) | 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法 | |
JP5392847B2 (ja) | 配線基板、半導体装置及びそれらの製造方法 | |
JP5267987B2 (ja) | 半導体装置およびその製造方法 | |
JP3773896B2 (ja) | 半導体装置の製造方法 | |
JP4728708B2 (ja) | 配線基板及びその製造方法 | |
JP2007335464A (ja) | 金属ポストを有する配線基板、半導体装置、半導体装置モジュール及びそれらの製造方法 | |
US8669643B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
WO2010101167A1 (ja) | 半導体装置及びその製造方法 | |
JPWO2006093191A1 (ja) | 半導体パッケージ及びその製造方法 | |
WO2010047228A1 (ja) | 配線基板およびその製造方法 | |
JP5413371B2 (ja) | 半導体装置及びその製造方法 | |
JP4603383B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
JP5193332B2 (ja) | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070126 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080623 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110901 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4819471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |