JP4819471B2 - 配線基板及び配線基板を用いた半導体装置並びにその製造方法 - Google Patents

配線基板及び配線基板を用いた半導体装置並びにその製造方法 Download PDF

Info

Publication number
JP4819471B2
JP4819471B2 JP2005297811A JP2005297811A JP4819471B2 JP 4819471 B2 JP4819471 B2 JP 4819471B2 JP 2005297811 A JP2005297811 A JP 2005297811A JP 2005297811 A JP2005297811 A JP 2005297811A JP 4819471 B2 JP4819471 B2 JP 4819471B2
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
forming
support substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005297811A
Other languages
English (en)
Other versions
JP2007109802A (ja
Inventor
克 菊池
新太郎 山道
洋一郎 栗田
康志 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Renesas Electronics Corp
Original Assignee
NEC Corp
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Renesas Electronics Corp filed Critical NEC Corp
Priority to JP2005297811A priority Critical patent/JP4819471B2/ja
Priority to US11/542,261 priority patent/US7791186B2/en
Priority to CN200910127422A priority patent/CN101533823A/zh
Priority to CN2006101321645A priority patent/CN1949500B/zh
Priority to CN2009101274239A priority patent/CN101533824B/zh
Publication of JP2007109802A publication Critical patent/JP2007109802A/ja
Priority to US12/618,399 priority patent/US7880295B2/en
Application granted granted Critical
Publication of JP4819471B2 publication Critical patent/JP4819471B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は半導体素子を搭載する配線基板及び配線基板に半導体素子を搭載した半導体装置並びにそれらの製造方法に関し、特に高速伝送特性及び実装信頼性に優れた薄型の配線基板並びにその配線基板を用いた半導体装置に関する。
近年、携帯機器に見られる通り電子機器の急激な小型化、薄型化及び高密度化が進んでいること、並びに半導体素子の高速化及び高機能化に伴う端子数増加により、機器実装及び半導体素子実装から使用される配線基板において、薄型化、軽量化及び高密度化等の特性が求められている。
従来、配線基板としてはビルトアップ基板等のスルーホールを有する基板が一般的であるが、基板が厚く、更にスルーホールの存在により高速信号伝送に不向きである。
一方、テープ基板等の薄型基板も使用されているが、配線層がその製法から単層又は二層に限定されることと、テープ基材の伸縮が大きいためパターンの位置精度がビルドアップ基板より劣ることから、近年の高密度化の要求に応えることができない。
これらの配線基板の課題を改善する方法として、予め用意した支持基板上に配線構造体等を形成し、配線構造体形成後に支持基板を除去又は分離してスルーホールを設けないコアレス基板が提案されている。
特許文献１では、銅板を支持基板として配線構造を形成した後、支持基板をエッチングによって除去し、コアレス基板とする技術が開示されている。
特許文献２では、ステンレス板を支持基板として配線構造を形成した後、支持基板を剥離してコアレス基板とする技術が開示されている。
特許文献３では、銅箔を支持基板として配線構造を形成し、半導体素子を搭載した後に銅箔をエッチングしてコアレス基板とする技術及びそのコアレス基板を用いて半導体装置とする技術が開示されている。
特開２０００−３２３６１３号公報 特開平０５−２５９６３９号公報 特開２００４−２００６６８号公報
しかしながら、上記配線基板には以下のような課題がある。特許文献１、２及び３全てにおいて、支持基板を除去して得られる面に設けられている電極は、絶縁樹脂に埋設され、その表面が平坦となる構造を取っている。半田接続を行う電極表面が平坦となっていることから、接続強度が弱くなる半田と端子電極材料との金属拡散層（合金層）が電極表面に沿って形成されてしまい、接続信頼性が低下する課題があった。つまり、接続後の応力を受けた場合、金属拡散層にクラックが発生するため、平坦な電極を用いた接続構造においては安定した信頼性の実現が困難となる。また、埋設されている電極は、無機材料と比較して弾性率の低い絶縁樹脂に支えられる状態となるため、ワイヤーボンディングを行う際の超音波が吸収されてしまい、ボンディング性が劣化する。
本発明は、かかる問題点に鑑みてなされたものであって、埋設される電極の側面と絶縁樹脂層とが離れていることで半田との接続が電極側面まで設けられること、又は、超音波の吸収を防ぐことで安定したワイヤーボンディング性を実現し、信頼性の高い配線基板及び配線基板を用いた半導体装置並びにそれらの製造方法を提供するものである。
本発明に係る配線基板は、電極を有する第１表面と第２表面を備え、前記第１表面に第１電極が設けられ、前記第２表面に第２電極が設けられ、少なくとも１層以上の絶縁層と少なくとも１層以上の配線層から構成され、１つ又は複数の半導体素子を搭載する配線基板であって、前記第２表面に設けられた第２電極が前記絶縁層内に埋設され、前記第２電極の前記第２表面側に露出した面の反対側の面がビアを介することなく直接的に前記配線層に接続され、且つ前記第２電極の横側面の少なくとも一部が前記絶縁層に接触せず露出することで、当該第２電極と該第２電極を囲む当該絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む隙間が形成されており、前記第２電極の前記第２表面側に露出している面が、前記第２表面と同一平面にあることを特徴とする。
本発明に係る他の配線基板は、前記第２電極の横側面の全部が前記絶縁層に接触せず露出することで、当該第２電極と該第２電極を囲む当該絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む隙間が形成されていることを特徴とする。
本発明に係る配線基板は、前記第１電極と前記第２電極が直接接続されていることを特徴とする。
本発明に係る半導体装置は、前記配線基板と、この配線基板における前記第１電極及び／又は前記第２電極に接続された１つ又は複数の半導体素子とを有することを特徴とする。
本発明に係る他の半導体装置は、前記第１電極と前記第２電極とが直接接続され、前記第１電極に接続された１つ又は複数の半導体素子と、前記第２電極に接続された１つ又は複数の半導体素子とを有することを特徴とする。
本発明に係る半導体装置は、前記半導体素子が、低融点金属又は導電性樹脂のいずれかの材料により、前記第１電極及び／又は前記第２電極にフリップチップ接続されていることを特徴とする。
本発明に係る他の半導体装置は、前記半導体素子が、主に金を材料とするワイヤーにより、前記第１電極及び／又は前記第２電極にワイヤーボンディング接続されていることを特徴とする。
本発明に係る更に他の半導体装置は、前記半導体素子が、低融点金属、有機樹脂又は金属混入樹脂からなる群から選択された少なくとも１種の材料により配線基板に連結されていることを特徴とする。
本発明に係る半導体装置は、前記第１電極及び／又は前記第２電極に、半田材料からなる金属ボールを具備していることを特徴とする。
本発明に係る配線基板の製造方法は、支持基板上に絶縁層を形成する工程と、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程と、前記絶縁層と前記第２電極の上に直接配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程と、前記支持基板を除去する工程とを有し、前記支持基板を除去する工程の後に、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする。
本発明に係る配線基板の他の製造方法は、前記絶縁層と前記第２電極の上の配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程とが、同一導電膜をパターニングすることにより前記絶縁層と前記第１電極とを同時に形成することを特徴とする。
本発明に係る配線基板の製造方法は、支持基板上に絶縁層を形成する工程と、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程と、少なくとも１層以上の配線層と少なくとも１層以上の絶縁層を積層する工程と、最上層の絶縁層上に第１電極を形成する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする。
本発明に係る配線基板の製造方法は、前記最上層の絶縁層上に第１電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする。
本発明に係る配線基板の他の製造方法は、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程との間に、前記開口部の側面に前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする。
本発明に係る配線基板の製造方法は、支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第２電極の支持基板に接している面の反対側の面を露出させる工程と、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする。
本発明に係る配線基板の他の製造方法は、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程とが、同一導電膜をパターニングすることにより前記絶縁層と前記第１電極とを同時に形成することを特徴とする。
本発明に係る配線基板の製造方法は、支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第２電極の支持基板に接している面の反対側の面を露出させる工程と、少なくとも１層以上の配線層と少なくとも１層以上の絶縁層を積層する工程と、最上層の絶縁層上に第１電極を形成する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする。
本発明に係る配線基板の製造方法は、前記最上層の絶縁層上に第１電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする。
本発明に係る配線基板の製造方法は、支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程との間に、前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする。
本発明に係る配線基板の製造方法は、前記第２電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層と前記第２電極とを共に研磨する工程であることを特徴とする。
本発明に係る配線基板の他の製造方法は、前記第２電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層に前記第２電極が内部に露出している前記第２電極の面積より大きい凹部を形成する工程であることを特徴とする。
本発明に係る配線基板の製造方法は、前記第２電極の側面と前記絶縁層との間に空間を形成する工程が、ウェットエッチング及び／又はドライエッチングであることを特徴とする。
本発明に係る配線基板の製造方法は、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に空間を形成する工程との間に、前記第２電極を露出させる工程を含むことを特徴とする。
本発明に係る配線基板の製造方法は、前記支持基板を除去する工程が、剥離工程であることを特徴とする。
本発明に係る配線基板の製造方法は、前記支持基板が導電性材料又は表面に導電性の膜を形成した材料であることを特徴とする。
本発明に係る半導体装置の製造方法は、支持基板上に絶縁層を形成する工程と、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程と、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程と、前記第１電極に１つ又は複数の半導体素子を搭載する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする。
本発明に係る半導体装置の他の製造方法は、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程とが、同一導電膜をパターニングすることにより前記絶縁層と前記第１電極とを同時に形成することを特徴とする。
本発明に係る半導体装置の製造方法は、支持基板上に絶縁層を形成する工程と、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程と、少なくとも１層以上の配線層と少なくとも１層以上の絶縁層を積層する工程と、最上層の絶縁層上に第１電極を形成する工程と、前記第１電極に１つ又は複数の半導体素子を搭載する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする。
本発明に係る半導体装置の製造方法は、前記最上層の絶縁層上に第１電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする。
本発明に係る半導体装置の製造方法は、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程との間に、前記開口部の側面に前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする。
本発明に係る半導体装置の製造方法は、支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第２電極の支持基板に接している面の反対側の面を露出させる工程と、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程と、前記第１電極に１つ又は複数の半導体素子を搭載する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする。
本発明に係る半導体装置の他の製造方法は、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程とが、同一導電膜をパターニングすることにより前記絶縁層と前記第１電極とを同時に形成することを特徴とする。
本発明に係る半導体装置の製造方法は、支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第２電極の支持基板に接している面の反対側の面を露出させる工程と、少なくとも１層以上の配線層と少なくとも１層以上の絶縁層を積層する工程と、最上層の絶縁層上に第１電極を形成する工程と、前記第１電極に１つ又は複数の半導体素子を搭載する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする。
本発明に係る半導体装置の製造方法は、前記最上層の絶縁層上に第１電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする。
本発明に係る半導体装置の製造方法は、支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程との間に、前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする。
本発明に係る半導体装置の製造方法は、前記第２電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層と前記第２電極とを共に研磨する工程であることを特徴とする。
本発明に係る半導体装置の他の製造方法は、前記第２電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層に前記第２電極が内部に露出している前記第２電極の面積より大きい凹部を形成する工程であることを特徴とする。
本発明に係る半導体装置の製造方法は、前記第２電極の側面と前記絶縁層との間に空間を形成する工程の後に、前記第２電極に１つ又は複数の半導体素子を搭載する工程を有することを特徴とする。
本発明に係る半導体装置の製造方法は、支持基板上に絶縁層を形成する工程と、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程と、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程と、前記第２電極に１つ又は複数の半導体素子を搭載する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする。
本発明に係る半導体装置の他の製造方法は、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程とが、同一導電膜をパターニングすることにより前記絶縁層と前記第１電極とを同時に形成することを特徴とする。
本発明に係る半導体装置の製造方法は、支持基板上に絶縁層を形成する工程と、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程と、少なくとも１層以上の配線層と少なくとも１層以上の絶縁層を積層する工程と、最上層の絶縁層上に第１電極を形成する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程と、前記第２電極に１つ又は複数の半導体素子を搭載する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする。
本発明に係る半導体装置の製造方法は、前記最上層の絶縁層上に第１電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする。
本発明に係る半導体装置の製造方法は、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程との間に、前記開口部の側面に前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする。
本発明に係る半導体装置の製造方法は、支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第２電極の支持基板に接している面の反対側の面を露出させる工程と、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程と、前記第２電極に１つ又は複数の半導体素子を搭載する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする。
本発明に係る半導体装置の他の製造方法は、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程とが、同一導電膜をパターニングすることにより前記絶縁層と前記第１電極とを同時に形成することを特徴とする。
本発明に係る半導体装置の製造方法は、支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第２電極の支持基板に接している面の反対側の面を露出させる工程と、少なくとも１層以上の配線層と少なくとも１層以上の絶縁層を積層する工程と、最上層の絶縁層上に第１電極を形成する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程と、前記第２電極に１つ又は複数の半導体素子を搭載する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする。
本発明に係る半導体装置の製造方法は、前記最上層の絶縁層上に第１電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする。
本発明に係る半導体装置の製造方法は、支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程との間に、前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする。
本発明に係る半導体装置の製造方法は、前記第２電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層と前記第２電極とを共に研磨する工程であることを特徴とする。
本発明に係る半導体装置の他の製造方法は、前記第２電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層に前記第２電極が内部に露出している前記第２電極の面積より大きい凹部を形成する工程であることを特徴とする。
本発明に係る半導体装置の製造方法は、前記第２電極の側面と前記絶縁層との間に空間を形成する工程が、ウェットエッチング及び／又はドライエッチングであることを特徴とする。
本発明に係る半導体装置の製造方法は、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に空間を形成する工程との間に、前記第２電極を露出させる工程を含むことを特徴とする。
本発明に係る半導体装置の製造方法は、前記第１電極及び／又は第２電極に半田材料からなる金属ボールを装着する工程を有することを特徴とする。
本発明に係る半導体装置の製造方法は、前記支持基板を除去する工程が、剥離工程であることを特徴とする。
本発明に係る半導体装置の製造方法は、前記支持基板が導電性材料又は表面に導電性の膜を形成した材料であることを特徴とする。
本発明に係る配線基板及び配線基板を用いた半導体装置によれば、絶縁層に埋設されている電極側面において半田接合が施されるため、配線基板と接合された部品や他の基板に対する接続信頼性が向上する。つまり、側面において接合を構成することにより、部品や基板を接続した後に発生する応力、主に電極表面に対して水平にかかる応力による接続界面の脆い金属拡散層破断を効果的に回避することが可能となる。
また、本発明に係る配線基板の製造方法によれば、本発明に係る配線基板を効果的に作成できると共に、工程中に支持基板を用いることによって安定した配線形成が可能となり、今後の高密度で且つ微細な配線形成が実現できる。更に、配線形成後に支持基板を除去することで、配線基板の厚みを最小限にすることが可能となるため、インダクタンスを低くすることが可能となり、電気的な損失を低く抑えることが実現できる。
また、本発明に係る半導体装置の製造方法によれば、本発明に係る半導体装置を効果的に作成できると共に、安定した支持基板を用いたまま半導体素子を搭載するため、５０μｍピッチ以下の微小で且つ狭ピッチな接続を安定して行うことができる。更に、半導体素子を実装した後に支持基板を除去することによって配線基板の厚みを最小限にすることが可能となり、露出した面に別の半導体素子を搭載することによって先に搭載した半導体素子との間が非常に短距離となる。このため、微小で且つ多くの接続を実現することができ、両面の半導体素子間での高速信号伝送と広いバス幅を実現できる。
更にまた、支持基板の除去工程を剥離によって行うことによって、支持基板の再利用が可能となり、コストを低く抑えることが実現できる。
次に、本発明の実施の形態について、添付の図面を参照して具体的に説明する。図１は、本発明の第１実施形態に係る配線基板の構成の一例を示す部分断面図である。図１に示す配線基板は、絶縁層１１と、絶縁層１１に埋設されている第２電極１４と、絶縁層１１と第２電極１４の上に配線層１２と第１電極１３が設けられており、第２電極１４の露出している面に対する側面が絶縁層１１に接触していない構造である。
絶縁層１１は、例えば感光性又は非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）及びポリノルボルネン樹脂等、又はガラスクロス又はアラミド繊維などで形成された織布又は不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）又はポリノルボルネン樹脂等を含浸させた材料を用いる。特に、ポリイミド樹脂、ＰＢＯ及び織布又は不織布を用いた材料は、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。本発明においては、ポリイミドを１０μｍの厚みで用いた。
配線層１２の主たる材料は、銅、金、ニッケル、アルミニウム、銀及びパラジウムのいずれか１つ又は複数から構成されるが、銅が抵抗値及びコストの面で最も好適である。また、ニッケルは、絶縁材料等の他の材料との界面反応を防止でき、磁性体としての特性を活用したインダクタ又は抵抗配線として使用できる。
配線層１２は、上述の如く例えば銅によって形成されており、その厚さは例えば１０μｍである。配線層１２は、例えばサブトラクティブ法、セミアディティブ法又はフルアディティブ法等によって形成する。
サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。
セミアディティブ法は、無電解めっき法、スパッタ法又はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等によって給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法による金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。
フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法によって絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。
また、配線層１２が設けられる絶縁層（図示せず）に配線パターンとなる凹部を設けておき、無電解めっき法、スパッタ法又はＣＶＤ法等によって給電層を形成した後、無電解めっき法又は電解めっき法によって凹部を埋め込み、表面を研磨により整える方法を用いてもよい。
第１電極１３は、絶縁層１１及び第２電極１４上に設けられ、第２電極１４に直接、又は配線層１２を介して第２電極１４に電気的に接続されている。
第１電極１３は、例えば複数の層が積層されたものであり、例えば、第１電極１３の表面に形成される半田ボールの濡れ性又はボンディングワイヤーとの接続性を考慮して、第１電極１３の表面は、金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成されることが好ましい。本発明においては、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
また、図示していないが、第１電極１３の内側に開口部を有するパターン又は第１電極１３に接触しない開口部を有するパターンのソルダーレジストを追加してもよい。更に、ソルダーレジストパターンを形成した後に、その開口部を覆う様に第１電極パターンを設けた構造としてもよい。更にまた、配線層１２と第１電極１３は、同一導電膜をパターニングして同時に形成されてもよい。
第２電極１４は、絶縁層１１に埋設され、配線層１２及び第１電極１３と電気的に接続されている。また、第２電極１４の配線層１２及び第１電極１３と接続されている面の反対側の面が露出しており、配線層１２及び第１電極１３が形成されている面の反対側の絶縁層１１の表面と同一平面となっている。
更に、第２電極１４の露出した面に対する側面が絶縁層１１と一部接触していない、又は接触していない構造となる。なお、接触していない構造は、半田材料を用いた接続の場合は、半田材料がリフロー時に流れ込むのに必要な隙間が形成されていればよく、室温時に接触していてもよい。
第２電極１４は、例えば複数の層が積層されたものであり、例えば、第２電極１４の表面に形成される半田ボールの濡れ性又はボンディングワイヤーとの接続性を考慮して、第２電極１４の表面は、金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成されることが好ましい。また、ワイヤーボンディング性の安定化のため、第２電極１４の側面にニッケル又はロジウムなどの硬度の高い金属層を設けてもよい。本発明においては、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
本実施形態により、第２電極１４の側面が絶縁層１１と接触していないため、半田接続は第２電極１４の側面においても接続が構成され、接続信頼性が向上する。また、第２電極１４の側面に剛性の高い金属を設けることによって安定したワイヤーボンディング性が実現でき、接続信頼性が向上する。
図２は、本発明の第１実施形態に係る配線基板構成の第１変形例の一例を示す部分断面図である。本第１変形例は、配線基板の第１実施例の構成に対して、第２電極１４と接続している配線層１２と第１電極１３の一部が絶縁層１１の第２電極１４が埋設されている開口部内に構成され、配線層１２と第１電極１３が絶縁層１１の側面にも接触している点が異なり、他の部分は配線基板の第１実施形態と同様である。
本実施形態の第１変形例は、配線基板の第１実施例と同様に、第２電極１４の側面が絶縁層１１と接触していないため、半田接続は第２電極１４の側面においても接続が構成され、接続信頼性が向上する。また、第２電極１４の側面に剛性の高い金属を設けることによって安定したワイヤーボンディング性が実現でき、接続信頼性が向上する。また、配線層１２の一部が絶縁層１１の開口部内に接触しているため、配線基板の第２電極１４が半導体素子又は別基板に搭載された際に発生する応力に対して、配線基板の第１実施形態と比較して配線層１２と絶縁層１１との両方により緩和することができるため、接続信頼性のさらなる向上が図れる。
図３は、本発明の第１実施形態に係る配線基板構成の第２変形例の一例を示す部分断面図である。本第２変形例は、配線基板の第１実施例の構成に対して、第２電極１４の配線層１２と接触している面の反対側の面が、絶縁層１１の配線層１２が設けられていない表面に対して窪んでいる点が異なり、他の部分は配線基板の第１実施形態と同様である。
本実施形態の第２変形例は、配線基板の第１実施例と同様に、第２電極１４の側面が絶縁層１１と接触していないため、半田接続は第２電極１４の側面においても接続が構成され、接続信頼性が向上する。また、第２電極１４の側面に剛性の高い金属を設けることによって安定したワイヤーボンディング性が実現でき、接続信頼性が向上する。また、第２電極１４が絶縁層１１の表面より窪んでいるため、半田ボール搭載時の転がりを防止することができる。
図４は、本発明の第１実施形態に係る配線基板構成の第３変形例の一例を示す部分断面図である。本第３変形例は、配線基板の第１実施例の構成に対して、第２電極１４の配線層１２と接触している面の反対側の面が、絶縁層１１の配線層１２が設けられていない表面に対して突出している点が異なり、他の部分は配線基板の第１実施形態と同様である。
本実施形態の第３変形例は、配線基板の第１実施例で得られる接続信頼性をより向上させることができる。つまり、第２電極１４の側面が絶縁層１１と接触していないため、半田接続は第２電極１４の側面においても接続が構成され、配線基板の第１実施例以上に接続信頼性が向上する。また、第２電極１４の側面に剛性の高い金属を設けることによって、配線基板の第１実施例以上に安定したワイヤーボンディング性が実現でき、接続信頼性が向上する。
図５は、本発明の第２実施形態に係る配線基板構成の一例を示す部分断面図である。本第２実施形態は、配線基板の第１実施形態の絶縁層１１と配線層１２が複数積層されている構造である。図５では、絶縁層１１が３層、配線層１２が２層の例を示しているが、これに限定されることはなく、絶縁層１１及び配線層１２は必要とされる層数によって構成されてよい。また、配線基板の第１実施形態で記載した図２、３及び４に示す構造を元に絶縁層１１と配線層１２が複数積層された構造としてもよい。以下に、図１の構造を元に絶縁層１１と配線層１２が複数積層された構造を例に説明する。
図５に示す配線基板は、複数の絶縁層１１と複数の配線層１２が交互に積層されており、絶縁層１１内に設けられるビア１５によって配線層１２が電気的に接続されている。絶縁層１１の片側の表面に第１電極１３が設けられ、絶縁層１１の反対側の表面に第２電極１４が設けられており、第２電極１４が露出している面に対する側面が絶縁層１１に接触しない構造で埋設されている。絶縁層１１の材料は、本発明の第１実施形態と同様に選択して用いる。
感光性の有機材料を使用する場合、ビア１５を設ける絶縁層１１の開口部はフォトリソグラフィー法によって形成される。非感光性の有機材料又は感光性の有機材料でパターン解像度が低い有機材料を使用する場合、ビア１５を設ける絶縁層１１の開口部は、レーザ加工法、ドライエッチング法又はブラスト法によって形成される。
また、ビア１５の位置に予めめっきポストを形成した後に絶縁膜を形成し、研磨によって絶縁膜表面を削ってめっきポストを露出させてビア１５を形成する方法によれば、絶縁層１１に予め開口部を設ける必要が無い。本実施例においては、感光性ポリイミド樹脂を用いたためフォトリソグラフィー法を採用した。
配線層１２の材料及び形成方法は、本発明の第１実施形態と同様である。本実施例においては、スパッタ膜を給電層としたセミアディティブ法を用いた。
第１電極１３は、絶縁層１１上に設けられ、ビア１５を介して配線層１２と電気的に接続されている。第１電極１３は、例えば複数の層が積層されたものであり、第１電極１３の表面の形成に適する材料は、本発明の第１実施形態と同様である。
また、図示していないが、第１電極１３の内側に開口部を有するパターン又は第１電極１３に接触しない開口部を有するパターンのソルダーレジストを追加してもよい。更に、ソルダーレジストパターンを形成した後に、その開口部を覆う様に第１電極パターンを設けた構造としてもよい。本発明においては、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
第２電極１４は、絶縁層１１に埋設され、配線層１２と電気的に接続されている。また、第２電極１４の配線層１２と接続されている面の反対側の面が露出しており、配線層１２が形成されている面の反対側の絶縁層１１の表面と同一平面となっている。更に、第２電極１４の露出した面に対する側面が絶縁層１１と一部接触していない、又は接触していない構造となる。なお、接触していない構造は、半田材料を用いた接続の場合は、半田材料がリフロー時に流れ込むのに必要な隙間が形成されていればよく、室温時に接触していてもよい。
第２電極１４は、例えば複数の層が積層されたものであり、第２電極１４の表面の形成に適する材料や形成方法は、本発明の第１実施形態と同様である。本発明においては、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
本実施形態は、配線基板の第１実施形態と同様に、第２電極１４の側面が絶縁層１１と接触していないため、半田接続は第２電極１４の側面においても接続が構成され、接続信頼性が向上する。また、第２電極１４の側面に剛性の高い金属を設けることによって安定したワイヤーボンディング性が実現でき、接続信頼性が向上する。また、積層によって設計の自由度が高くなるため、ストリップライン構造及びマイクロストリップライン構造などの電源並びにグランド及び信号などの各種回路の最適化が可能となる。
図６は、本発明の第２実施形態に係る配線基板構成の変形例を示す部分断面図である。本第２実施形態の変形例は、配線基板の第２実施例の構成に対して、第１電極１３が設けられている絶縁層１１表面に配線層１２が設けられている点が異なる。また、図５においては、絶縁層１１が３層、配線層１２が２層の例を示しているが、これに限定されることはなく、絶縁層１１及び配線層１２は必要とされる層数によって構成されてよい。更に、配線基板の第１実施形態において記載した図２、３及び４に示す構造を元に絶縁層１１と配線層１２が複数積層された構造としてもよい。以下に、図１の構造を元に絶縁層１１と配線層１２が複数積層された構造を例に説明する。
本第２実施形態の変形例について、配線基板の第２実施例と異なる部分について説明を行う。第２実施形態と同一の部分は、第２実施形態の説明と同様である。絶縁層１１の第１電極１３が設けられている表面に設けられた配線層１２の材料及び形成方法は、本発明の第１実施形態と同様である。
配線層１２の材料及び形成方法は、本発明の第１実施形態と同様である。また、配線層１２と第１電極１３は、同一導電膜をパターニングして同時に形成されてもよい。本実施例においては、スパッタ膜を給電層としたセミアディティブ法を用いた。
本実施形態の変形例は、第２実施形態と同様に、第２電極１４の側面が絶縁層１１と接触していないため、半田接続は第２電極１４の側面においても接続が構成され、接続信頼性が向上する。また、第２電極１４の側面に剛性の高い金属を設けることによって安定したワイヤーボンディング性が実現でき、接続信頼性が向上する。また、積層によって設計の自由度が高くなるため、ストリップライン構造及びマイクロストリップライン構造などの電源並びにグランド及び信号などの各種回路の最適化が可能となる。更に、第２実施形態よりも配線密度を高めることができ、ノイズ対策としてのシールドとしてグランド回路を設けることによって配線基板の電気特性を向上させることができる。
なお、上述の各実施形態において、配線基板の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサが設けられていてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。
更に、絶縁層１１の１層又は複数層において、誘電率が９以上となる材料により構成され、その上下の配線層１２、第１電極１３及び第２電極１４の所望の位置に対向電極を形成することで回路のノイズフィルターの役割を果たすコンデンサを設けてもよい。コンデンサを構成する誘電体材料としては、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。
図７は、本発明の第１実施形態に係る半導体装置の構成の一例を示す部分断面図である。図７に示す半導体装置は、絶縁層１１と絶縁層１１に埋設されている第２電極１４と、絶縁層１１と第２電極１４の上に配線層１２と第１電極１３が設けられており、第２電極１４の露出している面に対する側面が絶縁層１１に接触しておらず、第１電極１３に半導体素子１６が半田ボール１８を介してフリップチップ接続され、アンダーフィル樹脂１７が注入されており、第２電極１４に半田ボール１９が設けられている構造である。
また、図７では、図１に示す配線基板の第１実施形態の構成を例として用いたが、図２乃至６のいずれかに示す配線基板の第１実施形態の第１変形例、第２変形例及び第３変形例、並びに第２実施形態及び第２実施形態の変形例を用いてもよい。更に、図７では１つの半導体素子を記載したが、複数の半導体素子が搭載されていてもよく、更にはコンデンサ及び抵抗などの部品も搭載されていてもよい。
絶縁層１１の材料は、本発明の第１実施形態と同様に選択して用いる。本発明においては、ポリイミドを１０μｍの厚みで用いた。
配線層１２の材料及び形成方法は、本発明の第１実施形態と同様である。
第１電極１３は、絶縁層１１及び第２電極１４上に設けられ、第２電極１４に直接、又は、配線層１２を介して第２電極１４に電気的に接続されている。第１電極１３は、例えば複数の層が積層されたものであり、第１電極１３の表面の形成に適する材料は、本発明の第１実施形態と同様である。
また、図示していないが、第１電極１３の内側に開口部を有するパターン又は第１電極１３に接触しない開口部を有するパターンのソルダーレジストを追加してもよい。更に、ソルダーレジストパターンを形成した後に、その開口部を覆う様に第１電極パターンを設けた構造としてもよい。更にまた、配線層１２と第１電極１３は、同一導電膜をパターニングして同時に形成されてもよい。本発明においては、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
第２電極１４は、絶縁層１１に埋設され、配線層１２及び第１電極１３と電気的に接続されている。また、第２電極１４の配線層１２及び第１電極１３と接続されている面の反対側の面が露出しており、配線層１２及び第１電極１３が形成されている面の反対側の絶縁層１１の表面と同一平面となっている。更に、第２電極１４の露出した面に対する側面が絶縁層１１と一部接触していない、又は接触していない構造となる。
なお、接触していない構造は、半田材料を用いた接続の場合は、半田材料がリフロー時に流れ込むのに必要な隙間が形成されていればよく、室温時に接触していてもよい。本発明においては、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
半導体素子１６は、半導体素子１６表面の電極（図示せず）が第１電極１３と半田ボール１８を介して電気的に接続されており、半導体素子１６と配線基板との間の空間にアンダーフィル樹脂１７が充填されている。アンダーフィル樹脂１７は、配線基板と半導体素子１６との熱膨張率差を小さくして半田ボール１８が破断することを防止する目的で使用される。半田ボール１８が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂１７は必ずしも充填する必要はない。
半田ボール１８は、半田材料からなる微小ボールで、半導体素子１６の電極上にめっき法、ボール転写又は印刷法によって形成される。半田ボール１８の材料は、鉛錫の共晶半田又は鉛フリーの半田材料から適宜選択することができる。アンダーフィル樹脂１７はエポキシ系の材料から構成され、半導体素子１６が半田ボール１８によって接続された後で充填される。
半田ボール１９は、本発明の半導体装置を別基板に搭載するために第２電極１４に取り付けられる。半田ボール１９は、半田材料からなるボールで、第２電極１４上にボール転写又は印刷法によって形成される。取り付けの形態によっては半田ボール１９ではなく、金属製のピンを半田付けした構造を取ってもよい。金属製のピンを半田付けする場合においても、第２電極１４の側面に半田との接合部分が形成されるため、接続信頼性が良好である。
本発明の半導体装置の半導体素子１６を搭載していない領域で、配線基板の剛性が不足している場合は、別途、半導体素子１６の領域が開口されている枠体を貼り付けてもよい。
本実施形態により、第２電極１４の側面が絶縁層１１と接触していないため、半田接続は第２電極１４の側面においても接続が構成され、接続信頼性が向上する。
図８は、本発明の第２実施形態に係る半導体装置の構成の一例を示す部分断面図である。本第２実施形態は、半導体装置の第１実施形態に封止樹脂２０が半導体素子１６を覆うように設けられた構造である。また、図８においては、図１に示す配線基板の第１実施形態の構成を例として用いたが、図２乃至６のいずれかに示す配線基板の第１実施形態の第１変形例、第２変形例及び第３変形例、並びに第２実施形態及び第２実施形態の変形例を用いてもよい。更に、図８では１つの半導体素子を記載したが、複数の半導体素子が搭載されていてもよく、更にはコンデンサ及び抵抗などの部品も搭載されていてもよい。以下に、本第２実施形態が第１実施形態と異なる部分について説明する。半導体装置の第１実施形態と同一の部分は、第１実施形態の説明と同様である。
封止樹脂２０は、エポキシ系の材料にシリカフィラーを混ぜた材料から構成され、搭載されている半導体素子１６と接続部分の配線とを覆う様に金型を用いたトランスファーモールディング法、圧縮形成モールド法又は印刷法などで設けられる。図８においては、配線基板の片側全体を封止樹脂２０が覆っている構造となっているが、半導体素子１６を部分的に覆い、配線基板の一部が露出する構造としてもよい。
本実施形態により、半導体素子１６が封止樹脂２０で覆われていることから、半導体素子１６を保護することができる。また、封止樹脂２０を設けることによって半導体装置全体の剛性を上げることができ、パッケージ全体の信頼性を向上できる。更にまた、第２電極１４の側面が絶縁層１１と接触していないため、半田接続は第２電極１４の側面においても接続が構成され、接続信頼性が向上する。
図９は、本発明の第３実施形態に係る半導体装置の構成の一例を示す部分断面図である。本第３実施形態は、半導体装置の第２実施形態の半導体素子１６の接続形態をワイヤーボンディングとした構造である。本第３実施形態は、配線基板の第１電極１３が形成されている面に、接着剤２２により半導体素子１６の回路が形成されていない面が接着され、半導体素子１６の電極（図示せず）と第１電極１３とがボンディングワイヤー２１により接続され、封止樹脂２０により覆われている構造である。
また、図９においては、図１に示す配線基板の第１実施形態の構成を例として用いたが、図２乃至６のいずれかに示す配線基板の第１実施形態の第１変形例、第２変形例及び第３変形例、並びに第２実施形態及び第２実施形態の変形例を用いてもよい。更に、図９では１つの半導体素子を記載したが、複数の半導体素子が搭載されていてもよく、更にはコンデンサ及び抵抗などの部品も搭載されていてもよい。以下に、本第３実施形態が第１実施形態及び第２実施形態と異なる部分について説明する。半導体装置の第１実施形態及び第２実施形態と同一の部分は、第１実施形態及び第２実施形態の説明と同様である。
接着剤２２は、半導体素子１６の回路が形成されていない面に設けられ、有機材料又はＡｇペーストなどを使用する。
ボンディングワイヤー２１は、主に金から構成される材料が用いられ、半導体素子１６の電極（図示せず）と第１電極１３とを電気的に接続する。
図９においては、配線基板の片側全体を、半導体素子１６を含めて封止樹脂２０が覆っている構造となっているが、半導体素子１６を部分的に覆い、配線基板の一部が露出する構造としてもよい。
本実施形態により、半導体素子１６が封止樹脂２０で覆われていることから、半導体素子１６を保護することができる。また、封止樹脂２０を設けることによって半導体装置全体の剛性を上げることができ、パッケージ全体の信頼性を向上できる。更にまた、第２電極１４の側面が絶縁層１１と接触していないため、半田接続は第２電極１４の側面においても接続が構成され、接続信頼性が向上する。
図１０は、本発明の第４実施形態に係る半導体装置の構成の一例を示す部分断面図である。本第４実施形態は、半導体装置の第１実施形態に対して、第１電極１３ではなく第２電極１４に半導体素子１６を搭載した構造である。また、図１０においては、図１に示す配線基板の第１実施形態の構成を例として用いたが、図２乃至６のいずれかに示す配線基板の第１実施形態の第１変形例、第２変形例及び第３変形例、並びに第２実施形態及び第２実施形態の変形例を用いてもよい。更に、図１０では１つの半導体素子を記載したが、複数の半導体素子が搭載されていてもよく、更にはコンデンサ及び抵抗などの部品も搭載されていてもよい。
絶縁層１１の材料は、本発明の第１実施形態と同様に選択して用いる。本発明においては、ポリイミドを１０μｍの厚みで用いた。
配線層１２の材料及び形成方法は、本発明の第１実施形態と同様である。
第１電極１３は、絶縁層１１及び第２電極１４上に設けられ、第２電極１４に直接、又は、配線層１２を介して第２電極１４に電気的に接続されている。第１電極１３は、例えば複数の層が積層されたものであり、第１電極１３の表面の形成に適する材料は、本発明の第１実施形態と同様である。
また、図示していないが、第１電極１３の内側に開口部を有するパターン又は第１電極１３に接触しない開口部を有するパターンのソルダーレジストを追加してもよい。更に、ソルダーレジストパターンを形成した後に、その開口部を覆う様に第１電極パターンを設けた構造としてもよい。更にまた、配線層１２と第１電極１３は、同一導電膜をパターニングして同時に形成されてもよい。本発明においては、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
第２電極１４は、絶縁層１１に埋設され、配線層１２及び第１電極１３と電気的に接続されている。また、第２電極１４の配線層１２及び第１電極１３と接続されている面の反対側の面が露出しており、配線層１２及び第１電極１３が形成されている面の反対側の絶縁層１１の表面と同一平面となっている。更に、第２電極１４の露出した面に対する側面が絶縁層１１と一部接触していない、又は接触していない構造となる。
なお、接触していない構造は、半田材料を用いた接続の場合は、半田材料がリフロー時に流れ込むのに必要な隙間が形成されていればよく、室温時に接触していてもよい。本発明においては、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
半導体素子２４は、半導体素子２４表面の電極（図示せず）が第２電極１４と半田ボール２３を介して電気的に接続されており、半導体素子２４と配線基板との間の空間にアンダーフィル樹脂２５が充填されている。アンダーフィル樹脂２５は、配線基板と半導体素子２４との熱膨張率差を小さくして半田ボール２３が破断することを防止する目的で使用される。半田ボール２３が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂２５は必ずしも充填する必要はない。
半田ボール２３は、半田材料からなる微小ボールで、半導体素子２３の電極上にめっき法、ボール転写又は印刷法によって形成される。半田ボール２３の材料は、鉛錫の共晶半田又は鉛フリーの半田材料から適宜選択することができる。アンダーフィル樹脂２５はエポキシ系の材料から構成され、半導体素子２４が半田ボール２３によって接続された後で充填される。
半田ボール１９は、本発明の半導体装置が別基板に搭載されるため第１電極１３に取り付けられる。半田ボール１９は、半田材料からなるボールで、第１電極１３上にボール転写又は印刷法により形成される。取り付けの形態によっては半田ボール１９ではなく、金属製のピンを半田付けした構造を取ってもよい。
本発明の半導体装置の半導体素子２４を搭載していない領域で、配線基板の剛性が不足している場合は、別途、半導体素子２４の領域が開口されている枠体を貼り付けてもよい。
本実施形態により、第２電極１４の側面が絶縁層１１と接触していないため、半導体素子２４との半田ボール２３による接続では第２電極１４の側面でも半田材料との接続が構成され、接続信頼性が向上する。
図１１は、本発明の第５実施形態に係る半導体装置の構成の一例を示す部分断面図である。本第５実施形態は、半導体装置の第４実施形態に封止樹脂２９が半導体素子２４を覆うように設けられた構造である。また、図１１においては、図１に示す配線基板の第１実施形態の構成を例として用いたが、図２乃至６のいずれかに示す配線基板の第１実施形態の第１変形例、第２変形例及び第３変形例、並びに第２実施形態及び第２実施形態の変形例を用いてもよい。更に、図１１では１つの半導体素子を記載したが、複数の半導体素子が搭載されていてもよく、更にはコンデンサ及び抵抗などの部品も搭載されていてもよい。以下に、本第５実施形態が第４実施形態と異なる部分について説明する。半導体装置の第４実施形態と同一の部分は、第４実施形態の説明と同様である。
封止樹脂２９は、エポキシ系の材料にシリカフィラーを混ぜた材料から構成され、搭載されている半導体素子２４と接続部分の配線とを覆う様に金型を用いたトランスファーモールディング法、圧縮形成モールド法又は印刷法などで設けられる。図１１においては、配線基板の片側全体を封止樹脂２９が覆っている構造となっているが、半導体素子２４を部分的に覆い、配線基板の一部が露出する構造としてもよい。
本実施形態により、半導体素子２４が封止樹脂２９で覆われていることから、半導体素子２４を保護することができる。また、封止樹脂２４を設けることによって半導体装置全体の剛性を上げることができ、パッケージ全体の信頼性を向上できる。更にまた、第２電極１４の側面が絶縁層１１と接触していないため、半導体素子２４との半田ボール２３による接続においては第２電極１４の側面においても半田材料との接続が構成され、接続信頼性が向上する。
図１２は、本発明の第６実施形態に係る半導体装置の構成の一例を示す部分断面図である。本第６実施形態は、半導体装置の第５実施形態の半導体素子２６の接続形態をワイヤーボンディングとした構造である。本第６実施形態は、配線基板の第２電極１４が形成されている面に、接着剤２７により半導体素子２６の回路が形成されていない面が接着され、半導体素子２６の電極（図示せず）と第２電極１４とがボンディングワイヤー２８により接続され、封止樹脂２９により覆われている構造である。
また、図１２においては、図１に示す配線基板の第１実施形態の構成を例として用いたが、図２乃至６のいずれかに示す配線基板の第１実施形態の第１変形例、第２変形例及び第３変形例、並びに第２実施形態及び第２実施形態の変形例を用いてもよい。更に、図１２では１つの半導体素子を記載したが、複数の半導体素子が搭載されていてもよく、更にはコンデンサ及び抵抗などの部品も搭載されていてもよい。以下に、本第６実施形態が第４実施形態及び第５実施形態と異なる部分について説明する。半導体装置の第４実施形態及び第５実施形態と同一の部分は、第４実施形態及び第５実施形態の説明と同様である。
接着剤２７は、半導体素子２６の回路が形成されていない面に設けられ、有機材料又はＡｇペーストなどを使用する。
ボンディングワイヤー２８は、主に金から構成される材料が用いられ、半導体素子２６の電極（図示せず）と第２電極１４とを電気的に接続する。
図１２においては、配線基板の片側の一部を、半導体素子２６を含めて封止樹脂２９が覆っている構造となっているが、半導体素子２６を含めて配線基板の片側全体を覆う構造としてもよい。
本実施形態により、半導体素子２６が封止樹脂２９で覆われていることから、半導体素子２６を保護することができる。また、封止樹脂２９を設けることによって半導体装置全体の剛性を上げることができ、パッケージ全体の信頼性を向上できる。
図１３は、本発明の第７実施形態に係る半導体装置の構成の一例を示す部分断面図である。図１３に示す半導体装置は、絶縁層１１と絶縁層１１に埋設されている第２電極１４と、絶縁層１１と第２電極１４の上に配線層１２と第１電極１３とが設けられており、第２電極１４の露出している面に対する側面が絶縁層１１に接触しておらず、第１電極１３に半導体素子１６が半田ボール１８を介してフリップチップ接続され、アンダーフィル樹脂１７が注入されており、第２電極１４に半導体素子２４が半田ボール２３を介してフリップチップ接続され、アンダーフィル樹脂２５が注入されており、第２電極１４に半田ボール１９が設けられている構造である。
また、図１３においては、図１に示す配線基板の第１実施形態の構成を例として用いたが、図２乃至６のいずれかに示す配線基板の第１実施形態の第１変形例、第２変形例及び第３変形例、並びに第２実施形態及び第２実施形態の変形例を用いてもよい。更に、図１３では第１電極１３に接続されている半導体素子及び第２電極１４に接続されている半導体素子を１つとして記載したが、複数の半導体素子が搭載されていてもよく、更にはコンデンサ及び抵抗などの部品も搭載されていてもよい。
絶縁層１１の材料は、本発明の第１実施形態と同様に選択して用いる。本発明においては、ポリイミドを１０μｍの厚みで用いた。
配線層１２の材料及び形成方法は、本発明の第１実施形態と同様である。
第１電極１３は、絶縁層１１及び第２電極１４上に設けられ、第２電極１４に直接、又は、配線層１２を介して第２電極１４に電気的に接続されている。第１電極１３は、例えば複数の層が積層されたものであり、第１電極１３の表面の形成に適する材料は、本発明の第１実施形態と同様である。
また、図示していないが、第１電極１３の内側に開口部を有するパターン又は第１電極１３に接触しない開口部を有するパターンのソルダーレジストを追加してもよい。更に、ソルダーレジストパターンを形成した後に、その開口部を覆う様に第１電極パターンを設けた構造としてもよい。更にまた、配線層１２と第１電極１３は、同一導電膜をパターニングして同時に形成されてもよい。本発明においては、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
第２電極１４は、絶縁層１１に埋設され、配線層１２及び第１電極１３と電気的に接続されている。また、第２電極１４の配線層１２及び第１電極１３と接続されている面の反対側の面が露出しており、配線層１２及び第１電極１３が形成されている面の反対側の絶縁層１１の表面と同一平面となっている。更に、第２電極１４の露出した面に対する側面が絶縁層１１と一部接触していない、又は接触していない構造となる。
なお、接触していない構造は、半田材料を用いた接続の場合は、半田材料がリフロー時に流れ込むのに必要な隙間が形成されていれば良く、室温時に接触していてもよい。本発明においては、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
半導体素子１６は、半導体素子１６表面の電極（図示せず）が第１電極１３と半田ボール１８を介して電気的に接続されており、半導体素子１６と配線基板との間の空間をアンダーフィル樹脂１７が充填されている。アンダーフィル樹脂１７は、配線基板と半導体素子１６との熱膨張率差を小さくして半田ボール１８が破断することを防止する目的で使用される。半田ボール１８が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂１７は必ずしも充填する必要はない。
半田ボール１８の材料及び形成方法は、本発明の第１実施形態と同様である。アンダーフィル樹脂１７はエポキシ系の材料から構成され、半導体素子１６が半田ボール１８により接続された後で充填される。
半導体素子２４は、半導体素子２４表面の電極（図示せず）が第２電極１４と半田ボール２３を介して電気的に接続されており、半導体素子２４と配線基板との間の空間をアンダーフィル樹脂２５が充填されている。アンダーフィル樹脂２５は、配線基板と半導体素子２４との熱膨張率差を小さくして半田ボール２３が破断することを防止する目的で使用される。半田ボール２３が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂２５は必ずしも充填する必要はない。
半田ボール２３は、半田材料からなる微小ボールで、半導体素子２３の電極上にめっき法、ボール転写又は印刷法によって形成される。半田ボール２３の材料は、鉛錫の共晶半田や鉛フリーの半田材料から適宜選択することができる。アンダーフィル樹脂２５はエポキシ系の材料から構成され、半導体素子２４が半田ボール２３により接続された後で充填される。
半田ボール１９は、本発明の半導体装置が別基板に搭載されるため第２電極１４に取り付けられる。半田ボール１９は、半田材料からなるボールで、第２電極１４上にボール転写又は印刷法により形成される。取り付けの形態によっては半田ボール１９ではなく、金属製のピンを半田付けした構造を取ってもよい。金属製のピンを半田付けする場合でも、第２電極１４の側面に半田との接合部分が形成されるため、接続信頼性が良好である。また、図１３では半田ボール１９を第２電極１４に取り付ける構造を用いたが、第１電極１３に取り付ける構造としてもよい。
本発明の半導体装置の半導体素子１６を搭載していない領域で、配線基板の剛性が不足している場合は、別途、半導体素子１６の領域が開口されている枠体を貼り付けてもよい。
本実施形態により、第２電極１４の側面が絶縁層１１と接触していないため、半田接続は第２電極１４の側面においても接続が構成され、接続信頼性が向上する。
図１４は、本発明の第７実施形態の変形例に係る半導体装置の構成の一例を示す部分断面図である。本第７実施形態の変形例は、半導体装置の第７実施形態の第２電極１４に搭載された半導体素子２４の接続形態をワイヤーボンディングとした構造である。本第７実施形態の変形例は、配線基板の第２電極１４が形成されている面に、接着剤２７により半導体素子２６の回路が形成されていない面が接着され、半導体素子２６の電極（図示せず）と第２電極１４とがボンディングワイヤー２８により接続され、封止樹脂２９により覆われている構造である。
また、図１４においては、図１に示す配線基板の第１実施形態の構成を例として用いたが、図２乃至６のいずれかに示す配線基板の第１実施形態の第１変形例、第２変形例及び第３変形例、並びに第２実施形態及び第２実施形態の変形例を用いてもよい。更に、図１４では第１電極１３に接続されている半導体素子及び第２電極１４に接続されている半導体素子を１つとして記載したが、複数の半導体素子が搭載されていてもよく、更にはコンデンサ及び抵抗などの部品も搭載されていてもよい。以下に、半導体装置の第７実施形態との違う部分について説明する。半導体装置の第７実施形態と同一の部分は、第７実施形態の説明と同様である。
接着剤２７は、半導体素子２６の回路が形成されていない面に設けられ、有機材料やＡｇペーストなどを使用する。
ボンディングワイヤー２８は、主に金から構成される材料が用いられ、半導体素子２６の電極（図示せず）と第２電極１４とを電気的に接続する。
図１４においては、配線基板の片側の一部を、半導体素子２６を含めて封止樹脂２９が覆っている構造となっているが、半導体素子２６を含めて配線基板の片側全面を覆う構造としてもよい。この場合は、半田ボール１９は、第１電極１３に取り付けられる構造となる。
本実施形態により、半導体素子２６が封止樹脂２９で覆われていることから、半導体素子２６を保護することができる。また、封止樹脂２９を設けることによって半導体装置全体の剛性を強くすることができ、パッケージ全体の信頼性を向上できる。
図１５は、本発明の第８実施形態に係る半導体装置の構成の一例を示す部分断面図である。本第８実施形態は、半導体装置の第７実施形態に封止樹脂２０が半導体素子１６を覆うように設けられた構造である。また、図１５においては、図１に示す配線基板の第１実施形態の構成を例として用いたが、図２乃至６のいずれかに示す配線基板の第１実施形態の第１変形例、第２変形例及び第３変形例、並びに第２実施形態及び第２実施形態の変形例を用いてもよい。更に、図１５では第１電極１３に接続されている半導体素子及び第２電極１４に接続されている半導体素子を１つとして記載したが、複数の半導体素子が搭載されていてもよく、更にはコンデンサ及び抵抗などの部品も搭載されていてもよい。更にまた、半導体装置の第７実施形態の変形例と同様に、第２電極１４に搭載される半導体素子２４をワイヤーボンディングで接続してもよい。以下に、半導体装置の第７実施形態との違う部分について説明する。半導体装置の第７実施形態及び第７実施形態の変形例と同一の部分は、第７実施形態及び第７実施形態の変形例の説明と同様である。
封止樹脂２０は、エポキシ系の材料にシリカフィラーを混ぜた材料から構成され、搭載されている半導体素子１６と接続部分の配線とを覆う様に金型を用いたトランスファーモールディング法、圧縮形成モールド法又は印刷法などで設けられる。図１５においては、配線基板の片側全体を封止樹脂２０が覆っている構造となっているが、半導体素子１６を部分的に覆い、配線基板の一部が露出する構造としてもよい。
本実施形態により、半導体素子１６が封止樹脂２０で覆われていることから、半導体素子１６を保護することができる。また、封止樹脂２０を設けることによって半導体装置全体の剛性を上げることができ、パッケージ全体の信頼性を向上できる。更にまた、第２電極１４の側面が絶縁層１１と接触していないため、半田接続は第２電極１４の側面でも接続が構成され、接続信頼性が向上する。
図１６は、本発明の第９実施形態に係る半導体装置の構成の一例を示す部分断面図である。本第９実施形態は、半導体装置の第８実施形態の半導体素子１６の接続形態をワイヤーボンディングとした構造である。本第９実施形態は、配線基板の第１電極１３が形成されている面に、接着剤２２により半導体素子１６の回路が形成されていない面が接着され、半導体素子１６の電極（図示せず）と第１電極１３とがボンディングワイヤー２１により接続され、封止樹脂２０により覆われている構造である。
また、図１６においては、図１に示す配線基板の第１実施形態の構成を例として用いたが、図２乃至６のいずれかに示す配線基板の第１実施形態の第１変形例、第２変形例及び第３変形例、並びに第２実施形態及び第２実施形態の変形例を用いてもよい。更に、図１６では第１電極１３に接続されている半導体素子及び第２電極１４に接続されている半導体素子を１つとして記載したが、複数の半導体素子が搭載されていてもよく、更にはコンデンサ及び抵抗などの部品も搭載されていてもよい。更にまた、半導体装置の第７実施形態の変形例と同様に、第２電極１４に搭載される半導体素子２４をワイヤーボンディングで接続してもよい。以下に、半導体装置の第７実施形態との違う部分について説明する。半導体装置の第７実施形態及び第７実施形態の変形例と同一の部分は、第７実施形態及び第７実施形態の変形例の説明と同様である。
接着剤２２は、半導体素子１６の回路が形成されていない面に設けられ、有機材料やＡｇペーストなどを使用する。
ボンディングワイヤー２１は、主に金から構成される材料が用いられ、半導体素子１６の電極（図示せず）と第１電極１３とを電気的に接続する。
図１６においては、配線基板の片側全体を封止樹脂２０が覆っている構造となっているが、半導体素子１６を部分的に覆い、配線基板の一部が露出する構造としてもよい。
本実施形態により、半導体素子１６が封止樹脂２０で覆われていることから、半導体素子１６を保護することができる。また、封止樹脂２０を設けることによって半導体装置全体の剛性を強くすることができ、パッケージ全体の信頼性を向上できる。更にまた、第２電極１４の側面が絶縁層１１と接触していないため、半田接続では第２電極１４の側面でも接続が構成され、接続信頼性が向上する。
次に、本発明の配線基板の製造方法について、添付の図面を参照して具体的に説明する。図１７（ａ）乃至（ｇ）は、本発明の第１実施形態に係る配線基板の製造法の一例を工程順に示す部分断面図である。本実施形態の製造方法は、本発明の第１実施形態に係る配線基板（図１）を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図１７（ａ）に示すとおり、支持基板３０を用意し、必要であれば表面のウェット洗浄、ドライ洗浄、平坦化及び粗化など処理を施す。支持基板３０は、導電性の材料又は表面に導電性の膜が形成された材料で、適度な剛性を有していることが望ましいため、シリコン、サファイア及びＧａＡｓ等の半導体ウエハ材料並びに金属、石英、ガラス、セラミック及びプリント板を用いることができる。本発明においては、熱酸化膜付き８インチ（直径２００ｍｍ）、厚さ０．７２５ｍｍのシリコンウエハ上に剥離層（図示せず）と導電性のシードメタル層（図示せず）とを順に設けた支持基板を用いた。
次に、図１７（ｂ）に示すとおり、絶縁層１１を第２電極１４が形成される部分が開口されるように形成する。支持基板３０に導電性の膜が形成された構成の場合、導電性の膜上に絶縁層１１が設けられる。絶縁層１１の材料は、本発明の第１実施形態と同様に選択して用いる。
感光性の有機材料を使用する場合、第２電極１４が形成される部分の絶縁層１１の開口部はフォトリソグラフィー法により形成される。非感光性の有機材料又は感光性の有機材料でパターン解像度が低い有機材料を使用する場合、絶縁層１１の開口部は、レーザ加工法、ドライエッチング法又はブラスト法により形成される。本実施例においては、感光性ポリイミド樹脂を７μｍの厚みで用いたためフォトリソグラフィー法を採用した。
次に、図１７（ｃ）に示すとおり、第２電極１４を絶縁層１１の開口部内に形成する。第２電極１４は、１つ又は複数の金属層から形成される。形成される金属層は、主として銅、ニッケル、金及び銀などの材料、又は、合金から形成される。支持基板３０に導電性の膜が形成される場合、この導線性の膜上に形成した絶縁層１１をマスクとして、電解めっき法、無電解めっき法、印刷法及び蒸着法などによって第２電極１４が形成される。
図１７（ｃ）においては、第２電極１４を絶縁層１１の厚みと同じ厚みまで形成した状態を示したが、第２電極１４の厚みが絶縁層１１の厚みより薄くなっている状態とすることで、図２に示す配線基板の第１実施形態の第１変形例が得られる。本実施例においては、支持基板３０より給電を行うことで支持基板３０側からＣｕ２μｍ、Ｎｉ５μｍの順に積層し、絶縁層１１と第２電極１４の厚みをほぼ同じとした。
次に、図１７（ｄ）に示すとおり、配線層１２を第２電極１４と絶縁層１１上に形成する。
配線層１２の材料及び形成方法は、本発明の第１実施形態と同様である。本実施例においては、スパッタ膜を給電層としたセミアディティブ法を用いた。
次に、図１７（ｅ）に示すとおり、第１電極１３を絶縁層１１と第２電極１４上に形成する。第１電極１３は、絶縁層１１及び第２電極１４上に設けられ、第２電極１４に直接、又は配線層１２を介して第２電極１４に電気的に接続されている。第１電極１３は、例えば複数の層が積層されたものであり、第１電極１３の表面の形成に適する材料は、本発明の第１実施形態と同様である。
第１電極１３は、配線層１２と同様に、上述のサブトラクティブ法、セミアディティブ法又はフルアディティブ法によって形成される。また、図示していないが、第１電極１３の内側に開口部を有するパターン又は第１電極１３に接触しない開口部を有するパターンのソルダーレジストを追加してもよい。更に、ソルダーレジストパターンを形成した後に、その開口部を覆う様に第１電極パターンを設けた構造としてもよい。更にまた、配線層１２と第１電極１３は、同一導電膜をパターニングして同時に形成されてもよい。本発明においては、セミアディティブ法を用いて、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
次に、図１７（ｆ）に示すとおり、支持基板３０を除去する。支持基板３０の除去法としては、研削、化学的機械的研磨又はエッチング等により行う。これらは、組み合わせて行うことも可能で、支持基板３０を研削した後、残った部分を、化学的機械的研磨及び／又はエッチングを用いて除去することができる。エッチングは、ドライエッチング法又はウェットエッチング法のいずれを使用してもよいが、最終除去の工程をドライエッチにすると、エッチング選択比が大きく取れるために、シードメタル層を安定的に残すことが可能となる。さらに、支持基板３０とシードメタル層との間に剥離層を介在させておけば、支持基板３０の除去を容易にすることができる。例えば、剥離層として熱分解する材料を用いれば、支持基板３０を除去する工程において、熱分解温度以上に熱することにより、シードメタル層と支持基板３０とを剥離することができる。このときの加熱は、レーザ等で局所的に加熱する方法が 望ましい。レーザの波長を、支持基板３０を透過し、剥離層を透過しない波長に設定することにより、剥離層のみを局所的に加熱することができる。これとは別に、支持基板３０と剥離層との界面、又は剥離層とシードメタル層との界面の接着強度が弱くなるような材料を予め選択しておき、支持基板３０を除去する工程において、機械的な力を加えて支持基板３０を剥離してもよい。また、剥離層として、特定の溶液に溶ける材料、又は、溶液の浸透によってシードメタル層若しくは支持基板３０との密着が極端に低下するような材料を選択することによって、剥離層の側面から溶液を浸透させ、支持基板３０を剥離することも可能である。本発明においては、シリコンとシードメタル層（図示せず）との間に形成した低密着性を有する剥離層（図示せず）を利用して剥離したのち、シードメタル層（図示せず）をエッチングにより除去した。
次に、図１７（ｇ）に示すとおり、第２電極１４と絶縁層１１とを確実に分離する。第２電極１４と絶縁層１１との分離は、ウェットエッチング法又はドライエッチング法により行われる。エッチングを行わなくとも半田材料のリフロー時に第２電極１４と絶縁層１１に、半田材料がリフロー時に流れ込むのに必要な隙間が形成されていれば、エッチングは必ずしも必要ではない。
エッチングを行った後に、第２電極１４表面が金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成される様、電解めっき法、無電解めっき法、蒸着法、印刷法、インクジェット法又はディップ法などにより表面処理を行ってもよい。
この工程において、主に第２電極１４をエッチングすることによって、配線基板の第１実施形態の第２変形例に示す配線基板を作成することができる。また、主に絶縁層１１をエッチングすることによって配線基板の第１実施形態の第３変形例に示す配線基板を作成することができる。本発明においては、露出したＣｕ表面に無電解めっき法によって金膜を形成した。
本実施形態をとることによって、配線基板の第１実施形態並びに第１実施形態の第１変形例、第２変形例及び第３変形例が効率的に作成できる。
図１８（ａ）乃至（ｈ）は、本発明の第２実施形態に係る配線基板の製造法の一例を工程順に示す部分断面図である。本実施形態の製造方法は、本発明の第１実施形態に係る配線基板（図１）を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図１８（ａ）に示すとおり、支持基板３０を用意し、必要であれば表面のウェット洗浄、ドライ洗浄、平坦化及び粗化など処理を施す。支持基板３０は、導電性の材料又は表面に導電性の膜が形成された材料で、適度な剛性を有していることが望ましいため、シリコン、サファイア及びＧａＡｓ等の半導体ウエハ材料並びに金属、石英、ガラス、セラミック及びプリント板を用いることができる。本発明においては、熱酸化膜付き８インチ（直径２００ｍｍ）、厚さ０．７２５ｍｍのシリコンウエハ上に剥離層（図示せず）と導電性のシードメタル層（図示せず）とを順に設けた支持基板を用いた。
次に、図１８（ｂ）に示すとおり、絶縁層１１を第２電極１４が形成される部分が開口されるように形成する。支持基板３０に導電性の膜が形成された構成の場合、導電性の膜上に絶縁層１１が設けられる。絶縁層１１の材料は、本発明の第１実施形態と同様に選択して用いる。
感光性の有機材料を使用する場合、第２電極１４が形成される部分の絶縁層１１の開口部はフォトリソグラフィー法により形成される。非感光性の有機材料又は感光性の有機材料でパターン解像度が低い有機材料を使用する場合、絶縁層１１の開口部は、レーザ加工法、ドライエッチング法又はブラスト法により形成される。本実施例においては、感光性ポリイミド樹脂を７μｍの厚みで用いたためフォトリソグラフィー法を採用した。
次に、図１８（ｃ）に示すとおり、絶縁層１１よりもウェットエッチング又はドライエッチングによって除去されやすい絶縁膜３１を形成する。絶縁膜３１は、絶縁層１１よりもエッチングされやすい材料となるように、例えば感光性又は非感光性の有機材料又は無機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）及びポリノルボルネン樹脂等、また、無機材料は、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、ｌｏｗ−ｋ材料、アルミナ、窒化アルミ及びガラスセラミックなどの材料を用いる。
感光性の有機材料を使用する場合、第２電極１４が形成される部分の絶縁層１１の開口部はフォトリソグラフィー法により形成される。非感光性の有機材料又は感光性の有機材料でパターン解像度が低い有機材料を使用する場合、絶縁層１１の開口部は、レーザ加工法、ドライエッチング法又はブラスト法により形成される。絶縁層１１表面に絶縁膜３１が形成された場合は、絶縁層１１の表面上に形成された絶縁膜３１をエッチング又は研磨により除去することによって開口部側壁のみに形成する。また、図１８（ｃ）では、絶縁膜３１を絶縁層１１の開口部側壁に形成しているが、以後の工程及び信頼性に問題がなければ、絶縁層１１の表面も覆うように絶縁膜３１を形成してもよい。本実施例においては、感光性エポキシ樹脂をフォトリソグラフィー法によって開口部内部に設けた。
次に、図１８（ｄ）に示すとおり、第２電極１４を絶縁層１１の開口部内に形成する。第２電極１４は、１つ又は複数の金属層から形成される。形成される金属層は、主として銅、ニッケル、金及び銀などの材料、又は、合金から形成される。絶縁層１１をマスクとして、電解めっき法、無電解めっき法、印刷法及び蒸着法などによって第２電極１４が形成される。
図１８（ｄ）においては、第２電極１４を絶縁層１１の厚みと同じ厚みまで形成した状態を示したが、第２電極１４の厚みが絶縁層１１の厚みより薄くなっている状態とすることで、図２に示す配線基板の第１実施形態の第１変形例が得られる。本実施例においては、支持基板３０より給電を行うことで支持基板３０側からＣｕ２μｍ、Ｎｉ５μｍの順に積層し、絶縁層１１と第２電極１４の厚みをほぼ同じとした。
次に、図１８（ｅ）に示すとおり、配線層１２を第２電極１４と絶縁層１１上に形成する。
配線層１２の材料及び形成方法は、本発明の第１実施形態と同様である。本実施例においては、スパッタ膜を給電層としたセミアディティブ法を用いた。
次に、図１８（ｆ）に示すとおり、第１電極１３を絶縁層１１と第２電極１４上に形成する。第１電極１３は、絶縁層１１及び第２電極１４上に設けられ、第２電極１４に直接、又は配線層１２を介して第２電極１４に電気的に接続されている。第１電極１３は、例えば複数の層が積層されたものであり、第１電極１３の表面の形成に適する材料は、本発明の第１実施形態と同様である。
第１電極１３は、配線層１２と同様に、上述のサブトラクティブ法、セミアディティブ法又はフルアディティブ法によって形成される。また、図示していないが、第１電極１３の内側に開口部を有するパターン又は第１電極１３に接触しない開口部を有するパターンのソルダーレジストを追加してもよい。更に、ソルダーレジストパターンを形成した後に、その開口部を覆う様に第１電極パターンを設けた構造としてもよい。更にまた、配線層１２と第１電極１３は、同一導電膜をパターニングして同時に形成されてもよい。本発明においては、セミアディティブ法を用いて、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
次に、図１８（ｇ）に示すとおり、支持基板３０を除去する。支持基板３０の除去法としては、研削、化学的機械的研磨又はエッチング等により行う。これらは、組み合わせて行うことも可能で、支持基板３０を研削した後、残った部分を、化学的機械的研磨及び／又はエッチングを用いて除去することができる。エッチングは、ドライエッチング法又はウェットエッチング法のいずれを使用してもよいが、最終除去の工程をドライエッチにすると、エッチング選択比が大きく取れるために、シードメタル層を安定的に残すことが可能となる。さらに、支持基板３０とシードメタル層との間に剥離層を介在させておけば、支持基板３０の除去を容易にすることができる。例えば、剥離層として熱分解する材料を用いれば、支持基板３０を除去する工程において、熱分解温度以上に熱することにより、シードメタル層と支持基板３０とを剥離することができる。このときの加熱は、レーザ等で局所的に加熱する方法が 望ましい。レーザの波長を、支持基板３０を透過し、剥離層を透過しない波長に設定することにより、剥離層のみを局所的に加熱することができる。これとは別に、支持基板３０と剥離層との界面、又は剥離層とシードメタル層との界面の接着強度が弱くなるような材料を予め選択しておき、支持基板３０を除去する工程において、機械的な力を加えて支持基板３０を剥離してもよい。また、剥離層として、特定の溶液に溶ける材料、又は、溶液の浸透によってシードメタル層若しくは支持基板３０との密着が極端に低下するような材料を選択することによって、剥離層の側面から溶液を浸透させ、支持基板３０を剥離することも可能である。本発明においては、シリコンとシードメタル層（図示せず）との間に形成した低密着性を有する剥離層（図示せず）を利用して剥離したのち、シードメタル層（図示せず）をエッチングにより除去した。
次に、図１８（ｈ）に示すとおり、第２電極１４と絶縁層１１とを確実に分離する。第２電極１４と絶縁層１１との分離は、ウェットエッチング法又はドライエッチング法により絶縁膜３１をエッチングすることで行われる。エッチングを行わなくとも半田材料のリフロー時に第２電極１４と絶縁層１１に、半田材料がリフロー時に流れ込むのに必要な隙間が形成されていれば、エッチングは必ずしも必要ではない。
エッチングを行った後に、第２電極１４表面が金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成される様、電解めっき法、無電解めっき法、蒸着法、印刷法、インクジェット法又はディップ法などにより表面処理を行ってもよい。
この工程において、主に第２電極１４をエッチングすることによって、配線基板の第１実施形態の第２変形例に示す配線基板を作成することができる。また主に絶縁層１１をエッチングすることによって配線基板の第１実施形態の第３変形例に示す配線基板を作成することができる。本発明においては、露出したＣｕ表面に無電解めっき法によって金膜を形成した。
本実施形態をとることによって、配線基板の第１実施形態並びに第１実施形態の第１変形例、第２変形例及び第３変形例が効率的に作成できる。
図１９（ａ）乃至（ｈ）は、本発明の第３実施形態に係る配線基板の製造法の一例を工程順に示す部分断面図である。本実施形態の製造方法は、本発明の第１実施形態に係る配線基板（図１）を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図１９（ａ）に示すとおり、支持基板３０を用意し、必要であれば表面のウェット洗浄、ドライ洗浄、平坦化及び粗化など処理を施す。支持基板３０は、導電性の材料又は表面に導電性の膜が形成された材料で、適度な剛性を有していることが望ましいため、シリコン、サファイア及びＧａＡｓ等の半導体ウエハ材料並びに金属、石英、ガラス、セラミック及びプリント板を用いることができる。本発明においては、熱酸化膜付き８インチ（直径２００ｍｍ）、厚さ０．７２５ｍｍのシリコンウエハ上に剥離層（図示せず）と導電性のシードメタル層（図示せず）とを順に設けた支持基板を用いた。
次に、図１９（ｂ）に示すとおり、第２電極１４を、上述の、例えばサブトラクティブ法、セミアディティブ法又はフルアディティブ法等によって形成する。第２電極１４は、１つ又は複数の金属層から形成される。形成される金属層は、主として銅、ニッケル、金及び銀などの材料、又は、合金から形成される。本実施例においては、スパッタ膜を給電層としたセミアディティブ法を用いて、Ｃｕ３μｍ、Ｎｉ５μｍの順に積層した。
次に、図１９（ｃ）に示すとおり、絶縁層１１を第２電極１４が形成されている面に、第２電極１４を覆うように形成する。絶縁層１１の材料は、本発明の第１実施形態と同様に選択して用いる。本実施例においては、非感光性ポリイミド樹脂を１０μｍの厚みで用いた。
次に、図１９（ｄ）に示すとおり、絶縁層１１に覆われている第２電極１４の支持基板３０と接している面の反対側の面が絶縁層１１より露出するように絶縁層１１表面を除去する。除去法としては、ウェットエッチング法、ドライエッチング法、ベルトサンダー法、バフ研磨法、並行平板研磨法、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）法、切削法及びウォーターカッター又はスライサーによって所望の位置で分割する方法などにより行われる。また、レーザ法、ドライエッチング法又はウェットエッチング法を用いて、絶縁層１１を部分的に加工することで、第２電極１４の支持基板３０と接している面の反対側の面を絶縁層１１より露出させてもよい。本実施例においては、ＣＭＰ法を用いて第２電極１４を露出させた。
次に、図１９（ｅ）に示すとおり、配線層１２を第２電極１４と絶縁層１１上に形成する。
配線層１２の材料及び形成方法は、本発明の第１実施形態と同様である。本実施例においては、スパッタ膜を給電層としたセミアディティブ法を用いた。
次に、図１９（ｆ）に示すとおり、第１電極１３を絶縁層１１と第２電極１４上に形成する。第１電極１３は、絶縁層１１及び第２電極１４上に設けられ、第２電極１４に直接、又は配線層１２を介して第２電極１４に電気的に接続されている。第１電極１３は、例えば複数の層が積層されたものであり、第１電極１３の表面の形成に適する材料は、本発明の第１実施形態と同様である。第１電極１３は、配線層１２と同様に、上述のサブトラクティブ法、セミアディティブ法又はフルアディティブ法によって形成される。
また、図示していないが、第１電極１３の内側に開口部を有するパターン又は第１電極１３に接触しない開口部を有するパターンのソルダーレジストを追加してもよい。更に、ソルダーレジストパターンを形成した後に、その開口部を覆う様に第１電極パターンを設けた構造としてもよい。更にまた、配線層１２と第１電極１３は、同一導電膜をパターニングして同時に形成されてもよい。本発明においては、セミアディティブ法を用いて、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
次に、図１９（ｇ）に示すとおり、支持基板３０を除去する。支持基板３０の除去法としては、研削、化学的機械的研磨又はエッチング等により行う。これらは、組み合わせて行うことも可能で、支持基板３０を研削した後、残った部分を、化学的機械的研磨及び／又はエッチングを用いて除去することができる。エッチングは、ドライエッチング法又はウェットエッチング法のいずれを使用してもよいが、最終除去の工程をドライエッチにすると、エッチング選択比が大きく取れるために、シードメタル層を安定的に残すことが可能となる。さらに、支持基板３０とシードメタル層との間に剥離層を介在させておけば、支持基板３０の除去を容易にすることができる。例えば、剥離層として熱分解する材料を用いれば、支持基板３０を除去する工程において、熱分解温度以上に熱することにより、シードメタル層と支持基板３０とを剥離することができる。このときの加熱は、レーザ等で局所的に加熱する方法が 望ましい。レーザの波長を、支持基板３０を透過し、剥離層を透過しない波長に設定することにより、剥離層のみを局所的に加熱することができる。これとは別に、支持基板３０と剥離層との界面、又は剥離層とシードメタル層との界面の接着強度が弱くなるような材料を予め選択しておき、支持基板３０を除去する工程において、機械的な力を加えて支持基板３０を剥離してもよい。また、剥離層として、特定の溶液に溶ける材料、又は、溶液の浸透によってシードメタル層若しくは支持基板３０との密着が極端に低下するような材料を選択することによって、剥離層の側面から溶液を浸透させ、支持基板３０を剥離することも可能である。本発明においては、シリコンとシードメタル層（図示せず）との間に形成した低密着性を有する剥離層（図示せず）を利用して剥離したのち、シードメタル層（図示せず）をエッチングにより除去した。
次に、図１９（ｈ）に示すとおり、第２電極１４と絶縁層１１とを確実に分離する。第２電極１４と絶縁層１１との分離は、ウェットエッチング法又はドライエッチング法により行われる。エッチングを行わなくとも半田材料のリフロー時に第２電極１４と絶縁層１１に、半田材料がリフロー時に流れ込むのに必要な隙間が形成されていれば、エッチングは必ずしも必要ではない。
エッチングを行った後に、第２電極１４表面が金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成される様、電解めっき法、無電解めっき法、蒸着法、印刷法、インクジェット法又はディップ法などにより表面処理を行ってもよい。
この工程において、主に第２電極１４をエッチングすることによって、配線基板の第１実施形態の第２変形例に示す配線基板を作成することができる。また、主に絶縁層１１をエッチングすることによって配線基板の第１実施形態の第３変形例に示す配線基板を作成することができる。本発明においては、露出したＣｕ表面に無電解めっき法によって金膜を形成した。
本実施形態をとることによって、配線基板の第１実施形態並びに第１実施形態の第１変形例、第２変形例及び第３変形例が効率的に作成できる。
図２０（ａ）乃至（ｈ）は、本発明の第４実施形態に係る配線基板の製造法の一例を工程順に示す部分断面図である。本実施形態の製造方法は、本発明の第１実施形態に係る配線基板（図１）を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図２０（ａ）に示すとおり、支持基板３０を用意し、必要であれば表面のウェット洗浄、ドライ洗浄、平坦化及び粗化など処理を施す。支持基板３０は、導電性の材料又は表面に導電性の膜が形成された材料で、適度な剛性を有していることが望ましいため、シリコン、サファイア及びＧａＡｓ等の半導体ウエハ材料並びに金属、石英、ガラス、セラミック及びプリント板を用いることができる。本発明においては、熱酸化膜付き８インチ（直径２００ｍｍ）、厚さ０．７２５ｍｍのシリコンウエハ上に剥離層（図示せず）と導電性のシードメタル層（図示せず）とを順に設けた支持基板を用いた。
次に、図２０（ｂ）に示すとおり、第２電極１４を、上述の、例えばサブトラクティブ法、セミアディティブ法又はフルアディティブ法等によって形成する。第２電極１４は、１つ又は複数の金属層から形成される。形成される金属層は、主として銅、ニッケル、金及び銀などの材料、又は、合金から形成される。本実施例においては、スパッタ膜を給電層としたセミアディティブ法を用いて、Ｃｕ３μｍ、Ｎｉ５μｍの順に積層した。
次に、図２０（ｃ）に示すとおり、絶縁層１１よりもウェットエッチング又はドライエッチングによって除去されやすい絶縁膜３１と絶縁層１１を第２電極１４が形成されている面に、第２電極１４を覆うように順に形成する。
絶縁層１１の材料は、本発明の第１実施形態と同様に選択して用いる。
また、絶縁膜３１は、絶縁層１１よりもエッチングされやすい材料となるように、例えば感光性又は非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）及びポリノルボルネン樹脂等の材料を用いる。本実施例においては、絶縁膜３１にエポキシ樹脂を２μｍ、絶縁層１１に非感光性ポリイミド樹脂を８μｍの厚みで用いた。
次に、図２０（ｄ）に示すとおり、絶縁層１１と絶縁膜３１に覆われている第２電極１４の支持基板３０と接している面の反対側の面が絶縁層１１と絶縁膜３１より露出するように絶縁層１１と絶縁膜３１を除去する。除去法としては、ウェットエッチング法、ドライエッチング法、ベルトサンダー法、バフ研磨法、並行平板研磨法、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）法、切削法及びウォーターカッター又はスライサーによって所望の位置で分割する方法などにより行われる。また、レーザ法、ドライエッチング法又はウェットエッチング法を用いて、絶縁層１１を部分的に加工することで、第２電極１４の支持基板３０と接している面の反対側の面を絶縁層１１より露出させてもよい。本実施例においては、ＣＭＰ法を用いて第２電極１４を露出させた。
次に、図２０（ｅ）に示すとおり、配線層１２を第２電極１４と絶縁層１１上に形成する。
配線層１２の材料及び形成方法は、本発明の第１実施形態と同様である。本実施例においては、スパッタ膜を給電層としたセミアディティブ法を用いた。
次に、図２０（ｆ）に示すとおり、第１電極１３を絶縁層１１と第２電極１４上に形成する。第１電極１３は、絶縁層１１及び第２電極１４上に設けられ、第２電極１４に直接、又は配線層１２を介して第２電極１４に電気的に接続されている。第１電極１３は、例えば複数の層が積層されたものであり、第１電極１３の表面の形成に適する材料は、本発明の第１実施形態と同様である。第１電極１３は、配線層１２と同様に、上述のサブトラクティブ法、セミアディティブ法又はフルアディティブ法によって形成される。
また、図示していないが、第１電極１３の内側に開口部を有するパターン又は第１電極１３に接触しない開口部を有するパターンのソルダーレジストを追加してもよい。更に、ソルダーレジストパターンを形成した後に、その開口部を覆う様に第１電極パターンを設けた構造としてもよい。更にまた、配線層１２と第１電極１３は、同一導電膜をパターニングして同時に形成されてもよい。本発明においては、セミアディティブ法を用いて、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
次に、図２０（ｇ）に示すとおり、支持基板３０を除去する。支持基板３０の除去法としては、研削、化学的機械的研磨又はエッチング等により行う。これらは、組み合わせて行うことも可能で、支持基板３０を研削した後、残った部分を、化学的機械的研磨及び／又はエッチングを用いて除去することができる。エッチングは、ドライエッチング法又はウェットエッチング法のいずれを使用してもよいが、最終除去の工程をドライエッチにすると、エッチング選択比が大きく取れるために、シードメタル層を安定的に残すことが可能となる。さらに、支持基板３０とシードメタル層との間に剥離層を介在させておけば、支持基板３０の除去を容易にすることができる。例えば、剥離層として熱分解する材料を用いれば、支持基板３０を除去する工程において、熱分解温度以上に熱することにより、シードメタル層と支持基板３０とを剥離することができる。このときの加熱は、レーザ等で局所的に加熱する方法が望ましい。レーザの波長を、支持基板３０を透過し、剥離層を透過しない波長に設定することにより、剥離層のみを局所的に加熱することができる。これとは別に、支持基板３０と剥離層との界面、又は剥離層とシードメタル層との界面の接着強度が弱くなるような材料を予め選択しておき、支持基板３０を除去する工程において、機械的な力を加えて支持基板３０を剥離してもよい。また、剥離層として、特定の溶液に溶ける材料、又は、溶液の浸透によってシードメタル層若しくは支持基板３０との密着が極端に低下するような材料を選択することによって、剥離層の側面から溶液を浸透させ、支持基板３０を剥離することも可能である。本発明においては、シリコンとシードメタル層（図示せず）との間に形成した低密着性を有する剥離層（図示せず）を利用して剥離したのち、シードメタル層（図示せず）をエッチングにより除去した。
次に、図２０（ｈ）に示すとおり、第２電極１４と絶縁層１１とを確実に分離する。第２電極１４と絶縁層１１との分離は、ウェットエッチング法又はドライエッチング法により絶縁膜３１をエッチングすることで行われる。エッチングを行わなくとも半田材料のリフロー時に第２電極１４と絶縁層１１に、半田材料がリフロー時に流れ込むのに必要な隙間が形成されていれば、エッチングは必ずしも必要ではない。
エッチングを行った後に、第２電極１４表面が金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成される様、電解めっき法、無電解めっき法、蒸着法、印刷法、インクジェット法又はディップ法などにより表面処理を行ってもよい。
この工程において、主に第２電極１４をエッチングすることによって、配線基板の第１実施形態の第２変形例に示す配線基板を作成することができる。また、主に絶縁層１１をエッチングすることによって配線基板の第１実施形態の第３変形例に示す配線基板を作成することができる。本発明においては、露出したＣｕ表面に無電解めっき法によって金膜を形成した。
本実施形態をとることによって、配線基板の第１実施形態並びに第１実施形態の第１変形例、第２変形例及び第３変形例が効率的に作成できる。
図２１（ａ）乃至（ｇ）は、本発明の第５実施形態に係る配線基板の製造方法の一例を工程順に示す部分断面図である。本実施形態の製造方法は、本発明の第２実施形態に係る配線基板（図５）を製造するためのものである。
図２１（ａ）は、上述の配線基板の製造方法において、支持基板３０上に第２電極１４と絶縁層１１とが形成され、第２電極１４の支持基板３０に接触していない面が露出している状態より説明を行う。つまり、図２１（ａ）は、配線基板の製造方法の第１実施形態である図１７（ｃ）を例として記載したが、配線基板の製造方法の第２実施形態である図１８（ｄ）、配線基板の製造方法の第３実施形態である図１９（ｄ）及び配線基板の製造方法の第４実施形態である図２０（ｄ）から開始してもよい。
配線基板の製造方法の第１実施形態である図１７（ｃ）、配線基板の製造方法である第２実施形態である図１８（ｄ）、配線基板の製造方法の第３実施形態である図１９（ｄ）及び配線基板の製造方法の第４実施形態である図２０（ｄ）のそれ以前の工程は、各配線基板の製造方法の実施形態に則る。なお、工程間において適宜洗浄及び熱処理を行う。
先ず、図２１（ａ）に示すとおり、支持基板３０上に第２電極１４と絶縁層１１が形成され、第２電極１４の支持基板３０に接触していない面が露出している状態を形成する。本発明においては、熱酸化膜付き８インチ（直径２００ｍｍ）、厚さ０．７２５ｍｍのシリコンウエハ上に剥離層（図示せず）と導電性のシードメタル層（図示せず）とを順に設けた支持基板３０上に、感光性ポリイミド樹脂を７μｍの厚みで絶縁層１１を形成し、支持基板３０上に形成されたシードメタル層（図示せず）より給電を行うことで支持基板３０側からＣｕ２μｍ、Ｎｉ５μｍの順に積層し、絶縁層１１と第２電極１４の厚みをほぼ同じとした。
次に、図２１（ｂ）に示すとおり、配線層１２を第２電極１４と絶縁層１１上に形成する。
配線層１２の材料及び形成方法は、本発明の第１実施形態と同様である。本実施例においては、スパッタ膜を給電層としたセミアディティブ法を用いた。
次に、図２１（ｃ）に示すとおり、絶縁層１１を配線層１２を覆うように形成し、電気的接続を行うためのビア１５を形成する。絶縁層１１の材料は、本発明の第１実施形態と同様に選択して用いる。
感光性の有機材料を使用する場合、ビア１５を設ける絶縁層１１の開口部はフォトリソグラフィー法により形成される。非感光性の有機材料又は感光性の有機材料でパターン解像度が低い有機材料を使用する場合、ビア１５を設ける絶縁層１１の開口部は、レーザ加工法、ドライエッチング法又はブラスト法により形成される。また、ビア１５の位置に予めめっきポストを形成した後に絶縁膜を形成し、研磨により絶縁膜表面を削ってめっきポストを露出させてビア１５を形成する方法によれば、絶縁層１１に予め開口部を設ける必要が無い。本実施例においては、感光性ポリイミド樹脂を８μｍの厚みで用いたためフォトリソグラフィー法を採用した。
次に、図２１（ｄ）に示すとおり、図２１（ｂ）同様に配線層１２を形成する。
次に、図２１（ｅ）に示すとおり、図２１（ｃ）同様に絶縁層１１とビア１５を形成し、第１電極１３を形成する。図２１（ｃ）では、ビア１５上に第１電極１３を形成したが、これに限定されることなく、絶縁層１１上に第１電極１３を形成してもよい。
第１電極１３は、絶縁層１１及びビア１５上に設けられ、ビア１５に直接、又は配線層１２を介して第２電極１４に電気的に接続されている。
第１電極１３が形成される面に配線層１２を形成することによって、配線基板の第２実施形態の変形例が作成できる。この場合、第１電極１３と配線層１２とを別々の工程で作成してもよく、同一導電膜をパターニングして同時に形成されてもよい。第１電極１３は、例えば複数の層が積層されたものであり、第１電極１３の表面の形成に適する材料は、本発明の第１実施形態と同様である。第１電極１３は、配線層１２と同様に、上述のサブトラクティブ法、セミアディティブ法又はフルアディティブ法によって形成される。
また、図示していないが、第１電極１３の内側に開口部を有するパターン又は第１電極１３に接触しない開口部を有するパターンのソルダーレジストを追加してもよい。更に、ソルダーレジストパターンを形成した後に、その開口部を覆う様に第１電極パターンを設けた構造としてもよい。更にまた、配線層１２と第１電極１３は、同一導電膜をパターニングして同時に形成されてもよい。本発明においては、セミアディティブ法を用いて、銅５μｍ、ニッケル３μｍ及び金０．５μｍを最表面が金になる順に積層した。
次に、図２１（ｆ）に示すとおり、支持基板３０を除去する。支持基板３０の除去法としては、研削、化学的機械的研磨又はエッチング等により行う。これらは、組み合わせて行うことも可能で、支持基板３０を研削した後、残った部分を、化学的機械的研磨及び／又はエッチングを用いて除去することができる。エッチングは、ドライエッチング法又はウェットエッチング法のいずれを使用してもよいが、最終除去の工程をドライエッチにすると、エッチング選択比が大きく取れるために、シードメタル層を安定的に残すことが可能となる。さらに、支持基板３０とシードメタル層との間に剥離層を介在させておけば、支持基板３０の除去を容易にすることができる。例えば、剥離層として熱分解する材料を用いれば、支持基板３０を除去する工程において、熱分解温度以上に熱することにより、シードメタル層と支持基板３０とを剥離することができる。このときの加熱は、レーザ等で局所的に加熱する方法が望ましい。レーザの波長を、支持基板３０を透過し、剥離層を透過しない波長に設定することにより、剥離層のみを局所的に加熱することができる。これとは別に、支持基板３０と剥離層との界面、又は剥離層とシードメタル層との界面の接着強度が弱くなるような材料を予め選択しておき、支持基板３０を除去する工程において、機械的な力を加えて支持基板３０を剥離してもよい。また、剥離層として、特定の溶液に溶ける材料、又は、溶液の浸透によってシードメタル層若しくは支持基板３０との密着が極端に低下するような材料を選択することによって、剥離層の側面から溶液を浸透させ、支持基板３０を剥離することも可能である。本発明においては、シリコンとシードメタル層（図示せず）との間に形成した低密着性を有する剥離層（図示せず）を利用して剥離したのち、シードメタル層（図示せず）をエッチングにより除去した。
次に、図２１（ｇ）に示すとおり、第２電極１４と絶縁層１１とを確実に分離する。第２電極１４と絶縁層１１との分離は、ウェットエッチング法又はドライエッチング法により行われる。配線基板の製造方法の第２実施形態である図１８（ｄ）又は配線基板の製造方法の第４実施形態である図２０（ｄ）より作成した場合は、絶縁膜３１をウェットエッチング法又はドライエッチング法により除去する。エッチングを行わなくとも半田材料のリフロー時に第２電極１４と絶縁層１１に、半田材料がリフロー時に流れ込むのに必要な隙間が形成されていれば、エッチングは必ずしも必要ではない。
エッチングを行った後に、第２電極１４表面が金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成される様、電解めっき法、無電解めっき法、蒸着法、印刷法、インクジェット法又はディップ法などにより表面処理を行ってもよい。
この工程において、主に第２電極１４をエッチングすることによって、配線基板の第１実施形態の第２変形例に示す配線基板を作成することができる。また、主に絶縁層１１をエッチングすることによって配線基板の第１実施形態の第３変形例に示す配線基板を作成することができる。本発明においては、露出したＣｕ表面に無電解めっき法によって金膜を形成した。
本実施形態をとることによって、配線基板の第２実施形態及び第２実施形態の変形例が効率的に作成できる。また、本実施形態においては、絶縁層１１が３層、配線層１２が２層の場合を例として記載したが、これに限定されることなく、必要な層数分を同様の工程によって形成してもよい。
次に、本発明の半導体装置の製造方法について、添付の図面を参照して具体的に説明する。図２２（ａ）乃至（ｅ）は、本発明の第１実施形態に係る半導体装置の製造方法の一例を工程順に示す部分断面図である。本実施形態の製造方法は、本発明の半導体装置の第１実施形態に係る半導体装置（図７）を製造するためのものである。
図２２（ａ）は、上述の配線基板の製造方法において、支持基板３０を除去する前の工程の状態より説明を行う。つまり、図２２（ａ）は、配線基板の製造方法の第１実施形態である図１７（ｅ）を基本の例として記載したが、配線基板の製造方法の第２実施形態である図１８（ｆ）、配線基板の製造方法の第３実施形態である図１９（ｆ）、配線基板の製造方法の第４実施形態である図２０（ｆ）及び配線基板の製造方法の第５実施形態である図２１（ｅ）から開始してもよい。
配線基板の製造方法の第１実施形態である図１７（ｅ）、配線基板の製造方法の第２実施形態である図１８（ｆ）、配線基板の製造方法の第３実施形態である図１９（ｆ）、配線基板の製造方法の第４実施形態である図２０（ｆ）及び配線基板の製造方法の第５実施形態である図２１（ｅ）のそれ以前の工程は、各配線基板の製造方法の実施形態に則る。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図２２（ａ）に示すとおり、支持基板３０上に第２電極１４、絶縁層１１、配線層１２及び第１電極１３が設けられた状態を形成する。本発明においては、熱酸化膜付き８インチ（直径２００ｍｍ）、厚さ０．７２５ｍｍのシリコンウエハ上に剥離層（図示せず）と導電性のシードメタル層（図示せず）とを順に設けた支持基板３０上に、感光性ポリイミド樹脂を７μｍの厚みで絶縁層１１を形成し、支持基板３０上に形成されたシードメタル層（図示せず）より給電を行うことで支持基板３０側からＣｕ２μｍ、Ｎｉ５μｍの順に積層し、Ｃｕ１０μｍの厚みで配線層１２を、銅５μｍ、ニッケル３μｍ及び金０．５μｍの各厚みで金が最表面となる順に第１電極１３をセミアディティブ法で形成した。
次に、図２２（ｂ）に示すとおり、第１電極１３に半田ボール１８を介して半導体素子１６の電極（図示せず）をフリップチップ接続する。その後、半田ボール１８が形成されている配線基板と半導体素子１６との間にアンダーフィル樹脂１７を充填する。アンダーフィル樹脂１７は、配線基板と半導体素子１６との熱膨張率差を小さくして半田ボール１８が破断することを防止する目的で使用される。半田ボール１８が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂１７は必ずしも充填する必要はない。
半田ボール１８の材料及び形成方法は、本発明の第１実施形態と同様である。アンダーフィル樹脂１７はエポキシ系の材料から構成され、半導体素子１６が半田ボール１８によって接続された後で充填される。
半導体素子１６を搭載していない領域で、配線基板の剛性が不足している場合は、別途、半導体素子１６の領域が開口されている枠体を貼り付けてもよい。
次に、図２２（ｃ）に示すとおり、支持基板３０を除去する。支持基板３０の除去法としては、研削、化学的機械的研磨又はエッチング等により行う。これらは、組み合わせて行うことも可能で、支持基板３０を研削した後、残った部分を、化学的機械的研磨及び／又はエッチングを用いて除去することができる。エッチングは、ドライエッチング法又はウェットエッチング法のいずれを使用してもよいが、最終除去の工程をドライエッチにすると、エッチング選択比が大きく取れるために、シードメタル層を安定的に残すことが可能となる。さらに、支持基板３０とシードメタル層との間に剥離層を介在させておけば、支持基板３０の除去を容易にすることができる。例えば、剥離層として熱分解する材料を用いれば、支持基板３０を除去する工程において、熱分解温度以上に熱することにより、シードメタル層と支持基板３０とを剥離することができる。このときの加熱は、レーザ等で局所的に加熱する方法が望ましい。レーザの波長を、支持基板３０を透過し、剥離層を透過しない波長に設定することにより、剥離層のみを局所的に加熱することができる。これとは別に、支持基板３０と剥離層との界面、又は剥離層とシードメタル層との界面の接着強度が弱くなるような材料を予め選択しておき、支持基板３０を除去する工程において、機械的な力を加えて支持基板３０を剥離してもよい。また、剥離層として、特定の溶液に溶ける材料、又は、溶液の浸透によってシードメタル層若しくは支持基板３０との密着が極端に低下するような材料を選択することによって、剥離層の側面から溶液を浸透させ、支持基板３０を剥離することも可能である。本発明においては、シリコンとシードメタル層（図示せず）との間に形成した低密着性を有する剥離層（図示せず）を利用して剥離したのち、シードメタル層（図示せず）をエッチングにより除去した。
次に、図２２（ｄ）に示すとおり、第２電極１４と絶縁層１１とを確実に分離する。第２電極１４と絶縁層１１との分離は、ウェットエッチング法又はドライエッチング法により行われる。配線基板の製造方法の第２実施形態である図１８（ｄ）又は配線基板の製造方法の第４実施形態である図２０（ｄ）より作成した場合は、絶縁膜３１をウェットエッチング法又はドライエッチング法により除去する。エッチングを行わなくとも半田材料のリフロー時に第２電極１４と絶縁層１１に、半田材料がリフロー時に流れ込むのに必要な隙間が形成されていれば、エッチングは必ずしも必要ではない。
エッチングを行った後に、第２電極１４表面が金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成される様、電解めっき法、無電解めっき法、蒸着法、印刷法、インクジェット法又はディップ法などにより表面処理を行ってもよい。
この工程において、主に第２電極１４をエッチングすることによって、第２電極１４が絶縁層１１より窪んだ構造を、また、主に絶縁層１１をエッチングすることによって第２電極１４が絶縁層１１より突出した構造を作成することができる。本発明においては、露出したＣｕ表面に無電解めっき法によって金膜を形成した。
次に、図２２（ｅ）に示すとおり、半田ボール１９を第２電極１４に取り付ける。半田ボール１９は、本発明の半導体装置を別基板に搭載するために取り付けられる。半田ボール１９は、半田材料からなるボールで、第２電極１４上にボール転写又は印刷法によって形成される。取り付けの形態によっては半田ボール１９ではなく、金属製のピンを半田付けした構造を取ってもよい。また、図２２（ｅ）においては、第２電極１４に半田ボール１９を形成したが、第１電極１３に半田ボール１９を形成してもよく、必要があれば、第１電極１３と第２電極１４両方に形成してもよい。
本実施形態をとることによって、半導体装置の第１実施形態が効率的に作成できる。
図２３（ａ）乃至（ｆ）は、本発明の第２実施形態に係る半導体装置の製造方法の一例を工程順に示す部分断面図である。本実施形態の製造方法は、本発明の半導体装置の第２実施形態に係る半導体装置（図８）を製造するためのものである。
図２３（ａ）は、上述の配線基板の製造方法において、支持基板３０を除去する前の工程の状態より説明を行う。つまり、図２３（ａ）は、配線基板の製造方法の第１実施形態である図１７（ｅ）を基本の例として記載したが、配線基板の製造方法の第２実施形態である図１８（ｆ）、配線基板の製造方法の第３実施形態である図１９（ｆ）、配線基板の製造方法の第４実施形態である図２０（ｆ）、及び配線基板の製造方法の第５実施形態である図２１（ｅ）から開始してもよい。
配線基板の製造方法の第１実施形態である図１７（ｅ）、配線基板の製造方法の第２実施形態である図１８（ｆ）、配線基板の製造方法の第３実施形態である図１９（ｆ）、配線基板の製造方法の第４実施形態である図２０（ｆ）及び配線基板の製造方法の第５実施形態である図２１（ｅ）のそれ以前の工程は、各配線基板の製造方法の実施形態に則る。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図２３（ａ）に示すとおり、支持基板３０上に第２電極１４、絶縁層１１、配線層１２及び第１電極１３が設けられた状態を形成する。本発明においては、熱酸化膜付き８インチ（直径２００ｍｍ）、厚さ０．７２５ｍｍのシリコンウエハ上に剥離層（図示せず）と導電性のシードメタル層（図示せず）とを順に設けた支持基板３０上に、感光性ポリイミド樹脂を７μｍの厚みで絶縁層１１を形成し、支持基板３０上に形成されたシードメタル層（図示せず）より給電を行うことで支持基板３０側からＣｕ２μｍ、Ｎｉ３μｍの順に積層し、Ｃｕ１０μｍの厚みで配線層１２を、銅５μｍ、ニッケル５μｍ及び金０．５μｍの各厚みで金が最表面となる順に第１電極１３をセミアディティブ法で形成した。
次に、図２３（ｂ）に示すとおり、第１電極１３に半田ボール１８を介して半導体素子１６の電極（図示せず）をフリップチップ接続する。その後、半田ボール１８が形成されている配線基板と半導体素子１６との間にアンダーフィル樹脂１７を充填する。アンダーフィル樹脂１７は、配線基板と半導体素子１６との熱膨張率差を小さくして半田ボール１８が破断することを防止する目的で使用される。半田ボール１８が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂１７は必ずしも充填する必要はない。
半田ボール１８の材料及び形成方法は、本発明の第１実施形態と同様である。アンダーフィル樹脂１７はエポキシ系の材料から構成され、半導体素子１６が半田ボール１８により接続された後で充填される。
また、図２３（ｂ）では、フリップチップ接続による半導体素子１６の接続形態について記載したが、ワイヤーボンディングによる接続とすることで、半導体装置の第３実施形態の半導体装置（図９）を作成することができる。この場合、接着剤２２は、半導体素子１６の回路が形成されていない面に設けられ、有機材料又はＡｇペーストなどを使用し、ボンディングワイヤー２１は、主に金から構成される材料が用いられ、半導体素子１６の電極（図示せず）と第１電極１３とを電気的に接続する。
更に、半導体素子１６を搭載していない領域で、配線基板の剛性が不足している場合は、別途、半導体素子１６の領域が開口されている枠体を貼り付けてもよい。
次に、図２３（ｃ）に示すとおり、半導体素子１６を覆うように封止樹脂２０を形成する。封止樹脂２０は、エポキシ系の材料にシリカフィラーを混ぜた材料から構成され、搭載されている半導体素子１６と接続部分の配線とを覆う様に金型を用いたトランスファーモールディング法、圧縮形成モールド法又は印刷法などで設けられる。図２３（ｃ）においては、配線基板の片側全体を封止樹脂２０が覆っている構造となっているが、半導体素子１６を部分的に覆い、配線基板の一部が露出する構造としてもよい。半導体素子１６が封止樹脂２０で覆われていることから、半導体素子１６を保護することができる。また、封止樹脂２０を設けることによって半導体装置全体の剛性を上げることができ、パッケージ全体の信頼性を向上できる。
次に、図２３（ｄ）に示すとおり、支持基板３０を除去する。支持基板３０の除去法としては、研削、化学的機械的研磨又はエッチング等により行う。これらは、組み合わせて行うことも可能で、支持基板３０を研削した後、残った部分を、化学的機械的研磨及び／又はエッチングを用いて除去することができる。エッチングは、ドライエッチング法又はウェットエッチング法のいずれを使用してもよいが、最終除去の工程をドライエッチにすると、エッチング選択比が大きく取れるために、シードメタル層を安定的に残すことが可能となる。さらに、支持基板３０とシードメタル層との間に剥離層を介在させておけば、支持基板３０の除去を容易にすることができる。例えば、剥離層として熱分解する材料を用いれば、支持基板３０を除去する工程において、熱分解温度以上に熱することにより、シードメタル層と支持基板３０とを剥離することができる。このときの加熱は、レーザ等で局所的に加熱する方法が望ましい。レーザの波長を、支持基板３０を透過し、剥離層を透過しない波長に設定することにより、剥離層のみを局所的に加熱することができる。これとは別に、支持基板３０と剥離層との界面、又は剥離層とシードメタル層との界面の接着強度が弱くなるような材料を予め選択しておき、支持基板３０を除去する工程において、機械的な力を加えて支持基板３０を剥離してもよい。また、剥離層として、特定の溶液に溶ける材料、又は、溶液の浸透によってシードメタル層若しくは支持基板３０との密着が極端に低下するような材料を選択することによって、剥離層の側面から溶液を浸透させ、支持基板３０を剥離することも可能である。本発明においては、シリコンとシードメタル層（図示せず）との間に形成した低密着性を有する剥離層（図示せず）を利用して剥離したのち、シードメタル層（図示せず）をエッチングにより除去した。
次に、図２３（ｅ）に示すとおり、第２電極１４と絶縁層１１とを確実に分離する。第２電極１４と絶縁層１１との分離は、ウェットエッチング法又はドライエッチング法により行われる。配線基板の製造方法の第２実施形態である図１８（ｄ）又は配線基板の製造方法の第４実施形態である図２０（ｄ）より作成した場合は、絶縁膜３１をウェットエッチング法又はドライエッチング法により除去する。エッチングを行わなくとも半田材料のリフロー時に第２電極１４と絶縁層１１に、半田材料がリフロー時に流れ込むのに必要な隙間が形成されていれば、エッチングは必ずしも必要ではない。
エッチングを行った後に、第２電極１４表面が金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成される様、電解めっき法、無電解めっき法、蒸着法、印刷法、インクジェット法又はディップ法などにより表面処理を行ってもよい。
この工程において、主に第２電極１４をエッチングすることによって、第２電極１４が絶縁層１１より窪んだ構造を、また、主に絶縁層１１をエッチングすることによって第２電極１４が絶縁層１１より突出した構造を作成することができる。本発明においては、露出したＣｕ表面に無電解めっき法によって金膜を形成した。
次に、図２３（ｆ）に示すとおり、半田ボール１９を第２電極１４に取り付ける。半田ボール１９は、本発明の半導体装置を別基板に搭載するために取り付けられる。半田ボール１９は、半田材料からなるボールで、第２電極１４上にボール転写又は印刷法によって形成される。取り付けの形態によっては半田ボール１９ではなく、金属製のピンを半田付けした構造を取ってもよい。また、図２２（ｅ）においては、第２電極１４に半田ボール１９を形成したが、第１電極１３に半田ボール１９を形成してもよく、必要があれば、第１電極１３と第２電極１４両方に形成してもよい。
本実施形態をとることによって、半導体装置の第２実施形態及び第３実施形態が効率的に作成できる。
図２４（ａ）乃至（ｃ）は、本発明の第３実施形態に係る半導体装置の製造方法の一例を工程順に示す部分断面図である。本実施形態の製造方法は、本発明の半導体装置の第４実施形態に係る半導体装置（図１０）を製造するためのものである。また、図２４（ｄ）は、半導体素子２４が封止樹脂２９に覆われている構成の説明を行う図であり、本発明の半導体装置の第５実施形態（図１１）に係る半導体装置を製造するためのものである。
図２４（ａ）は、上述の配線基板の製造方法において、支持基板３０を除去して第２電極１４と絶縁層１１とが分離された後の状態より説明を行う。つまり、図２４（ａ）は、配線基板の製造方法の第１実施形態である図１７（ｇ）を基本の例として記載したが、配線基板の製造方法の第２実施形態である図１８（ｈ）、配線基板の製造方法の第３実施形態である図１９（ｈ）、配線基板の製造方法の第４実施形態である図２０（ｈ）、及び配線基板の製造方法の第５実施形態である図２１（ｇ）から開始してもよい。
配線基板の製造方法の第１実施形態である図１７（ｇ）、配線基板の製造方法の第２実施形態である図１８（ｈ）、配線基板の製造方法の第３実施形態である図１９（ｈ）、配線基板の製造方法の第４実施形態である図２０（ｈ）及び配線基板の製造方法の第５実施形態である図２１（ｇ）のそれ以前の工程は、各配線基板の製造方法の実施形態に則る。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図２４（ａ）に示すとおり、配線基板が形成された状態を得る。配線基板のみでは剛性が不足して、以降の工程が行いにくい場合は、支持基板３０を除去する工程において、サポート用のフィルム又は基板に転写する方法を用いてもよい。本発明においては、熱酸化膜付き８インチ（直径２００ｍｍ）、厚さ０．７２５ｍｍのシリコンウエハ上に剥離層（図示せず）と導電性のシードメタル層（図示せず）とを順に設けた支持基板３０上に、感光性ポリイミド樹脂を７μｍの厚みで絶縁層１１を形成し、支持基板３０上に形成されたシードメタル層（図示せず）より給電を行うことで支持基板３０側からＣｕ２μｍ、Ｎｉ３μｍの順に積層し、Ｃｕ１０μｍの厚みで配線層１２を、銅５μｍ、ニッケル３μｍ及び金０．５μｍの各厚みで金が最表面となる順に第１電極１３をセミアディティブ法で形成し、支持基板３０を剥離除去した後に第２電極１４と絶縁層１１をウェットエッチングによって分離した。
次に、図２４（ｂ）に示すとおり、第２電極１４に半田ボール２３を介して半導体素子２４の電極（図示せず）をフリップチップ接続する。その後、半田ボール２３が形成されている配線基板と半導体素子２４との間にアンダーフィル樹脂２５を充填する。アンダーフィル樹脂２５は、配線基板と半導体素子２４との熱膨張率差を小さくして半田ボール２３が破断することを防止する目的で使用される。半田ボール２３が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂２５は必ずしも充填する必要はない。
半田ボール２３は、半田材料からなる微小ボールで、半導体素子２３の電極上にめっき法、ボール転写又は印刷法によって形成される。半田ボール２３の材料は、鉛錫の共晶半田又は鉛フリーの半田材料から適宜選択することができる。アンダーフィル樹脂２５はエポキシ系の材料から構成され、半導体素子２４が半田ボール２３により接続された後で充填される。
また、半導体素子２４を搭載していない領域で、配線基板の剛性が不足している場合は、別途、半導体素子２４の領域が開口されている枠体を貼り付けてもよい。
次に、図２４（ｃ）に示すとおり、半田ボール１９を第１電極１３に取り付ける。半田ボール１９は、本発明の半導体装置を別基板に搭載するために取り付けられる。半田ボール１９は、半田材料からなるボールで、第１電極１３上にボール転写又は印刷法によって形成される。取り付けの形態によっては半田ボール１９ではなく、金属製のピンを半田付けした構造を取ってもよい。また、図２４（ｃ）においては、第１電極１３に半田ボール１９を形成したが、第２電極１４に半田ボール１９を形成してもよく、必要があれば、第１電極１３と第２電極１４両方に形成してもよい。
また、図２４（ｄ）に示すとおり、半導体素子２４を覆うように封止樹脂２９を形成した構成をとってもよい。この場合、図２４（ｂ）と図２４（ｃ）の工程の間に、封止樹脂２９を形成する工程が追加される。
封止樹脂２９は、エポキシ系の材料にシリカフィラーを混ぜた材料から構成され、搭載されている半導体素子２４と接続部分の配線とを覆う様に金型を用いたトランスファーモールディング法、圧縮形成モールド法又は印刷法などで設けられる。図２４（ｄ）においては、配線基板の片側全体を封止樹脂２９が覆っている構造となっているが、半導体素子２４を部分的に覆い、配線基板の一部が露出する構造としてもよい。
封止樹脂２９を形成した後に、図２４（ｄ）に示すとおり、半田ボール１９を形成する。半田ボール１９は、本発明の半導体装置を別基板に搭載するために取り付けられる。半田ボール１９は、半田材料からなるボールで、第１電極１３上にボール転写又は印刷法により形成される。取り付けの形態によっては半田ボール１９ではなく、金属製のピンを半田付けした構造を取ってもよい。また、図２４（ｃ）においては、第１電極１３に半田ボール１９を形成したが、第２電極１４に半田ボール１９を形成しても良く、必要があれば、第１電極１３と第２電極１４両方に形成してもよい。この工程を行うことで、半導体装置の第５実施形態に係る半導体装置（図１１）を製造できる。
更にまた、図２４（ｄ）では、フリップチップ接続による半導体素子２４の接続形態について記載したが、ワイヤーボンディングによる接続とすることで、半導体装置の第６実施形態の半導体装置（図１２）を作成することができる。この場合、接着剤２７は、半導体素子２６の回路が形成されていない面に設けられ、有機材料又はＡｇペーストなどを使用し、ボンディングワイヤー２８は、主に金から構成される材料が用いられ、半導体素子２６の電極（図示せず）と第１電極１３とを電気的に接続する。
半導体素子２４は、図２４（ａ）の配線基板上に実装された後、封止樹脂２９によって覆われる。その後、図２４（ｄ）に示すとおり、半田ボール１９を形成する。半田ボール１９は、本発明の半導体装置を別基板に搭載するために取り付けられる。半田ボール１９は、半田材料からなるボールで、第１電極１３上にボール転写又は印刷法により形成される。取り付けの形態によっては半田ボール１９ではなく、金属製のピンを半田付けした構造を取ってもよい。また、図２４（ｃ）においては、第１電極１３に半田ボール１９を形成したが、第２電極１４に半田ボール１９を形成しても良く、必要があれば、第１電極１３と第２電極１４両方に形成してもよい。この工程を行うことで、半導体装置の第６実施形態（図１２）に係る半導体装置を製造できる。
本実施形態をとることで、半導体装置の第４実施形態、第５実施形態及び第６実施形態が効率的に作成できる。
図２５（ａ）乃至（ｆ）は、本発明の第４実施形態に係る半導体装置の製造方法の一例を工程順に示す部分断面図である。本実施形態の製造方法は、本発明の半導体装置の第７実施形態に係る半導体装置（図１３）を製造するためのものである。
図２５（ａ）は、上述の配線基板の製造方法において、支持基板３０を除去する前の工程の状態より説明を行う。つまり、図２５（ａ）は、配線基板の製造方法の第１実施形態である図１７（ｅ）を基本の例として記載したが、配線基板の製造方法の第２実施形態である図１８（ｆ）、配線基板の製造方法の第３実施形態である図１９（ｆ）、配線基板の製造方法の第４実施形態である図２０（ｆ）及び配線基板の製造方法の第５実施形態である図２１（ｅ）から開始してもよい。
配線基板の製造方法の第１実施形態である図１７（ｅ）、配線基板の製造方法の第２実施形態である図１８（ｆ）、配線基板の製造方法の第３実施形態である図１９（ｆ）、配線基板の製造方法の第４実施形態である図２０（ｆ）及び配線基板の製造方法の第５実施形態である図２１（ｅ）のそれ以前の工程は、各配線基板の製造方法の実施形態に則る。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図２５（ａ）に示すとおり、支持基板３０上に第２電極１４、絶縁層１１、配線層１２及び第１電極１３が設けられた状態を形成する。本発明においては、熱酸化膜付き８インチ（直径２００ｍｍ）、厚さ０．７２５ｍｍのシリコンウエハ上に剥離層（図示せず）と導電性のシードメタル層（図示せず）とを順に設けた支持基板３０上に、感光性ポリイミド樹脂を７μｍの厚みで絶縁層１１を形成し、支持基板３０上に形成されたシードメタル層（図示せず）より給電を行うことで支持基板３０側からＣｕ２μｍ、Ｎｉ５μｍの順に積層し、Ｃｕ１０μｍの厚みで配線層１２を、銅５μｍ、ニッケル３μｍ及び金０．５μｍの各厚みで金が最表面となるように第１電極１３をセミアディティブ法で形成した。
次に、図２５（ｂ）に示すとおり、第１電極１３に半田ボール１８を介して半導体素子１６の電極（図示せず）をフリップチップ接続する。その後、半田ボール１８が形成されている配線基板と半導体素子１６との間にアンダーフィル樹脂１７を充填する。アンダーフィル樹脂１７は、配線基板と半導体素子１６との熱膨張率差を小さくして半田ボール１８が破断することを防止する目的で使用される。半田ボール１８が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂１７は必ずしも充填する必要はない。
半田ボール１８の材料及び形成方法は、本発明の第１実施形態と同様である。アンダーフィル樹脂１７はエポキシ系の材料から構成され、半導体素子１６が半田ボール１８によって接続された後で充填される。
半導体素子１６を搭載していない領域で、配線基板の剛性が不足している場合は、別途、半導体素子１６の領域が開口されている枠体を貼り付けてもよい。
次に、図２５（ｃ）に示すとおり、支持基板３０を除去する。支持基板３０の除去法としては、研削、化学的機械的研磨又はエッチング等により行う。これらは、組み合わせて行うことも可能で、支持基板３０を研削した後、残った部分を、化学的機械的研磨及び／又はエッチングを用いて除去することができる。エッチングは、ドライエッチング法又はウェットエッチング法のいずれを使用してもよいが、最終除去の工程をドライエッチにすると、エッチング選択比が大きく取れるために、シードメタル層を安定的に残すことが可能となる。さらに、支持基板３０とシードメタル層との間に剥離層を介在させておけば、支持基板３０の除去を容易にすることができる。例えば、剥離層として熱分解する材料を用いれば、支持基板３０を除去する工程において、熱分解温度以上に熱することにより、シードメタル層と支持基板３０とを剥離することができる。このときの加熱は、レーザ等で局所的に加熱する方法が望ましい。レーザの波長を、支持基板３０を透過し、剥離層を透過しない波長に設定することにより、剥離層のみを局所的に加熱することができる。これとは別に、支持基板３０と剥離層との界面、又は剥離層とシードメタル層との界面の接着強度が弱くなるような材料を予め選択しておき、支持基板３０を除去する工程において、機械的な力を加えて支持基板３０を剥離してもよい。また、剥離層として、特定の溶液に溶ける材料、又は、溶液の浸透によってシードメタル層若しくは支持基板３０との密着が極端に低下するような材料を選択することによって、剥離層の側面から溶液を浸透させ、支持基板３０を剥離することも可能である。本発明においては、シリコンとシードメタル層（図示せず）との間に形成した低密着性を有する剥離層（図示せず）を利用して剥離したのち、シードメタル層（図示せず）をエッチングにより除去した。
次に、図２５（ｄ）に示すとおり、第２電極１４と絶縁層１１とを確実に分離する。第２電極１４と絶縁層１１との分離は、ウェットエッチング法又はドライエッチング法により行われる。配線基板の製造方法の第２実施形態である図１８（ｄ）又は配線基板の製造方法の第４実施形態である図２０（ｄ）より作成した場合は、絶縁膜３１をウェットエッチング法やドライエッチング法により除去する。エッチングを行わなくとも半田材料のリフロー時に第２電極１４と絶縁層１１に、半田材料がリフロー時に流れ込むのに必要な隙間が形成されていれば、エッチングは必ずしも必要ではない。
エッチングを行った後に、第２電極１４表面が金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成される様、電解めっき法、無電解めっき法、蒸着法、印刷法、インクジェット法又はディップ法などにより表面処理を行ってもよい。
この工程において、主に第２電極１４をエッチングすることによって、第２電極１４が絶縁層１１より窪んだ構造を、また、主に絶縁層１１をエッチングすることによって第２電極１４が絶縁層１１より突出した構造を作成することができる。本発明においては、露出したＣｕ表面に無電解めっき法によって金膜を形成した。
次に、図２５（ｅ）に示すとおり、第２電極１４に半田ボール２３を介して半導体素子２４の電極（図示せず）をフリップチップ接続する。その後、半田ボール２３が形成されている配線基板と半導体素子２４との間にアンダーフィル樹脂２５を充填する。アンダーフィル樹脂２５は、配線基板と半導体素子２４との熱膨張率差を小さくして半田ボール２３が破断することを防止する目的で使用される。半田ボール２３が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂２５は必ずしも充填する必要はない。
半田ボール２３は、半田材料からなる微小ボールで、半導体素子２３の電極上にめっき法、ボール転写又は印刷法によって形成される。半田ボール２３の材料は、鉛錫の共晶半田又は鉛フリーの半田材料から適宜選択することができる。アンダーフィル樹脂２５はエポキシ系の材料から構成され、半導体素子２４が半田ボール２３により接続された後で充填される。
また、半導体素子２４を搭載していない領域で、配線基板の剛性が不足している場合は、別途、半導体素子２４の領域が開口されている枠体を貼り付けてもよい。
また、図２５（ｅ）では、フリップチップ接続による半導体素子２４の接続形態について記載したが、ワイヤーボンディングによる接続とすることで、半導体装置の第７実施形態の変形例の半導体装置（図１４）を作成することができる。この場合、接着剤２７は、半導体素子２６の回路が形成されていない面に設けられ、有機材料又はＡｇペーストなどを使用し、ボンディングワイヤー２８は、主に金から構成される材料が用いられ、半導体素子２６の電極（図示せず）と第１電極１３とを電気的に接続する。
次に、図２５（ｆ）に示すとおり、半田ボール１９を第２電極１４に取り付ける。半田ボール１９は、本発明の半導体装置を別基板に搭載するために取り付けられる。半田ボール１９は、半田材料からなるボールで、第２電極１４上にボール転写又は印刷法によって形成される。取り付けの形態によっては半田ボール１９ではなく、金属製のピンを半田付けした構造を取ってもよい。また、図２５（ｆ）においては、第２電極１４に半田ボール１９を形成したが、第１電極１３に半田ボール１９を形成してもよく、必要があれば、第１電極１３と第２電極１４両方に形成してもよい。
本実施形態をとることで、半導体装置の第７実施形態及び第７実施形態の変形例が効率的に作成できる。
図２６（ａ）乃至（ｇ）は、本発明の第５実施形態に係る半導体装置の製造方法の一例を工程順に示す部分断面図である。本実施形態の製造方法は、本発明の半導体装置の第８実施形態に係る半導体装置（図１５）を製造するためのものである。
図２６（ａ）は、上述の配線基板の製造方法において、支持基板３０を除去する前の工程の状態より説明を行う。つまり、図２６（ａ）は、配線基板の製造方法の第１実施形態である図１７（ｅ）を基本の例として記載したが、配線基板の製造方法の第２実施形態である図１８（ｆ）、配線基板の製造方法の第３実施形態である図１９（ｆ）、配線基板の製造方法の第４実施形態である図２０（ｆ）及び配線基板の製造方法の第５実施形態である図２１（ｅ）から開始してもよい。
配線基板の製造方法の第１実施形態である図１７（ｅ）、配線基板の製造方法の第２実施形態である図１８（ｆ）、配線基板の製造方法の第３実施形態である図１９（ｆ）、配線基板の製造方法の第４実施形態である図２０（ｆ）及び配線基板の製造方法の第５実施形態である図２１（ｅ）のそれ以前の工程は、各配線基板の製造方法の実施形態に則る。なお、各工程間において適宜洗浄及び熱処理を行う。
先ず、図２６（ａ）に示すとおり、支持基板３０上に第２電極１４、絶縁層１１、配線層１２及び第１電極１３が設けられた状態を形成する。本発明においては、熱酸化膜付き８インチ（直径２００ｍｍ）、厚さ０．７２５ｍｍのシリコンウエハ上に剥離層（図示せず）と導電性のシードメタル層（図示せず）とを順に設けた支持基板３０上に、感光性ポリイミド樹脂を７μｍの厚みで絶縁層１１を形成し、支持基板３０上に形成されたシードメタル層（図示せず）より給電を行うことで支持基板３０側からＣｕ２μｍ、Ｎｉ５μｍの順に積層し、Ｃｕ１０μｍの厚みで配線層１２を、銅５μｍ、ニッケル３μｍ及び金０．５μｍの各厚みで金が最表面となるように第１電極１３をセミアディティブ法で形成した。
次に、図２６（ｂ）に示すとおり、第１電極１３に半田ボール１８を介して半導体素子１６の電極（図示せず）をフリップチップ接続する。その後、半田ボール１８が形成されている配線基板と半導体素子１６との間にアンダーフィル樹脂１７を充填する。アンダーフィル樹脂１７は、配電基板と半導体素子１６との熱膨張率差を小さくして半田ボール１８が破断することを防止する目的で使用される。半田ボール１８が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂１７は必ずしも充填する必要はない。
半田ボール１８の材料及び形成方法は、本発明の第１実施形態と同様である。アンダーフィル樹脂１７はエポキシ系の材料から構成され、半導体素子１６が半田ボール１８によって接続された後で充填される。
半導体素子１６を搭載していない領域で、配線基板の剛性が不足している場合は、別途、半導体素子１６の領域が開口されている枠体を貼り付けてもよい。
また、図２６（ｂ）では、フリップチップ接続による半導体素子１６の接続形態について記載したが、ワイヤーボンディングによる接続とすることで、半導体装置の第９実施形態の半導体装置（図１６）を作成することができる。この場合、接着剤２２は、半導体素子１６の回路が形成されていない面に設けられ、有機材料又はＡｇペーストなどを使用し、ボンディングワイヤー２１は、主に金からなる材料が用いられ、半導体素子１６の電極（図示せず）と第１電極１３とを電気的に接続する。
更に、半導体素子１６を搭載していない領域で、配線基板の剛性が不足している場合は、別途、半導体素子１６の領域が開口されている枠体を貼り付けてもよい。
次に、図２６（ｃ）に示すとおり、半導体素子１６を覆うように封止樹脂２０を形成する。封止樹脂２０は、エポキシ系の材料にシリカフィラーを混ぜた材料から構成され、搭載されている半導体素子１６と接続部分の配線とを覆う様に金型を用いたトランスファーモールディング法、圧縮形成モールド法又は印刷法などで設けられる。図２６（ｃ）においては、配線基板の片側全体を封止樹脂２０が覆っている構造となっているが、半導体素子１６を部分的に覆い、配線基板の一部が露出する構造としてもよい。
次に、図２６（ｄ）に示すとおり、支持基板３０を除去する。支持基板３０の除去法としては、研削、化学的機械的研磨又はエッチング等により行う。これらは、組み合わせて行うことも可能で、支持基板３０を研削した後、残った部分を、化学的機械的研磨及び／又はエッチングを用いて除去することができる。エッチングは、ドライエッチング法又はウェットエッチング法のいずれを使用してもよいが、最終除去の工程をドライエッチにすると、エッチング選択比が大きく取れるために、シードメタル層を安定的に残すことが可能となる。さらに、支持基板３０とシードメタル層との間に剥離層を介在させておけば、支持基板３０の除去を容易にすることができる。例えば、剥離層として熱分解する材料を用いれば、支持基板３０を除去する工程において、熱分解温度以上に熱することにより、シードメタル層と支持基板３０とを剥離することができる。このときの加熱は、レーザ等で局所的に加熱する方法が望ましい。レーザの波長を、支持基板３０を透過し、剥離層を透過しない波長に設定することにより、剥離層のみを局所的に加熱することができる。これとは別に、支持基板３０と剥離層との界面、又は剥離層とシードメタル層との界面の接着強度が弱くなるような材料を予め選択しておき、支持基板３０を除去する工程において、機械的な力を加えて支持基板３０を剥離してもよい。また、剥離層として、特定の溶液に溶ける材料、又は、溶液の浸透によってシードメタル層若しくは支持基板３０との密着が極端に低下するような材料を選択することによって、剥離層の側面から溶液を浸透させ、支持基板３０を剥離することも可能である。本発明においては、シリコンとシードメタル層（図示せず）との間に形成した低密着性を有する剥離層（図示せず）を利用して剥離したのち、シードメタル層（図示せず）をエッチングにより除去した。
次に、図２６（ｅ）に示すとおり、第２電極１４と絶縁層１１とを確実に分離する。第２電極１４と絶縁層１１との分離は、ウェットエッチング法又はドライエッチング法により行われる。配線基板の製造方法の第２実施形態である図１８（ｄ）又は配線基板の製造方法の第４実施形態である図２０（ｄ）より作成した場合は、絶縁膜３１をウェットエッチング法又はドライエッチング法により除去する。エッチングを行わなくとも半田材料のリフロー時に第２電極１４と絶縁層１１に、半田材料がリフロー時に流れ込むのに必要な隙間が形成されていれば、エッチングは必ずしも必要ではない。
エッチングを行った後に、第２電極１４表面が金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成される様、電解めっき法、無電解めっき法、蒸着法、印刷法、インクジェット法又はディップ法などにより表面処理を行ってもよい。
この工程において、主に第２電極１４をエッチングすることによって、第２電極１４が絶縁層１１より窪んだ構造を、また、主に絶縁層１１をエッチングすることによって第２電極１４が絶縁層１１より突出した構造を作成することができる。本発明においては、露出したＣｕ表面に無電解めっき法によって金膜を形成した。
次に、図２６（ｆ）に示すとおり、第２電極１４に半田ボール２３を介して半導体素子２４の電極（図示せず）をフリップチップ接続する。その後、半田ボール２３が形成されている配線基板と半導体素子２４との間にアンダーフィル樹脂２５を充填する。アンダーフィル樹脂２５は、配線基板と半導体素子２４との熱膨張率差を小さくして半田ボール２３が破断することを防止する目的で使用される。半田ボール２３が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂２５は必ずしも充填する必要はない。
半田ボール２３は、半田材料からなる微小ボールで、半導体素子２３の電極上にめっき法、ボール転写又は印刷法によって形成される。半田ボール２３の材料は、鉛錫の共晶半田又は鉛フリーの半田材料から適宜選択することができる。アンダーフィル樹脂２５はエポキシ系の材料から構成され、半導体素子２４が半田ボール２３により接続された後で充填される。
また、半導体素子２４を搭載していない領域で、配線基板の剛性が不足している場合は、別途、半導体素子２４の領域が開口されている枠体を貼り付けてもよい。
また、図２６（ｆ）では、フリップチップ接続による半導体素子２４の接続形態について記載したが、ワイヤーボンディングによる接続とする構成をとってもよい。この場合、接着剤２７は、半導体素子２６の回路が形成されていない面に設けられ、有機材料又はＡｇペーストなどを使用し、ボンディングワイヤー２８は、主に金からなる材料が用いられ、半導体素子２６の電極（図示せず）と第１電極１３とを電気的に接続する。半導体素子２６は、図２６（ａ）の配線基板上に実装された後、封止樹脂２９によって覆われる。
次に、図２６（ｇ）に示すとおり、半田ボール１９を第２電極１４に取り付ける。半田ボール１９は、本発明の半導体装置を別基板に搭載するために取り付けられる。半田ボール１９は、半田材料からなるボールで、第２電極１４上にボール転写又は印刷法によって形成される。取り付けの形態によっては半田ボール１９ではなく、金属製のピンを半田付けした構造を取ってもよい。また、図２６（ｇ）においては、第２電極１４に半田ボール１９を形成したが、第１電極１３に半田ボール１９を形成してもよく、必要があれば、第１電極１３と第２電極１４両方に形成してもよい。
本実施形態をとることによって、半導体装置の第８実施形態及び第９実施形態が効率的に作成できる。
本発明の第１実施形態に係る配線基板構成の一例を示す部分断面図である。 本発明の第１実施形態に係る配線基板構成の第１変形例を示す部分断面図である。 本発明の第１実施形態に係る配線基板構成の第２変形例を示す部分断面図である。 本発明の第１実施形態に係る配線基板構成の第３変形例を示す部分断面図である。 本発明の第２実施形態に係る配線基板構成の一例を示す部分断面図である。 本発明の第２実施形態に係る配線基板構成の変形例を示す部分断面図である。 本発明の第１実施形態に係る半導体装置の構成の一例を示す部分断面図である。 本発明の第２実施形態に係る半導体装置の構成の一例を示す部分断面図である。 本発明の第３実施形態に係る半導体装置の構成の一例を示す部分断面図である。 本発明の第４実施形態に係る半導体装置の構成の一例を示す部分断面図である。 本発明の第５実施形態に係る半導体装置の構成の一例を示す部分断面図である。 本発明の第６実施形態に係る半導体装置の構成の一例を示す部分断面図である。 本発明の第７実施形態に係る半導体装置の構成の一例を示す部分断面図である。 本発明の第７実施形態に係る半導体装置の構成の変形例を示す部分断面図である。 本発明の第８実施形態に係る半導体装置の構成の一例を示す部分断面図である。 本発明の第９実施形態に係る半導体装置の構成の一例を示す部分断面図である。 本発明の第１実施形態に係る配線基板の製造方法の一例を示す部分断面図である。 本発明の第２実施形態に係る配線基板の製造方法の一例を示す部分断面図である。 本発明の第３実施形態に係る配線基板の製造方法の一例を示す部分断面図である。 本発明の第４実施形態に係る配線基板の製造方法の一例を示す部分断面図である。 本発明の第５実施形態に係る配線基板の製造方法の一例を示す部分断面図である。 本発明の第１実施形態に係る半導体装置の製造方法の一例を示す部分断面図である。 本発明の第２実施形態に係る半導体装置の製造方法の一例を示す部分断面図である。 本発明の第３実施形態に係る半導体装置の製造方法の一例を示す部分断面図である。 本発明の第４実施形態に係る半導体装置の製造方法の一例を示す部分断面図である。 本発明の第５実施形態に係る半導体装置の製造方法の一例を示す部分断面図である。
符号の説明
１１：絶縁層
１２：配線層
１３：第１電極
１４：第２電極
１５：ビア
１６：半導体素子
１７：アンダーフィル樹脂
１８：半田ボール
１９：半田ボール
２０：封止樹脂
２１：ボンディングワイヤー
２２：接着剤
２３：半田ボール
２４：半導体素子
２５：アンダーフィル樹脂
２６：半導体素子
２７：接着剤
２８：ボンディングワイヤー
２９：封止樹脂
３０：支持基板
３１：絶縁膜

Claims (56)

  1. 電極を有する第１表面と第２表面を備え、前記第１表面に第１電極が設けられ、前記第２表面に第２電極が設けられ、少なくとも１層以上の絶縁層と少なくとも１層以上の配線層から構成され、１つ又は複数の半導体素子を搭載する配線基板であって、前記第２表面に設けられた第２電極が前記絶縁層内に埋設され、前記第２電極の前記第２表面側に露出した面の反対側の面がビアを介することなく直接的に前記配線層に接続され、且つ前記第２電極の横側面の少なくとも一部が前記絶縁層に接触せず露出することで、当該第２電極と該第２電極を囲む当該絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む隙間が形成されており、前記第２電極の前記第２表面側に露出している面が、前記第２表面と同一平面にあることを特徴とする配線基板。
  2. 前記第２電極の横側面の全部が前記絶縁層に接触せず露出することで、当該第２電極と該第２電極を囲む当該絶縁層との間に、当該第２電極と外部導電材の接続時に用いる半田材料がそのリフロー時に流れ込む隙間が形成されていることを特徴とする請求項１に記載の配線基板。
  3. 前記第１電極と前記第２電極が直接接続されていることを特徴とする請求項１又は２に記載の配線基板。
  4. 請求項１乃至３のいずれか１項に記載の配線基板と、この配線基板における前記第１電極及び前記第２電極の内の少なくとも一方に接続された１つ又は複数の半導体素子とを有することを特徴とする半導体装置。
  5. 前記第１電極と前記第２電極とが直接接続され、前記第１電極に接続された１つ又は複数の半導体素子と、前記第２電極に接続された１つ又は複数の半導体素子とを有することを特徴とする請求項４に記載の半導体装置。
  6. 前記半導体素子が、低融点金属又は導電性樹脂のいずれかの材料により、前記第１電極及び前記第２電極の内の少なくとも一方にフリップチップ接続されていることを特徴とする請求項４又は５に記載の半導体装置。
  7. 前記半導体素子が、主に金を材料とするワイヤーにより、前記第１電極及び前記第２電極の内の少なくとも一方にワイヤーボンディング接続されていることを特徴とする請求項４乃至６のいずれか１項に記載の半導体装置。
  8. 前記半導体素子が、低融点金属、有機樹脂又は金属混入樹脂からなる群から選択された少なくとも１種の材料により請求項１乃至４のいずれか１項に記載の配線基板に連結されていることを特徴とする請求項４乃至７のいずれか１項に記載の半導体装置。
  9. 前記第１電極及び前記第２電極の内の少なくとも一方に、半田材料からなる金属ボールを具備していることを特徴とする請求項４乃至８のいずれか１項に記載の半導体装置。
  10. 支持基板上に絶縁層を形成する工程と、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程と、前記絶縁層と前記第２電極の上に直接配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程と、前記支持基板を除去する工程とを有し、前記支持基板を除去する工程の後に、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする配線基板の製造方法。
  11. 前記空間が、当該絶縁層の厚さ方向に延びるとともに前記第２電極の露出面側に開口する中空柱状の空間であることを特徴とする請求項１０に記載の配線基板の製造方法。
  12. 前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程とが、同一導電膜をパターニングすることにより前記絶縁層と前記第１電極とを同時に形成することを特徴とする請求項１０に記載の配線基板の製造方法。
  13. 支持基板上に絶縁層を形成する工程と、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程と、少なくとも１層以上の配線層と少なくとも１層以上の絶縁層を積層する工程と、最上層の絶縁層上に第１電極を形成する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする配線基板の製造方法。
  14. 前記最上層の絶縁層上に第１電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする請求項１３に記載の配線基板の製造方法。
  15. 前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程との間に、前記開口部の側面に前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする請求項１０乃至１４のいずれか１項に記載の配線基板の製造方法。
  16. 支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第２電極の支持基板に接している面の反対側の面を露出させる工程と、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする配線基板の製造方法。
  17. 前記絶縁層と前記第２電極の上の配線層と、前記絶縁層と前記第２電極の上の第１電極は、同一導電膜を形成し、それをパターニングして同時に形成されることを特徴とする請求項１６に記載の配線基板の製造方法。
  18. 支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第２電極の支持基板に接している面の反対側の面を露出させる工程と、少なくとも１層以上の配線層と少なくとも１層以上の絶縁層を積層する工程と、最上層の絶縁層上に第１電極を形成する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする配線基板の製造方法。
  19. 前記最上層の絶縁層上に第１電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする請求項１８に記載の配線基板の製造方法。
  20. 支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程との間に、前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする請求項１６乃至１９のいずれか１項に記載の配線基板の製造方法。
  21. 前記第２電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層と前記第２電極とを共に研磨する工程であることを特徴とする請求項１６乃至２０のいずれか１項に記載の配線基板の製造方法。
  22. 前記第２電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層に前記第２電極が内部に露出している前記第２電極の面積より大きい凹部を形成する工程であることを特徴とする請求項１６乃至２０のいずれか１項に記載の配線基板の製造方法。
  23. 前記第２電極の側面と前記絶縁層との間に空間を形成する工程が、ウェットエッチング及びドライエッチングの内の少なくとも一方であることを特徴とする請求項１０乃至２２のいずれか１項に記載の配線基板の製造方法。
  24. 前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に空間を形成する工程との間に、前記第２電極を露出させる工程を含むことを特徴とする請求項１０乃至２３のいずれか１項に記載の配線基板の製造方法。
  25. 前記支持基板を除去する工程が、剥離工程であることを特徴とする請求項１０乃至２４のいずれか１項に記載の配線基板の製造方法。
  26. 前記支持基板が導電性材料又は表面に導電性の膜を形成した材料であることを特徴とする請求項１０乃至２５のいずれか１項に記載の配線基板の製造方法。
  27. 支持基板上に絶縁層を形成する工程と、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程と、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程と、前記第１電極に１つ又は複数の半導体素子を搭載する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
  28. 前記絶縁層と前記第２電極の上の配線層と、前記絶縁層と前記第２電極の上の第１電極は、同一導電膜を形成し、それをパターニングして同時に形成されることを特徴とする請求項２７に記載の半導体装置の製造方法。
  29. 支持基板上に絶縁層を形成する工程と、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程と、少なくとも１層以上の配線層と少なくとも１層以上の絶縁層を積層する工程と、最上層の絶縁層上に第１電極を形成する工程と、前記第１電極に１つ又は複数の半導体素子を搭載する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
  30. 前記最上層の絶縁層上に第１電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする請求項２９に記載の半導体装置の製造方法。
  31. 前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程との間に、前記開口部の側面に前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする請求項２７乃至３０のいずれか１項に記載の半導体装置の製造方法。
  32. 支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第２電極の支持基板に接している面の反対側の面を露出させる工程と、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程と、前記第１電極に１つ又は複数の半導体素子を搭載する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
  33. 前記絶縁層と前記第２電極の上の配線層と、前記絶縁層と前記第２電極の上の第１電極は、同一導電膜を形成し、それをパターニングして同時に形成されることを特徴とする請求項３２に記載の半導体装置の製造方法。
  34. 支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第２電極の支持基板に接している面の反対側の面を露出させる工程と、少なくとも１層以上の配線層と少なくとも１層以上の絶縁層を積層する工程と、最上層の絶縁層上に第１電極を形成する工程と、前記第１電極に１つ又は複数の半導体素子を搭載する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
  35. 前記最上層の絶縁層上に第１電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする請求項３４に記載の半導体装置の製造方法。
  36. 支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程との間に、前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする請求項３２乃至３５のいずれか１項に記載の半導体装置の製造方法。
  37. 前記第２電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層と前記第２電極とを共に研磨する工程であることを特徴とする請求項３２乃至３６のいずれか１項に記載の半導体装置の製造方法。
  38. 前記第２電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層に前記第２電極が内部に露出している前記第２電極の面積より大きい凹部を形成する工程であることを特徴とする請求項３２乃至３６のいずれか１項に記載の半導体装置の製造方法。
  39. 前記第２電極の側面と前記絶縁層との間に空間を形成する工程の後に、前記第２電極に１つ又は複数の半導体素子を搭載する工程を有することを特徴とする請求項２７乃至３８のいずれか１項に記載の半導体装置の製造方法。
  40. 支持基板上に絶縁層を形成する工程と、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程と、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程と、前記第２電極に１つ又は複数の半導体素子を搭載する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
  41. 前記絶縁層と前記第２電極の上の配線層と、前記絶縁層と前記第２電極の上の第１電極は、同一導電膜を形成し、それをパターニングして同時に形成されることを特徴とする請求項４０に記載の半導体装置の製造方法。
  42. 支持基板上に絶縁層を形成する工程と、前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程と、少なくとも１層以上の配線層と少なくとも１層以上の絶縁層を積層する工程と、最上層の絶縁層上に第１電極を形成する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程と、前記第２電極に１つ又は複数の半導体素子を搭載する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
  43. 前記最上層の絶縁層上に第１電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする請求項４２に記載の半導体装置の製造方法。
  44. 前記絶縁層の第２電極となる位置に前記支持基板が露出するように開口部を形成する工程と、前記開口部内に前記第２電極を形成する工程との間に、前記開口部の側面に前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする請求項４０乃至４３のいずれか１項に記載の半導体装置の製造方法。
  45. 支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第２電極の支持基板に接している面の反対側の面を露出させる工程と、前記絶縁層と前記第２電極の上に配線層を形成する工程と、前記絶縁層と前記第２電極の上に第１電極を形成する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程と、前記第２電極に１つ又は複数の半導体素子を搭載する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
  46. 前記絶縁層と前記第２電極の上の配線層と、前記絶縁層と前記第２電極の上に第１電極は、同一導電膜を形成し、それをパターニングして同時に形成されることを特徴とする請求項４５に記載の半導体装置の製造方法。
  47. 支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程と、前記第２電極の支持基板に接している面の反対側の面を露出させる工程と、少なくとも１層以上の配線層と少なくとも１層以上の絶縁層を積層する工程と、最上層の絶縁層上に第１電極を形成する工程と、前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に、当該第２電極と外部導電材との接続時に用いる半田材料がそのリフロー時に流れ込む空間を形成する工程と、前記第２電極に１つ又は複数の半導体素子を搭載する工程とを有し、前記第２電極における、前記開口部から露出した露出面を、前記絶縁層の表面と同一平面とすることを特徴とする半導体装置の製造方法。
  48. 前記最上層の絶縁層上に第１電極を形成する工程において、前記最上層の絶縁層上に配線層を形成することを特徴とする請求項４７に記載の半導体装置の製造方法。
  49. 支持基板上に第２電極を形成する工程と、前記第２電極を覆うように前記支持基板上に絶縁層を設ける工程との間に、前記絶縁層よりウェットエッチング又はドライエッチングによって除去されやすい絶縁膜を形成する工程を含むことを特徴とする請求項４５乃至４８のいずれか１項に記載の半導体装置の製造方法。
  50. 前記第２電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層と前記第２電極とを共に研磨する工程であることを特徴とする請求項４５乃至４９のいずれか１項に記載の半導体装置の製造方法。
  51. 前記第２電極の支持基板に接している面の反対側の面を露出させる工程が、前記絶縁層に前記第２電極が内部に露出している前記第２電極の面積より大きい凹部を形成する工程であることを特徴とする請求項４５乃至４９のいずれか１項に記載の半導体装置の製造方法。
  52. 前記第２電極の側面と前記絶縁層との間に空間を形成する工程が、ウェットエッチング及びドライエッチングの内の少なくとも一方であることを特徴とする請求項２７乃至５１のいずれか１項に記載の半導体装置の製造方法。
  53. 前記支持基板を除去する工程と、前記第２電極の側面と前記絶縁層との間に空間を形成する工程との間に、前記第２電極を露出させる工程を含むことを特徴とする請求項２７乃至５２のいずれか１項に記載の半導体装置の製造方法。
  54. 前記第１電極及び第２電極の内の少なくとも一方に半田材料からなる金属ボールを装着する工程を有することを特徴とする請求項２７乃至５３のいずれか１項に記載の半導体装置の製造方法。
  55. 前記支持基板を除去する工程が、剥離工程であることを特徴とする請求項２７乃至５４のいずれか１項に記載の半導体装置の製造方法。
  56. 前記支持基板が導電性材料又は表面に導電性の膜を形成した材料であることを特徴とする請求項２７乃至５５のいずれか１項に記載の半導体装置の製造方法。
JP2005297811A 2005-10-12 2005-10-12 配線基板及び配線基板を用いた半導体装置並びにその製造方法 Expired - Fee Related JP4819471B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005297811A JP4819471B2 (ja) 2005-10-12 2005-10-12 配線基板及び配線基板を用いた半導体装置並びにその製造方法
US11/542,261 US7791186B2 (en) 2005-10-12 2006-10-04 Wiring board, semiconductor device in which wiring board is used, and method for manufacturing the same
CN200910127422A CN101533823A (zh) 2005-10-12 2006-10-12 配线板、半导体器件及制造配线板和半导体器件的方法
CN2006101321645A CN1949500B (zh) 2005-10-12 2006-10-12 配线板、半导体器件及制造配线板和半导体器件的方法
CN2009101274239A CN101533824B (zh) 2005-10-12 2006-10-12 配线板、半导体器件及制造配线板和半导体器件的方法
US12/618,399 US7880295B2 (en) 2005-10-12 2009-11-13 Wiring board, semiconductor device in which wiring board is used, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005297811A JP4819471B2 (ja) 2005-10-12 2005-10-12 配線基板及び配線基板を用いた半導体装置並びにその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011104202A Division JP5193332B2 (ja) 2011-05-09 2011-05-09 配線基板及び配線基板を用いた半導体装置並びにその製造方法

Publications (2)

Publication Number Publication Date
JP2007109802A JP2007109802A (ja) 2007-04-26
JP4819471B2 true JP4819471B2 (ja) 2011-11-24

Family

ID=37910415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005297811A Expired - Fee Related JP4819471B2 (ja) 2005-10-12 2005-10-12 配線基板及び配線基板を用いた半導体装置並びにその製造方法

Country Status (3)

Country Link
US (2) US7791186B2 (ja)
JP (1) JP4819471B2 (ja)
CN (3) CN101533823A (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI337059B (en) * 2007-06-22 2011-02-01 Princo Corp Multi-layer substrate and manufacture method thereof
JP2009071095A (ja) 2007-09-14 2009-04-02 Spansion Llc 半導体装置の製造方法
JP5068133B2 (ja) * 2007-10-17 2012-11-07 新光電気工業株式会社 半導体チップ積層構造体及び半導体装置
WO2009084300A1 (ja) 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
KR101089084B1 (ko) * 2007-12-28 2011-12-06 이비덴 가부시키가이샤 인터포저 및 인터포저의 제조 방법
DE102008016487A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
TWI365517B (en) * 2008-05-23 2012-06-01 Unimicron Technology Corp Circuit structure and manufactring method thereof
JP2009302427A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
WO2010010910A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 コアレス配線基板、半導体装置及びそれらの製造方法
JP5107187B2 (ja) * 2008-09-05 2012-12-26 新光電気工業株式会社 電子部品パッケージの製造方法
JP5101451B2 (ja) * 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
JP2010238693A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
KR101473267B1 (ko) * 2009-04-02 2014-12-16 가부시키가이샤 무라타 세이사쿠쇼 회로 기판
WO2011007659A1 (ja) * 2009-07-13 2011-01-20 株式会社村田製作所 信号線路及びその製造方法
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8891246B2 (en) * 2010-03-17 2014-11-18 Intel Corporation System-in-package using embedded-die coreless substrates, and processes of forming same
US8716873B2 (en) 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
TWI445100B (zh) * 2011-05-20 2014-07-11 Subtron Technology Co Ltd 封裝結構及其製作方法
TWI473551B (zh) 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
JP5795225B2 (ja) 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
TWI503935B (zh) * 2011-10-17 2015-10-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP5225451B2 (ja) * 2011-11-04 2013-07-03 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US8642384B2 (en) 2012-03-09 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability
US8866286B2 (en) * 2012-12-13 2014-10-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Single layer coreless substrate
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9087777B2 (en) 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP6356450B2 (ja) * 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置
CN105282988A (zh) * 2014-07-21 2016-01-27 友威科技股份有限公司 印刷电路板的平坦化方法
US9525147B2 (en) * 2014-09-25 2016-12-20 International Business Machines Corporation Fringing field assisted dielectrophoresis assembly of carbon nanotubes
JP6418968B2 (ja) * 2015-01-29 2018-11-07 京セラ株式会社 電子部品実装用パッケージ、電子装置および電子モジュール
TWI592956B (zh) * 2015-06-25 2017-07-21 Wafer Mems Co Ltd Core inductor production methods
US10636722B2 (en) 2017-09-26 2020-04-28 Western Digital Technologies, Inc. System and method to enhance solder joint reliability
IT201900022632A1 (it) 2019-12-02 2021-06-02 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US11705378B2 (en) * 2020-07-20 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
WO2022168478A1 (ja) * 2021-02-05 2022-08-11 株式会社村田製作所 モジュール

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259639A (ja) * 1992-03-13 1993-10-08 Toshiba Corp プリント配線板の製造方法
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
US5973931A (en) * 1996-03-29 1999-10-26 Sony Corporation Printed wiring board and electronic device using same
JP4121582B2 (ja) * 1997-03-12 2008-07-23 大日本印刷株式会社 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法
JPH1074856A (ja) * 1996-08-29 1998-03-17 Kyocera Corp 半導体素子収納用パッケージ
US5721451A (en) * 1996-12-02 1998-02-24 Motorola, Inc. Integrated circuit assembly adhesive and method thereof
JP3210881B2 (ja) * 1997-06-05 2001-09-25 ソニーケミカル株式会社 Ｂｇａパッケージ基板
JPH11297873A (ja) * 1998-04-13 1999-10-29 Seiko Epson Corp 半導体装置およびその製造方法
JP2000031321A (ja) * 1998-07-09 2000-01-28 Seiko Epson Corp 半導体装置の構造と製造方法
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3994262B2 (ja) * 1999-10-04 2007-10-17 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6543128B2 (en) * 1999-12-03 2003-04-08 Siliconware Precision Industries Co., Ltd. Ball grid array package and its fabricating process
JP2001196643A (ja) 2000-01-11 2001-07-19 Toppan Printing Co Ltd 光・電気素子搭載用チップキャリア及びその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板
JP2001230513A (ja) * 2000-02-15 2001-08-24 Denso Corp プリント基板及びその製造方法
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
WO2002027787A1 (fr) * 2000-09-27 2002-04-04 Hitachi Chemical Co., Ltd. Plaquette de montage de semi-conducteur, procede de fabrication associe, boitier de semi-conducteur comprenant cette plaquette et procede de fabrication de celui-ci
US6753612B2 (en) * 2001-04-05 2004-06-22 International Business Machines Corporation Economical high density chip carrier
JP3666591B2 (ja) * 2002-02-01 2005-06-29 株式会社トッパンＮｅｃサーキットソリューションズ 半導体チップ搭載用基板の製造方法
JP3856130B2 (ja) * 2002-10-11 2006-12-13 セイコーエプソン株式会社 半導体装置
JP2004200668A (ja) * 2002-12-03 2004-07-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法ならびに薄板状配線部材
TWI245381B (en) * 2003-08-14 2005-12-11 Via Tech Inc Electrical package and process thereof
JP3863161B2 (ja) 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
JP4063240B2 (ja) * 2004-04-21 2008-03-19 日本電気株式会社 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP2006128515A (ja) * 2004-10-29 2006-05-18 Sanyo Electric Co Ltd 回路装置
JP2006210796A (ja) * 2005-01-31 2006-08-10 Sanyo Electric Co Ltd 回路装置およびその製造方法

Also Published As

Publication number Publication date
CN101533823A (zh) 2009-09-16
JP2007109802A (ja) 2007-04-26
US7880295B2 (en) 2011-02-01
CN101533824A (zh) 2009-09-16
US20070080439A1 (en) 2007-04-12
CN1949500A (zh) 2007-04-18
CN101533824B (zh) 2012-11-21
CN1949500B (zh) 2012-02-08
US7791186B2 (en) 2010-09-07
US20100127405A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
JP4819471B2 (ja) 配線基板及び配線基板を用いた半導体装置並びにその製造方法
US8039756B2 (en) Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP5392847B2 (ja) 配線基板、半導体装置及びそれらの製造方法
JP5267987B2 (ja) 半導体装置およびその製造方法
JP3773896B2 (ja) 半導体装置の製造方法
JP4728708B2 (ja) 配線基板及びその製造方法
JP2007335464A (ja) 金属ポストを有する配線基板、半導体装置、半導体装置モジュール及びそれらの製造方法
US8669643B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
WO2010101167A1 (ja) 半導体装置及びその製造方法
JPWO2006093191A1 (ja) 半導体パッケージ及びその製造方法
WO2010047228A1 (ja) 配線基板およびその製造方法
JP5413371B2 (ja) 半導体装置及びその製造方法
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP5193332B2 (ja) 配線基板及び配線基板を用いた半導体装置並びにその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4819471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees