JP2000031321A - 半導体装置の構造と製造方法 - Google Patents
半導体装置の構造と製造方法Info
- Publication number
- JP2000031321A JP2000031321A JP10194861A JP19486198A JP2000031321A JP 2000031321 A JP2000031321 A JP 2000031321A JP 10194861 A JP10194861 A JP 10194861A JP 19486198 A JP19486198 A JP 19486198A JP 2000031321 A JP2000031321 A JP 2000031321A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- electrodes
- semiconductor element
- connection electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】フレキシブルテープを配線基板とした半導体装
置において、外部接続用電極と半田ボールとの接合強度
向上させること。半田ボール搭載性を向上させることに
より、細密化を阻害することなく、生産性およびマザー
ボードへの実装性および接続信頼性を向上させることが
容易に実現可能である半導体装置を提供することを目的
とする。 【解決手段】外部接続用電極の上面および側面の一部を
露出させた構成。および、外部接続用電極の上面に凹部
を形成した構成である。
置において、外部接続用電極と半田ボールとの接合強度
向上させること。半田ボール搭載性を向上させることに
より、細密化を阻害することなく、生産性およびマザー
ボードへの実装性および接続信頼性を向上させることが
容易に実現可能である半導体装置を提供することを目的
とする。 【解決手段】外部接続用電極の上面および側面の一部を
露出させた構成。および、外部接続用電極の上面に凹部
を形成した構成である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係わ
り、特にフレキシブルテープをベースとした配線基板に
半導体素子を実装して成るＩＣパッケージの構造と製造
方法に関するものである。
り、特にフレキシブルテープをベースとした配線基板に
半導体素子を実装して成るＩＣパッケージの構造と製造
方法に関するものである。
【０００２】
【従来の技術】近年、エレクトロニクス技術の著しい進
歩によって様々な民生用、産業用電子機器の小型、軽
量、薄型化、高性能化が急速に進んでいる。さらに民生
用電子機器においては、より安価な製品を提供すること
は必須項目であり、使用する電子部品においても薄型化
およびファインパターン化、小型化等に加え、より安価
な電子部品の提供も必須項目とならざるをえない状況で
ある。電子部品の形態においても様々な種類が開発され
ており、特に前述のような電子部品の小型化、高性能化
等を容易に実現するための手段として、ボールグリッド
アレイのようなパッケージ形態が提案されており、中で
も比較的容易に安価なパッケージを提供することのでき
る、フレキシブルテープを配線基板のベースとしたボー
ルグリッドアレイのパッケージ形態が提案されている。
これは、長尺状のフレキシブルテープを用い、リールツ
ーリール方式でＴＡＢ実装技術を用い、ギャングボンデ
ィングと称する実装技術を用いて、半導体素子を連続的
に一括接合できる等の点から、生産性が向上でき、結果
的に安価なパッケージを提供することができるという利
点がある。これに対して、金属ワイヤを用いた実装技術
としてよく知られているのがワイヤボンディングである
が、これは金属ワイヤを一本づつ接続させていくため
に、半導体素子の電極数が増加する程、生産性は低下す
る。また、金属ワイヤを用いないシングルポイントボン
ディングもよく知られている実装技術であるが、これも
ワイヤボンディング同様、接合部を一箇所づつ接続させ
ていくために、生産性は低下する。これに対してギャン
グボンディングは半導体素子の電極数に関係なく一括接
合が可能であるため、生産性が低下することは全くな
い。ところで、ギャングボンディングとは、ボンディン
グツールに熱と圧力を加え、半導体素子の電極とフレキ
シブルテープから成る配線基板に形成されたリードとを
一括接合する実装技術である。このようにフレキシブル
テープを用いて、ＴＡＢ等の実装技術により完成された
パッケージをテープボールグリッドアレイと称されてい
る。図３はテープボールグリッドアレイと称する半導体
装置の代表的な断面構造である。図３において、（２）
はフレキシブル配線基板であり、ポリイミドやポリエー
テルイミド等柔軟性を持った材料がベースである。フレ
キシブル配線基板（２）の一面上には配線パターン
（３）が形成されている。（４）は半導体素子であり、
（５）は半導体素子（４）の電極である。配線パターン
（３）の一端には半導体素子（４）の電極（５）と電気
的に導通されるリード（６）が半導体素子（４）の電極
（５）の数だけ形成されている。このリード（６）はフ
レキシブル配線基板（２）の中央に設けられたデバイス
ホール（９）内にオーバーハングし、さらに半導体素子
（４）を実装したときに半導体素子（４）のエッジにシ
ョートしないようにフォーミングされている。また、配
線パターン（３）の他端はフレキシブル配線基板（２）
の一面上に形成された配線パターン（３）と同一面上に
一定間隔で平面的に配置された外部接続用電極（７）に
接続されている。リード（６）の先端は半導体素子
（４）の電極（５）とギャングボンディングによって一
括接合が成される。（１１）は絶縁皮膜であり、外部接
続用電極（７）の上面の一部までを覆うように形成され
ている。（８）は外部接続用電極（７）上に搭載された
半田ボールであり、外部接続用電極（７）とマザーボー
ドの接続端子とを電気的に中継する役割をもつ。実際に
は、外部接続用電極（７）に搭載された半田ボール
（８）はリフローにてマザーボードの接続端子へ半田付
けされる。（１０）はモールド剤であり半導体素子
（４）を外部環境から保護するために用いる。このよう
にして半導体装置（１）が形成される。
歩によって様々な民生用、産業用電子機器の小型、軽
量、薄型化、高性能化が急速に進んでいる。さらに民生
用電子機器においては、より安価な製品を提供すること
は必須項目であり、使用する電子部品においても薄型化
およびファインパターン化、小型化等に加え、より安価
な電子部品の提供も必須項目とならざるをえない状況で
ある。電子部品の形態においても様々な種類が開発され
ており、特に前述のような電子部品の小型化、高性能化
等を容易に実現するための手段として、ボールグリッド
アレイのようなパッケージ形態が提案されており、中で
も比較的容易に安価なパッケージを提供することのでき
る、フレキシブルテープを配線基板のベースとしたボー
ルグリッドアレイのパッケージ形態が提案されている。
これは、長尺状のフレキシブルテープを用い、リールツ
ーリール方式でＴＡＢ実装技術を用い、ギャングボンデ
ィングと称する実装技術を用いて、半導体素子を連続的
に一括接合できる等の点から、生産性が向上でき、結果
的に安価なパッケージを提供することができるという利
点がある。これに対して、金属ワイヤを用いた実装技術
としてよく知られているのがワイヤボンディングである
が、これは金属ワイヤを一本づつ接続させていくため
に、半導体素子の電極数が増加する程、生産性は低下す
る。また、金属ワイヤを用いないシングルポイントボン
ディングもよく知られている実装技術であるが、これも
ワイヤボンディング同様、接合部を一箇所づつ接続させ
ていくために、生産性は低下する。これに対してギャン
グボンディングは半導体素子の電極数に関係なく一括接
合が可能であるため、生産性が低下することは全くな
い。ところで、ギャングボンディングとは、ボンディン
グツールに熱と圧力を加え、半導体素子の電極とフレキ
シブルテープから成る配線基板に形成されたリードとを
一括接合する実装技術である。このようにフレキシブル
テープを用いて、ＴＡＢ等の実装技術により完成された
パッケージをテープボールグリッドアレイと称されてい
る。図３はテープボールグリッドアレイと称する半導体
装置の代表的な断面構造である。図３において、（２）
はフレキシブル配線基板であり、ポリイミドやポリエー
テルイミド等柔軟性を持った材料がベースである。フレ
キシブル配線基板（２）の一面上には配線パターン
（３）が形成されている。（４）は半導体素子であり、
（５）は半導体素子（４）の電極である。配線パターン
（３）の一端には半導体素子（４）の電極（５）と電気
的に導通されるリード（６）が半導体素子（４）の電極
（５）の数だけ形成されている。このリード（６）はフ
レキシブル配線基板（２）の中央に設けられたデバイス
ホール（９）内にオーバーハングし、さらに半導体素子
（４）を実装したときに半導体素子（４）のエッジにシ
ョートしないようにフォーミングされている。また、配
線パターン（３）の他端はフレキシブル配線基板（２）
の一面上に形成された配線パターン（３）と同一面上に
一定間隔で平面的に配置された外部接続用電極（７）に
接続されている。リード（６）の先端は半導体素子
（４）の電極（５）とギャングボンディングによって一
括接合が成される。（１１）は絶縁皮膜であり、外部接
続用電極（７）の上面の一部までを覆うように形成され
ている。（８）は外部接続用電極（７）上に搭載された
半田ボールであり、外部接続用電極（７）とマザーボー
ドの接続端子とを電気的に中継する役割をもつ。実際に
は、外部接続用電極（７）に搭載された半田ボール
（８）はリフローにてマザーボードの接続端子へ半田付
けされる。（１０）はモールド剤であり半導体素子
（４）を外部環境から保護するために用いる。このよう
にして半導体装置（１）が形成される。
【０００３】
【発明が解決しようとする課題】従来技術で説明したテ
ープボールグリッドアレイと称する半導体装置の課題に
ついて図４を用いて説明する。図４は図３の外部接続用
電極（７）付近の拡大図である。外部接続用電極（７）
は絶縁皮膜（１１）から露出した状態となっているが、
絶縁皮膜（１１）が外部接続用電極（７）の上面の一部
を覆うように形成されている。
ープボールグリッドアレイと称する半導体装置の課題に
ついて図４を用いて説明する。図４は図３の外部接続用
電極（７）付近の拡大図である。外部接続用電極（７）
は絶縁皮膜（１１）から露出した状態となっているが、
絶縁皮膜（１１）が外部接続用電極（７）の上面の一部
を覆うように形成されている。
【０００４】このため、外部接続用電極（７）の表面積
が小さくなってしまい、外部接続用電極（７）の本来持
っている表面積径を活かしたマザーボードへの接合がで
きないため、外部接続用電極（７）に半田ボール（８）
を搭載して、マザーボード上へリフロー実装した場合、
充分な接合強度を得ることが困難となる。したがって、
接合部のオープン不良問題へと発展する。
が小さくなってしまい、外部接続用電極（７）の本来持
っている表面積径を活かしたマザーボードへの接合がで
きないため、外部接続用電極（７）に半田ボール（８）
を搭載して、マザーボード上へリフロー実装した場合、
充分な接合強度を得ることが困難となる。したがって、
接合部のオープン不良問題へと発展する。
【０００５】また、外部接続用電極（７）の上面のみな
らず、側面全てを露出させることも提案できるが、外部
接続用電極（７）の直近に位置する配線パターン（３）
も露出する可能性が大きく、半田ボール（８）を搭載し
たときに、パターン間ショートの問題へと発展する。ま
た、細密化にも不向きでもある。
らず、側面全てを露出させることも提案できるが、外部
接続用電極（７）の直近に位置する配線パターン（３）
も露出する可能性が大きく、半田ボール（８）を搭載し
たときに、パターン間ショートの問題へと発展する。ま
た、細密化にも不向きでもある。
【０００６】したがって、本発明はテープボールグリッ
ドアレイと称する半導体装置において、配線パターンの
細密化を阻害することなく、外部接続用電極と半田ボー
ルとの接合強度を向上させることのできる半導体装置を
提供することを目的としたものである。
ドアレイと称する半導体装置において、配線パターンの
細密化を阻害することなく、外部接続用電極と半田ボー
ルとの接合強度を向上させることのできる半導体装置を
提供することを目的としたものである。
【０００７】
【課題を解決するための手段】本発明は、上述した目的
を達成するためのものであり、以下にその内容を図面に
示した実施例を用いて説明する。
を達成するためのものであり、以下にその内容を図面に
示した実施例を用いて説明する。
【０００８】請求項１記載の半導体装置は、外部接続用
電極と半田ボールとの接合強度を向上させるために、外
部接続用電極の側面の一部と上面が絶縁皮膜から露出し
ていることを特徴とする構造である。
電極と半田ボールとの接合強度を向上させるために、外
部接続用電極の側面の一部と上面が絶縁皮膜から露出し
ていることを特徴とする構造である。
【０００９】請求項２記載の半導体装置は、上述した請
求項１の特徴点に加え、外部接続用電極の上面に凹部を
設けたことを特徴とする構造である。
求項１の特徴点に加え、外部接続用電極の上面に凹部を
設けたことを特徴とする構造である。
【００１０】請求項３記載の半導体装置は、フレキシブ
ルテープからなる配線基板を形成する工程と、前記配線
パターンと同一面上に外部接続用電極が平面的に配置さ
れる工程と、前記外部接続用電極の側面の一部および前
記外部接続用電極の上面を絶縁皮膜から露出させる工程
とを有した半導体装置の製造方法である。
ルテープからなる配線基板を形成する工程と、前記配線
パターンと同一面上に外部接続用電極が平面的に配置さ
れる工程と、前記外部接続用電極の側面の一部および前
記外部接続用電極の上面を絶縁皮膜から露出させる工程
とを有した半導体装置の製造方法である。
【００１１】
【発明の実施の形態】図１は本発明実施例を模式的に示
した断面図である。また、図２は図１の一部拡大図であ
り、符号等の説明は図１と同一のため削除する。図１に
おいて、（１）は半導体装置であり、（２）はフレキシ
ブル配線基板である。フレキシブル配線基板（２）は例
えばポリイミドやポリエーテルイミド等の柔軟性を持っ
た材料を採用する。（３）は配線パターンであり、フレ
キシブル配線基板（２）の一面上に形成されている。こ
の配線パターン（３）の一端には半導体素子（４）の電
極（５）と電気的に導通されるリード（６）が形成され
ており、このリード（６）はフレキシブル配線基板
（２）の中央に設けられたデバイスホール（９）内にオ
ーバーハングしている。また、リード（６）の先端には
半導体素子（４）の電極（５）と接続するバンプ（１
８）が設けられている。（７）は外部接続用電極であ
り、フレキシブル配線基板（２）に形成された配線パタ
ーン（３）と同一面上に平面的に一定間隔で配置されて
いる。この外部接続用電極（７）はどのような形状でも
よく、代表的な形状としては丸形や角形が挙げられ、本
実施例では丸形を採用した。（８）は外部接続用電極
（７）に搭載された半田ボールであり、マザーボードの
接続端子へリフローにて半田付けされる。したがって、
半田ボール（８）は半導体装置（１）とマザーボードと
の電気的導通をとる役割を果たす。（１０）はモールド
剤であり、半導体素子（４）の能動面および半導体素子
（４）の電極（５）とバンプ（１８）との接合部近傍を
例えばディスペンサーを用いた塗布方法、もしくは印刷
機を用いた塗布方法にて樹脂封止を行う。（１１）は絶
縁皮膜であり、外部接続用電極（７）の上面および側面
の一部を露出させ、それ以外は絶縁皮膜（１１）にて保
護されている。絶縁皮膜（１１）はソルダーレジスト
や、ポリイミドレジスト等を用いる。また、感光性のレ
ジストを用いる場合もある。半田ボール（８）との接合
強度を向上させるために、外部接続用電極（７）の上面
のみならず側面の一部も露出させておく必要がある。
（１２）は凹部であり、外部接続用電極（７）の上面に
形成される。
した断面図である。また、図２は図１の一部拡大図であ
り、符号等の説明は図１と同一のため削除する。図１に
おいて、（１）は半導体装置であり、（２）はフレキシ
ブル配線基板である。フレキシブル配線基板（２）は例
えばポリイミドやポリエーテルイミド等の柔軟性を持っ
た材料を採用する。（３）は配線パターンであり、フレ
キシブル配線基板（２）の一面上に形成されている。こ
の配線パターン（３）の一端には半導体素子（４）の電
極（５）と電気的に導通されるリード（６）が形成され
ており、このリード（６）はフレキシブル配線基板
（２）の中央に設けられたデバイスホール（９）内にオ
ーバーハングしている。また、リード（６）の先端には
半導体素子（４）の電極（５）と接続するバンプ（１
８）が設けられている。（７）は外部接続用電極であ
り、フレキシブル配線基板（２）に形成された配線パタ
ーン（３）と同一面上に平面的に一定間隔で配置されて
いる。この外部接続用電極（７）はどのような形状でも
よく、代表的な形状としては丸形や角形が挙げられ、本
実施例では丸形を採用した。（８）は外部接続用電極
（７）に搭載された半田ボールであり、マザーボードの
接続端子へリフローにて半田付けされる。したがって、
半田ボール（８）は半導体装置（１）とマザーボードと
の電気的導通をとる役割を果たす。（１０）はモールド
剤であり、半導体素子（４）の能動面および半導体素子
（４）の電極（５）とバンプ（１８）との接合部近傍を
例えばディスペンサーを用いた塗布方法、もしくは印刷
機を用いた塗布方法にて樹脂封止を行う。（１１）は絶
縁皮膜であり、外部接続用電極（７）の上面および側面
の一部を露出させ、それ以外は絶縁皮膜（１１）にて保
護されている。絶縁皮膜（１１）はソルダーレジスト
や、ポリイミドレジスト等を用いる。また、感光性のレ
ジストを用いる場合もある。半田ボール（８）との接合
強度を向上させるために、外部接続用電極（７）の上面
のみならず側面の一部も露出させておく必要がある。
（１２）は凹部であり、外部接続用電極（７）の上面に
形成される。
【００１２】ところで上述の半導体装置（１）は、次に
説明するような製造工程および製造方法を経て完成され
る。先ず、ポリイミドやポリエーテルイミド等、柔軟性
を持ったフレキシブルテープにデバイスホール（９）と
称する穴をプレスを用いて開ける。デバイスホール
（９）の大きさは半導体素子（４）の大きさによって決
定される。
説明するような製造工程および製造方法を経て完成され
る。先ず、ポリイミドやポリエーテルイミド等、柔軟性
を持ったフレキシブルテープにデバイスホール（９）と
称する穴をプレスを用いて開ける。デバイスホール
（９）の大きさは半導体素子（４）の大きさによって決
定される。
【００１３】次にデバイスホール（９）が形成されたフ
レキシブルテープに接着剤を用いて銅箔をラミネートす
る。フレキシブルテープの厚みは例えば２５μｍから２
５０μｍと幅広く、２５μｍ間隔で厚みが設定されてお
り、目的や用途によって選択する。また、フレキシブル
テープの幅は例えば３５ｍｍ、４８ｍｍ、７０ｍｍが挙
げられ、これも目的や用途によって選択する。銅箔の厚
みは例えば１８μｍ、２５μｍ、３５μｍが挙げられ、
目的や用途によって選択する。また、銅箔の幅はフレキ
シブルテープの幅等によって決定される。
レキシブルテープに接着剤を用いて銅箔をラミネートす
る。フレキシブルテープの厚みは例えば２５μｍから２
５０μｍと幅広く、２５μｍ間隔で厚みが設定されてお
り、目的や用途によって選択する。また、フレキシブル
テープの幅は例えば３５ｍｍ、４８ｍｍ、７０ｍｍが挙
げられ、これも目的や用途によって選択する。銅箔の厚
みは例えば１８μｍ、２５μｍ、３５μｍが挙げられ、
目的や用途によって選択する。また、銅箔の幅はフレキ
シブルテープの幅等によって決定される。
【００１４】次にエッチングにより銅箔をパターニング
し、配線パターン（３）および外部接続用電極（７）を
形成する。エッチング前には、配線パターン（３）およ
び外部接続用電極（７）が形成されるべく銅箔の所定位
置に露光、現像等の処理を施すことはいうまでもない。
こうしてエッチングにて形成された配線パターン（３）
の一端には半導体素子（４）の電極（５）と電気的に導
通されるリード（６）が形成される。リード（６）はデ
バイスホール（９）内にオーバーハングしている。ま
た、半導体素子（４）のエッジとショートしないようフ
ォーミングされている。 次に、リード（６）の先端に
半導体素子（４）の電極（５）と接続するためのバンプ
（１８）が形成される。このバンプ（１８）はリード
（６）の先端に突起を設けることで半導体素子（４）の
電極（５）と接続させるような構成であり、半導体素子
（４）の電極（５）と接続されるべく範囲以外および半
導体素子（４）のエッジとショートする範囲のリード
（６）をハーフエッチングすることで形成される。ここ
で、リード（６）がハーフエッチングされる以外の全て
の銅箔面はエッチングされないようカバーすることはい
うまでもない。また、凹部（１２）もこの工程にて形成
される。
し、配線パターン（３）および外部接続用電極（７）を
形成する。エッチング前には、配線パターン（３）およ
び外部接続用電極（７）が形成されるべく銅箔の所定位
置に露光、現像等の処理を施すことはいうまでもない。
こうしてエッチングにて形成された配線パターン（３）
の一端には半導体素子（４）の電極（５）と電気的に導
通されるリード（６）が形成される。リード（６）はデ
バイスホール（９）内にオーバーハングしている。ま
た、半導体素子（４）のエッジとショートしないようフ
ォーミングされている。 次に、リード（６）の先端に
半導体素子（４）の電極（５）と接続するためのバンプ
（１８）が形成される。このバンプ（１８）はリード
（６）の先端に突起を設けることで半導体素子（４）の
電極（５）と接続させるような構成であり、半導体素子
（４）の電極（５）と接続されるべく範囲以外および半
導体素子（４）のエッジとショートする範囲のリード
（６）をハーフエッチングすることで形成される。ここ
で、リード（６）がハーフエッチングされる以外の全て
の銅箔面はエッチングされないようカバーすることはい
うまでもない。また、凹部（１２）もこの工程にて形成
される。
【００１５】次に、外部接続用電極（７）の上面および
側面の一部以外は絶縁皮膜（１１）にて保護する。その
後バンプ（１８）の形成された銅箔にはニッケルめっき
が施され、ニッケルめっき上には金めっきが施される。
このとき、バンプ（１８）以外の導体面も同様にして、
ニッケルめっきおよび金めっきが施される。このように
してフレキシブル配線基板（２）が形成される。
側面の一部以外は絶縁皮膜（１１）にて保護する。その
後バンプ（１８）の形成された銅箔にはニッケルめっき
が施され、ニッケルめっき上には金めっきが施される。
このとき、バンプ（１８）以外の導体面も同様にして、
ニッケルめっきおよび金めっきが施される。このように
してフレキシブル配線基板（２）が形成される。
【００１６】次に、リード（６）の先端に形成されたバ
ンプ（１８）と、半導体素子（４）の電極（５）とを接
続する。接続方式はギャングボンディングと呼ばれ、ボ
ンディングツールに熱と圧力を加えバンプ（１８）を潰
しながら半導体素子（４）の電極（５）と接合をする。
ボンディングツールに加える熱と圧力は、リード（６）
の先端に形成されたバンプ（１８）の厚みや、半導体素
子（４）の電極（５）の数等によって異なるので、条件
だしを行いながら適正なボンディング条件を設定する。
また、長尺状のテープにフレキシブル配線基板（２）が
形成されているので、リールツーリール方式による半導
体素子（４）の実装が可能である。したがって、半導体
素子（４）を連続的にフレキシブル配線基板（２）に実
装する、いわゆるＴＡＢ実装方式が可能であるため、生
産性が向上し、結果的に安価な半導体装置（１）を容易
に提供することができる。ここで本実施例では、フレキ
シブル配線基板（２）に形成された配線パターン（３）
の一端に形成されたリード（６）の先端に半導体素子
（４）の電極（５）と接続されるバンプ（１８）を設け
たが、半導体素子（４）の電極（５）にバンプを設けて
もよい。
ンプ（１８）と、半導体素子（４）の電極（５）とを接
続する。接続方式はギャングボンディングと呼ばれ、ボ
ンディングツールに熱と圧力を加えバンプ（１８）を潰
しながら半導体素子（４）の電極（５）と接合をする。
ボンディングツールに加える熱と圧力は、リード（６）
の先端に形成されたバンプ（１８）の厚みや、半導体素
子（４）の電極（５）の数等によって異なるので、条件
だしを行いながら適正なボンディング条件を設定する。
また、長尺状のテープにフレキシブル配線基板（２）が
形成されているので、リールツーリール方式による半導
体素子（４）の実装が可能である。したがって、半導体
素子（４）を連続的にフレキシブル配線基板（２）に実
装する、いわゆるＴＡＢ実装方式が可能であるため、生
産性が向上し、結果的に安価な半導体装置（１）を容易
に提供することができる。ここで本実施例では、フレキ
シブル配線基板（２）に形成された配線パターン（３）
の一端に形成されたリード（６）の先端に半導体素子
（４）の電極（５）と接続されるバンプ（１８）を設け
たが、半導体素子（４）の電極（５）にバンプを設けて
もよい。
【００１７】次にフレキシブル配線基板（２）に実装さ
れた半導体素子（４）の能動面および、半導体素子
（４）の電極（５）とバンプ（１８）との接合部近傍を
外部環境から保護するために、モールド剤（１０）にて
樹脂封止を行う。ここでいう接合部近傍とは、半導体素
子（４）の電極（５）とバンプ（１８）との接合部はも
ちろんのこと、少なくとも半導体素子（４）の断面およ
び、デバイスホール（９）にリード（６）がオーバーハ
ングしている範囲のことをいう。モールド樹脂（１０）
は液状樹脂を採用し、ディスペンサーを用いた塗布方式
もしくは、印刷機を用いた塗布方式にてモールド樹脂
（１０）の供給を行う。
れた半導体素子（４）の能動面および、半導体素子
（４）の電極（５）とバンプ（１８）との接合部近傍を
外部環境から保護するために、モールド剤（１０）にて
樹脂封止を行う。ここでいう接合部近傍とは、半導体素
子（４）の電極（５）とバンプ（１８）との接合部はも
ちろんのこと、少なくとも半導体素子（４）の断面およ
び、デバイスホール（９）にリード（６）がオーバーハ
ングしている範囲のことをいう。モールド樹脂（１０）
は液状樹脂を採用し、ディスペンサーを用いた塗布方式
もしくは、印刷機を用いた塗布方式にてモールド樹脂
（１０）の供給を行う。
【００１８】最後に、外部接続用電極（７）上へ半田ボ
ール（８）を溶融、固着させる。半田ボール（８）の溶
融、固着時も半導体装置（１）をマザーボードへ実装す
るときと同様に、リフローにて接合される。
ール（８）を溶融、固着させる。半田ボール（８）の溶
融、固着時も半導体装置（１）をマザーボードへ実装す
るときと同様に、リフローにて接合される。
【００１９】このように本発明実施例によれば、テープ
ボールグリッドアレイと称する半導体装置における外部
接続用電極と半田ボールとの接合強度を向上させ、且つ
半田ボール搭載性を向上させ、結果的に半導体装置をマ
ザーボードへ実装する上での信頼性の向上が実現できる
と同時に、半導体装置をマザーボードへ実装した後の接
続信頼性の向上も実現可能な半導体装置の提供が可能と
なる。
ボールグリッドアレイと称する半導体装置における外部
接続用電極と半田ボールとの接合強度を向上させ、且つ
半田ボール搭載性を向上させ、結果的に半導体装置をマ
ザーボードへ実装する上での信頼性の向上が実現できる
と同時に、半導体装置をマザーボードへ実装した後の接
続信頼性の向上も実現可能な半導体装置の提供が可能と
なる。
【００２０】
【発明の効果】以上の説明から明かなように本発明はテ
ープボールグリッドアレイと称する半導体装置におい
て、外部接続用電極の上面のみならず、側面の一部も露
出させたこと。また、外部接続用電極の上面に凹部を設
けた構造としたため次のような効果を得ることができ
る。
ープボールグリッドアレイと称する半導体装置におい
て、外部接続用電極の上面のみならず、側面の一部も露
出させたこと。また、外部接続用電極の上面に凹部を設
けた構造としたため次のような効果を得ることができ
る。
【００２１】（１）外部接続用電極の接合表面積が増す
ため、半田ボール付け後の接合強度が極めて向上する。
ため、半田ボール付け後の接合強度が極めて向上する。
【００２２】（２）外部接続用電極の凹部に半田ボール
がはまるため、位置ズレの防止ができ、安定した半田ボ
ール付けが可能となる。
がはまるため、位置ズレの防止ができ、安定した半田ボ
ール付けが可能となる。
【００２３】（３）外部接続用電極の側面全てを露出さ
せないため、細密化を阻害することがない。
せないため、細密化を阻害することがない。
【００２４】（３）以上のことから半導体装置とマザー
ボードとの接続信頼性および実装性を極めて向上させる
ことのできる半導体装置を容易に提供することが可能と
なる。
ボードとの接続信頼性および実装性を極めて向上させる
ことのできる半導体装置を容易に提供することが可能と
なる。
【図１】本発明実施例を模式的に示した断面図である。
【図２】図１の一部拡大図である。
【図３】テープボールグリッドアレイと称する半導体装
置の代表的な断面構造である。
置の代表的な断面構造である。
【図４】図３の一部拡大図である。
１ 半導体装置 ２ フレキシブル配線基板 ３ 配線パターン ４ 半導体素子 ５ 電極 ６ リード ７ 外部接続用電極 ８ 半田ボール ９ デバイスホール １０ モールド剤 １１ 絶縁皮膜 １２ 凹部 １８ バンプ
Claims (3)
- 【請求項１】フレキシブルテープからなる配線基板をベ
ースとし、前記フレキシブルテープからなる配線基板の
一面上に配線パターンが形成され、さらに前記配線パタ
ーンと同一面上に外部接続用電極が平面的に配置されて
おり、前記外部接続用電極以外は絶縁皮膜で覆われてお
り、前記配線パターンの一端は半導体素子の電極と接続
され、他端は前記外部接続用電極と接続されて成り、前
記半導体素子の少なくとも能動面側および前記半導体素
子の近傍が樹脂封止された半導体装置において、前記外
部接続用電極の側面の一部および前記外部接続用電極の
上面が前記絶縁皮膜から露出していることを特徴とする
半導体装置の構造。 - 【請求項２】請求項１記載の半導体装置において、前記
外部接続用電極の上面の一部に凹部を設けたことを特徴
とする半導体装置の構造。 - 【請求項３】フレキシブルテープからなる配線基板の一
面上に配線パターンを形成するステップと、前記配線パ
ターンと同一面上に外部接続用電極が平面的に配置され
るステップと、前記外部接続用電極の側面の一部および
前記外部接続用電極の上面を絶縁皮膜から露出させるス
テップとを有した半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10194861A JP2000031321A (ja) | 1998-07-09 | 1998-07-09 | 半導体装置の構造と製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10194861A JP2000031321A (ja) | 1998-07-09 | 1998-07-09 | 半導体装置の構造と製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031321A true JP2000031321A (ja) | 2000-01-28 |
Family
ID=16331521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10194861A Withdrawn JP2000031321A (ja) | 1998-07-09 | 1998-07-09 | 半導体装置の構造と製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000031321A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109802A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
-
1998
- 1998-07-09 JP JP10194861A patent/JP2000031321A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109802A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| WO1998018161A1 (en) | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape | |
| JPH1050883A (ja) | 半導体装置およびその製造方法 | |
| US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JP3181243B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000031321A (ja) | 半導体装置の構造と製造方法 | |
| JP3271500B2 (ja) | 半導体装置 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH11307678A (ja) | インターポーザ | |
| JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 | |
| JPH02134857A (ja) | 半導体装置 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JP4021115B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| KR100481424B1 (ko) | 칩 스케일 패키지의 제조 방법 | |
| JP3153185B2 (ja) | 半導体装置 | |
| KR200232214Y1 (ko) | 볼 그리드 어레이 패키지 | |
| JP2784209B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050125 |