JPH11176849A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11176849A JPH11176849A JP35212897A JP35212897A JPH11176849A JP H11176849 A JPH11176849 A JP H11176849A JP 35212897 A JP35212897 A JP 35212897A JP 35212897 A JP35212897 A JP 35212897A JP H11176849 A JPH11176849 A JP H11176849A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- semiconductor chip
- mounting portion
- chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/011—Apparatus therefor
- H10W72/0113—Apparatus for manufacturing die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップをチップ搭載部に接着材により
必要適正量のフィレットを呈して接着搭載し、ワイヤ−
ボンディングが確実に接続でき、熱応力を受けても剥離
やクラックを生じることが無く、小型の半導体装置パッ
ケージでも信頼性高く製造する。 【解決手段】 半導体チップをチップ搭載部に接着材を
介して搭載し、半導体チップの端子と配線パタ−ンある
いはインナーリードと電気的に接続した半導体装置の製
造方法において、前記接着材７をチップ搭載部４の各辺
の中間で凹状に中央側に欠いて塗布し、半導体チップを
接着搭載する半導体装置の製造方法。
必要適正量のフィレットを呈して接着搭載し、ワイヤ−
ボンディングが確実に接続でき、熱応力を受けても剥離
やクラックを生じることが無く、小型の半導体装置パッ
ケージでも信頼性高く製造する。 【解決手段】 半導体チップをチップ搭載部に接着材を
介して搭載し、半導体チップの端子と配線パタ−ンある
いはインナーリードと電気的に接続した半導体装置の製
造方法において、前記接着材７をチップ搭載部４の各辺
の中間で凹状に中央側に欠いて塗布し、半導体チップを
接着搭載する半導体装置の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に半導体チップのダイボンディングに関す
る。
法に係り、特に半導体チップのダイボンディングに関す
る。
【０００２】
【従来の技術】半導体装置は、例えばＴＡＢテ−プのチ
ップ搭載部あるいはリードフレームのパッドに半導体チ
ップを接着材を介して接着搭載し、該搭載した半導体チ
ップの端子とその周りに設けた配線パタ−ンあるいはイ
ンナーリードをボンディングワイヤ−で接続し、その
後、樹脂封止して製造される。
ップ搭載部あるいはリードフレームのパッドに半導体チ
ップを接着材を介して接着搭載し、該搭載した半導体チ
ップの端子とその周りに設けた配線パタ−ンあるいはイ
ンナーリードをボンディングワイヤ−で接続し、その
後、樹脂封止して製造される。
【０００３】半導体装置の製造における半導体チップの
搭載、即ちダイアタッチでは、金−Ｓｉ共晶付け等の半
田付け、あるいは接着ペ−スト等の接着材を用いて行わ
れるが、小型の半導体装置の製造では前記接着材が用い
られることが多い。
搭載、即ちダイアタッチでは、金−Ｓｉ共晶付け等の半
田付け、あるいは接着ペ−スト等の接着材を用いて行わ
れるが、小型の半導体装置の製造では前記接着材が用い
られることが多い。
【０００４】接着材によるダイアタッチでは、例えば銀
ペ−スト等の導電性ペ−スト、あるいは非導電性ペ−ス
トをチップ搭載部にデイスペンサ−やスクリ−ン印刷に
よりチップ搭載部に塗布し、半導体チップを接着し搭載
している。
ペ−スト等の導電性ペ−スト、あるいは非導電性ペ−ス
トをチップ搭載部にデイスペンサ−やスクリ−ン印刷に
よりチップ搭載部に塗布し、半導体チップを接着し搭載
している。
【０００５】半導体装置は小型化を望まれ、半導体装置
パッケージと半導体チップのサイズの差が小さくなり、
半導体チップ端とチップ搭載部の周りに設けられた配線
パタ−ンあるいはインナーリードの先端との間隔が非常
に小さくなっている。
パッケージと半導体チップのサイズの差が小さくなり、
半導体チップ端とチップ搭載部の周りに設けられた配線
パタ−ンあるいはインナーリードの先端との間隔が非常
に小さくなっている。
【０００６】一方、半導体チップは前述のようにチップ
搭載部に接着材を介して搭載されるが、該搭載では半導
体チップとチップ搭載部及び封止樹脂の熱膨張係数差に
起因してバ−ンインテストあるいは半導体装置の使用時
の昇温・降温により生じる熱応力で接着剥離等をしない
ようにするため少々のフィレットを呈して接着させる必
要がある。
搭載部に接着材を介して搭載されるが、該搭載では半導
体チップとチップ搭載部及び封止樹脂の熱膨張係数差に
起因してバ−ンインテストあるいは半導体装置の使用時
の昇温・降温により生じる熱応力で接着剥離等をしない
ようにするため少々のフィレットを呈して接着させる必
要がある。
【０００７】
【この発明が解決しようとする課題】しかし、従来の半
導体チップのチップ搭載部への搭載では、これまでの半
導体装置では問題とならなかった程度の接着材のはみ出
しが、図４に示すように小型の半導体装置でははみ出し
１３過多やフィレット１０が過大になり、周りの配線パ
タ−ン３あるいはインナーリードに接し、ワイヤ−ボン
ディングが難しくなりボンディング不良を生じる。ま
た、接着材７が導電性ペ−ストである場合には配線パタ
−ン３やインナーリードを短絡させる等の問題がある。
この対策として接着材の塗布量を減らすことが考えられ
るが、この場合はフィレットが形成されぬ箇所や、半導
体チップの接着強度が低下する等して、本来ダイボンデ
ィングにより得るべき機能が害される問題がある。
導体チップのチップ搭載部への搭載では、これまでの半
導体装置では問題とならなかった程度の接着材のはみ出
しが、図４に示すように小型の半導体装置でははみ出し
１３過多やフィレット１０が過大になり、周りの配線パ
タ−ン３あるいはインナーリードに接し、ワイヤ−ボン
ディングが難しくなりボンディング不良を生じる。ま
た、接着材７が導電性ペ−ストである場合には配線パタ
−ン３やインナーリードを短絡させる等の問題がある。
この対策として接着材の塗布量を減らすことが考えられ
るが、この場合はフィレットが形成されぬ箇所や、半導
体チップの接着強度が低下する等して、本来ダイボンデ
ィングにより得るべき機能が害される問題がある。
【０００８】本発明は半導体チップをチップ搭載部に接
着材により必要適正量のフィレットを呈して接着搭載
し、ワイヤ−ボンディングが確実に接続精度よくでき、
熱応力を受けても剥離やクラックを生じることが無く、
小型の半導体装置パッケージでも信頼性高く製造するこ
とを目的とする。
着材により必要適正量のフィレットを呈して接着搭載
し、ワイヤ−ボンディングが確実に接続精度よくでき、
熱応力を受けても剥離やクラックを生じることが無く、
小型の半導体装置パッケージでも信頼性高く製造するこ
とを目的とする。
【０００９】
【課題を解決するための手段】本発明の要旨は、半導体
チップをチップ搭載部に接着材を介して搭載し、前記半
導体チップの端子と配線パタ−ンあるいはインナーリー
ドと電気的に接続した半導体装置の製造方法において、
前記接着材をチップ搭載部の各辺の中間で凹状に中央側
にへこませて塗布し、該塗布した接着材を介して半導体
チップを接着搭載するところにある。
チップをチップ搭載部に接着材を介して搭載し、前記半
導体チップの端子と配線パタ−ンあるいはインナーリー
ドと電気的に接続した半導体装置の製造方法において、
前記接着材をチップ搭載部の各辺の中間で凹状に中央側
にへこませて塗布し、該塗布した接着材を介して半導体
チップを接着搭載するところにある。
【００１０】
【発明の実施の形態】次に、本発明の１実施例について
図面を参照して説明する。図面において、１は半導体チ
ップ搭載基板で、ポリイミドテ−プなど絶縁性テ−プ２
の両面にこの実施例では配線パタ−ン３が形成されてい
る。該配線パタ−ン３は前記絶縁性テ−プ２に予め貼着
された銅箔をエッチング法等により形成されたものであ
る。
図面を参照して説明する。図面において、１は半導体チ
ップ搭載基板で、ポリイミドテ−プなど絶縁性テ−プ２
の両面にこの実施例では配線パタ−ン３が形成されてい
る。該配線パタ−ン３は前記絶縁性テ−プ２に予め貼着
された銅箔をエッチング法等により形成されたものであ
る。
【００１１】４は前記半導体チップ搭載基板１の上面に
レジスト５を設け形成したチップ搭載部で、これに半導
体チップを搭載する。該チップ搭載部４の周りには配線
パタ−ン３ａが設けられ、該配線パタ−ン３ａの外端上
側にカバ−レジスト６が設けられている。
レジスト５を設け形成したチップ搭載部で、これに半導
体チップを搭載する。該チップ搭載部４の周りには配線
パタ−ン３ａが設けられ、該配線パタ−ン３ａの外端上
側にカバ−レジスト６が設けられている。
【００１２】前記半導体チップ搭載基板１の下面側の配
線パタ−ン３ｂにはカバ−レジスト６が設けられ、該配
線パタ−ン３ｂと前記上面側の配線パタ−ン３、３ａは
図示しないスル−ホ−ルに設けた導通体を介して電気的
に接続している。
線パタ−ン３ｂにはカバ−レジスト６が設けられ、該配
線パタ−ン３ｂと前記上面側の配線パタ−ン３、３ａは
図示しないスル−ホ−ルに設けた導通体を介して電気的
に接続している。
【００１３】前記チップ搭載部４には半導体チップ８を
搭載するため、接着材７例えば接着ペ−ストを塗布する
が、本発明では接着材のはみ出しやフィレットの過多が
無く、適正必要なフィレットが形成され且つ半導体チッ
プが全面的に強固に接着されるように、チップ搭載部４
に接着材７を図２に示すように塗布する。
搭載するため、接着材７例えば接着ペ−ストを塗布する
が、本発明では接着材のはみ出しやフィレットの過多が
無く、適正必要なフィレットが形成され且つ半導体チッ
プが全面的に強固に接着されるように、チップ搭載部４
に接着材７を図２に示すように塗布する。
【００１４】図２はチップ搭載部４に接着材７を塗布し
た平面形状の例を示したもので、図示のようにチップ搭
載部４の各辺９の中間で中央側へ凹状にへこむ形に接着
材７を塗布する。図の（ａ）では辺９の中間で中央側に
逆円弧状に、（ｂ）では２等辺三角形状に、（ｃ）では
２つの円弧の組合せ形状に、（ｄ）では辺９の中央部を
含んで三角形状に、及び（ｅ）は辺９の中央部を含んで
台形状に、それぞれ中央側にへこませて接着材７を塗布
している。この実施例ではチップ搭載部４の各辺９の端
ではその頂点から接着材７を塗布しているが、頂点から
下げて塗布してもよい。
た平面形状の例を示したもので、図示のようにチップ搭
載部４の各辺９の中間で中央側へ凹状にへこむ形に接着
材７を塗布する。図の（ａ）では辺９の中間で中央側に
逆円弧状に、（ｂ）では２等辺三角形状に、（ｃ）では
２つの円弧の組合せ形状に、（ｄ）では辺９の中央部を
含んで三角形状に、及び（ｅ）は辺９の中央部を含んで
台形状に、それぞれ中央側にへこませて接着材７を塗布
している。この実施例ではチップ搭載部４の各辺９の端
ではその頂点から接着材７を塗布しているが、頂点から
下げて塗布してもよい。
【００１５】前記接着材７のチップ搭載部４への塗布
は、予め分かるチップ搭載部４と半導体チップ８の形状
とサイズ及びそれらの差、チップ搭載部４の材質、表面
粗さ、又は使用する接着材７の種類等を考慮して、接着
材の塗布形状の版型を製作し、スクリ−ン印刷により行
うのが望ましい。
は、予め分かるチップ搭載部４と半導体チップ８の形状
とサイズ及びそれらの差、チップ搭載部４の材質、表面
粗さ、又は使用する接着材７の種類等を考慮して、接着
材の塗布形状の版型を製作し、スクリ−ン印刷により行
うのが望ましい。
【００１６】接着材７をチップ搭載部４に塗布した後、
必要に応じて加熱し硬化させ半導体チップ８を接着させ
搭載する。該搭載において前記チップ搭載部４には前記
のように接着材７が辺９の中間で中央側に寄った形で塗
布しているので、接着材７がはみ出しが過多にならず必
要適正なフィレット１０が半導体チップ８の下外端に一
様に形成される。また、半導体チップ８が接着不良なく
強固に接着される。
必要に応じて加熱し硬化させ半導体チップ８を接着させ
搭載する。該搭載において前記チップ搭載部４には前記
のように接着材７が辺９の中間で中央側に寄った形で塗
布しているので、接着材７がはみ出しが過多にならず必
要適正なフィレット１０が半導体チップ８の下外端に一
様に形成される。また、半導体チップ８が接着不良なく
強固に接着される。
【００１７】次いで、半導体チップ８の端子と配線パタ
−ン３ａをワイヤ−ボンディングしワイヤ−１１を介し
て接続する。該ワイヤ−ボンディングにおいて、前記配
線パタ−ン３ａは接着材７のはみ出しで汚れるようなこ
とが皆無であるから、円滑に信頼性高く接続される。
−ン３ａをワイヤ−ボンディングしワイヤ−１１を介し
て接続する。該ワイヤ−ボンディングにおいて、前記配
線パタ−ン３ａは接着材７のはみ出しで汚れるようなこ
とが皆無であるから、円滑に信頼性高く接続される。
【００１８】その後、半導体チップ８の搭載側を樹脂封
止し、半導体チップ搭載基板１の裏面側の所定箇所に半
田ボ−ル１２を設け半導体装置が製造される。
止し、半導体チップ搭載基板１の裏面側の所定箇所に半
田ボ−ル１２を設け半導体装置が製造される。
【００１９】この実施例では、本発明をＢＧＡ型半導体
装置の製造の場合について述べたが、外部接続端子とし
て半田ボ−ルを用いない半導体装置の製造にも適用でき
る。
装置の製造の場合について述べたが、外部接続端子とし
て半田ボ−ルを用いない半導体装置の製造にも適用でき
る。
【００２０】
【発明の効果】本発明は前述のようであるので、チップ
搭載部に塗布した接着材は半導体チップを接着させる
際、はみ出しが無く、且つ、必要適正なフィレットが半
導体チップの全外側下端に形成され、ワイヤ−ボンディ
ングが信頼性高く確実になされる。また、半導体チッ
プ、チップ搭載部及び封止樹脂の熱膨張差によりバ−ン
インテスト時あるいは半導体装置の使用時に生じる熱応
力に抗し、剥離やクラック等を防止し信頼性を一層高め
る等の効果がある。
搭載部に塗布した接着材は半導体チップを接着させる
際、はみ出しが無く、且つ、必要適正なフィレットが半
導体チップの全外側下端に形成され、ワイヤ−ボンディ
ングが信頼性高く確実になされる。また、半導体チッ
プ、チップ搭載部及び封止樹脂の熱膨張差によりバ−ン
インテスト時あるいは半導体装置の使用時に生じる熱応
力に抗し、剥離やクラック等を防止し信頼性を一層高め
る等の効果がある。
【図１】本発明の１実施例における半導体チップ搭載基
板の側断面を示す図。
板の側断面を示す図。
【図２】本発明の１実施例におけるチップ搭載部への接
着材の塗布形状を示す図。
着材の塗布形状を示す図。
【図３】本発明の１実施例による半導体装置を示す図。
【図４】従来の半導体チップ搭載基板への半導体チップ
搭載時の問題を説明するための図。
搭載時の問題を説明するための図。
１ 半導体チップ搭載基板 ２ 絶縁性テ−プ ３ 配線パタ−ン ４ チップ搭載部 ５ レジスト ６ カバ−レジスト ７ 接着材 ８ 半導体チップ ９ 辺 １０ フィレット １１ ワイヤ− １２ 半田ボ−ル
Claims (1)
- 【請求項１】 半導体チップをチップ搭載部に接着材を
介して搭載し、前記半導体チップの端子と配線パタ−ン
あるいはインナーリードと電気的に接続した半導体装置
の製造方法において、前記接着材をチップ搭載部の各辺
の中間で凹状に中央側にへこませて塗布し、該塗布した
接着材を介して半導体チップを接着搭載することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35212897A JPH11176849A (ja) | 1997-12-05 | 1997-12-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35212897A JPH11176849A (ja) | 1997-12-05 | 1997-12-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11176849A true JPH11176849A (ja) | 1999-07-02 |
Family
ID=18421971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35212897A Pending JPH11176849A (ja) | 1997-12-05 | 1997-12-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11176849A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532862B1 (ko) * | 1998-10-13 | 2006-05-04 | 삼성전자주식회사 | 열응력을 완화하는 홈을 갖는 탭 테이프 |
| KR100881338B1 (ko) * | 2002-09-19 | 2009-02-02 | 삼성테크윈 주식회사 | 집적회로칩 장착용 기판 및 상기 기판을 구비한 기판 패키지 |
| KR100941644B1 (ko) | 2007-02-15 | 2010-02-11 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 전자부품의 실장 방법 |
| JP2014138024A (ja) * | 2013-01-15 | 2014-07-28 | Nagase Chemtex Corp | 回路部材接合体の製造方法、回路部材接合体、ならびに回路部材 |
| US11296015B2 (en) | 2016-08-04 | 2022-04-05 | Infineon Technologies Ag | Die attach methods and semiconductor devices manufactured based on such methods |
-
1997
- 1997-12-05 JP JP35212897A patent/JPH11176849A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532862B1 (ko) * | 1998-10-13 | 2006-05-04 | 삼성전자주식회사 | 열응력을 완화하는 홈을 갖는 탭 테이프 |
| KR100881338B1 (ko) * | 2002-09-19 | 2009-02-02 | 삼성테크윈 주식회사 | 집적회로칩 장착용 기판 및 상기 기판을 구비한 기판 패키지 |
| KR100941644B1 (ko) | 2007-02-15 | 2010-02-11 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 전자부품의 실장 방법 |
| US8230590B2 (en) | 2007-02-15 | 2012-07-31 | Fujitsu Semiconductor Limited | Method for mounting electronic components |
| JP2014138024A (ja) * | 2013-01-15 | 2014-07-28 | Nagase Chemtex Corp | 回路部材接合体の製造方法、回路部材接合体、ならびに回路部材 |
| US11296015B2 (en) | 2016-08-04 | 2022-04-05 | Infineon Technologies Ag | Die attach methods and semiconductor devices manufactured based on such methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2840316B2 (ja) | 半導体装置およびその製造方法 | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP4308608B2 (ja) | 半導体装置 | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JPH06302653A (ja) | 半導体装置 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| JPH11214606A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH08148526A (ja) | 半導体装置 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2001118951A (ja) | 半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3030605B2 (ja) | 半導体装置 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JP2924858B2 (ja) | リードフレームとその製造方法 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040727 |