JPWO2010041630A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPWO2010041630A1
JPWO2010041630A1 JP2010532907A JP2010532907A JPWO2010041630A1 JP WO2010041630 A1 JPWO2010041630 A1 JP WO2010041630A1 JP 2010532907 A JP2010532907 A JP 2010532907A JP 2010532907 A JP2010532907 A JP 2010532907A JP WO2010041630 A1 JPWO2010041630 A1 JP WO2010041630A1
Authority
JP
Japan
Prior art keywords
wiring
semiconductor element
metal plate
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2010532907A
Other languages
English (en)
Inventor
森　健太郎
健太郎 森
大輔 大島
大輔 大島
山道　新太郎
新太郎 山道
秀哉 村井
秀哉 村井
前田　勝美
勝美 前田
菊池　克
克 菊池
中島　嘉樹
嘉樹 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2010041630A1 publication Critical patent/JPWO2010041630A1/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

特性インピーダンスの向上、不要電磁放射の低減、放熱特性の向上を実現しつつ、半導体素子の性能劣化や誤作動を防止等する。電極端子を有する１以上の半導体素子と、半導体素子を支持する金属板と、半導体素子を覆うとともに、複数の絶縁層及び配線層が交互に積層され、配線層間がビアで電気的に接続され、表面に外部接続端子が設けられた配線基板と、を備え、電極端子と外部接続端子とは、配線層及びビアのうち少なくとも一つを介して電気的に接続され、電極端子、配線層及びビアのうち少なくとも一つは、金属板と電気的に接続されている。（図１）

Description

［関連出願の記載］
本発明は、日本国特許出願：特願２００８−２６４１４１号（２００８年１０月１０日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、半導体装置及びその製造方法に関し、特に、半導体素子を配線基板に内蔵させ、樹脂等の絶縁層で覆い、その上に多層の配線層と絶縁層を積層した半導体装置及びその製造方法に関する。
近年、電子機器の小型、薄型化・高機能、高性能化を実現するために、半導体パッケージの高密度実装技術が求められている。従来、配線基板と半導体素子の接続方法は、金線等を用いるワイヤーボンディング接続や、半田ボールを用いるフリップチップ接続が用いられているが、いずれも課題があった。ワイヤーボンディング接続では、低コストのメリットはあるが、狭ピッチ化においてはワイヤー径を小さくする必要があり、ワイヤー切れや接続条件が狭いという問題があった。フリップチップ接続では、ワイヤーボンディング接続に比べて高速伝送が可能であるが、半導体素子の端子数の増加や狭ピッチ接続では、半田バンプの接続強度が弱くなることから接続箇所のクラック発生や、ボイドにより接続不良が発生していた。
そこで、半導体装置の高集積化及び高機能化を実現し、パッケージの薄型化、低コスト化、高周波対応、低ストレス接続化等の多くのメリットを有する高密度実装技術として、配線基板に半導体素子を内蔵し、半導体素子の電極端子から直接配線を引き出す半導体装置、いわゆる半導体素子内蔵基板が提案されている。
一方で、近年、半導体素子の高速化、高密度化に伴い、電磁ノイズや発熱による機器の誤動作や性能劣化の問題となっており、それらを解決すべき対策が数多く提案されている。
特許第３２７７９９７号公報 特開２００４−１７９２２７号公報 特開２００７−３３５４９６号公報
なお、上記特許文献１〜３の全開示内容はその引用をもって本書に繰込み記載する。以下の分析は、本発明によって与えられたものである。
特許文献１では、金属放熱板１０１上にＩＣチップ１０３の回路面を上側にして搭載し、絶縁層樹脂層１０４ａで埋め込み、半田を介することなくＩＣ側実装用パッド１３１とＢＧＡ実装パッド１０８を配線導体１０７で接続した半導体素子内蔵基板が開示されている（図１６参照）。これによれば、金属放熱板１０１を使用することで放熱特性の優れたパッケージが実現されるが、金属放熱板１０１が配線導体１０７と電気的に接続されていない構造のため、金属放熱板１０１が周辺デバイス、または（内蔵された）ＩＣチップ１０３から発するノイズを拾うアンテナとして機能し、（内蔵された）ＩＣチップ１０３、ひいては機器全体の性能劣化や誤作動の問題が懸念される。
特許文献２では、放熱基板部２１３と主基板２１４のグランド側パターン２１６ｂとをハンダバンプ２１９を介して接続した電子部品実装基板２１０が開示されている（図１７）。放熱基板部２１３はグランド側導体として機能し、特性インピーダンスの向上と高放熱構造の両者を実現しているが、実装部品２１２は主基板２１４にフリップチップで接続されているため、実装部品２１２の端子数の増加や狭ピッチ接続に課題がある。
特許文献３は、ＬＳＩパッケージ３０１とヒートシンク３０６を金属コンタクト３０５で接続したものが開示されている（図１８）。これによれば、ＬＳＩチップ３０１をシールドし放射ノイズを低減しているが、ヒートシンク３０６が取り付け型であるため、パッケージの薄型化、低コスト化が期待できない。
本発明の主な課題は、特性インピーダンスの向上、不要電磁放射の低減、放熱特性の向上を実現しつつ、半導体素子の性能劣化や誤作動を防止し、半導体素子の端子数の増加や狭ピッチ接続にも対応でき、パッケージの薄型化、低コスト化が可能な半導体装置およびそれらの製造方法を提供することである。
本発明の第１の視点においては、半導体装置において、電極端子を有する１以上の半導体素子と、前記半導体素子を支持する金属板と、前記半導体素子を覆うとともに、複数の絶縁層及び配線層が交互に積層され、配線層間がビアで電気的に接続され、表面に外部接続端子が設けられた配線基板と、を備え、前記電極端子と前記外部接続端子とは、前記配線層及び前記ビアのうち少なくとも一つを介して電気的に接続され、前記電極端子、前記配線層、及び前記ビアのうち少なくとも一つは、前記金属板と電気的に接続されていることを特徴とする（形態１）。
さらに、以下の形態も可能である。
本発明の前記半導体装置において、前記配線層又は前記ビアと前記金属板とは、前記半導体素子の外周領域に設けられた第２のビアで電気的に接続されていることが好ましい（形態１−１）。
本発明の前記半導体装置において、前記配線層又は前記ビアと前記金属板とは、前記半導体素子の外周領域に設けられた金属ポストで電気的に接続されていることが好ましい（形態１−２）。
本発明の前記半導体装置において、前記電極端子と前記金属板とは、ボンディングワイヤで電気的に接続されていることが好ましい（形態１−３）。
本発明の前記半導体装置において、前記電極端子のピッチは、前記外部接続端子のピッチより狭ピッチであることが好ましい（形態１−４）。
本発明の前記半導体装置において、一の前記絶縁層の絶縁材料は、他の前記絶縁層の絶縁材料と異なることが好ましい（形態１−５）。
本発明の前記半導体装置において、前記半導体素子を覆う前記絶縁層は、前記半導体素子の側端面を覆う絶縁材料と、前記半導体素子の前記電極端子側の面を覆う絶縁材料とが異なるように構成されていることが好ましい（形態１−６）。
本発明の前記半導体装置において、前記半導体素子の前記電極端子の表面に第２の金属ポストが設けられ、前記第２の金属ポストは、前記配線基板における所定の配線と接続するように構成されていることが好ましい（形態１−７）。
本発明の前記半導体装置において、前記金属板は、前記半導体素子側の面に凹部を有し、前記凹部の中に前記半導体素子が配設されていることが好ましい（形態１−８）。
本発明の前記半導体装置において、前記金属板は、開口部を有し、前記開口部中に前記半導体素子が配設されていることが好ましい（形態１−９）。
本発明の前記半導体装置において、前記金属板の前記半導体素子側の面の反対面に、ヒートシンクが設けられていることが好ましい（形態１−１０）。
本発明の前記半導体装置において、少なくとも前記金属板と前記半導体素子との間に、接着層が設けられていることが好ましい（形態１−１１）。
本発明の前記半導体装置において、前記接着層は、前記半導体素子の側端面を覆う前記絶縁層の絶縁材料と等しいことが好ましい（形態１−１２）。
本発明の第２の視点においては、半導体装置の製造方法において、金属板上に、電極端子面を表にして半導体素子を搭載する工程と、前記金属板上に、前記半導体素子を覆う第１の絶縁層を形成する工程と、前記金属板上に前記第１の絶縁層を貫通する第２のビアを形成する工程と、前記第２のビアを含む前記第１の絶縁層上に第１の配線層を形成する工程と、前記第１の配線層を含む前記第１の絶縁層の上に、複数の絶縁層及び配線層が交互に積層され、前記配線層間がビアで接続された配線基板を形成する工程と、を含むことを特徴とする（形態２）。
本発明の第３の視点においては、半導体装置の製造方法において、金属板上に金属ポストを形成する工程と、前記金属板の前記金属ポスト側の面に、電極端子面を表にして半導体素子を搭載する工程と、前記金属板上に、前記半導体素子と前記金属ポストを覆う第１の絶縁層を形成する工程と、前記金属ポストの表面が露出するまで前記第１の絶縁層の一部を除去する工程と、前記金属ポストを含む前記第１の絶縁層上に第１の配線層を形成する工程と、前記第１の配線層を含む前記第１の絶縁層の上に、複数の絶縁層及び配線層が交互に積層され、前記配線層間がビアで接続された配線基板を形成する工程と、を含むことを特徴とする（形態３）。
本発明の第４の視点においては、半導体装置の製造方法において、金属板上に、電極端子面を表にして半導体素子を搭載する工程と、前記電極端子と前記金属板とをボンディングワイヤで接続する工程と、前記金属板上に、前記半導体素子を覆う第１の絶縁層を形成する工程と、前記第１の絶縁層上に第１の配線層を形成する工程と、前記第１の配線層を含む前記第１の絶縁層の上に、複数の絶縁層及び配線層が交互に積層され、前記配線層間がビアで接続された配線基板を形成する工程と、を含むことを特徴とする（形態４）。
さらに、以下の形態も可能である。
本発明の前記半導体装置の製造方法において、前記第１の絶縁層を形成する工程と前記第１の絶縁層を形成する工程の間に、前記電極端子上に前記第１の絶縁層を貫通する第１のビアを形成する工程を含み、前記第１の配線層を形成する工程では、前記第１のビアを含む前記第１の絶縁層上に第１の配線層を形成することが好ましい（形態２−１、形態３−１、形態４−１）。
本発明の前記半導体装置の製造方法において、前記半導体素子を搭載する工程では、前記電極端子の表面に第２の金属ポストが設けられた前記半導体素子を搭載し、前記第１の絶縁層を形成する工程と前記第１の配線層を形成する工程の間に、前記第２の金属ポストの表面が露出するように前記第１の絶縁層の一部を除去する工程を含み、前記第１の配線層を形成する工程では、前記第２の金属ポストを含む前記第１の絶縁層上に第１の配線層を形成することが好ましい（形態２−２、形態３−２、形態４−２）。
本発明の前記半導体装置の製造方法において、前記第１の絶縁層を形成する工程では、前記半導体素子の前記電極端子側の面、及び側端面を覆う絶縁材料で一括で積層されることが好ましい（形態２−３、形態３−３、形態４−３）。
本発明の前記半導体装置の製造方法において、前記第１の絶縁層を形成する工程では、前記半導体素子の前記電極端子側の面を第１の絶縁材料で覆った後、前記半導体素子の側端面を前記第１の絶縁材料とは異なる第２の絶縁材料で覆うことが好ましい（形態２−３、形態３−３、形態４−３）。
本発明によれば、金属板と、配線基板における配線層、ビア、半導体素子における電極端子とを電気的に接続することで、特性インピーダンスの向上、不要電磁放射の低減、放熱特性の向上を実現しつつ、半導体素子の性能劣化や誤作動を防止し、半導体素子の端子数の増加や狭ピッチ接続にも対応でき、パッケージの薄型化、低コスト化が可能となる。
本発明の実施例１に係る半導体装置の構造を模式的に示した断面図である。 本発明の実施例１に係る半導体装置の変形例１の構造を模式的に示した断面図である。 本発明の実施例１に係る半導体装置の変形例２の構造を模式的に示した断面図である。 本発明の実施例１に係る半導体装置の変形例３の構造を模式的に示した断面図である。 本発明の実施例１に係る半導体装置の変形例４の構造を模式的に示した断面図である。 本発明の実施例１に係る半導体装置の変形例５の構造を模式的に示した断面図である。 本発明の実施例１に係る半導体装置の製造方法を模式的に示した工程断面図である。 本発明の実施例１に係る半導体装置の製造方法において金属板上に絶縁樹脂を積層する工程を示した断面図である。 本発明の実施例１に係る半導体装置の製造方法において金属板上に絶縁樹脂を積層する工程の変形例（変形例１（図２）に対応）を示した断面図である。 本発明の実施例１に係る半導体装置の製造方法の変形例（変形例５（図６）に対応）を模式的に示した第１の工程断面図である。 本発明の実施例１に係る半導体装置の製造方法の変形例（変形例５（図６）に対応）を模式的に示した第２の工程断面図である。 本発明の実施例２に係る半導体装置の構造を模式的に示した断面図である。 本発明の実施例２に係る半導体装置の製造方法を模式的に示した工程断面図である。 本発明の実施例３に係る半導体装置の構造を模式的に示した断面図である。 本発明の実施例３に係る半導体装置の製造方法を模式的に示した工程断面図である。 従来例１に係る半導体素子内蔵基板の構造を模式的に示した断面図である。 従来例２に係る電子部品実装基板の構造を模式的に示した断面図である。 従来例３に係るＬＳＩパッケージの構造を模式的に示した断面図である。
本発明の実施形態１に係る半導体装置では、電極端子（図１の１４）を有する１以上の半導体素子（図１の１２）と、前記半導体素子（図１の１２）を支持する金属板（図１の１１）と、前記半導体素子（図１の１２）を覆うとともに、複数の絶縁層（図１の２１、２２、２３）及び配線層（図１の１５、１６、１７）が交互に積層され、配線層（図１の１５、１６、１７）間がビア（図１の１８、１９、２０）で電気的に接続され、表面に外部接続端子（図１の１７）が設けられた配線基板（図１の３０）と、を備え、前記電極端子（図１の１４）と前記外部接続端子（図１の１７）とは、前記配線層（図１の１５、１６、１７）及び前記ビア（図１の１８、１９、２０）のうち少なくとも一つを介して電気的に接続され、前記電極端子（図１の１４）、前記配線層（図１の１５、１６、１７）、及び前記ビア（図１の１８、１９、２０）のうち少なくとも一つは、前記金属板（図１の１１）と電気的に接続されていることを特徴とする。
本発明の実施形態２に係る半導体装置の製造方法では、金属板（図７（ａ）の１１）上に、電極端子（図７（ａ）の１４）面を表にして半導体素子（図７（ａ）の１２）を搭載する工程と、前記金属板（図７（ｂ）の１１）上に、前記半導体素子（図７（ｂ）の１２）を覆う第１の絶縁層（図７（ｂ）の２１）を形成する工程と、前記金属板（図７（ｃ）の１１）上に前記第１の絶縁層（図７（ｃ）の１１）を貫通する第２のビア（図７（ｃ）の２４）を形成する工程と、前記第２のビア（図７（ｃ）の２４）を含む前記第１の絶縁層（図７（ｃ）の２１）上に第１の配線層（図７（ｃ）の１５）を形成する工程と、前記第１の配線層（図７（ｄ）の１５）を含む前記第１の絶縁層（図７（ｄ）の２１）の上に、複数の絶縁層（図７（ｄ）の２２、２３）及び配線層（図７（ｄ）の１６、１７）が交互に積層され、前記配線層（図７（ｄ）の１６、１７）間がビア（図７（ｄ）の１９、２０）で接続された配線基板（図７（ｄ）の３０）を形成する工程と、を含む。
本発明の実施形態３に係る半導体装置の製造方法では、金属板（図１３（ａ）の１１）上に金属ポスト（図１３（ａ）の２５）を形成する工程と、前記金属板（図１３（ｂ）の１１）の前記金属ポスト（図１３（ｂ）の２５）側の面に、電極端子（図１３（ｂ）の１４）面を表にして半導体素子（図１３（ｂ）の１２）を搭載する工程と、前記金属板（図１３（ｃ）の１１）上に、前記半導体素子（図１３（ｃ）の１２）と前記金属ポスト（図１３（ｃ）の２５）を覆う第１の絶縁層（図１３（ｃ）の２１）を形成する工程と、前記金属ポスト（図１３（ｄ）の２５）の表面が露出するまで前記第１の絶縁層（図１３（ｄ）の２１）の一部を除去する工程と、前記金属ポスト（図１３（ｅ）の２５）を含む前記第１の絶縁層（図１３（ｅ）の２１）上に第１の配線層（図１３（ｅ）の１５）を形成する工程と、前記第１の配線層（図１３（ｅ）の１５）を含む前記第１の絶縁層（図１３（ｅ）の２１）の上に、複数の絶縁層（図１３（ｅ）の２２、２３）及び配線層（図１３（ｅ）の１６、１７）が交互に積層され、前記配線層（図１３（ｅ）の１６、１７）間がビア（図１３（ｅ）の１９、２０）で接続された配線基板（図１３（ｅ）の３０）を形成する工程と、を含む。
本発明の実施形態４に係る半導体装置の製造方法では、金属板（図１５（ａ）の１１）上に、電極端子（図１５（ａ）の１４）面を表にして半導体素子（図１５（ａ）の１２）を搭載する工程と、前記電極端子（図１５（ｂ）の１４）と前記金属板（図１５（ｂ）の１１）とをボンディングワイヤ（図１５（ｂ）の２６）で接続する工程と、前記金属板（図１５（ｃ）の１１）上に、前記半導体素子（図１５（ｃ）の１２）を覆う第１の絶縁層（図１５（ｃ）の２１）を形成する工程と、前記第１の絶縁層（図１５（ｄ）の２１）上に第１の配線層（図１５（ｄ）の１５）を形成する工程と、前記第１の配線層（図１５（ｅ）の１５）を含む前記第１の絶縁層（図１５（ｅ）の２１）の上に、複数の絶縁層（図１５（ｅ）の２２、２３）及び配線層（図１５（ｅ）の１６、１７）が交互に積層され、前記配線層（図１５（ｅ）の１６、１７）間がビア（図１５（ｅ）の１９、２０）で接続された配線基板を形成する工程と、を含む。
本発明の実施例１に係る半導体装置について図面を用いて説明する。図１は、本発明の実施例１に係る半導体装置の構造を模式的に示した断面図である。図２〜図６は、本発明の実施例１に係る半導体装置の変形例の構造を模式的に示した断面図である。
図１の半導体装置１０は、金属板１１上に、半導体素子１２（例えば、ＩＣチップ）を内蔵した配線基板３０（多層配線基板）が配設された構成となっている。半導体素子１２は、回路面側（図１の上側）の面に複数の電極端子１４を有する。金属板１１は、主に半導体素子１２を支持するものであり、半導体素子１２の裏面側（図１の下側）の面と接着層１３を介して接合されている。接着層１３は、半導体素子１２の裏面の領域に配されている。
配線基板３０は、金属板１１上に配設された半導体素子１２を覆うように形成されている。配線基板３０は、金属板１１上に、第１絶縁樹脂２１、第１配線１５、第２絶縁樹脂２２、第２配線１６、第３絶縁樹脂２３、第３配線１７がこの順に積層され、対応する電極端子１４と第１配線１５が第１ビア１８によって電気的に接続され、対応する第１配線１５と第２配線１６が第２ビア１９によって電気的に接続され、対応する第２配線１６と第３配線１７が第３ビア２０によって電気的に接続され、対応する第１配線１５と金属板１１が第４ビア２４によって電気的に接続されている。第１絶縁樹脂２１は、半導体素子１２の回路側の面と側端面を覆い、金属板１１と第１配線１５の間の所定の位置に第１ビア１８を埋め込むための下穴が形成されており、第１配線１５と金属板１１の間の所定の位置に第４ビア２４を埋め込むための下穴が形成されている。第１配線１５は、第１絶縁樹脂２１上にて所定のパターンに形成されており、第２絶縁樹脂２２に覆われている。第２絶縁樹脂２２は、第１配線１５を覆い、第１配線１５と第２配線１６の間の所定の位置に第２ビア１９を埋め込むための下穴が形成されている。第２配線１６は、第２絶縁樹脂２２上にて所定のパターンに形成されており、第３絶縁樹脂２３に覆われている。第３絶縁樹脂２３は、第２配線１６を覆い、第２配線１６と第３配線１７の間の所定の位置に第２ビア１９を埋め込むための下穴が形成されている。第３配線１７は、第３絶縁樹脂２３上にて所定のパターンに形成されており、半導体装置の外部接続端子を含む。第３配線１７は、第３ビア２０、第２配線１６、第２ビア１９、第１配線１５、第１ビア１８を介して、対応する半導体素子１２の電極端子１４と電気的に接続されている。電極端子１４のピッチは、第３配線１７における外部接続端子のピッチより狭ピッチである。
金属板１１は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。本実施例では、金属板１１は、銅を用いた。
金属板１１は、ベタのグランド層又は電源層に適用することが好ましい。そうすることで、半導体素子１２を内蔵する配線基板３０のグランド層又は電源層を削除、又は小領域にすることができ、シグナル配線の設計自由度の向上と、配線層数の削減が期待できる。
また、金属板１１は、第４ビア２４を介して配線基板３０と電気的に接続されることで、金属板１１が電磁シールドとして機能するため、不要電磁放射の低減が期待される。
また、金属板１１上に金属層からなるビアランドが設けられても構わない。その場合、第４ビア２４と金属板１１との密着力を向上させることができる。
さらに、金属板１１の半導体素子を内蔵する配線基板３０が設けられた面の反対面は、平面であることから、この面にヒートシンクや他の部品を安定して高精度に接続することができる。
半導体素子１２は、厚さを狙いの半導体装置の厚さに応じて調整することができる。本実施例では、半導体素子１２の厚みは３０〜５０μｍとした。半導体素子１２の数は、図１では一つだが、複数でも構わない。
第１配線１５、第２配線１６、第３配線１７は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。本実施例では、第１配線１５、第２配線１６、第３配線１７は、銅を用いた。
第１配線１５は、グランド層又は電源層であることが望ましいが、それに限るものではない。第１配線１５がグランド層又は電源層の場合、第１配線１５と金属板１１とを電気的に接続することで、半導体装置のグランド又は電源の電気特性を向上させることができる。
さらに、第１配線１５と第４ビア２４を放熱経路とすることで、半導体素子１２から発生した熱を効率的に金属板１１に逃がすことが可能となる。
また、第３配線１７の一部を開口するようにソルダーレジスト（図示せず）が設けられても構わない。その場合、第３配線１７の上に半田付けする際に、第３配線１７以外の場所に半田が流れないように表面を保護することができる。
第１ビア１８、第２ビア１９、第３ビア２０、第４ビア２４は、例えば、銅、銀、金、ニッケル、アルミニウム、およびパラジウムからなる群から選択された少なくとも１種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。本実施例では、第１ビア１８、第２ビア１９、第３ビア２０、第４ビア２４は、銅を用いた。
第１絶縁樹脂２１、第２絶縁樹脂２２、第３絶縁樹脂２３は、例えば、感光性又は非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（benzocyclobutene）、ＰＢＯ（polybenzoxazole）、ポリノルボルネン樹脂等や、ガラスクロスやアラミド繊維などで形成された織布や不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（benzocyclobutene）、ＰＢＯ（polybenzoxazole）、ポリノルボルネン樹脂等を含浸させた材料を用いることができる。本実施例では、第１絶縁樹脂２１、第２絶縁樹脂２２、第３絶縁樹脂２３は、非感光性樹脂のエポキシ樹脂を用いた。
第１絶縁樹脂２１、第２絶縁樹脂２２、第３絶縁樹脂２３は、異なる絶縁材料でも構わない。例えば、第３絶縁樹脂２３の絶縁材料を第１絶縁樹脂２１の絶縁材料よりも高弾性とすることでパッケージ反りを抑えることができる。
なお、配線基板３０の配線層数は３層に限るものではなく、複数層であれば何層でも構わない。本実施例では、配線３層、絶縁樹脂３層とした。
また、配線基板３０は、各層の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサが設けられていてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。また、半導体素子やコンデンサ以外に、ディスクリート部品を設けても構わない。
また、図２（変形例１）に示すように、半導体素子１２の外周に補強材を有するプリプレグ２７を設けても構わない。その場合、半導体装置の反りを抑えることができる。
また、図３（変形例２）に示すように、接着層２８は、半導体素子１２と金属板１１が重なる領域だけでなく、金属板１１の全面に設けられても構わない。その場合、半導体素子１２に事前に接着層を設ける必要がなくなり、工数削減が可能となる。また、接着層２８を半導体素子１２の外周の絶縁材料（ここでは、第１絶縁樹脂２１）と等しくすることで、接着層２８が原因で発生する接着層２８と金属板１１間の剥がれ、反りの影響を回避することができる。
また、図４（変形例３）に示すように、金属板１１に凹部１１ａを設け、その内部に接着層１３を介して半導体素子１２を設けても構わない。その場合、第１配線１５と金属板１１とを接続する第４ビア２４の高さを小さくすることができるため、ビアを形成するための工程時間の短縮、及びビアの高密度配置が可能となる。また、半導体素子１２の外周に絶縁樹脂を設ける必要がなくなり、半導体素子１２の電極端子１４上のみに絶縁樹脂を設ければ良い。そのため、採用する絶縁樹脂の選択自由度が高まる。つまり、半導体素子１２の高さ分を埋め込むような厚膜可能な樹脂だけでなく、薄膜樹脂も採用可能となる。
また、図５（変形例４）に示すように、金属板１１に開口部１１ｂを設け、その内部に接着層１３を介して半導体素子１２を設け、半導体素子１２の電極端子１４の反対面が金属板１１から露出していても構わない。その場合、第１配線１５と金属板１１とを接続する第４ビア２４の高さを小さくすることができるため、ビアを形成するための工程時間の短縮、及びビアの高密度配置が可能となる。また、半導体素子１２の外周に絶縁樹脂を設ける必要がなくなり、半導体素子１２の電極端子１４上のみに絶縁樹脂を設ければ良い。そのため、採用する絶縁樹脂の選択自由度が高まる。つまり、半導体素子１２の高さ分を埋め込むような厚膜可能な樹脂だけでなく、薄膜樹脂も採用可能となる。また、金属板１１の厚さが半導体素子１２と同等の厚さとなることからパッケージの薄型化を実現できる。
また、図６（変形例５）に示すように、半導体素子１２の電極端子１４の表面に半導体素子上の金属ポスト２９を設け、金属ポスト２９をビアとして機能させても構わない。電極端子１４のピッチが狭い場合、半導体素子を樹脂に内蔵してから、ピッチに最適な小径ビアを形成する必要がなくなるため、小径ビアによる接続不良、歩留まり劣化の影響がなくなり、高信頼性、高歩留まりの半導体装置１０が実現できる。
実施例１に係る半導体装置１０によれば、配線基板３０における所定の導体（配線１５、１６、１７、ビア１８、１９、２０）と、金属板１１とが第４ビア２４を介して接続されていることから、特性インピーダンスの向上、不要電磁放射の低減、放熱特性の向上を実現することができる。
次に、本発明の実施例１に係る半導体装置の製造方法について図面を用いて説明する。図７は、本発明の実施例１に係る半導体装置の製造方法を模式的に示した工程断面図である。図８は、本発明の実施例１に係る半導体装置の製造方法において金属板上に絶縁樹脂を積層する工程を示した断面図である。図９は、本発明の実施例１に係る半導体装置の製造方法において金属板上に絶縁樹脂を積層する工程の変形例（変形例１（図２）に対応）を示した断面図である。図１０、図１１は、本発明の実施例１に係る半導体装置の製造方法の変形例（変形例５（図６）に対応）を模式的に示した工程断面図である。
先ず、金属板１１を用意する（ステップＡ１）。ここで、金属板１１上には、半導体素子１２を搭載するための位置マークが設けられていることが好ましい。位置マークは、高精度に認識でき、位置マークとしての機能を果たしているのであれば、金属板１１上に金属を析出させても、ウェットエッチングや機械加工により窪みを設けても構わない。本実施例では、金属板１１は厚さ０．５ｍｍの銅板とし、位置マークは金属板１１上に電解めっきによるニッケル（５μｍ）とした。
次に、位置マークが設けられた金属板１１上に、半導体素子１２を電極端子１４が上面にくる状態で、接着層１３を介して搭載する（ステップＡ２；図７（ａ）参照）。
次に、半導体素子１２の電極端子１４側の面と側端面を覆うようにして、金属板１１上に第１絶縁樹脂２１を積層する（ステップＡ３；図７（ｂ）参照）。ここで、積層方法は、図８に示すように、半導体素子１２の電極端子１４側の面と側端面とを一括で覆われるようにフィルム状の第１絶縁樹脂２１を積層することができるが、図９に示すように、半導体素子１２の電極端子１４側の面と側端面を分けて積層しても構わない。また、積層方法は、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネート、スピンコート法、ダイコート法、カーテンコート法などで設けられる。本実施例では、絶縁樹脂はエポキシ樹脂を採用し、真空ラミネートにて半導体素子１２の電極端子１４面と側面を一括で積層した。また、フィルム状の絶縁樹脂に限定するものではなく、液状の絶縁樹脂を硬化させても構わない。
次に、電極端子１４上及び金属板１１上の第１絶縁樹脂２１に第１ビア１８及び第４ビア２４用の下穴を形成し、当該下穴に第１ビア１８及び第４ビア２４を形成し、その後、第１ビア１８及び第４ビア２４を含む第１絶縁樹脂２１上に第１配線１５を形成する（ステップＡ４；図７（ｃ）参照）。
ここで、下穴は、第１絶縁樹脂２１が感光性の材料を使用する場合、フォトリソグラフィーにより形成される。第１絶縁樹脂２１が非感光性の材料、又は、感光性の材料でパターン解像度が低い材料を使用する場合、下穴は、レーザー加工法、ドライエッチング法又はブラスト法により形成される。本実施例では、レーザー加工法を用いた。
また、第１ビア１８及び第４ビア２４の形成は、電解めっき、無電解めっき、印刷法、溶融金属吸引法等で行う。また、半導体素子１２上の第１ビア１８は、図１０と図１１に示すように、電極端子１４上に予め通電用の金属ポスト２９を設けておき、第１絶縁樹脂２１を形成した後、研磨等により絶縁樹脂の表面を削って金属ポスト２９の表面を露出させてビアを形成する方法でも構わない。その場合、図１０（ａ）〜（ｅ）に示すように、第４ビア２４を形成した後に、第１絶縁樹脂２１の表面を削って金属ポスト２９の表面を露出させる方法でも、図１１（ａ）〜（ｅ）に示すように、第１絶縁樹脂２１の表面を削って金属ポスト２９の表面を露出させた後に、第４ビア２４を形成する方法のどちらでも構わない。
また、第１配線１５は、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等の方法によりを形成することができる。サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。セミアディティブ法は、無電解めっき法、スパッタ法、ＣＶＤ（Chemical Vapor Deposition）法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法による金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。
次に、絶縁樹脂形成、ビア形成、配線形成の工程を所望する層数に合わせて所定回数繰り返すことで、第１配線１５を含む第１絶縁樹脂２１上に第２絶縁樹脂２２、第２ビア１９、第２配線１６、第３絶縁樹脂２３、第３ビア２０、第３配線１７を形成する（ステップＡ５；図７（ｄ）参照）。なお、本実施例では、図７（ｄ）では配線層数を３層としたが、それに限るものではない。
実施例１に係る半導体装置の製造方法によれば、半導体装置１０を効率よく作製することができる。
本発明の実施例２に係る半導体装置について図面を用いて説明する。図１２は、本発明の実施例２に係る半導体装置の構造を模式的に示した断面図である。
実施例２に係る半導体装置１０では、実施例１に係る半導体装置（図１の１０）の第４ビア（図１の２４）の代わりに、金属ポスト２５が設けられている。その他の構成は、実施例１と同様である。
金属ポスト２５は、第１絶縁樹脂２１を積層する前に、予め金属板１１上に形成されたものである。金属ポスト２５は、第１絶縁樹脂２１に埋め込まれており、対応する第１配線１５と金属板１１を電気的に接続する。金属ポスト２５は、金属板１１と同じ素材であることが望ましいが、それに限るものではない。本実施例では、金属板と同じ素材である銅とした。
また、金属板１１は、金属ポスト２５を介して配線基板３０と電気的に接続されることで、金属板１１が電磁シールドとして機能するため、不要電磁放射の低減が期待される。
さらに、第１配線１５と金属ポスト２５を放熱経路とすることで、半導体素子１２から発生した熱を効率的に金属板１１に逃がすことが可能となる。
実施例２に係る半導体装置によれば、配線基板３０における所定の導体（配線１５、１６、１７、ビア１８、１９、２０）と、金属板１１とが金属ポスト２５を介して接続されていることから、特性インピーダンスの向上、不要電磁放射の低減、放熱特性の向上を実現する。また、半導体素子を内蔵する配線基板３０の第１配線１５と金属板１１とを自由に厚さを調整可能な金属ポスト２５で接続するため、内蔵する半導体素子１２の厚さの制限がなくなる。また、金属ポスト２５と金属板１１又は第１配線１５との接続信頼性は高いため、半導体装置１０の信頼性の向上を実現する。
なお、実施例２に係る半導体装置では、図２〜図６に記載の実施例１の変形例（変形例１〜５）に相当する構造を採用しても構わない。
次に、本発明の実施例２に係る半導体装置の製造方法について図面を用いて説明する。図１３は、本発明の実施例２に係る半導体装置の製造方法を模式的に示した工程断面図である。
先ず、金属ポスト２５が設けられた金属板１１を用意する（ステップＢ１；図１３（ａ）参照）。ここで、金属板１１上には、半導体素子１２を搭載するための位置マークが設けられていることが好ましい。位置マークは、高精度に認識でき、位置マークとしての機能を果たしているのであれば、金属板１１上に金属を析出させても、ウェットエッチングや機械加工により窪みを設けても構わない。本実施例では、金属板１１は厚さ０．５ｍｍの銅板とし、位置マークは金属板１１上に電解めっきによりニッケル（５μｍ）とした。また、金属ポスト２５は、金属板１１上に金属ポスト２５を析出させても、金属板１１をエッチングすることで形成しても構わない。本実施例では、金属板１１にエッチングマスクを形成した後、エッチングにより金属ポスト２５を形成した。
次に、位置マークが設けられた金属板１１上に、半導体素子１２を電極端子１４が上面にくる状態で、接着層１３を介して搭載する（ステップＢ２；図１３（ｂ）参照）。
次に、半導体素子１２の電極端子１４側の面と側端面を覆うようにして、金属板１１上に第１絶縁樹脂２１を積層する（ステップＢ３；図１３（ｃ）参照）。ここで、第１絶縁樹脂２１は、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネート、スピンコート法、ダイコート法、カーテンコート法などで設けることができる。本実施例では、第１絶縁樹脂２１はエポキシ樹脂を採用し、真空ラミネートによって積層した。
次に、研磨等により第１絶縁樹脂２１の表面を削って金属ポスト２５の表面を露出させる（ステップＢ４；図１３（ｄ）参照）。
次に、電極端子１４上の第１絶縁樹脂２１に第１ビア１８用の下穴を形成し、当該下穴に第１ビア１８を形成し、その後、第１ビア１８及び金属ポスト２５を含む第１絶縁樹脂２１上に第１配線１５を形成する（ステップＢ５；図１３（ｅ）参照）。
ここで、下穴は、第１絶縁樹脂２１が感光性の材料を使用する場合、フォトリソグラフィーにより形成される。第１絶縁樹脂２１が非感光性の材料又は、感光性の材料でパターン解像度が低い材料を使用する場合、下穴は、レーザー加工法、ドライエッチング法又はブラスト法により形成される。本実施例では、レーザー加工法を用いた。
また、第１ビア１８の形成は、電解めっき、無電解めっき、印刷法、溶融金属吸引法等で行う。また、半導体素子１２上の第１ビア１８は、電極端子１４上に予め通電用の金属ポストを設けておき、第１絶縁樹脂２１を形成した後、研磨等により絶縁樹脂の表面を削って金属ポストの表面を露出させてビアを形成する方法でも構わない。
また、第１配線１５は、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等の方法により形成することができる。
次に、絶縁樹脂形成、ビア形成、配線形成の工程を所望する層数に合わせて所定回数繰り返すことで、第１配線１５を含む第１絶縁樹脂２１上に第２絶縁樹脂２２、第２ビア１９、第２配線１６、第３絶縁樹脂２３、第３ビア２０、第３配線１７を形成する（ステップＢ６；図１３（ｅ）参照）。なお、本実施例では、図１３（ｅ）では配線層数を３層としたが、それに限るものではない。
実施例２に係る半導体装置の製造方法によれば、半導体装置１０を効率よく作製することができる。また、半導体素子を内蔵する配線基板３０の第１配線１５と金属板１１とを自由に厚さを調整可能な金属ポスト２５で接続するため、内蔵する半導体素子１２の厚さの制限がなくなる。また、金属ポスト２５と金属板１１又は第１配線１５との接続信頼性は高いため、半導体装置１０の信頼性の向上を実現する。
本発明の実施例３に係る半導体装置について図面を用いて説明する。図１４は、本発明の実施例３に係る半導体装置の構造を模式的に示した断面図である。
実施例２に係る半導体装置１０では、実施例１に係る半導体装置（図１の１０）の第４ビア（図１の２４）の代わりに、ボンディングワイヤ２６が設けられている。その他の構成は、実施例１と同様である。
ボンディングワイヤ２６は、所定の電極端子１４と金属板１１とを電気的に接続する。ボンディングワイヤ２６は、第１絶縁樹脂２１に埋め込まれている。ボンディングワイヤ２６は、金線又は銅線であることが望ましいが、それに限るものではない。本実施例では、金線を用いた。
また、ボンディングワイヤ２６を介して、金属板１１に接続される電極端子１４は、グランド層又は電源層であることが望ましいが、それに限るものではない。それらがグランド層又は電源層の場合、電極端子１４と金属板１１とを電気的に接続することで、半導体装置のグランド又は電源の電気特性を向上させることができる。
また、金属板１１は、ボンディングワイヤ２６を介して配線基板３０と電気的に接続されることで、金属板１１が電磁シールドとして機能するため、不要電磁放射の低減が期待される。
さらに、第１配線１５とボンディングワイヤ２６を放熱経路とすることで、半導体素子１２から発生した熱を効率的に金属板１１に逃がすことが可能となる。
実施例３に係る半導体装置によれば、配線基板３０における所定の導体（配線１５、１６、１７、ビア１８、１９、２０）と、金属板１１とがボンディングワイヤ２６を介して接続されていることから、特性インピーダンスの向上、不要電磁放射の低減、放熱特性の向上を実現することができる。また、配線基板３０の第１配線１５と金属板１１とを低コストなボンディングワイヤ２６で接続するため、半導体装置１０の低コスト化を実現することができる。
なお、実施例３に係る半導体装置では、図２〜図６に記載の実施例１の変形例（変形例１〜５）に相当する構造を採用しても構わない。
次に、本発明の実施例３に係る半導体装置の製造方法について図面を用いて説明する。図１５は、本発明の実施例３に係る半導体装置の製造方法を模式的に示した工程断面図である。
先ず、金属板１１を用意する（ステップＣ１）。ここで、金属板１１上には、半導体素子１２を搭載するための位置マークが設けられていることが好ましい。位置マークは、高精度に認識でき、位置マークとしての機能を果たしているのであれば、金属板１１上に金属を析出させても、ウェットエッチングや機械加工により窪みを設けても構わない。本実施例では、金属板１１は厚さ０．５ｍｍの銅板とし、位置マークは金属板１１上に電解めっきによるニッケル（５μｍ）とした。
次に、位置マークが設けられた金属板１１上に、半導体素子１２を電極端子１４が上面にくる状態で、接着層１３を介して搭載する（ステップＣ２；図１５（ａ）参照）。
次に、半導体素子１２の所定の電極端子１４と金属板１１とをボンディングワイヤ２６で接続する（ステップＣ３；図１５（ｂ）参照）。
次に、半導体素子１２の電極端子１４側の面と側端面とボンディングワイヤ２６を覆うようにして、金属板１１上に第１絶縁樹脂２１を形成する（ステップＣ４；図１５（ｃ）参照）。ここで、第１絶縁樹脂２１は、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネート、スピンコート法、ダイコート法、カーテンコート法などで形成することができる。本実施例では、絶縁樹脂はエポキシ樹脂を採用し、真空ラミネートにて積層した。
次に、電極端子１４上の第１絶縁樹脂２１に第１ビア１８用の下穴を形成し、当該下穴に第１ビア１８を形成し、その後、第１ビア１８を含む第１絶縁樹脂２１上に第１配線１５を形成する（ステップＣ４；図１５（ｄ）参照）。
ここで、下穴は、第１絶縁樹脂２１が感光性の材料を使用する場合、フォトリソグラフィーにより形成される。第１絶縁樹脂２１が非感光性の材料、又は、感光性の材料でパターン解像度が低い材料を使用する場合、下穴は、レーザー加工法、ドライエッチング法又はブラスト法により形成される。本実施例では、レーザー加工法を用いた。
また、第１ビア１８の形成は、電解めっき、無電解めっき、印刷法、溶融金属吸引法等で行う。また、半導体素子１２上の第１ビア１８は、電極端子１４上に予め通電用の金属ポストを設けておき、第１絶縁樹脂２１を形成した後、研磨等により絶縁樹脂の表面を削って金属ポストの表面を露出させてビアを形成する方法でも構わない。
また、第１配線１５は、電解めっき、無電解めっき、印刷法、溶融金属吸引法等により形成することができる。
次に、絶縁樹脂形成、ビア形成、配線形成の工程を所望する層数に合わせて所定回数繰り返すことで、第１配線１５を含む第１絶縁樹脂２１上に第２絶縁樹脂２２、第２ビア１９、第２配線１６、第３絶縁樹脂２３、第３ビア２０、第３配線１７を形成する（ステップＣ５；図１５（ｅ）参照）。なお、本実施例では、図１５（ｅ）では配線層数を３層としたが、それに限るものではない。
実施例３に係る半導体装置の製造方法によれば、半導体装置１０を効率よく作製することができる。また、半導体素子の極端子１４と金属板１１とを低コストなボンディングワイヤ２６で接続するため、半導体装置１０の低コスト化を実現することができる。
なお、本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施例ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
１０ 半導体装置
１１ 金属板
１１ａ 凹部
１１ｂ 開口部
１２ 半導体素子
１３ 接着層
１４ 電極端子
１５ 第１配線（配線層、第１の配線層）
１６ 第２配線（配線層）
１７ 第３配線（配線層、外部接続端子）
１８ 第１ビア（ビア、第１のビア）
１９ 第２ビア（ビア）
２０ 第３ビア（ビア）
２１ 第１絶縁樹脂（絶縁層、第１の絶縁層）
２２ 第２絶縁樹脂（絶縁層）
２３ 第３絶縁樹脂（絶縁層）
２４ 第４ビア（第２のビア）
２５ 金属ポスト
２６ ボンディングワイヤ
２７ プリプレグ
２８ 接着層
２９ 金属ポスト（第２の金属ポスト）
３０ 配線基板
１０１ 金属放熱板
１０２ 金属ペースト
１０３ ＩＣチップ
１０４ａ、１０４ｂ、１０４ｃ 絶縁層樹脂層
１０７ 配線導体
１０８ ＢＧＡ実装パッド
１０９ ＢＧＡはんだバンプ
１３１ ＩＣ側実装用パッド
２１０ 電子部品実装基板
２１１ 配線基板部
２１２ 実装部品
２１２ａ ハンダバンプ
２１３ 放熱基板部
２１３ａ 下面
２１４ 主基板
２１４ａ 溝
２１５ 誘電体膜
２１６ 導体パターン
２１６ａ 回路側パターン
２１６ｂ グランド側パターン
２１６ｃ パッド
２１７ 凹部
２１８ 熱伝導層
２１９ ハンダバンプ
２２１ 接着層
２２２ 接着層
２２３ 空気層
３０１ ＬＳＩパッケージ
３０２ パッド
３０３ ヴィアホール
３０４ グランドピン
３０５ 金属コンタクト
３０６ ヒートシンク
３０７ ＬＳＩチップ
３０８ グランドベタ層
３０９ プリント基板
３０９ａ ＬＳＩ実装用パッド
３１０ ヒートスプレッダ
３５０ ＬＳＩのシールド装置

Claims (20)

  1. 電極端子を有する１以上の半導体素子と、
    前記半導体素子を支持する金属板と、
    前記半導体素子を覆うとともに、複数の絶縁層及び配線層が交互に積層され、配線層間がビアで電気的に接続され、表面に外部接続端子が設けられた配線基板と、
    を備え、
    前記電極端子と前記外部接続端子とは、前記配線層及び前記ビアのうち少なくとも一つを介して電気的に接続され、
    前記電極端子、前記配線層、及び前記ビアのうち少なくとも一つは、前記金属板と電気的に接続されていることを特徴とする半導体装置。
  2. 前記配線層又は前記ビアと前記金属板とは、前記半導体素子の外周領域に設けられた第２のビアで電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  3. 前記配線層又は前記ビアと前記金属板とは、前記半導体素子の外周領域に設けられた金属ポストで電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  4. 前記電極端子と前記金属板とは、ボンディングワイヤで電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  5. 前記電極端子のピッチは、前記外部接続端子のピッチより狭ピッチであることを特徴とする請求項１乃至４のいずれか一に記載の半導体装置。
  6. 一の前記絶縁層の絶縁材料は、他の前記絶縁層の絶縁材料と異なることを特徴とする請求項１乃至５のいずれか一に記載の半導体装置。
  7. 前記半導体素子を覆う前記絶縁層は、前記半導体素子の側端面を覆う絶縁材料と、前記半導体素子の前記電極端子側の面を覆う絶縁材料とが異なるように構成されていることを特徴とする請求項１乃至５のいずれか一に記載の半導体装置。
  8. 前記半導体素子の前記電極端子の表面に第２の金属ポストが設けられ、
    前記第２の金属ポストは、前記配線基板における所定の配線と接続するように構成されていることを特徴とする請求項１乃至７のいずれか一に記載の半導体装置。
  9. 前記金属板は、前記半導体素子側の面に凹部を有し、
    前記凹部の中に前記半導体素子が配設されていることを特徴とする請求項１乃至８のいずれか一に記載の半導体装置。
  10. 前記金属板は、開口部を有し、
    前記開口部中に前記半導体素子が配設されていることを特徴とする請求項１乃至８のいずれか一に記載の半導体装置。
  11. 前記金属板の前記半導体素子側の面の反対面に、ヒートシンクが設けられていることを特徴とする請求項１乃至１０のいずれか一に記載の半導体装置。
  12. 少なくとも前記金属板と前記半導体素子との間に、接着層が設けられていることを特徴とする請求項１乃至１１のいずれか一に記載の半導体装置。
  13. 前記接着層は、前記半導体素子の側端面を覆う前記絶縁層の絶縁材料と等しいことを特徴とする請求項１乃至１２のいずれか一に記載の半導体装置。
  14. 金属板上に、電極端子面を表にして半導体素子を搭載する工程と、
    前記金属板上に、前記半導体素子を覆う第１の絶縁層を形成する工程と、
    前記金属板上に前記第１の絶縁層を貫通する第２のビアを形成する工程と、
    前記第２のビアを含む前記第１の絶縁層上に第１の配線層を形成する工程と、
    前記第１の配線層を含む前記第１の絶縁層の上に、複数の絶縁層及び配線層が交互に積層され、前記配線層間がビアで接続された配線基板を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  15. 金属板上に金属ポストを形成する工程と、
    前記金属板の前記金属ポスト側の面に、電極端子面を表にして半導体素子を搭載する工程と、
    前記金属板上に、前記半導体素子と前記金属ポストを覆う第１の絶縁層を形成する工程と、
    前記金属ポストの表面が露出するまで前記第１の絶縁層の一部を除去する工程と、
    前記金属ポストを含む前記第１の絶縁層上に第１の配線層を形成する工程と、
    前記第１の配線層を含む前記第１の絶縁層の上に、複数の絶縁層及び配線層が交互に積層され、前記配線層間がビアで接続された配線基板を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  16. 金属板上に、電極端子面を表にして半導体素子を搭載する工程と、
    前記電極端子と前記金属板とをボンディングワイヤで接続する工程と、
    前記金属板上に、前記半導体素子を覆う第１の絶縁層を形成する工程と、
    前記第１の絶縁層上に第１の配線層を形成する工程と、
    前記第１の配線層を含む前記第１の絶縁層の上に、複数の絶縁層及び配線層が交互に積層され、前記配線層間がビアで接続された配線基板を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  17. 前記第１の絶縁層を形成する工程と前記第１の絶縁層を形成する工程の間に、前記電極端子上に前記第１の絶縁層を貫通する第１のビアを形成する工程を含み、
    前記第１の配線層を形成する工程では、前記第１のビアを含む前記第１の絶縁層上に第１の配線層を形成することを特徴とする請求項１４乃至１６のいずれか一に記載の半導体装置の製造方法。
  18. 前記半導体素子を搭載する工程では、前記電極端子の表面に第２の金属ポストが設けられた前記半導体素子を搭載し、
    前記第１の絶縁層を形成する工程と前記第１の配線層を形成する工程の間に、前記第２の金属ポストの表面が露出するように前記第１の絶縁層の一部を除去する工程を含み、
    前記第１の配線層を形成する工程では、前記第２の金属ポストを含む前記第１の絶縁層上に第１の配線層を形成することを特徴とする請求項１４乃至１６のいずれか一に記載の半導体装置の製造方法。
  19. 前記第１の絶縁層を形成する工程では、前記半導体素子の前記電極端子側の面、及び側端面を覆う絶縁材料で一括で積層されることを特徴とする請求項１４乃至１８のいずれか一に記載の半導体装置の製造方法。
  20. 前記第１の絶縁層を形成する工程では、前記半導体素子の前記電極端子側の面を第１の絶縁材料で覆った後、前記半導体素子の側端面を前記第１の絶縁材料とは異なる第２の絶縁材料で覆うことを特徴とする請求項１４乃至１８のいずれか一に記載の半導体装置の製造方法。
JP2010532907A 2008-10-10 2009-10-05 半導体装置及びその製造方法 Ceased JPWO2010041630A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008264141 2008-10-10
JP2008264141 2008-10-10
PCT/JP2009/067349 WO2010041630A1 (ja) 2008-10-10 2009-10-05 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2010041630A1 true JPWO2010041630A1 (ja) 2012-03-08

Family

ID=42100580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010532907A Ceased JPWO2010041630A1 (ja) 2008-10-10 2009-10-05 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US8569892B2 (ja)
JP (1) JPWO2010041630A1 (ja)
WO (1) WO2010041630A1 (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7569422B2 (en) * 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
US20130088841A1 (en) * 2010-04-06 2013-04-11 Nec Corporation Substrate with built-in functional element
US9159708B2 (en) * 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
WO2013047848A1 (ja) * 2011-09-30 2013-04-04 京セラ株式会社 配線基板、部品内蔵基板および実装構造体
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
TWI488270B (zh) * 2012-09-26 2015-06-11 矽品精密工業股份有限公司 半導體封裝件及其製法
KR101835566B1 (ko) * 2012-10-08 2018-03-07 삼성전기주식회사 패키지 구조물 및 그 제조 방법
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
JP5624697B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5624699B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097642A1 (ja) 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
US9425122B2 (en) * 2012-12-21 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US10134689B1 (en) * 2013-02-28 2018-11-20 Maxim Integrated Products, Inc. Warpage compensation metal for wafer level packaging technology
US9041212B2 (en) 2013-03-06 2015-05-26 Qualcomm Incorporated Thermal design and electrical routing for multiple stacked packages using through via insert (TVI)
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9466554B2 (en) * 2014-02-13 2016-10-11 Qualcomm Incorporated Integrated device comprising via with side barrier layer traversing encapsulation layer
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9171739B1 (en) * 2014-06-24 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
TWI581387B (zh) * 2014-09-11 2017-05-01 矽品精密工業股份有限公司 封裝結構及其製法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
JP6418686B2 (ja) * 2014-12-25 2018-11-07 株式会社ジェイデバイス 半導体装置及びその製造方法
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
JP6989632B2 (ja) * 2016-09-21 2022-01-05 株式会社東芝 半導体装置
JP2018049938A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置
CN106373931B (zh) * 2016-10-11 2019-05-17 江阴芯智联电子科技有限公司 一种高密度芯片重布线封装结构及其制作方法
DE102016222631A1 (de) * 2016-11-17 2018-05-17 Zf Friedrichshafen Ag Leiterplattenanordnung mit einem elektrischen Bauteil und einem Kühlkörper
US20180166356A1 (en) * 2016-12-13 2018-06-14 Globalfoundries Inc. Fan-out circuit packaging with integrated lid
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP6826467B2 (ja) * 2017-03-10 2021-02-03 ルネサスエレクトロニクス株式会社 電子装置
JP6994342B2 (ja) * 2017-10-03 2022-01-14 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
JP6812951B2 (ja) * 2017-11-15 2021-01-13 オムロン株式会社 電子装置およびその製造方法
JP7260278B2 (ja) * 2018-10-19 2023-04-18 現代自動車株式会社 半導体サブアセンブリー及び半導体パワーモジュール
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
CN111599687B (zh) * 2019-02-21 2022-11-15 奥特斯科技(重庆)有限公司 具有高刚度的超薄部件承载件及其制造方法
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
JP7412376B2 (ja) * 2019-08-26 2024-01-12 マクセル株式会社 半導体装置用基板
CN114267664A (zh) * 2020-09-16 2022-04-01 鹏鼎控股(深圳)股份有限公司 封装电路结构及其制作方法
US11469162B2 (en) * 2020-12-07 2022-10-11 Richtek Technology Corporation Plurality of vertical heat conduction elements attached to metal film
CN116897421A (zh) * 2021-03-05 2023-10-17 名幸电子有限公司 部件内置基板及其制造方法
JP2023133675A (ja) * 2022-03-14 2023-09-27 住友電気工業株式会社 高周波装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144245A (ja) * 1999-11-12 2001-05-25 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2003101243A (ja) * 2001-09-25 2003-04-04 Shinko Electric Ind Co Ltd 多層配線基板および半導体装置
JP2003318311A (ja) * 2002-04-22 2003-11-07 Nec Compound Semiconductor Devices Ltd 半導体装置及びその製造方法
JP2007035989A (ja) * 2005-07-28 2007-02-08 Casio Comput Co Ltd 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5876912A (en) * 1990-03-22 1999-03-02 Eastman Kodak Company Pyrazolo 1,5 a benzimidazole photographic color couplers
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US5973393A (en) * 1996-12-20 1999-10-26 Lsi Logic Corporation Apparatus and method for stackable molded lead frame ball grid array packaging of integrated circuits
EP0980096A4 (en) * 1997-04-30 2005-03-09 Hitachi Chemical Co Ltd PLATE FOR ASSEMBLING A SEMICONDUCTOR ELEMENT, PROCESS FOR PRODUCING THE SAME, AND SEMICONDUCTOR DEVICE
CN1167131C (zh) * 1997-08-19 2004-09-15 株式会社日立制作所 基底基板及制作用来装载多个半导体裸芯片器件的构造体的方法
KR100960739B1 (ko) * 1999-02-26 2010-06-01 텍사스 인스트루먼츠 인코포레이티드 열적으로 향상된 반도체 볼 그리드 어레이 디바이스 및 그제조 방법
JP3277997B2 (ja) 1999-06-29 2002-04-22 日本電気株式会社 ボールグリッドアレイパッケージとその製造方法
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6507114B2 (en) * 2001-01-30 2003-01-14 Micron Technology, Inc. BOC semiconductor package including a semiconductor die and a substrate bonded circuit side down to the die
JP2004179227A (ja) 2002-11-25 2004-06-24 Alps Electric Co Ltd 電子部品実装基板
JP4816274B2 (ja) 2006-06-13 2011-11-16 日本電気株式会社 Ｌｓｉのシールド装置、ｌｓｉのシールド方法、ｌｓｉパッケージ
JP5280014B2 (ja) * 2007-04-27 2013-09-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144245A (ja) * 1999-11-12 2001-05-25 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2003101243A (ja) * 2001-09-25 2003-04-04 Shinko Electric Ind Co Ltd 多層配線基板および半導体装置
JP2003318311A (ja) * 2002-04-22 2003-11-07 Nec Compound Semiconductor Devices Ltd 半導体装置及びその製造方法
JP2007035989A (ja) * 2005-07-28 2007-02-08 Casio Comput Co Ltd 半導体装置

Also Published As

Publication number Publication date
WO2010041630A1 (ja) 2010-04-15
US20110175213A1 (en) 2011-07-21
US8569892B2 (en) 2013-10-29
US20140024177A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
WO2010041630A1 (ja) 半導体装置及びその製造方法
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP5378380B2 (ja) 半導体装置及びその製造方法
JP5003260B2 (ja) 半導体装置およびその製造方法
JP5423874B2 (ja) 半導体素子内蔵基板およびその製造方法
JP5510323B2 (ja) コアレス配線基板、半導体装置及びそれらの製造方法
US8710669B2 (en) Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer
US8536691B2 (en) Semiconductor device and method for manufacturing the same
US8872041B2 (en) Multilayer laminate package and method of manufacturing the same
KR100878649B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
JP5548855B2 (ja) 配線基板及びその製造方法
JP5673673B2 (ja) 機能素子内蔵基板
US8872334B2 (en) Method for manufacturing semiconductor device
WO2010101167A1 (ja) 半導体装置及びその製造方法
JP2010205893A (ja) 半導体装置及びその製造方法
JP5589735B2 (ja) 電子部品内蔵基板及びその製造方法
JPWO2009054414A1 (ja) 半導体装置
JP2015228480A (ja) パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
US20240096838A1 (en) Component-embedded packaging structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20150630