TWI677949B - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TWI677949B
TWI677949B TW107141491A TW107141491A TWI677949B TW I677949 B TWI677949 B TW I677949B TW 107141491 A TW107141491 A TW 107141491A TW 107141491 A TW107141491 A TW 107141491A TW I677949 B TWI677949 B TW I677949B
Authority
TW
Taiwan
Prior art keywords
conductive
conductive structure
dielectric layer
block
pad
Prior art date
Application number
TW107141491A
Other languages
English (en)
Other versions
TW202021074A (zh
Inventor
林俊宏
Chun-Hung Lin
朱彥瑞
Yen-Jui Chu
蔡高財
Kao-Tsair Tsai
Original Assignee
華邦電子股份有限公司
Winbond Electronics Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司, Winbond Electronics Corp. filed Critical 華邦電子股份有限公司
Priority to TW107141491A priority Critical patent/TWI677949B/zh
Priority to US16/546,293 priority patent/US10658320B1/en
Application granted granted Critical
Publication of TWI677949B publication Critical patent/TWI677949B/zh
Publication of TW202021074A publication Critical patent/TW202021074A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例提供一種半導體元件，其包括第一接墊與第二接墊、第一導電連接件與第二導電連接件、第一導電結構以及第二導電結構。第一導電連接件與第二導電連接件位於第一接墊與第二接墊上方。第一導電結構電性連接第一接墊與第一導電連接件，包括第一導電部分、位於第一導電部分上的第二導電部分以及連接第一導電部分與第二導電部分的連接部分，其中第一導電部分與第二導電部分在水平方向上錯開，且第一導電部分、連接部分以及第二導電部分為一體成形。第二導電結構電性連接第二接墊與第二導電連接件，其中在垂直方向上，第二導電結構的部分與其下方的第一導電結構交疊。

Description

半導體元件
本發明是有關於一種半導體元件。
雖然能夠通過晶圓層級的晶圓級晶片尺寸封裝（Wafer Level Chip Scale Package，WLCSP）技術來增加晶片上可放置的錫球數目，但其涉及複雜的製程，導致半導體元件的製作成本增加。
本發明提供一種半導體元件，能最大化半導體元件表面可放置的導電連接件數量。
本發明的半導體元件包括第一接墊與第二接墊、第一導電連接件與第二導電連接件、第一導電結構以及第二導電結構。第一導電連接件與第二導電連接件位於第一接墊與第二接墊上方。第一導電結構電性連接第一接墊與第一導電連接件，包括第一導電部分、位於第一導電部分上的第二導電部分以及連接第一導電部分與第二導電部分的連接部分，其中第一導電部分與第二導電部分在水平方向上錯開，且第一導電部分、連接部分以及第二導電部分為一體成形。第二導電結構電性連接第二接墊與第二導電連接件，其中在垂直方向上，第二導電結構的部分與其下方的第一導電結構交疊。
在本發明的一些實施例中，第一導電連接件與第一接墊在水平方向上錯開。
在本發明的一些實施例中，第一導電結構直接接觸第一接墊與第一導電連接件。
在本發明的一些實施例中，更包括第一介電層，包括第一區塊、頂面高於第一區塊的第二區塊以及連接第一區塊與第二區塊的斜坡區塊，其中第一導電部分、連接部分以及第二導電部分分別配置於第一區塊、斜坡區塊以及第二區塊上。
在本發明的一些實施例中，更包括覆蓋第一導電結構的第二介電層，第二導電結構形成於第二介電層上，其中第二介電層與第一介電層的頂面實質上共面。
在本發明的一些實施例中，第一介電層更包括暴露出第一接墊的開口，第一導電結構通過開口與第一接墊電性連接。
在本發明的一些實施例中，更包括配置於第一導電結構與第二導電結構之間的第二介電層，其中第二介電層包括暴露出第一導電結構的開口，第一導電結構透過開口與第一導電連接件電性連接。
在本發明的一些實施例中，第二導電結構的部分在垂直方向上位於第一導電部分與第二導電部分之間。
在本發明的一些實施例中，第二導電結構更包括位於第二導電結構的部分上的通孔，通孔與第二導電結構的部分直接接觸。
在本發明的一些實施例中，更包括第三導電結構，其中第二導電結構的部分位於第三導電結構的頂面與底面之間，且在垂直方向上，第三導電結構與其下方的第二導電結構的部分交疊。
基於上述，本發明實施例的半導體元件包括導電結構，導電結構是埋在接墊與諸如錫球等導電連接件之間的介電層中，以電性連接接墊與導電連接件。也就是說，導電結構不會佔用到晶圓表面面積，如此一來，能夠最大化可在晶圓表面佈置的導電連接件數量，以大幅提升。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1J是依照本發明一些實施例的半導體元件的製造方法的剖視示意圖。特別注意的是，為了說明方便，圖1A至圖1J僅繪示出晶圓的部分上表面，此外，圖式中的所繪示的各構件的尺寸與數量皆僅為例示所用，而非實際尺寸或用以限制本發明。
請參照圖1A，首先，提供晶圓100，其中晶圓100的表面上具有第一至第三接墊110A、110B、110C。在本實施例中，晶圓100的表面上更配置有接墊110’。具體來說，在本實施例中，晶圓100上配置有兩種類型的接墊，第一種類型的接墊是會與其所連接的導電連接件在水平方向上彼此錯開，故需要使用到本發明所設計的導電結構來進行兩者的連接，此種類型的接墊例如是包括第一至第三接墊110A、110B、110C。第二種類型的接墊則是通過一般接觸窗來與其上方的導電連接件電性連接，因此接墊與其所連接的導電連接件在垂直方向上交疊，此種類型的接墊例如是包括接墊110’。在本實施例中，晶圓100例如是包括基底（未繪示）以及位於基底上的線路結構（未繪示），線路結構例如是包括彼此交疊的多個介電層與多個導電層，其中線路結構例如是與第一至第三接墊110A、110B、110C以及接墊110’電性連接。此外，在一實施例中，晶圓100可以更包括配置於基底中或基底上的元件，元件可以是電晶體、二極體、電容器或電阻器等。在本實施例中，第一至第三接墊110A、110B、110C以及接墊110’例如是配置於晶圓100上的介電層102中。也就是說，介電層102形成於第一至第三接墊110A、110B、110C以及接墊110’上，且介電層102包括分別暴露出第一至第三接墊110A、110B、110C以及接墊110’的開口102a。在本實施例中，第一至第三接墊110A、110B、110C以及接墊110’的頂面例如是實質上共面。在本實施例中，第一至第三接墊110A、110B、110C以及接墊110’之間的間距例如是相同，但本發明不以此為限。也就是說，在其他實施例中，第一至第三接墊110A、110B、110C以及接墊110’之間的間距也可以不同。特別一提的是，雖然在本實施例中是以在晶圓100上配置3個第一類型的接墊（即第一至第三接墊110A、110B、110C）與1個第二類型的接墊（即接墊110’）為例，但本發明不以此為限，在其他實施例中，晶圓100上也可以配置有2個或多於3個的第一類型的接墊，以及不配置或配置多於1個的第二類型的接墊。此外，必須說明的是，雖然在本實施例中是將導電構件形成於晶圓上為例來進行說明，但本發明不以此為限，在其他實施例中，也可以將所述導電構件應用於諸如晶片等晶圓以外的其他半導體元件中。
請參照圖1B，接著，於晶圓100上形成第一介電層120。在本實施例中，第一介電層120例如是形成於介電層102上。第一介電層120例如是包括第一區塊122、頂面高於第一區塊122的第二區塊124以及連接第一區塊122與第二區塊124的斜坡區塊126。其中，第一區塊122與第二區塊124例如分別具有平坦的頂面，而斜坡區塊126的頂面例如是由第二區塊124所在的高度逐漸向下降至第一區塊122所在的高度。在本實施例中，第一區塊122高度例如是等於或大於4 μm，第二區塊124的高度例如是等於或大於12 μm。第二區塊124的高度與第一區塊122的高度的比例例如為3:1。斜坡區塊126的頂面與第一區塊122的頂面之間的角度例如是小於或等於90度。在本實施例中，第一區塊122的寬度例如是與後續將形成的導電連接件的寬度相近。第一區塊122例如是包括暴露出第一接墊110A的開口122a。在本實施例中，開口122a的邊緣例如是與開口102a的邊緣對齊，但本發明不以此為限。在其他實施例中，第一介電層120有可能會填入部分開口102a中而覆蓋部分第一接墊110A或者是暴露出第一接墊110A旁的第一介電層120。
在本實施例中，第一介電層120例如是通過3D列印的方式所形成，且列印的方向例如是沿由第一接墊110A至第三接墊110C的方向進行。也就是說，例如是依序形成第二區塊124、斜坡區塊126以及第一區塊122。其中，所使用的列印墨水例如是具有絕緣性與黏性。當然，在其他實施例中，也可以有其他的列印方向，或者是也可以通過其他合適方法來形成第一介電層120。在本實施例中，第一介電層120的材料可包括一般常見的介電材料（諸如氮化矽、氧化矽、氮氧化矽）、低介電常數介電材料、有機材料（諸如苯並環丁烯（benzocyclobutene，BCB）、聚醯亞胺（polyimide，PI）、聚苯並惡唑（polybenzoxazole，PBO））等絕緣材料。
請參照圖1C，然後，於第一介電層120上形成第一導電結構130。第一導電結構130包括第一導電部分132、位於第一導電部分132上的第二導電部分134以及位於第一導電部分132與第二導電部分134之間的連接部分136，其中第一導電部分132、連接部分136以及第二導電部分134一體成形。在本發明中，「一體成形」是指彼此相連的構件是在同一製程中以相同的材料連續地形成。舉例來說，在本實施例中，第一導電部分132、連接部分136以及第二導電部分134例如是連續地形成的，故第一導電結構130為一體成形。在本實施例中，第一導電部分132、連接部分136以及第二導電部分134例如是分別配置於第一區塊122、斜坡區塊126以及第二區塊124上且例如是與第一區塊122、斜坡區塊126以及第二區塊124直接接觸。在本實施例中，第一導電部分132例如是水平地延伸於第一區塊122上且填入開口122a中，以與第一接墊110A電性連接。連接部分136例如是爬坡地延伸於斜坡區塊126上。在本實施例中，第二導電部分134例如是水平地延伸於第二區塊124上。其中，第一導電部分132的暴露端與第一區塊122的邊緣之間例如是具有間隙，且第二導電部分134的暴露端與第二區塊124的邊緣之間例如是具有間隙。也就是說，第一導電結構130未覆蓋第一介電層120的相對邊緣處。如此一來，使得第一導電部分132的暴露端能被後續所形成的第二介電層140覆蓋而避免暴露於外，以及避免第二導電部分134的暴露端與第二接墊110B電性連接。
在本實施例中，第一導電結構130例如是通過3D列印的方式所形成，且列印的方向例如是沿由第二區塊124至第一區塊122的方向進行。也就是說，例如是依序形成第二導電部分134、連接部分136以及第一導電部分132。其中，所使用的列印墨水例如導電墨水。再者，通過3D列印的方式，連接部分136能厚度均一地、輕易地且完整地形成在斜坡區塊126上，如此一來，能避免斷線的情況發生。此外，由於是通過3D列印的方式來形成第一導電部分132，因此即使第一導電部分132部分地填入開口122a中，第一導電部分132仍能具有實質上平坦的表面，而不會在對應於開口122a處具有略凹的形狀。再者，相較於傳統製程是於整個晶圓表面上形成焊墊，3D列印能夠個別地形成後續作為諸如焊墊的第二導電部分134，因此能分別去形成或修補諸如焊墊的第二導電部分134。當然，在其他實施例中，也可以通過其他合適方法來形成第一導電結構130。在本實施例中，第一導電結構130的材料可包括鋁、銀、銅等金屬材料。在本實施例中，第一導電結構130的厚度例如是等於或大於1 μm。
請參照圖1D，接著，於第一導電結構130上形成第二介電層140，以覆蓋第一導電結構130。在本實施例中，第二介電層140的最上頂面例如是齊平於第一介電層120的最上頂面。在本實施例中，第二介電層140例如是包括高度介於第一區塊122與第二區塊124之間的區塊142。區塊142例如是具有平坦的頂面。此外，第二介電層140例如是包括暴露出第一導電結構130的開口140a。在本實施例中，除了開口140a暴露出部分導電結構130以外，第二介電層140例如是全面覆蓋第一導電結構130，即覆蓋第一導電結構130的相對暴露端（即覆蓋第一導電部分132的暴露端與第二導電部分134的暴露端）。如此一來，第一導電結構130例如是包埋於第一介電層120與第二介電層140中，而與第二接墊110B電性絕緣。此外，在本實施例中，第二介電層140例如是覆蓋第一介電層120的相對邊緣中的至少一者。在本實施例中，第二介電層140的材料與形成方法可以參照前文針對第一介電層120所述者，且第二介電層140的材料與形成方法可以與第一介電層120相同或不同。在本實施例中，第二介電層140例如是通過3D列印的方式所形成，其細節可參照前文所述，於此不贅述。
請參照圖1E，然後，於第二介電層140上形成導電部分152。在本實施例中，導電部分152例如是配置於區塊142上且填入開口102a中，以與第二接墊110B電性連接。在本實施例中，導電部分152例如是延伸通過開口102a而跨接到介電層102上但與第三接墊110C絕緣。在本實施例中，在垂直方向上，導電部分152位於第一導電部分132與第二導電部分134之間，且導電部分152與其下方的第一導電部分132交疊。在本實施例中，導電部分152的材料與形成方法可以參照前文針對第一導電結構130所述者，且導電部分152的材料與形成方法可以與第一導電結構130相同或不同。在本實施例中，導電部分152例如是通過3D列印的方式所形成，其細節可參照前文所述，於此不贅述。
請參照圖1F，接著，於導電部分152與第二介電層140上形成第三介電層160，其中第三介電層160具有暴露出下層導電結構（即導電部分152）的開口160a。在本實施例中，第三介電層160例如是包括具有高度差的區塊162與區塊164，且開口160a例如是形成於區塊162與區塊164之間。在本實施例中，區塊162例如是低於區塊164，且區塊164的頂面（即第三介電層160的最上頂面）例如是與第二介電層140的最上頂面共面。在本實施例中，第三介電層160的材料與形成方法可以參照前文針對第一介電層120所述者，且第三介電層160的材料與形成方法可以與第一介電層120相同或不同。在本實施例中，第三介電層160例如是通過3D列印的方式所形成，其細節可參照前文所述，於此不贅述。
請參照圖1G，然後，於開口160a中形成通孔154，以與導電部分152電性連接。在本實施例中，通孔154的頂面例如是與第二導電部分134的頂面共面。導電部分152與通孔154形成第二導電結構150，且第二導電結構150的最上頂面例如是與第一導電結構130的最上頂面共面。在本實施例中，由於導電部分152與通孔154可皆通過3D列印方式形成，且例如可由相同材料構成，因此導電部分152與通孔154之間實質上不存在接面。在本實施例中，第二導電結構150例如是包埋於第二介電層140與第三介電層160中，而與第一導電結構130及第一接墊110A電性絕緣。在本實施例中，通孔154例如是通過3D列印的方式所形成。其中，通孔154與導電部分152的材料可以相同或不同。
接著，於第三介電層160上形成第三導電結構170。在本實施例中，第三導電結構170例如是形成於區塊162上且填入開口102a中，以與第三接墊110C電性連接。在本實施例中，第三導電結構170與通孔154分開，以避免與第二導電結構150電性連接。再者，第三導電結構170例如是由區塊162延伸通過開口102a而跨接到介電層102上。在本實施例中，在垂直方向上，第三導電結構170與其下方的第二導電結構150交疊。在本實施例中，第三導電結構170的材料與形成方法可以參照前文針對第一導電結構130所述者，且第三導電結構170的材料與形成方法可以與第一導電結構130及第二導電結構150相同或不同。在本實施例中，第三導電結構170例如是通過3D列印的方式所形成，其細節可參照前文所述，於此不贅述。在本實施例中，通孔154與第三導電結構170可在同一步驟中完成。
請參照圖1H，然後，於第三導電結構170上形成第四介電層180，其中開口180a形成於第四介電層180與第三介電層160之間，以暴露出第二導電結構150的頂部。注意到的是，在本實施例中，區塊164的側壁同時作為開口180a的側壁與開口160a的側壁，因此開口180a的側壁與開口160a的側壁實質上平整地對齊。在本實施例中，第四介電層180的頂面例如是齊平於第三介電層160的最上頂面。在本實施例中，第四介電層180例如是覆蓋暴露出的介電層102。在本實施例中，第四介電層180的材料與形成方法可以參照前文針對第一介電層120所述者，且第四介電層180的材料與形成方法可以與第一至第三介電層120、140、160相同或不同。在本實施例中，第四介電層180例如是通過3D列印的方式所形成，其細節可參照前文所述，於此不贅述。在本實施例中，第三導電結構170例如是包埋於第三介電層160與第四介電層180中，而與第二導電結構150及第二接墊110B電性絕緣。在本實施例中，第四介電層180例如是更包括接觸窗開口180b，接觸窗開口180b暴露出其下方的接墊110’。具體來說，接觸窗開口180b貫穿第四介電層180且位於接墊110’的正上方。
請參照圖1I，接著，更包括於接觸窗開口180b中形成接觸窗182。在本實施例中，接觸窗182例如是通過3D列印的方式所形成，當然，在其他實施例中，接觸窗182也可以通過其他合適的方法形成。
請同時參照圖1J與圖2，然後，分別於開口140a、160a、180a中形成第一至第三導電連接件190A、190B、190C。在本實施例中，更包括於接觸窗開口180b中形成導電連接件190’。在本發明中，「導電連接件」為用以將晶圓或晶片等半導體構件與其他半導體元件（諸如電路板或另一晶圓或晶片）電性連接的連接件。其中，第一至第三導電連接件190A、190B、190C分別通過第一至第三導電結構130、150、170與第一至第三接墊110A、110B、110C電性連接。在本實施例中，第一至第三導電連接件190A、190B、190C例如是分別與其電性連接的第一至第三接墊110A、110B、110C在水平方向上錯開。在本實施例中，是以第一至第三導電連接件190A、190B、190C與第一至第三接墊110A、110B、110C在水平方向上完全不交疊為例，但本發明不以此為限，在其他實施例中，第一至第三導電連接件190A、190B、190C與第一至第三接墊110A、110B、110C在水平方向上也有可能存在部分交疊與部分不交疊的情況。在本實施例中，第一至第三導電結構130、150、170分別連續地延伸於第一至第三接墊110A、110B、110C以及第一至第三導電連接件190A、190B、190C之間，且例如是分別與第一至第三接墊110A、110B、110C以及第一至第三導電連接件190A、190B、190C實體接觸。在本實施例中，導電連接件190’直接位於接墊110’上方，且與接墊110’在垂直方向上交疊。在本實施例中，第一至第三導電連接件190A、190B、190C與導電連接件190’例如是陣列排列，且第一至第三導電連接件190A、190B、190C與導電連接件190’中相鄰兩者之間的距離例如是實質上相同。
在本實施例中，第一至第四介電層120、140、160、180例如是具有實質上共面的頂面，因此能提供實質上平坦的表面，以利於第一至第三導電連接件190A、190B、190C與導電連接件190’的形成。在本實施例中，第一至第三導電連接件190A、190B、190C與導電連接件190’為諸如錫球等導電球，其形成方法例如是網版印刷，但本發明不以此為限。舉例來說，在其他實施例中，第一至第三導電連接件190A、190B、190C與導電連接件190’也可以是導電柱等合適的導電連接件。
由上述的製程可知，在本實施例中，先製作出具有高度差的地基介電層（諸如第一介電層120），而後導電結構（諸如第一至第三導電結構130、150、170）與介電層（諸如第二至第四介電層140、160、180）依序交疊於此地基介電層上。其中，導電結構的製作原則在於由接墊朝向導電連接件的方向在介電層上延伸，且會與存在於其下方的導電結構在垂直方向上交疊，而介電層的製作原則在於覆蓋整個導電結構但暴露出導電結構的頂面，使得導電結構被包埋於與其相鄰的兩介電層中。必須說明的是，雖然在本實施例中是以製作三層導電結構為例，但本發明不以此為限，在其他實施例中，也可以製作更多層導電結構，諸如4至6層的導電結構。再者，由於多個介電層可皆通過3D列印方式形成，且例如可由相同材料構成，因此相接的相鄰介電層之間實質上不存在接面。
綜上所述，由於導電結構能通過3D列印等簡易的方法形成，而無須涉及到光罩的使用與複雜的製程，因此半導體元件的製作方法具有步驟簡單的特性，故能進一步縮短半導體元件的製作時間與降低半導體元件的製作成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧晶圓
102‧‧‧介電層
102a、122a、140a、160a、180a‧‧‧開口
110’‧‧‧接墊
110A‧‧‧第一接墊
110B‧‧‧第二接墊
110C‧‧‧第三接墊
120‧‧‧第一介電層
122‧‧‧第一區塊
124‧‧‧第二區塊
126‧‧‧斜坡區塊
130‧‧‧第一導電結構
132‧‧‧第一導電部分
134‧‧‧第二導電部分
136‧‧‧連接部分
140‧‧‧第二介電層
142、162、164‧‧‧區塊
150‧‧‧第二導電結構
152‧‧‧導電部分
154‧‧‧通孔
160‧‧‧第三介電層
170‧‧‧第三導電結構
180‧‧‧第四介電層
180b‧‧‧接觸窗開口
182‧‧‧接觸窗
190’‧‧‧導電連接件
190A‧‧‧第一導電連接件
190B‧‧‧第二導電連接件
190C‧‧‧第三導電連接件
圖1A至圖1J是依照本發明一些實施例的半導體元件的製造方法的剖視示意圖。 圖2是依照本發明一些實施例的半導體元件的上視示意圖。

Claims (9)

  1. 一種半導體元件，包括：第一接墊與第二接墊；第一導電連接件與第二導電連接件，位於所述第一接墊與所述第二接墊上方；第一導電結構，電性連接所述第一接墊與所述第一導電連接件，包括第一導電部分、位於所述第一導電部分上的第二導電部分以及連接所述第一導電部分與所述第二導電部分的連接部分，其中所述第一導電部分與所述第二導電部分在水平方向上錯開，且所述第一導電部分、所述連接部分以及所述第二導電部分為一體成形；第一介電層，包括第一區塊、頂面高於所述第一區塊的第二區塊以及連接所述第一區塊與所述第二區塊的斜坡區塊，其中所述第一導電部分、所述連接部分以及所述第二導電部分分別配置於所述第一區塊、所述斜坡區塊以及所述第二區塊上；以及第二導電結構，電性連接所述第二接墊與所述第二導電連接件，其中在垂直方向上，所述第二導電結構的部分與其下方的所述第一導電結構交疊。
  2. 如申請專利範圍第1項所述的半導體元件，其中所述第一導電連接件與所述第一接墊在水平方向上錯開。
  3. 如申請專利範圍第1項所述的半導體元件，其中所述第一導電結構直接接觸所述第一接墊與所述第一導電連接件。
  4. 如申請專利範圍第1項所述的半導體元件，更包括覆蓋所述第一導電結構的第二介電層，所述第二導電結構形成於所述第二介電層上，其中所述第二介電層與所述第一介電層的頂面實質上共面。
  5. 如申請專利範圍第1項所述的半導體元件，其中所述第一介電層更包括暴露出所述第一接墊的開口，所述第一導電結構通過所述開口與所述第一接墊電性連接。
  6. 如申請專利範圍第1項所述的半導體元件，更包括配置於所述第一導電結構與所述第二導電結構之間的第二介電層，其中所述第二介電層包括暴露出所述第一導電結構的開口，所述第一導電結構透過所述開口與所述第一導電連接件電性連接。
  7. 如申請專利範圍第1項所述的半導體元件，其中所述第二導電結構的所述部分在垂直方向上位於所述第一導電部分與所述第二導電部分之間。
  8. 如申請專利範圍第7項所述的半導體元件，其中所述第二導電結構更包括位於所述第二導電結構的所述部分上的通孔，所述通孔與所述第二導電結構的所述部分直接接觸。
  9. 如申請專利範圍第1項所述的半導體元件，更包括第三導電結構，其中所述第二導電結構的所述部分位於所述第三導電結構的頂面與底面之間，且在垂直方向上，所述第三導電結構與其下方的所述第二導電結構的所述部分交疊。
TW107141491A 2018-11-21 2018-11-21 半導體元件 TWI677949B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107141491A TWI677949B (zh) 2018-11-21 2018-11-21 半導體元件
US16/546,293 US10658320B1 (en) 2018-11-21 2019-08-20 Semiconductor device including conductive structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107141491A TWI677949B (zh) 2018-11-21 2018-11-21 半導體元件

Publications (2)

Publication Number Publication Date
TWI677949B true TWI677949B (zh) 2019-11-21
TW202021074A TW202021074A (zh) 2020-06-01

Family

ID=69188958

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141491A TWI677949B (zh) 2018-11-21 2018-11-21 半導體元件

Country Status (2)

Country Link
US (1) US10658320B1 (zh)
TW (1) TWI677949B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544679B (zh) * 2019-08-30 2021-05-18 颀中科技（苏州）有限公司 芯片重布线结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152327A1 (en) * 2002-05-21 2007-07-05 Micron Technology, Inc. Super high density module with integrated wafer level packages
CN101536181A (zh) * 2006-11-06 2009-09-16 日本电气株式会社 半导体装置及其制造方法
TW201640599A (zh) * 2015-05-14 2016-11-16 聯發科技股份有限公司 半導體封裝及其製作方法
TW201826420A (zh) * 2016-09-02 2018-07-16 美商Ｒ＆Ｄ線路公司 3d導線模組之方法及結構

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8080880B2 (en) * 2009-03-20 2011-12-20 Infineon Technologies Ag Semiconductor device with arrangement of parallel conductor lines being insulated, between and orthogonal to external contact pads
US9059106B2 (en) * 2012-10-31 2015-06-16 International Business Machines Corporation Compensating for warpage of a flip chip package by varying heights of a redistribution layer on an integrated circuit chip
US20150179602A1 (en) 2013-12-20 2015-06-25 Zigmund Ramirez Camacho Integrated circuit packaging system with conductive ink and method of manufacture thereof
US10396004B2 (en) * 2018-01-25 2019-08-27 Dialog Semiconductor (Uk) Limited Reduction of cross talk in WLCSP's through laser drilled technique

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152327A1 (en) * 2002-05-21 2007-07-05 Micron Technology, Inc. Super high density module with integrated wafer level packages
CN101536181A (zh) * 2006-11-06 2009-09-16 日本电气株式会社 半导体装置及其制造方法
TW201640599A (zh) * 2015-05-14 2016-11-16 聯發科技股份有限公司 半導體封裝及其製作方法
TW201826420A (zh) * 2016-09-02 2018-07-16 美商Ｒ＆Ｄ線路公司 3d導線模組之方法及結構

Also Published As

Publication number Publication date
US20200161264A1 (en) 2020-05-21
US10658320B1 (en) 2020-05-19
TW202021074A (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
US11574819B2 (en) Semiconductor device and method for manufacturing the same
US10312201B1 (en) Seal ring for hybrid-bond
US8410615B2 (en) Semiconductor device and method for manufacturing the same
KR102422460B1 (ko) 반도체 소자
US8981558B2 (en) Semiconductor device
US9385067B2 (en) Semiconductor device with through silicon via and alignment mark
CN109962064B (zh) 半导体装置及其制造方法、和包括其的半导体封装件
US8304905B2 (en) Semiconductor device
US11380639B2 (en) Shielding structures
US20140273453A1 (en) Semiconductor device and method for manufacturing semiconductor device
US9054093B2 (en) Semiconductor device
TW201712835A (zh) 具有曲折邊緣之虛金屬
US20150137358A1 (en) Semiconductor device and semiconductor device production method
US20080048322A1 (en) Semiconductor package including redistribution pattern and method of manufacturing the same
TWI677949B (zh) 半導體元件
US10026699B2 (en) Integrated circuit chip and integrated circuit wafer with guard ring
TWI778858B (zh) 線路基板結構及其製造方法
US8816478B2 (en) Semiconductor device having penetration electrode penetrating through semiconductor substrate
TWI431750B (zh) 半導體裝置及其製造方法
JP5424747B2 (ja) 半導体装置
TW201025442A (en) Passivation structure and fabricating method thereof
CN111354699B (zh) 半导体元件
KR102383911B1 (ko) 차폐 구조물
KR100583948B1 (ko) 반도체 장치 및 그 제조방법
JP2012129376A (ja) 半導体装置