JP2012129376A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012129376A
JP2012129376A JP2010280050A JP2010280050A JP2012129376A JP 2012129376 A JP2012129376 A JP 2012129376A JP 2010280050 A JP2010280050 A JP 2010280050A JP 2010280050 A JP2010280050 A JP 2010280050A JP 2012129376 A JP2012129376 A JP 2012129376A
Authority
JP
Japan
Prior art keywords
electrode pad
insulating film
semiconductor device
electrode pads
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010280050A
Other languages
English (en)
Inventor
Yuji Sasaki
祐治 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010280050A priority Critical patent/JP2012129376A/ja
Publication of JP2012129376A publication Critical patent/JP2012129376A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ワイヤボンディングにおいて、隣接する電極パッド間でショートさせることなく、電極パッドを狭ピッチ化した半導体装置を提供する。
【解決手段】この半導体装置１００は、複数の電極パッド（第一電極パッド４２０、第二電極パッド４４０）と、ボンディングワイヤ６００と、を備える。また、ボンディングワイヤ６００は、第一電極パッド４２０と第二電極パッド４４０にボンディングされている。このとき、隣接する第一電極パッド４２０と第二電極パッド４４０は、上面の高さが交互に異なるように形成されている。また、第一電極パッド４２０と第二電極パッド４４０との間の段差部のうち、側面の少なくとも表面は、絶縁膜（保護絶縁膜２６０または保護絶縁膜５００）で形成されている。
【選択図】図１

Description

本発明は、半導体装置に関する。
近年、半導体装置は、高密度化、高集積化が進んでいる。これにより、電極パッドの大きさは微細化し、また電極パッド間は狭ピッチ化してきている。このように、微細化、狭ピッチ化した電極パッドに対して、ワイヤボンディングすることが困難となってきている。
特許文献１（特開平１１−２６４９０号公報）には、第２の電極パッド群の各電極パッドの高さを、第１の電極パッド群の各電極パッドの高さより高く設定した半導体装置が記載されている。特許文献１によれば、このような構造により、ボンディングワイヤ相互の短絡を防止することができるとされている。
特開平１１−２６４９０号公報
しかし、発明者は、ボンディングワイヤ材としてＣｕワイヤを用いた場合において、特許文献１のような構造を採用しても、下記のような新たな問題が生じることを見出した。一般に、Ｃｕワイヤの硬度は、Ａｕワイヤの硬度の１．２倍ほど高い。このため、特に、Ｃｕワイヤにより電極パッド上にボンディングする際に、電極パッドがＣｕボールの周辺に波打つような現象（スプラッシュアウト）が起きる可能性がある。これにより、隣接する電極パッド間がショートしてしまう。したがって、特許文献１のように、電極パッドの高さが異なるような構造であっても、隣接する電極パッド間のショートを解消することができなかった。
本発明によれば、
複数の電極パッドと、
前記電極パッドにボンディングされたボンディングワイヤと、
を備え、
隣接する前記電極パッドは、交互に高さが異なるように形成されており、
前記電極パッド間の段差部の側面の少なくとも表面は、絶縁膜で形成されている半導体装置、が提供される。
本発明によれば、隣接する電極パッドは、上面の高さが交互に異なるように形成されており、かつ、電極パッド間の段差部の側面の少なくとも表面は、絶縁膜で形成されている。これにより、電極パッド間に高低差があることで物理的に距離が離れているだけでなく、電極パッド間の段差部は絶縁膜によって保護されている。このため、ボンディングワイヤ材としてＣｕワイヤを用いた場合において、スプラッシュアウトが発生したとしても、隣接する電極パッド間がショートすることがない。以上のように、ワイヤボンディングにおいて、隣接する電極パッド間でショートさせることなく、電極パッドを狭ピッチ化した半導体装置を提供することができる。
本発明によれば、ワイヤボンディングにおいて、隣接する電極パッド間でショートさせることなく、電極パッドを狭ピッチ化した半導体装置を提供することができる。
第一の実施形態における半導体装置の構成を示す断面図である。 第一の実施形態における半導体装置の製造方法を説明するための断面図である。 第一の実施形態における半導体装置の製造方法を説明するための断面図である。 第二の実施形態における半導体装置の構成を示す鳥瞰図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第一の実施形態）
図１は、第一の実施形態における半導体装置の構成を示す断面図である。この半導体装置１００は、複数の電極パッド（第一電極パッド４２０、第二電極パッド４４０）と、ボンディングワイヤ６００と、を備えている。また、ボンディングワイヤ６００は、第一電極パッド４２０と第二電極パッド４４０にボンディングされている。このとき、隣接する第一電極パッド４２０と第二電極パッド４４０は、上面の高さが交互に異なるように形成されている。また、第一電極パッド４２０と第二電極パッド４４０との間の段差部のうち、側面の少なくとも表面は、絶縁膜（保護絶縁膜２６０または保護絶縁膜５００）で形成されている。以下、詳細を説明する。
図１は、半導体装置１００の配線基板（不図示）に搭載された半導体チップ（不図示）における表面付近の断面を示している。
本実施形態において、半導体装置１００における半導体チップの基板（不図示）は、たとえばシリコン基板である。基板には、たとえば、電界効果トランジスタ（ＦＥＴ）（不図示）が形成されている。
また、基板には、層間絶縁膜２２０、層間絶縁膜２４０、及び配線層（不図示）等により多層配線（不図示）が形成されている。層間絶縁膜２２０及び層間絶縁膜２４０には、ビア３２０及びビア３４０が形成されており、第一電極パッド４２０及び第二電極パッド４４０は、それぞれ、上記したビア３２０及びビア３４０を介して、ＦＥＴに接続されている。ここで、層間絶縁膜２２０、及び層間絶縁膜２４０は、たとえば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、または、ＳｉＣＯＨなどにより形成されている。また、ビア３２０、及びビア３４０は、たとえばＣｕにより形成されている。
このとき、隣接する第一電極パッド４２０と第二電極パッド４４０は、上面の高さが交互に異なるように形成されている。具体的には、隣接する第一電極パッド４２０と第二電極パッド４４０は、多層配線中の互いに異なる配線層に形成されている。ここで、第一電極パッド４２０と第二電極パッド４４０は、Ａｌで形成されている。
また、第一電極パッド４２０と第二電極パッド４４０との高さの差は、たとえば、ボンディングワイヤ６００におけるボール６２０の高さ以上である。これにより、第一電極パッド４２０と第二電極パッド４４０との間における高さ方向のマージンを確保することができ、スプラッシュアウト４６０が発生してもショートすることがない。
さらに、第一電極パッド４２０と第二電極パッド４４０との間の段差部のうち、側面の少なくとも表面は、絶縁膜（保護絶縁膜２６０または保護絶縁膜５００）で形成されている。ここで、保護絶縁膜２６０は、無機系の絶縁膜であり、たとえば、ＳｉＯ２、ＳｉＮ、若しくは、ＳｉＯＮの少なくとも一つ、または、それらの積層膜などにより形成されている。
このとき、第一電極パッド４２０と第二電極パッド４４０の周囲には、表面保護のため、保護絶縁膜５００が形成されている。この保護絶縁膜５００は、有機系の絶縁膜であり、たとえばポリイミドである。
また、保護絶縁膜５００の開口部、すなわち第一電極パッド４２０と第二電極パッド４４０の露出部の平面視での大きさは、たとえば、ボンディングワイヤ６００におけるボール６２０の直径以上である。また、ワイヤボンディングするためのキャピラリ（不図示）が保護絶縁膜５００等に接触することがないように、開口部は、上記大きさに加えてマージンを有する。
上記のような第一電極パッド４２０と第二電極パッド４４０上には、ボンディングワイヤ６００がボールボンディングされている。ここで、ボンディングワイヤ６００は、Ｃｕワイヤである。
このように、第一電極パッド４２０及び第二電極パッド４４０に、ボンディングワイヤ６００が接続された半導体チップは、配線基板（不図示）上に搭載されている。ここで、配線基板は、たとえば、リードフレーム（不図示）、またはインターポーザ（不図示）などである。
次に、図１〜図３を用いて、第一の実施形態における半導体装置の製造方法を説明する。図２、図３は、第一の実施形態における半導体装置の製造方法を説明するための断面図である。以下、詳細を説明する。
ここで、半導体装置１００の半導体チップには、上述したＦＥＴ、及び多層配線が形成されている。
まず、図２（ａ）のように、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、層間絶縁膜２２０に、ビア３２０とビア３４０を形成するためのビアホール（不図示）を形成する。次いで、スパッタによりバリア層（不図示）を成膜した後、メッキ法により、Ｃｕのビア３２０とビア３４０を形成する。次いで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｙｓｈｉｎｇ）により、層間絶縁膜２２０上の余剰Ｃｕを除去して平滑化する。
次いで、図２（ｂ）のように、スパッタにより、平滑化された層間絶縁膜２２０上に、第一電極パッド４２０をビア３２０と接続するように形成する。このとき、第一電極パッド４２０は、Ａｌである。次いで、フォトリソグラフィにより、第一電極パッド４２０を、所望の形状にパターニングする。
次いで、図２（ｃ）のように、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、第一電極パッド４２０、及び層間絶縁膜２２０上に、さらに層間絶縁膜２４０を形成する。次いで、ＲＩＥにより、層間絶縁膜２４０に、ビア３４０のみを形成するためのビアホール（不図示）を形成する。次いで、スパッタによりバリア層（不図示）を成膜した後、メッキ法によりＣｕのビア３４０を形成する。次いで、再度、ＣＭＰにより、層間絶縁膜２４０上の余剰Ｃｕを除去して平滑化する。
次いで、図３（ａ）のように、スパッタにより、層間絶縁膜２４０上に、第二電極パッド４４０を形成する。このとき、第二電極パッド４４０は、Ａｌである。次いで、フォトリソグラフィにより、第二電極パッド４４０を、所望の形状にパターニングする。次いで、ＣＶＤにより、第二電極パッド４４０及び層間絶縁膜２４０上に、さらに保護絶縁膜２６０を形成する。次いで、ＲＩＥにより、層間絶縁膜２４０及び保護絶縁膜２６０に、第一電極パッド４２０と第二電極パッド４４０を露出する開口部を形成するためのビアホール（不図示）を形成する。
次いで、図３（ｂ）のように、第一電極パッド４２０、第二電極パッド４４０、及び保護絶縁膜２６０上に、保護絶縁膜５００を形成する。次いで、フォトリソグラフィにより、第一電極パッド４２０及び第二電極パッド４４０の開口部が所望の形状になるように、保護絶縁膜５００をパターニングする。
次いで、図１のように、ボンディング装置を用い、ボンディングワイヤ６００の先端にボール６２０を作り、第一電極パッド４２０と第二電極パッド４４０に接触させる。次いで、第一電極パッド４２０及び第二電極パッド４４０と接触させたボール６２０を超音波により加熱して、第一電極パッド４２０と第二電極パッド４４０にボール６２０を接続する。このとき、ボンディングワイヤ６００がＣｕワイヤであり、Ａｕワイヤと比較して硬度が高い。このため、第一電極パッド４２０と第二電極パッド４４０に接続されたボール６２０の周辺には、スプラッシュアウト４６０が発生する可能性がある。このスプラッシュアウト４６０に対する本実施形態の効果については、後述する。
次いで、第一電極パッド４２０と第二電極パッド４４０に接続されたボンディングワイヤ６００を、配線基板（不図示）と接続する。このようにして、本実施形態の半導体装置１００を製造することができる。
次に、第一の実施形態の効果について説明する。本発明によれば、隣接する第一電極パッド４２０と第二電極パッド４４０は、上面の高さが交互に異なるように形成されており、かつ、第一電極パッド４２０と第二電極パッド４４０との間の段差部のうち、側面の少なくとも表面は、絶縁膜（保護絶縁膜２６０または保護絶縁膜５００）で形成されている。これにより、ボンディングワイヤ６００の材料としてＣｕワイヤを用いた場合において、スプラッシュアウト４６０が発生したとしても、下記のように隣接する第一電極パッド４２０と第二電極パッド４４０とのショートが抑制される。
低い位置に形成された第一電極パッド４２０にワイヤボンディングする際に、スプラッシュアウト４６０が発生した場合、高い位置に形成された第二電極パッド４４０の側面は、保護絶縁膜２６０及び保護絶縁膜５００によって保護されている。これにより、隣接する第一電極パッド４２０と第二電極パッド４４０がショートすることがない。
また、高い位置に形成された第二電極パッド４４０にワイヤボンディングする際に、スプラッシュアウト４６０が発生した場合、低い位置に形成された第一電極パッド４２０まで物理的に届かない。これにより、隣接する第一電極パッド４２０と第二電極パッド４４０がショートすることがない。
以上のように、ワイヤボンディングにおいて、隣接する電極パッド間でショートさせることなく、電極パッドを狭ピッチ化した半導体装置を提供することができる。
（第二の実施形態）
図４は、第二の実施形態における半導体装置の構成を示す鳥瞰図である。第二の実施形態は、第一電極パッド４２０と第二電極パッド４４０の平面視での配置を除いて、第一の実施形態と同様である。なお、図４は、ワイヤボンディングする前の半導体装置１００の状態を示している。
図４のように、第二の実施形態では、複数の電極パッドのうち、第一の高さに形成された第一電極パッド４２０は、平面視で千鳥状に形成されている。また、第一の高さよりも高い第二の高さに形成された第二電極パッド４４０は、千鳥状に形成された第一電極パッド４２０の間に形成されている。
第二の実施形態によれば、第一電極パッド４２０と第二電極パッド４４０とが平面視で千鳥状に配置されていることにより、狭い範囲内において第一電極パッド４２０と第二電極パッド４４０を高密度に配置することができる。このような配置においても、第一の実施形態と同様の作用効果により、ワイヤボンディングにおいて、隣接する第一電極パッド４２０と第二電極パッド４４０との間でショートさせることはない。
以上、二つの実施形態において、ポリイミドの保護絶縁膜５００を用いた場合を説明したが、電極パッド間の段差の側面の少なくとも表面が絶縁膜（たとえば保護絶縁膜２６０）で形成されていればよく、保護絶縁膜５００は無くてもよい。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１００ 半導体装置
２２０ 層間絶縁膜
２４０ 層間絶縁膜
２６０ 保護絶縁膜
３２０ ビア
３４０ ビア
４２０ 第一電極パッド
４４０ 第二電極パッド
４６０ スプラッシュアウト
５００ 保護絶縁膜
６００ ボンディングワイヤ
６２０ ボール

Claims (5)

  1. 複数の電極パッドと、
    前記電極パッドにボンディングされたボンディングワイヤと、
    を備え、
    隣接する前記電極パッドは、交互に高さが異なるように形成されており、
    前記電極パッド間の段差部の側面の少なくとも表面は、絶縁膜で形成されている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記ボンディングワイヤは、Ｃｕワイヤである半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    隣接する前記電極パッドは、互いに異なる配線層に形成されている半導体装置。
  4. 請求項１〜３のいずれか一項に記載の半導体装置において、
    前記複数の電極パッドのうち、
    第一の高さに形成された第一電極パッドは、平面視で千鳥状に形成され、
    前記第一の高さよりも高い第二の高さに形成された第二電極パッドは、前記千鳥状に形成された前記第一電極パッドの間に形成されている半導体装置。
  5. 請求項１〜４のいずれか一項に記載の半導体装置において、
    隣接する前記電極パッド間の高さの差は、前記ボンディングワイヤのボールの高さ以上である半導体装置。
JP2010280050A 2010-12-16 2010-12-16 半導体装置 Pending JP2012129376A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010280050A JP2012129376A (ja) 2010-12-16 2010-12-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010280050A JP2012129376A (ja) 2010-12-16 2010-12-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2012129376A true JP2012129376A (ja) 2012-07-05

Family

ID=46646100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010280050A Pending JP2012129376A (ja) 2010-12-16 2010-12-16 半導体装置

Country Status (1)

Country Link
JP (1) JP2012129376A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332852B2 (en) 2017-04-19 2019-06-25 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332852B2 (en) 2017-04-19 2019-06-25 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Similar Documents

Publication Publication Date Title
US10930625B2 (en) Semiconductor package and method of fabricating the same
TWI470756B (zh) 半導體結構及形成半導體裝置的方法
JP2023057129A (ja) 線路デバイスの製造方法
TWI499023B (zh) 封裝基板及其製法
CN103050486B (zh) 封装堆叠结构
JP4851794B2 (ja) 半導体装置
TWI538133B (zh) 墊結構及其形成方法以及具有該墊結構的半導體裝置
US8753925B2 (en) Method of making 3D integration microelectronic assembly for integrated circuit devices
US20150223330A1 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
KR102542573B1 (ko) 재배선 기판, 이의 제조 방법, 및 이를 포함하는 반도체 패키지
US8697566B2 (en) Bump structure and manufacturing method thereof
TW202027247A (zh) 具高密度線路的基板結構及其製法
KR101932727B1 (ko) 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법
JP4061506B2 (ja) 半導体装置の製造方法
JP4145902B2 (ja) 半導体装置及びその製造方法
JP2011119481A5 (ja)
JP2007019408A (ja) 半導体装置
JP5465894B2 (ja) 半導体装置
US8258009B2 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
JP2012129376A (ja) 半導体装置
JP4728079B2 (ja) 半導体装置用基板および半導体装置
US10993332B2 (en) Circuit substrate
TW201417225A (zh) 封裝基板及其製法
JP2006294905A (ja) 半導体装置及び半導体素子
JP2009218470A (ja) 半導体素子およびその製造方法並びに半導体装置およびその製造方法