TW201417225A - 封裝基板及其製法 - Google Patents

封裝基板及其製法 Download PDF

Info

Publication number
TW201417225A
TW201417225A TW101139429A TW101139429A TW201417225A TW 201417225 A TW201417225 A TW 201417225A TW 101139429 A TW101139429 A TW 101139429A TW 101139429 A TW101139429 A TW 101139429A TW 201417225 A TW201417225 A TW 201417225A
Authority
TW
Taiwan
Prior art keywords
layer
package substrate
conductive
substrate according
insulating layer
Prior art date
Application number
TW101139429A
Other languages
English (en)
Inventor
Yu-Hua Chen
Wei-Chung Lo
Dyi-Chung Hu
Chang-Hong Hsieh
Original Assignee
Ind Tech Res Inst
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst, Unimicron Technology Corp filed Critical Ind Tech Res Inst
Priority to TW101139429A priority Critical patent/TW201417225A/zh
Priority to CN201310149463.XA priority patent/CN103779314A/zh
Priority to US13/966,045 priority patent/US20140117557A1/en
Publication of TW201417225A publication Critical patent/TW201417225A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一種封裝基板及其製法，係包括：具有複數導電穿孔與形成於該導電穿孔外側壁上之第一絕緣層的中介層、形成於該中介層一側上之第二絕緣層、以及形成於該第二絕緣層中且電性連接該導電穿孔之複數導電盲孔。藉由增加該第一絕緣層之厚度，而可縮小該導電穿孔的端面直徑，以提高該中介層之導電穿孔之佈設密度。

Description

封裝基板及其製法
本揭露係有關於一種封裝基板，尤指一種埋設中介層之封裝基板及其製法。
隨著電子產品更趨於輕薄短小及功能不斷提昇之需求，晶片之佈線密度愈來愈高，係以奈米尺寸作單位，因而晶片上之各該接點之間的間距極小。然而，目前覆晶式封裝基板之電性接點的間距係以微米尺寸作單位，故無法有效縮小至對應該晶片接點的間距的大小，導致雖有高線路密度之半導體晶片，卻未有可配合之封裝基板，以致於無法有效生產電子產品。
為克服上述之問題，係於封裝基板與半導體晶片之間增設一矽中介層(Silicon interposer)，且於該矽中介層中以金屬為導電矽穿孔(Through-silicon via,TSV)之電性及訊號傳輸，再於其上形成線路重佈層(Redistribution layer,RDL)，令該矽中介層之一側藉由該導電矽穿孔之端部結合導電凸塊以電性結合間距較大的封裝基板之接點，而該矽中介層之另一側藉由該線路重佈層最上層之電性連接墊以結合間距較小的晶片之接點。藉此，使封裝基板可結合具有高佈線密度接點之晶片。
然而，因該矽中介層以該些導電凸塊設於該封裝基板上會增加整體結構之高度，故遂發展出嵌埋矽中介層於該封裝基板中之技術，以降低整體結構之高度。如第1圖所 示，一矽中介層10具有複數導電矽穿孔(TSV)100及線路重佈層(RDL)11，且一模封層12包覆該矽中介層10，而一線路增層結構15設於該矽中介層10與該模封層12上，該線路增層結構15係包含至少一介電層13、設於該介電層13上之線路層14、及設於該介電層13中且電性連接線路層14與該導電矽穿孔100之導電盲孔140，又一絕緣保護層16形成於該線路增層結構15上，且形成有複數開孔160，以外露該線路增層結構15之電性接觸墊153。藉由該導電盲孔140取代導電凸塊，使該矽中介層10能嵌埋於封裝基板1中，以供承載晶片之用。
目前於該導電矽穿孔100之製作中，會形成一極薄之絕緣層101於該導電矽穿孔100之側壁上，且該絕緣層101之材質普遍使用SiNX、聚合物、高溫爐或化學氣相沉積(CVD)產生之SiO2。
再者，於製作該導電盲孔140時，如第1’圖所示，會先於介電層13上以雷射方式形成盲孔130，再於該盲孔130中形成導電材，以成為導電盲孔140。於現有製程技術中，雷射所形成之盲孔130的直徑d為40μm，且雷射開孔的對位準確度為+/-15μm(亦即位置最大偏移30μm)，又該絕緣層101之厚度極薄，故該導電矽穿孔100之端面直徑r需大於80μm，以利於該盲孔130完全位於該導電矽穿孔100之端面上方。
惟，因該導電矽穿孔100之孔徑過大，致使該矽中介層10之導電矽穿孔100之佈設密度難以提高。
再者，若欲提高佈設密度及降低成本，而使該導電矽穿孔100’的端面直徑r’小於80μm(如50μm)，則雷射開孔將難以對位，亦即該盲孔130之位置無法完全位於該導電矽穿孔100’之端面上方，如第1”圖所示，導致該導電盲孔140接觸該矽中介層10之矽材，而與該導電矽穿孔100之電性連接不良。
因此，如何克服習知技術中之種種問題，實已成目前亟欲解決的課題。
本揭露提供一種嵌埋有中介層之封裝基板，係藉由增加該中介層之導電穿孔外側絕緣層之厚度，使該導電穿孔與該絕緣層所構成之端面直徑大於80μm，藉以可使該導電穿孔的端面直徑不大於80μm。
因此，藉由該導電穿孔的端面直徑不大於80μm，可提高該中介層之導電穿孔之佈設密度。
再者，藉由該導電穿孔與該絕緣層所構成之端面直徑大於80μm，使雷射開孔易於對位，故該盲孔之位置可完全位於該導電穿孔之端面上方，而可避免該導電盲孔接觸該中介層之矽材，因而有效提升該導電盲孔與該導電穿孔之電性連接品質。
以下藉由特定的具體實施例說明本揭露之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本揭露之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟知本領域技術之人員之瞭解與閱讀，並非用以限定本揭露可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本揭露所能產生之功效及所能達成之目的下，均應仍落在本揭露所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本揭露可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本揭露可實施之範疇。
本文中提及之“導電穿孔”係指形成於基材，例如本文之中介層中的導電元件，以本文圖式為例，其外型如柱狀體。
請參閱第2圖，係為本揭露之一實施例所揭露之封裝基板2。如第2圖所示，該封裝基板2包括：一中介層(Interposer)20、一第二絕緣層23以及一線路層24。
所述之中介層20係可含有矽材，且具有相對之第一側20a與第二側20b、及貫穿該第一側20a與第二側20b之複數導電穿孔200，該第一側20a上具有電性連接各該導電穿孔200之線路重佈層21，而該線路重佈層21之外層具有複數電極墊210，又各該導電穿孔200之外側壁上具有一第一絕緣層201。其中，該導電穿孔200的端面直徑可不大於80μm，而該導電穿孔200與該第一絕緣層201 所構成之端面直徑可大於80μm。
所述之第二絕緣層23係形成於該中介層20之第二側20b上。於本實施例中，該第一絕緣層201與第二絕緣層23可為ABF(ajinomoto build-up film)材或其他高分子聚合物材料，但無特別限制。
所述之線路層24係形成於該第二絕緣層23上，且具有形成於該第二絕緣層23中之導電盲孔240，以電性連接該導電穿孔200。
於另一實施例中，如第2’圖所示，該線路層24’亦可嵌埋於該第二絕緣層23中，以降低整體結構高度。
請參閱第3A至3F圖，係說明所述之封裝基板2之製法。
如第3A圖所示，形成一模封層22包覆該中介層20，使該中介層20嵌埋於該模封層22中，且該模封層22外露該線路重佈層21。
如第3B圖所示，於該模封層22與該中介層20之第二側20b上形成該第二絕緣層23。
如第3C及3C’圖所示，於該第二絕緣層23上可以雷射方式形成複數盲孔230，令該導電穿孔200外露於該盲孔230。
如第3D圖所示，於該第二絕緣層23上形成該線路層24，且於該些盲孔230中形成該導電盲孔240，以電性連接該導電穿孔200與該線路層24。
本實施例藉由增加該導電穿孔200外側絕緣層之厚 度，使該導電穿孔200的端面直徑R可不大於80μm(如50μm)，如第3C’圖所示，而該導電穿孔200與該第一絕緣層201所構成之端面直徑R’可大於80μm。因此，當進行雷射開孔製程時，易於對位，使該盲孔230(其直徑D為40μm)之位置較容易完全位於該導電穿孔200之端面上方，故可提升該導電盲孔240與該導電穿孔200之電性連接良率。
再者，所述之雷射開孔製程係以UV雷射為例，其鑽孔直徑可為30μm，且對位精準度為±10μm，則該導電穿孔200的端面直徑R可只需為50μm即可。
又，即使該盲孔230之位置偏移，該導電盲孔240會接觸該第一絕緣層201，並不會接觸該中介層20之矽材，故可避免該導電盲孔240與該導電穿孔200之電性連接不良。
另外，可依需求進行製作線路增層結構25，再進行切單製程。如第3E圖所示，於該第二絕緣層23與該線路層24上形成線路增層結構25，該線路增層結構25係包含至少一介電層250、形成於該介電層250上之另一線路層251、及形成於該介電層250中且電性連接該些線路層23，251之另一導電盲孔252。
接著，於該線路增層結構25上形成絕緣保護層26，且該絕緣保護層26形成有複數開孔260，以外露部份線路層251，俾供作為電性接觸墊253。
所述之介電層250、第一與第二絕緣層201,23若均採 用如ABF之類的高分子聚合材料，則可用電路板領域熟知的化學鍍銅(e-less Cu)製程製作該線路層251，可大幅降低生產成本。
如第3F圖所示，沿第3E圖之切割線L進行切單製程，以形成該封裝基板2。於該封裝基板2’之另一實施例中，如第3F’圖所示，製作該線路增層結構25時，亦可將該線路層251嵌埋於該介電層250中，以降低整體結構高度。
於後續應用中，如第3G圖所示，一半導體晶片3可藉由導電凸塊30(例如：焊錫凸塊)接置於該線路重佈層21之電極墊210上，且於各該電性接觸墊上可形成一焊球4，以藉由該些焊球4將該封裝基板2結合至一電路板(圖未示)。
上述實施例係用以例示性說明本揭露之原理及其功效，而非用於限制本揭露。任何熟習此項技藝之人士均可在不違背本揭露之精神及範疇下，對上述實施例進行修改。因此本揭露之權利保護範圍，應如後述之申請專利範圍所列。
1,2,2’‧‧‧封裝基板
10‧‧‧矽中介層
100,100’‧‧‧導電矽穿孔
101‧‧‧絕緣層
11,21‧‧‧線路重佈層
12,22‧‧‧模封層
13,250‧‧‧介電層
130,230‧‧‧盲孔
14,24,24’,251‧‧‧線路層
140,240,252‧‧‧導電盲孔
15,25‧‧‧線路增層結構
153,253‧‧‧電性接觸墊
16,26‧‧‧絕緣保護層
160,260‧‧‧開孔
20‧‧‧中介層
20a‧‧‧第一側
20b‧‧‧第二側
200‧‧‧導電穿孔
201‧‧‧第一絕緣層
210‧‧‧電極墊
23‧‧‧第二絕緣層
3‧‧‧半導體晶片
30‧‧‧導電凸塊
4‧‧‧焊球
D,R,R’,d,r,r’‧‧‧直徑
L‧‧‧切割線
第1圖係為習知嵌埋有矽中介層之封裝基板之剖面示意圖；其中，第1’及1"圖係為第1圖之局部放大圖；第2及2’圖係為本揭露封裝基板之不同實施例之剖面示意圖；第3A至3F圖係為本揭露封裝基板之製法之剖面示意圖；其中，第3C’圖為第3C圖之局部放大圖，第3F’圖為 第3F圖之另一實施例；以及第3G圖係為後續應用本揭露封裝基板之製程之剖面示意圖。
2‧‧‧封裝基板
20‧‧‧中介層
20a‧‧‧第一側
20b‧‧‧第二側
200‧‧‧導電穿孔
201‧‧‧第一絕緣層
21‧‧‧線路重佈層
210‧‧‧電極墊
23‧‧‧第二絕緣層
24‧‧‧線路層
240‧‧‧導電盲孔

Claims (22)

  1. 一種封裝基板，係包括：中介層，係具有相對之第一側與第二側、及貫穿該第一側與第二側之至少一導電穿孔，該第一側上具有電性連接該導電穿孔之線路重佈層，且該導電穿孔之外側壁上具有一第一絕緣層，其中，該導電穿孔的端面直徑係不大於80μm，而該導電穿孔與該第一絕緣層所構成之端面直徑係大於80μm；第二絕緣層，係形成於該中介層之第二側上；以及至少一導電盲孔，係形成於該第二絕緣層中，以電性連接該導電穿孔。
  2. 如申請專利範圍第1項所述之封裝基板，其中，該中介層係含有矽材。
  3. 如申請專利範圍第1項所述之封裝基板，其中，該線路重佈層之外層具有至少一電極墊。
  4. 如申請專利範圍第1項所述之封裝基板，其中，該第一絕緣層係為ABF(ajinomoto build-up film)材或高分子聚合物材料。
  5. 如申請專利範圍第1項所述之封裝基板，其中，該第二絕緣層係為ABF(ajinomoto build-up film)材或高分子聚合物材料。
  6. 如申請專利範圍第1項所述之封裝基板，其中，該導電穿孔的端面直徑係為50μm。
  7. 如申請專利範圍第1項所述之封裝基板，復包括線路層，係形成於該第二絕緣層上，且電性連接該導電盲孔。
  8. 如申請專利範圍第7項所述之封裝基板，復包括線路增層結構，係形成於該第二絕緣層與該線路層上。
  9. 如申請專利範圍第8項所述之封裝基板，復包括絕緣保護層，係形成於該線路增層結構上，且該絕緣保護層具有複數開孔，以外露該線路增層結構之部份線路，俾供作為電性接觸墊。
  10. 如申請專利範圍第1項所述之封裝基板，復包括模封層，係包覆該中介層。
  11. 如申請專利範圍第10項所述之封裝基板，其中，該模封層外露該線路重佈層。
  12. 一種封裝基板之製法，係包括：提供一中介層，係具有相對之第一側與第二側、及連通該第一側與第二側之至少一導電穿孔，且該中介層之第一側上具有電性連接該導電穿孔之線路重佈層，又該導電穿孔之外側壁上具有一第一絕緣層，其中，該導電穿孔的端面直徑係不大於80μm，而該導電穿孔與該第一絕緣層所構成之端面直徑係大於80μm；於該中介層之第二側上形成第二絕緣層；於該第二絕緣層上以雷射方式形成至少一盲孔，令該導電穿孔外露於該盲孔；以及於該些盲孔中形成導電盲孔，以電性連接該導電 穿孔。
  13. 如申請專利範圍第12項所述之封裝基板之製法，其中，該中介層係含有矽材。
  14. 如申請專利範圍第12項所述之封裝基板之製法，其中，該線路重佈層之外層具有至少一電極墊。
  15. 如申請專利範圍第12項所述之封裝基板之製法，其中，該第一絕緣層係為ABF(ajinomoto build-up film)材或高分子聚合物材料。
  16. 如申請專利範圍第12項所述之封裝基板之製法，其中，該第二絕緣層係為ABF(ajinomoto build-up film)材或高分子聚合物材料。
  17. 如申請專利範圍第12項所述之封裝基板之製法，其中，該導電穿孔的端面直徑係為50μm。
  18. 如申請專利範圍第12項所述之封裝基板之製法，復包括於該第二絕緣層上形成線路層，且電性連接該導電盲孔。
  19. 如申請專利範圍第18項所述之封裝基板之製法，復包括於該第二絕緣層與該線路層上形成線路增層結構。
  20. 如申請專利範圍第19項所述之封裝基板之製法，復包括於該線路增層結構上形成絕緣保護層，且該絕緣保護層具有複數開孔，以外露該線路增層結構之部份線路，俾供作為電性接觸墊。
  21. 如申請專利範圍第12項所述之封裝基板之製法，復包括於形成該第二絕緣層之前，形成一模封層包覆該中 介層，使該中介層嵌埋於該模封層中。
  22. 如申請專利範圍第21項所述之封裝基板之製法，其中，該模封層外露該線路重佈層。
TW101139429A 2012-10-25 2012-10-25 封裝基板及其製法 TW201417225A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101139429A TW201417225A (zh) 2012-10-25 2012-10-25 封裝基板及其製法
CN201310149463.XA CN103779314A (zh) 2012-10-25 2013-04-26 封装基板及其制作方法
US13/966,045 US20140117557A1 (en) 2012-10-25 2013-08-13 Package substrate and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101139429A TW201417225A (zh) 2012-10-25 2012-10-25 封裝基板及其製法

Publications (1)

Publication Number Publication Date
TW201417225A true TW201417225A (zh) 2014-05-01

Family

ID=50546298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101139429A TW201417225A (zh) 2012-10-25 2012-10-25 封裝基板及其製法

Country Status (3)

Country Link
US (1) US20140117557A1 (zh)
CN (1) CN103779314A (zh)
TW (1) TW201417225A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
KR102400748B1 (ko) * 2017-09-12 2022-05-24 삼성전자 주식회사 인터포저를 포함하는 전자 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
US8349735B2 (en) * 2010-09-22 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive TSV with insulating annular ring
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法

Also Published As

Publication number Publication date
US20140117557A1 (en) 2014-05-01
CN103779314A (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
TWI499023B (zh) 封裝基板及其製法
TWI492680B (zh) 嵌埋有中介層之封裝基板及其製法
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
TWI389291B (zh) 三維堆疊晶粒封裝結構
TWI544599B (zh) 封裝結構之製法
TWI570842B (zh) 電子封裝件及其製法
TWI541954B (zh) 半導體封裝件及其製法
TWI473551B (zh) 封裝基板及其製法
TWI483365B (zh) 封裝基板及其製法
TWI569390B (zh) 電子封裝件及其製法
TW201640590A (zh) 電子封裝件及其製法
TW201436161A (zh) 半導體封裝件及其製法
TWI698966B (zh) 電子封裝件及其製法
TW201543622A (zh) 半導體封裝件及其製法與承載結構
CN107403785B (zh) 电子封装件及其制法
TWI601259B (zh) 電子封裝件及其半導體基板與製法
TWI566349B (zh) 封裝結構及其製法
TWI641094B (zh) 基板結構及其製法
TWI544593B (zh) 半導體裝置及其製法
TW201417225A (zh) 封裝基板及其製法
TWI802726B (zh) 電子封裝件及其承載基板與製法
TW201739024A (zh) 基板結構
TWI612627B (zh) 電子封裝件及其製法
TWI614862B (zh) 基板結構及其製法
TWI804411B (zh) 電子封裝件及其製法