CN103779314A - 封装基板及其制作方法 - Google Patents
封装基板及其制作方法 Download PDFInfo
- Publication number
- CN103779314A CN103779314A CN201310149463.XA CN201310149463A CN103779314A CN 103779314 A CN103779314 A CN 103779314A CN 201310149463 A CN201310149463 A CN 201310149463A CN 103779314 A CN103779314 A CN 103779314A
- Authority
- CN
- China
- Prior art keywords
- base plate
- layer
- insulating barrier
- packaging according
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 124
- 230000004888 barrier function Effects 0.000 claims description 58
- 238000004806 packaging method and process Methods 0.000 claims description 56
- 238000007789 sealing Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 13
- 239000011241 protective layer Substances 0.000 claims description 12
- 229920002521 macromolecule Polymers 0.000 claims description 10
- 238000009825 accumulation Methods 0.000 claims description 9
- 239000002861 polymer material Substances 0.000 claims description 9
- 239000002210 silicon-based material Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 description 30
- 239000010703 silicon Substances 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 150000003376 silicon Chemical class 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000005553 drilling Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing & Machinery (AREA)
Abstract
一种封装基板及其制作方法，其包括：具有多个导电穿孔与形成于该导电穿孔外侧壁上的第一绝缘层的中介层、形成于该中介层一侧上的第二绝缘层、以及形成于该第二绝缘层中且电性连接该导电穿孔的多个导电盲孔。借由增加该第一绝缘层的厚度，而可缩小该导电穿孔的端面直径，以提高该中介层的导电穿孔的布设密度。
Description
技术领域
本揭露涉及于一种封装基板，尤指一种埋设中介层的封装基板及其制作方法。
背景技术
随着电子产品更趋于轻薄短小及功能不断提升的需求，芯片的布线密度愈来愈高，其以纳米尺寸作单位，因而芯片上的各该接点之间的间距极小。然而，目前覆晶式封装基板的电性接点的间距以微米尺寸作单位，所以无法有效缩小至对应该芯片接点的间距的大小，导致虽有高线路密度的半导体芯片，却未有可配合的封装基板，以致于无法有效生产电子产品。
为克服上述的问题，通过于封装基板与半导体芯片之间增设一硅中介层(Silicon interposer)，且于该硅中介层中以金属为导电硅穿孔（Through-silicon via,TSV）的电性及信号传输，再于其上形成线路重布层（Redistribution layer,RDL），令该硅中介层的一侧借由该导电硅穿孔的端部结合导电凸块以电性结合间距较大的封装基板的接点，而该硅中介层的另一侧借由该线路重布层最上层的电性连接垫以结合间距较小的芯片的接点。借此，使封装基板可结合具有高布线密度接点的芯片。
然而，因该硅中介层以该些导电凸块设于该封装基板上会增加整体结构的高度，所以遂发展出嵌埋硅中介层于该封装基板中的技术，以降低整体结构的高度。如图1所示，一硅中介层10具有多个导电硅穿孔（TSV）100及线路重布层（RDL）11，且一模封层12包覆该硅中介层10，而一线路增层结构15设于该硅中介层10与该模封层12上，该线路增层结构15包含至少一介电层13、设于该介电层13上的线路层14、及设于该介电层13中且电性连接线路层14与该导电硅穿孔100的导电盲孔140，又一绝缘保护层16形成于该线路增层结构15上，且形成有多个开孔160，以外露该线路增层结构15的电性接触垫153。借由该导电盲孔140取代导电凸块，使该硅中介层10能嵌埋于封装基板1中，以供承载芯片之用。
目前于该导电硅穿孔100的制作中，会形成一极薄的绝缘层101于该导电硅穿孔100的侧壁上，且该绝缘层101的材质普遍使用SiNX、聚合物、高温炉或化学气相沉积（CVD）产生的SiO2。
此外，于制作该导电盲孔140时，如图1'所示，会先于介电层13上以激光方式形成盲孔130，再于该盲孔130中形成导电材，以成为导电盲孔140。于现有工艺技术中，激光所形成的盲孔130的直径d为40μm，且激光开孔的对位准确度为+/-15μm（也就是位置最大偏移30μm），又该绝缘层101的厚度极薄，所以该导电硅穿孔100的端面直径r需大于80μm，以利于该盲孔130完全位于该导电硅穿孔100的端面上方。
然而，因该导电硅穿孔100的孔径过大，致使该硅中介层10的导电硅穿孔100的布设密度难以提高。
此外，若欲提高布设密度及降低成本，而使该导电硅穿孔100'的端面直径r'小于80μm（如50μm），则激光开孔将难以对位，也就是该盲孔130的位置无法完全位于该导电硅穿孔100'的端面上方，如图1”所示，导致该导电盲孔140接触该硅中介层10的硅材，而与该导电硅穿孔100的电性连接不良。
因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
本揭露的主要目的在于提供一种封装基板及其制作方法，可缩小该导电穿孔的端面直径，以提高该中介层的导电穿孔的布设密度。
为实现上述目的，本发明提出一种封装基板，包括：中介层，其具有相对的第一侧与第二侧、及贯穿该第一侧与该第二侧的至少一导电穿孔，该第一侧上具有电性连接该导电穿孔的线路重布层，且该导电穿孔的外侧壁上具有一第一绝缘层，其中，该导电穿孔的端面直径不大于80μm，而该导电穿孔与该第一绝缘层所构成的端面直径大于80μm；第二绝缘层，其形成于该中介层的该第二侧上；以及至少一导电盲孔，其形成于该第二绝缘层中，以电性连接该导电穿孔。
其中，该中介层含有硅材。
其中，该线路重布层的外层具有至少一电极垫。
其中，该第一绝缘层为味之素积累膜材或高分子聚合物材料。
其中，该第二绝缘层为味之素积累膜材或高分子聚合物材料。
其中，该导电穿孔的端面直径为50μm。
其中，该封装基板还包括线路层，形成于该第二绝缘层上，且电性连接该导电盲孔。
其中，该封装基板还包括线路增层结构，形成于该第二绝缘层与该线路层上。
其中，该封装基板还包括绝缘保护层，形成于该线路增层结构上，且该绝缘保护层具有多个开孔，以外露该线路增层结构的部份线路，以供作为电性接触垫。
其中，该封装基板还包括模封层，包覆该中介层。
其中，该模封层外露该线路重布层。
而且，本发明提出一种封装基板的制作方法，包括：提供一中介层，其具有相对的第一侧与第二侧、及连通该第一侧与该第二侧的至少一导电穿孔，且该中介层的第一侧上具有电性连接该导电穿孔的线路重布层，又该导电穿孔的外侧壁上具有一第一绝缘层，其中，该导电穿孔的端面直径不大于80μm，而该导电穿孔与该第一绝缘层所构成的端面直径大于80μm；于该中介层的该第二侧上形成第二绝缘层；于该第二绝缘层上以激光方式形成至少一盲孔，令该导电穿孔外露于该盲孔；以及于该些盲孔中形成导电盲孔，以电性连接该导电穿孔。
其中，该中介层含有硅材。
其中，该线路重布层的外层具有至少一电极垫。
其中，该第一绝缘层为味之素积累膜材或高分子聚合物材料。
其中，该第二绝缘层为味之素积累膜材或高分子聚合物材料。
其中，该导电穿孔的端面直径为50μm。
其中，该制作方法还包括于该第二绝缘层上形成线路层，且电性连接该导电盲孔。
其中，该制作方法还包括于该第二绝缘层与该线路层上形成线路增层结构。
其中，该制作方法还包括于该线路增层结构上形成绝缘保护层，且该绝缘保护层具有多个开孔，以外露该线路增层结构的部份线路，以供作为电性接触垫。
其中，该制作方法还包括于形成该第二绝缘层之前，形成一模封层包覆该中介层，使该中介层嵌埋于该模封层中。
其中，该模封层外露该线路重布层。
本揭露的嵌埋有中介层的封装基板，借由增加该中介层的导电穿孔外侧绝缘层的厚度，使该导电穿孔与该绝缘层所构成的端面直径大于80μm，借以可使该导电穿孔的端面直径不大于80μm。
因此，借由该导电穿孔的端面直径不大于80μm，可提高该中介层的导电穿孔的布设密度。
此外，借由该导电穿孔与该绝缘层所构成的端面直径大于80μm，使激光开孔易于对位，所以该盲孔的位置可完全位于该导电穿孔的端面上方，而可避免该导电盲孔接触该中介层的硅材，因而有效提升该导电盲孔与该导电穿孔的电性连接品质。
附图说明
图1为现有嵌埋有硅中介层的封装基板的剖面示意图；其中，图1'及图1"为图1的局部放大图；
图2及图2'为本揭露封装基板的不同实施例的剖面示意图；
图3A至图3F为本揭露封装基板的制作方法的剖面示意图；其中，图3C'为图3C的局部放大图，图3F'为图3F的另一实施例；以及
图3G为后续应用本揭露封装基板的工艺的剖面示意图。
其中，附图标记：
1,2,2'：封装基板
10：硅中介层
100,100'：导电硅穿孔
101：绝缘层
11,21：线路重布层
12,22：模封层
13,250：介电层
130,230：盲孔
14,24,24',251：线路层
140,240,252：导电盲孔
15,25：线路增层结构
153,253：电性接触垫
16,26：绝缘保护层
160,260：开孔
20：中介层
20a：第一侧
20b：第二侧
200：导电穿孔
201：第一绝缘层
210：电极垫
23：第二绝缘层
3：半导体芯片
30：导电凸块
4：焊球
D,R,R',d,r,r'：直径
L：切割线
具体实施方式
以下借由特定的具体实施例说明本揭露的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本揭露的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟知本领域技术的人员的了解与阅读，并非用以限定本揭露可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本揭露所能产生的功效及所能达成的目的下，均应仍落在本揭露所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本揭露可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本揭露可实施的范畴。
本文中提及的“导电穿孔”是指形成于基材，例如本文的中介层中的导电组件，以本文图式为例，其外型如柱状体。
请参阅图2，其为本揭露的一实施例所揭露的封装基板2。如图2所示，该封装基板2包括：一中介层(Interposer)20、一第二绝缘层23以及一线路层24。
所述的中介层20可含有硅材，且具有相对的第一侧20a与第二侧20b、及贯穿该第一侧20a与第二侧20b的多个导电穿孔200，该第一侧20a上具有电性连接各该导电穿孔200的线路重布层21，而该线路重布层21的外层具有多个电极垫210，又各该导电穿孔200的外侧壁上具有一第一绝缘层201。其中，该导电穿孔200的端面直径可不大于80μm，而该导电穿孔200与该第一绝缘层201所构成的端面直径可大于80μm。
所述的第二绝缘层23形成于该中介层20的第二侧20b上。于本实施例中，该第一绝缘层201与第二绝缘层23可为味之素积累膜（ABF--ajinomoto build-up film)材或其它高分子聚合物材料，但无特别限制。
所述的线路层24形成于该第二绝缘层23上，且具有形成于该第二绝缘层23中的导电盲孔240，以电性连接该导电穿孔200。
于另一实施例中，如图2'所示，该线路层24'也可嵌埋于该第二绝缘层23中，以降低整体结构高度。
请参阅图3A至图3F，其说明所述的封装基板2的制作方法。
如图3A所示，形成一模封层22包覆该中介层20，使该中介层20嵌埋于该模封层22中，且该模封层22外露该线路重布层21。
如图3B所示，于该模封层22与该中介层20的第二侧20b上形成该第二绝缘层23。
如图3C及图3C'所示，于该第二绝缘层23上可以激光方式形成多个盲孔230，令该导电穿孔200外露于该盲孔230。
如图3D所示，于该第二绝缘层23上形成该线路层24，且于该些盲孔230中形成该导电盲孔240，以电性连接该导电穿孔200与该线路层24。
本实施例借由增加该导电穿孔200外侧绝缘层的厚度，使该导电穿孔200的端面直径R可不大于80μm（如50μm），如图3C'所示，而该导电穿孔200与该第一绝缘层201所构成的端面直径R'可大于80μm。因此，当进行激光开孔工艺时，易于对位，使该盲孔230（其直径D为40μm）的位置较容易完全位于该导电穿孔200的端面上方，所以可提升该导电盲孔240与该导电穿孔200的电性连接良率。
此外，所述的激光开孔工艺以UV激光为例，其钻孔直径可为30μm，且对位精准度为±10μm，则该导电穿孔200的端面直径R可只需为50μm即可。
又，即使该盲孔230的位置偏移，该导电盲孔240会接触该第一绝缘层201，并不会接触该中介层20的硅材，所以可避免该导电盲孔240与该导电穿孔200的电性连接不良。
另外，可依需求进行制作线路增层结构25，再进行切单工艺。如图3E所示，于该第二绝缘层23与该线路层24上形成线路增层结构25，该线路增层结构25包含至少一介电层250、形成于该介电层250上的另一线路层251、及形成于该介电层250中且电性连接该些线路层23,251的另一导电盲孔252。
接着，于该线路增层结构25上形成绝缘保护层26，且该绝缘保护层26形成有多个开孔260，以外露部份线路层251，以供作为电性接触垫253。
所述的介电层250、第一与第二绝缘层201,23若均采用如ABF的类的高分子聚合材料，则可用电路板领域熟知的化学镀铜（e-less Cu）工艺制作该线路层251，可大幅降低生产成本。
如图3F所示，沿图3E的切割线L进行切单工艺，以形成该封装基板2。于该封装基板2'的另一实施例中，如图3F'所示，制作该线路增层结构25时，也可将该线路层251嵌埋于该介电层250中，以降低整体结构高度。
于后续应用中，如图3G所示，一半导体芯片3可借由导电凸块30（例如：焊锡凸块）接置于该线路重布层21的电极垫210上，且于各该电性接触垫253上可形成一焊球4，以借由该些焊球4将该封装基板2结合至一电路板（图未示）。
上述实施例仅用以例示性说明本揭露的原理及其功效，而非用于限制本揭露。任何本领域技术人员均可在不违背本揭露的精神及范畴下，对上述实施例进行修改。因此本揭露的权利保护范围，应如权利要求书所列。
Claims (22)
1.一种封装基板，其特征在于，包括：
中介层，其具有相对的第一侧与第二侧、及贯穿该第一侧与该第二侧的至少一导电穿孔，该第一侧上具有电性连接该导电穿孔的线路重布层，且该导电穿孔的外侧壁上具有一第一绝缘层，其中，该导电穿孔的端面直径不大于80μm，而该导电穿孔与该第一绝缘层所构成的端面直径大于80μm；
第二绝缘层，其形成于该中介层的该第二侧上；以及
至少一导电盲孔，其形成于该第二绝缘层中，以电性连接该导电穿孔。
2.根据权利要求1所述的封装基板，其特征在于，该中介层含有硅材。
3.根据权利要求1所述的封装基板，其特征在于，该线路重布层的外层具有至少一电极垫。
4.根据权利要求1所述的封装基板，其特征在于，该第一绝缘层为味之素积累膜材或高分子聚合物材料。
5.根据权利要求1所述的封装基板，其特征在于，该第二绝缘层为味之素积累膜材或高分子聚合物材料。
6.根据权利要求1所述的封装基板，其特征在于，该导电穿孔的端面直径为50μm。
7.根据权利要求1所述的封装基板，其特征在于，该封装基板还包括线路层，形成于该第二绝缘层上，且电性连接该导电盲孔。
8.根据权利要求7所述的封装基板，其特征在于，该封装基板还包括线路增层结构，形成于该第二绝缘层与该线路层上。
9.根据权利要求8所述的封装基板，其特征在于，该封装基板还包括绝缘保护层，形成于该线路增层结构上，且该绝缘保护层具有多个开孔，以外露该线路增层结构的部份线路，以供作为电性接触垫。
10.根据权利要求1所述的封装基板，其特征在于，该封装基板还包括模封层，包覆该中介层。
11.根据权利要求10所述的封装基板，其特征在于，该模封层外露该线路重布层。
12.一种封装基板的制作方法，其特征在于，包括：
提供一中介层，其具有相对的第一侧与第二侧、及连通该第一侧与该第二侧的至少一导电穿孔，且该中介层的第一侧上具有电性连接该导电穿孔的线路重布层，又该导电穿孔的外侧壁上具有一第一绝缘层，其中，该导电穿孔的端面直径不大于80μm，而该导电穿孔与该第一绝缘层所构成的端面直径大于80μm；
于该中介层的该第二侧上形成第二绝缘层；
于该第二绝缘层上以激光方式形成至少一盲孔，令该导电穿孔外露于该盲孔；以及
于该些盲孔中形成导电盲孔，以电性连接该导电穿孔。
13.根据权利要求12所述的封装基板的制作方法，其特征在于，该中介层含有硅材。
14.根据权利要求12所述的封装基板的制作方法，其特征在于，该线路重布层的外层具有至少一电极垫。
15.根据权利要求12所述的封装基板的制作方法，其特征在于，该第一绝缘层为味之素积累膜材或高分子聚合物材料。
16.根据权利要求12所述的封装基板的制作方法，其特征在于，该第二绝缘层为味之素积累膜材或高分子聚合物材料。
17.根据权利要求12所述的封装基板的制作方法，其特征在于，该导电穿孔的端面直径为50μm。
18.根据权利要求12所述的封装基板的制作方法，其特征在于，该制作方法还包括于该第二绝缘层上形成线路层，且电性连接该导电盲孔。
19.根据权利要求18所述的封装基板的制作方法，其特征在于，该制作方法还包括于该第二绝缘层与该线路层上形成线路增层结构。
20.根据权利要求19所述的封装基板的制作方法，其特征在于，该制作方法还包括于该线路增层结构上形成绝缘保护层，且该绝缘保护层具有多个开孔，以外露该线路增层结构的部份线路，以供作为电性接触垫。
21.根据权利要求12所述的封装基板的制作方法，其特征在于，该制作方法还包括于形成该第二绝缘层之前，形成一模封层包覆该中介层，使该中介层嵌埋于该模封层中。
22.根据权利要求21所述的封装基板的制作方法，其特征在于，该模封层外露该线路重布层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101139429 | 2012-10-25 | ||
| TW101139429A TW201417225A (zh) | 2012-10-25 | 2012-10-25 | 封裝基板及其製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103779314A true CN103779314A (zh) | 2014-05-07 |
Family
ID=50546298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310149463.XA Pending CN103779314A (zh) | 2012-10-25 | 2013-04-26 | 封装基板及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20140117557A1 (zh) |
| CN (1) | CN103779314A (zh) |
| TW (1) | TW201417225A (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10319607B2 (en) * | 2014-08-22 | 2019-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package-on-package structure with organic interposer |
| US9859202B2 (en) * | 2015-06-24 | 2018-01-02 | Dyi-chung Hu | Spacer connector |
| KR102400748B1 (ko) * | 2017-09-12 | 2022-05-24 | 삼성전자 주식회사 | 인터포저를 포함하는 전자 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020081838A1 (en) * | 1999-06-28 | 2002-06-27 | Bohr Mark T. | Interposer and method of making same |
| CN102412197A (zh) * | 2010-09-22 | 2012-04-11 | 新科金朋有限公司 | 形成具有绝缘环形环的导电tsv的方法和半导体器件 |
| CN102543927A (zh) * | 2010-12-14 | 2012-07-04 | 欣兴电子股份有限公司 | 嵌埋穿孔中介层的封装基板及其制造方法 |
-
2012
- 2012-10-25 TW TW101139429A patent/TW201417225A/zh unknown
-
2013
- 2013-04-26 CN CN201310149463.XA patent/CN103779314A/zh active Pending
- 2013-08-13 US US13/966,045 patent/US20140117557A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020081838A1 (en) * | 1999-06-28 | 2002-06-27 | Bohr Mark T. | Interposer and method of making same |
| CN102412197A (zh) * | 2010-09-22 | 2012-04-11 | 新科金朋有限公司 | 形成具有绝缘环形环的导电tsv的方法和半导体器件 |
| CN102543927A (zh) * | 2010-12-14 | 2012-07-04 | 欣兴电子股份有限公司 | 嵌埋穿孔中介层的封装基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140117557A1 (en) | 2014-05-01 |
| TW201417225A (zh) | 2014-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103730448A (zh) | 封装基板及其制作方法 | |
| US11791256B2 (en) | Package substrate and method of fabricating the same | |
| CN103094244B (zh) | 嵌埋穿孔中介层的封装基板及其制法 | |
| CN104253115B (zh) | 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制 | |
| TWI389291B (zh) | 三維堆疊晶粒封裝結構 | |
| CN103794569A (zh) | 封装结构及其制法 | |
| CN104051354A (zh) | 半导体封装件及其制法 | |
| CN105742273A (zh) | 电子封装件及其制法 | |
| CN102760715A (zh) | 嵌埋电子组件的封装结构及其制法 | |
| CN103579022A (zh) | 半导体封装件的结构及制法 | |
| US11854961B2 (en) | Package substrate and method of fabricating the same and chip package structure | |
| US10490506B2 (en) | Packaged chip and signal transmission method based on packaged chip | |
| CN105097760A (zh) | 半导体封装件及其制法与承载结构 | |
| CN103579145A (zh) | 穿孔中介板及其制法与封装基板及其制法 | |
| CN105702658A (zh) | 半导体封装件及其制法 | |
| CN103779314A (zh) | 封装基板及其制作方法 | |
| CN104124212A (zh) | 半导体封装件及其制法 | |
| CN102202463A (zh) | 侧边封装型印刷电路板 | |
| US10192802B2 (en) | Thin film based fan out and multi die package platform | |
| CN102800633A (zh) | 半导体组件结构及其制法 | |
| CN105023910A (zh) | 导电盲孔结构及其制法 | |
| CN105575942A (zh) | 中介基板及其制法 | |
| CN102751248A (zh) | 嵌埋穿孔芯片的封装结构及其制法 | |
| JP2005101186A (ja) | 積層型半導体集積回路 | |
| CN104347559A (zh) | 半导体封装件及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140507 |