JP2023114212A - 配線基板 - Google Patents

Abstract

【課題】広範囲の電子部品が搭載可能な配線基板の提供。【解決手段】実施形態の配線基板は、第１絶縁層１１１と、第１導体パッドＰ１を有する第１導体層１１２と、第２絶縁層１１０と、第２絶縁層１１０を貫通する開口１１０ｂと、第１面及び第２面を有し、第２面を第１絶縁層１１１に向け開口１１０ｂ内に配置される配線構造体ＷＳと、第２絶縁層１１０を貫通し第１導体パッドＰ１に接続される第１接続要素ＭＰとを有している。配線構造体ＷＳの配線部は第１及び第２の部品搭載領域Ｅ１、Ｅ２を含む部品搭載面を構成する複数の第１面側接続要素ＯＰを有し、平坦面である第１接続要素ＭＰの上面と第１面側接続要素ＯＰの上面とは部品搭載面を構成し、第１の部品搭載領域Ｅ１にある第１面側接続要素ＯＰの一部と、第２の部品搭載領域Ｅ２にある第１面側接続要素ＯＰの一部とは、配線部Ｗを構成する導体を介して電気的に接続されている。【選択図】図１

Description

本発明は配線基板に関する。

特許文献１には、電子部品内蔵基板が開示されている。例えばＣＰＵ、メモリ等である電子部品は、樹脂絶縁層に形成されるキャビティ内に配置され、さらにキャビティを充填する樹脂絶縁層に被覆されることで基板に内蔵される。電子部品の上部に形成されている端子は、電子部品上を被覆する樹脂絶縁層を貫通するビア導体を介して基板の最表面の導体パッドに接続され、さらに、この導体パッドを介して外部の電子部品の下部に形成されているパッドに接続されている。

特開２０１５－１０６６１０号公報

特許文献１に開示されている電子部品内蔵基板においては、基板に内蔵される内部の電子部品と外部の電子部品とは、内部の電子部品を被覆する樹脂絶縁層上に形成される導体バンプを介して接続される。樹脂絶縁層上に形成される導体バンプの直径および配置間隔は、樹脂絶縁層上への導体形成における最小加工寸法に制限され得る。従って、電子部品内蔵基板に接続され得る外部の電子部品は、その下部に形成されるパッドの寸法について、樹脂絶縁層上への導体形成における最小加工寸法以上という制約を受けると考えられる。比較的微細なパッドを有する外部の電子部品と、基板に内蔵される電子部品との接続が困難である場合があると考えられる。

本発明の配線基板は、第１絶縁層と、前記第１絶縁層上に形成され、複数の第１導体パッドを有する第１導体層と、前記第１導体層及び前記第１絶縁層上に形成される第２絶縁層と、前記第２絶縁層を貫通する開口と、第１面及び前記第１面と反対側の第２面を有し、前記第２面を前記第１絶縁層に向け、前記開口内に配置される配線構造体と、前記第２絶縁層を貫通し前記複数の第１導体パッドに接続される複数の第１接続要素と、を有している。前記配線構造体は半導体部及び配線部を有し、前記配線部は前記第１面に、隣り合う第１の部品搭載領域と第２の部品搭載領域とを含む部品搭載面を構成する複数の第１面側接続要素を有し、平坦面である前記第１接続要素の上面は、平坦面である前記第１面側接続要素の上面とともに前記部品搭載面を構成し、前記第１の部品搭載領域に配置されている前記複数の第１面側接続要素の一部と、前記第２の部品搭載領域に配置されている前記複数の第１面側接続要素の一部とは、前記配線部を構成する導体を介して互いに電気的に接続されている。

本発明の実施形態によれば、配線基板の部品搭載面は、半導体加工技術により比較的微細に形成される第１面側接続要素を含む構成を有する。従って、配線基板に比較的微細な寸法の接続パッドを有する電子部品が搭載され得る。配線基板に搭載される電子部品が、特に配線基板に接続する接続パッドの寸法に関して、より広範囲の電子部品から選択され得ると考えられる。

本発明の一実施形態の配線基板の一例を示す断面図。 本発明の一実施形態の配線基板の一例を示す図１における、配線構造体の拡大図。 本発明の一実施形態の配線基板の他の例を示す断面図。 本発明の一実施形態の配線基板の他の例を示す図３における、配線構造体の拡大図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。 一実施形態の配線基板の製造方法を示す断面図。

本発明の一実施形態の配線基板が図面を参照しながら説明される。なお、以下、参照される図面においては、各構成要素の正確な比率を示すことは意図されておらず、本発明の特徴が理解され易いように描かれている。図１には、一実施形態の配線基板が有し得る構造の一例として、配線基板１の断面図が示されている。

図１に示されるように、配線基板１は、絶縁層（コア絶縁層）１０１と、コア絶縁層１０１の両面に形成された導体層（コア導体層）１０２を含むコア基板１００を有している。コア基板１００の両面上には、それぞれ、絶縁層及び導体層が交互に積層されている。図示の例では、コア基板１００の一方の面Ｆ１上には、絶縁層１１、１１１及び導体層１２、１１２が積層された第１ビルドアップ部１０が形成されている。また、コア基板１００の他方の面Ｆ２上には、絶縁層２１及び導体層２２が積層された第２ビルドアップ部２０が形成されている。

なお、本実施形態の配線基板の説明においては、コア絶縁層１０１から遠い側を、「上」、「上側」、「外側」、又は「外」と称し、コア絶縁層１０１に近い側を、「下」、「下側」、「内側」、又は「内」と称する。また、各構成要素において、コア基板１００と反対側を向く表面は「上面」とも称され、コア基板１００側を向く表面は「下面」とも称される。従って、配線基板１を構成する各要素の説明において、コア基板１００から遠い側が「上側」、「上方」、「上層側」、「外側」、又は単に「上」もしくは「外」とも称され、コア基板１００に近い側が「下側」、「下方」、「下層側」、「内側」、又は単に「下」もしくは「内」とも称される。

第１ビルドアップ部１０を構成する絶縁層のうち、最も外側の絶縁層１１１は、第１絶縁層１１１とも称される。また、第１ビルドアップ部１０を構成する導体層のうち、最も外側の導体層１１２は、第１導体層１１２とも称される。第１ビルドアップ部１０上には、第１導体層１１２及び第１導体層１１２の導体パターンから露出する第１絶縁層１１１を被覆する第２絶縁層１１０が形成されている。第２ビルドアップ部２０上には、第３絶縁層２１０が形成されている。第２絶縁層１１０及び第３絶縁層２１０は、例えば、配線基板１の最外の絶縁層を構成するソルダーレジスト層であり得る。

第２絶縁層１１０には開口１１０ａ、１１０ｂが形成されている。開口１１０ａ、１１０ｂは、第２絶縁層１１０を厚さ方向に貫通する貫通孔であり、開口１１０ａは導体によって充填され、開口１１０ｂ内には配線構造体ＷＳが配置されている。開口１１０ａを充填する導体は、配線基板１の最外の表面を構成し、配線基板１と外部の電子部品との接続に用いられ得る接続要素ＭＰを構成する。開口１１０ｂ内に配置されている配線構造体ＷＳの上面は、開口１１０ａを充填する接続要素と同様に配線基板１の最外の表面を構成し、配線基板１と外部の電子部品との接続に用いられ得る接続要素ＯＰを有している。第３絶縁層２１０には開口２１０ａが形成され、開口２１０ａからは第２ビルドアップ部２０における最も外側の導体層２２が有する導体パッド２２ｐが露出している。

配線基板１を構成する絶縁層１０１、１１、１１１、２１は、それぞれ、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）又はフェノール樹脂などの絶縁性樹脂を用いて形成され得る。各絶縁層１０１、１１、１１１、２１は、ガラス繊維などの補強材（芯材）及び／又はシリカ、アルミナなどの無機フィラーを含んでいてもよい。ソルダーレジスト層であり得る第２絶縁層１１０及び第３絶縁層２１０は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを用いて形成される。

コア基板１００の絶縁層１０１には、コア基板１００における一方の面Ｆ１を構成する導体層１０２と他方の面Ｆ２を構成する導体層１０２とを接続するスルーホール導体１０３が形成されている。スルーホール導体１０３は２つの導体層１０２と一体的に形成されている。スルーホール導体１０３は、絶縁層１０１を貫く貫通孔１０３ｏの内壁に沿って形成されていて筒状の形体を有している。筒状のスルーホール導体１０３の内部は、例えば、エポキシ樹脂などの任意の樹脂を含む樹脂体１０３ａで充填されている。絶縁層１１、１１１、２１のそれぞれには、絶縁層１１、１１１、２１それぞれを挟む導体層同士を接続するビア導体１３、２３が形成されている。

導体層１０２、１２、１１２、２２、ビア導体１３、２３、スルーホール導体１０３は、銅又はニッケルなどの任意の金属を用いて形成され、例えば、銅箔などの金属箔、及び／又は、めっき若しくはスパッタリングなどで形成される金属膜によって構成され得る。導体層１０２、１２、１１２、２２、ビア導体１３、２３、スルーホール導体１０３は、図１では単層構造で示されているが、２つ以上の金属層を有する多層構造を有し得る。接続要素ＭＰも同様に図１では単層構造で示されているが、２つ以上の金属層を有する多層構造を有し得る。例えば、絶縁層１０１の表面上に形成されている導体層１０２は、金属箔（好ましくは銅箔）、無電解めっき膜（好ましくは無電解銅めっき膜）、及び電解めっき膜（好ましくは電解銅めっき膜）を含む５層構造を有し得る。また、導体層１２、１１２、２２、ビア導体１３、２３、スルーホール導体１０３、並びに接続要素ＭＰは、例えば、無電解めっき膜及び電解めっき膜を含む２層構造を有し得る。

配線基板１が有する各導体層１０２、１２、１１２、２２は、所定の導体パターンを有するようにパターニングされている。特に、第１導体層１１２は複数の第１導体パッドＰ１及び複数の第２導体パッドＰ２を有するパターンに形成されている。第１導体層１１２が有する第１導体パッドＰ１上には接続要素ＭＰが接続される。すなわち、第１導体層１１２が有する第１導体パッドＰ１は、接続要素ＭＰを介して配線基板１に搭載され得る外部の電子部品と電気的に接続され得る。また、第１導体層１１２が有する複数の第２導体パッドＰ２は、開口１１０ｂ内に露出し、開口１１０ｂ内に配置される配線構造体ＷＳの接続要素ＩＰに接続される。詳しくは、図２を参照して後述されるように、接続要素ＩＰと接続要素ＯＰとは、配線構造体ＷＳ内の導体を介して電気的に接続されることが可能であり、従って、第２導体パッドＰ２は接続要素ＩＰ、ＯＰを介して外部の電子部品と電気的に接続され得る。なお、第１導体パッドＰ１上に形成される接続要素ＭＰは第１接続要素ＭＰとも称される。

配線基板１における第１導体層１１２は、接続要素ＭＰを介して外部の電子部品に接続される得る複数の第１導体パッドＰ１、及び、配線構造体ＷＳを介して外部の電子部品に接続される得る複数の第２導体パッドＰ２を含む。配線構造体ＷＳの接続要素ＯＰの上面、及び、接続要素ＭＰの上面は、配線基板１における外部の電子部品が接続され得る部品搭載面を構成している。接続要素ＯＰの上面、及び、接続要素ＭＰ上面は、略均一に平坦化された平坦面であり、配線構造体ＷＳ上面（接続要素ＯＰの上面）の第１絶縁層１１１上面からの距離と、接続要素ＭＰ上面の第１絶縁層１１１上面からの距離は略等しい。詳しくは図２を参照して後述するように、図１に示される例においては、配線構造体ＷＳの接続要素ＯＰは、金属ポストである接続要素ＭＰと同様に、金属のめっき膜層を含む導体パッドで構成されている。部品搭載面が、略均一の平坦面として、接続要素ＯＰの上面及び第１接続要素ＭＰの上面で構成されていることにより、配線構造体ＷＳと外部の電子部品との接続における接続不良の虞が低減される場合がある。

図１に示される配線基板１において、外部の電子部品が搭載される部品搭載面は、第１接続要素（金属ポスト）ＭＰの上面と接続要素（導体パッド）ＯＰの上面とで構成され、部品搭載面は破線ＩＳで示されている。接続要素ＯＰの上面、及び、接続要素ＭＰの上面によって構成される部品搭載面は、複数の部品搭載領域を有し、図示の例においては、部品搭載領域ＥＡ１、ＥＡ２、ＥＡ３を有している。部品搭載領域ＥＡ１、ＥＡ２、ＥＡ３はそれぞれ、電子部品Ｅ１、Ｅ２、Ｅ３が搭載されるべき領域に対応している。

配線基板１に搭載され得る電子部品Ｅ１、Ｅ２、Ｅ３としては、例えば、半導体集積回路装置やトランジスタなどの能動部品のような電子部品が例示される。図示される例において、電子部品Ｅ１は、例えば、論理回路を組み込んだロジックチップなどの集積回路、又は、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）などの処理装置であり、電子部品Ｅ２、Ｅ３は、例えば、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）などのメモリ素子などであり得る。すなわち、配線基板１は、その使用においてＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の形態を有し得る。

図示される例において、配線構造体ＷＳの上面に形成されている複数の接続要素ＯＰは、隣り合う２つの部品搭載領域のそれぞれに位置している。具体的には、図示される２つの配線構造体ＷＳのうち左側の（１点鎖線で囲われる領域II内の）配線構造体ＷＳが有する６つの接続要素ＯＰのうち、３つは部品搭載領域ＥＡ１に位置し、残りの３つは部品搭載領域ＥＡ２に位置している。詳しくは、図２を参照して後述されるように、異なる部品搭載領域に位置する接続要素ＯＰは、互いに配線構造体ＷＳを構成する導体により電気的に接続され、それぞれの部品搭載領域に搭載される電子部品同士を電気的に接続し得る。

なお、図示の例においては、配線構造体ＷＳの配置について、配線構造体ＷＳは、その熱膨張による、配線基板１を構成する他の構成要素（特に金属ポストＭＰ及び第１導体パッドＰ１）への影響を抑制する観点から、側面及び上面の全体が露出するように開口内に配置されている。また、第２絶縁層１１０は、複数の部品搭載領域ＥＡ１、ＥＡ２、ＥＡ３内に複数の（図示される例では２つ）の開口１１０ｂを有しており、その上に接続要素ＭＰが接続される複数の第１導体パッドＰ１の少なくとも一部は、複数の開口１１０ｂの間の領域に位置している。

配線構造体ＷＳは、接続要素ＯＰが異なる部品搭載領域に配置されていることにより、外部の電子部品同士（例えば、電子部品Ｅ１とＥ２）を電気的に接続させる機能を果たし得る。また、配線構造体ＷＳは、接続要素ＩＰ、ＯＰを含む配線構造体ＷＳを構成する導体を介して、第１導体層１１２（第２導体パッドＰ２）と電子部品とを電気的に接続させ得る。配線構造体ＷＳが、電子部品同士、及び、配線基板１の配線構造体ＷＳより内側の導体層と電子部品とを電気的に接続し得ることで、配線基板１における配線の引き回しの自由度、すなわち回路設計の自由度が向上する場合があると考えられる。

詳しくは、図２を参照して後述されるように、配線構造体ＷＳは半導体加工技術によって製造される比較的微細なパターンの配線部を有する半導体部品である。特に、配線構造体ＷＳの接続要素ＯＰは、平面方向（部品搭載面の延在方向）において比較的微細な寸法を有し、複数の接続要素ＯＰのうち隣り合う接続要素ＯＰ間の距離は比較的小さい。具体的には、複数の接続要素ＯＰのうち、隣り合う接続要素ＯＰ間の距離は、例えば樹脂を含むソルダーレジスト層である第２絶縁層１１０に形成される開口１１０ａを充填する、複数の第１接続要素ＭＰのうち隣り合う第１接続要素ＭＰ間の距離よりも小さい。従って、配線基板１では、下部に比較的微細な寸法の接続パッドを有する電子部品が、配線構造体ＷＳに接続され得る。配線基板１に搭載される電子部品が、電子部品の接続パッドの寸法に関してより広範囲の電子部品から選択され得ると考えられる。

なお、配線基板１における、コア基板１００に対して部品搭載面と反対側の、第３絶縁層２１０及び開口２１０ａから露出する導体パッド２２ｐによって構成される面は、外部の配線基板（例えば任意の電気機器のマザーボード）などの外部要素に配線基板１自体が実装される場合に、外部要素に接続される接続面であり得る。導体パッド２２ｐは、任意の基板、電気部品、又は機構部品などと接続され得る。

次いで、図２を参照して、配線構造体ＷＳの構成について詳述される。図２は、図１において１点鎖線で囲われている配線構造体ＷＳを含む領域IIの拡大図である。図示される例の、配線構造体ＷＳは、配線基板１における配線構造体ＷＳ以外の構成要素と外部の電子部品とを中継して接続し得る半導体部品（インターポーザ）である。

配線構造体ＷＳは第１面Ａ及び、第１面Ａと反対側の第２面Ｂを有している。図示の例において、第１面Ａは接続要素ＯＰの表面（上面）を含み、第２面Ｂは、接続要素ＩＰの表面（下面）を含んでいる。接続要素ＩＰは導電性の接合材（例えば、はんだ）であるバンプＢＰを介して、第２導体パッドＰ２に接続されている。第２導体パッドＰ２は、その表面に、例えばＮｉ、Ｐｄ、Ａｕの３層で構成される保護膜を有し、バンプＢＰは、例えば保護層の最表面を構成するＡｕ層と接合され得る。なお、配線構造体ＷＳの第１面Ａが備える接続要素ＯＰは第１面側接続要素ＯＰとも称され、第２面Ｂが備える接続要素ＩＰは第２面側接続要素ＩＰとも称される。

半導体部品である配線構造体ＷＳは、配線部Ｗ及び半導体部Ｓを含む構成を有している。半導体部Ｓは、半導体層（例えばシリコン層）Ｘ及び半導体層Ｘの外表面の半導体酸化物層（例えばシリコン酸化物層）ＯＸを有する半導体基板ＳＳ、並びに、半導体基板ＳＳの表面上に積層される、例えばシリコン酸化物層である絶縁層ＯＬを有している。配線部Ｗは、第１面Ａを構成する第１面側接続要素ＯＰ、第２面Ｂを構成する第２面側接続要素ＩＰ、半導体基板ＳＳを厚さ方向に貫通する貫通導体ＴＨＣ、各絶縁層ＯＬに接して形成される配線層ＷＬ、及び、一層の絶縁層ＯＬを挟んで対向する配線層ＷＬ同士を接続するビア導体ＷＶ、を有している。

配線部Ｗを構成する導体としては、銅が好ましく用いられる。貫通導体ＴＨＣは、例えば、電解銅めっき膜で構成される。第１面側接続要素ＯＰ、第２面側接続要素ＩＰ、配線層ＷＬ、及びビア導体ＷＶは、例えばスパッタリングなどで形成される金属膜層ｎｐ、及びめっき膜層（例えば電解銅めっき膜層）ｅｐを含む２層構造を含んでいる。

図示される配線構造体ＷＳにおいては、第２面側接続要素ＩＰと第１面側接続要素ＯＰとが、配線部Ｗを構成する導体を介して電気的に接続されている。具体的には、第２面側接続要素ＩＰと第１面側接続要素ＯＰとは、配線構造体ＷＳを構成する、貫通導体ＴＨＣ、配線層ＷＬ、及びビア導体ＷＶを介して電気的に接続されている。図示の例では、６つの第１面側接続要素ＯＰのうち、中央寄りの２つの第１面側接続要素ＯＰ以外の４つの第１面側接続要素ＯＰは、それぞれ第２面側接続要素ＩＰと電気的に接続されている。

図１を参照して上述されたように、図示される６つの第１面側接続要素ＯＰのうち、左側の３つの第１面側接続要素ＯＰは部品搭載領域ＥＡ２に配置され、右側の３つの第１面側接続要素ＯＰは部品搭載領域ＥＡ１に配置される。左側の３つの第１面側接続要素ＯＰは、配線基板１の使用において外部の電子部品Ｅ２と接続され、右側の３つの第１面側接続要素ＯＰは外部の電子部品Ｅ１と接続され得る。第１の部品搭載領域である部品搭載領域ＥＡ１に配置されている複数の第１面側接続要素ＯＰの一部と、第２の部品搭載領域である部品搭載領域ＥＡ２に配置されている複数の第１面側接続要素ＯＰの一部とは、配線層ＷＬを介して互いに電気的に接続されている。従って、配線基板１はその使用において、配線構造体ＷＳを介して、複数の外部の電子部品同士を電気的に接続し得る。

図２に示される例の配線構造体ＷＳにおいては、配線部Ｗの一部である第１面側接続要素ＯＰは、金属膜層ｎｐ及びめっき膜層ｅｐを含む導体パッドとして構成されている。配線構造体ＷＳが備える複数の第１面側接続要素ＯＰの上面は、配線構造体ＷＳの製造方法について図６Ｉを参照して説明されるように、第１接続要素ＭＰの上面と略均一な平面を構成するように平坦化処理が施された平坦面である。

また、半導体加工技術を用いて製造される配線構造体ＷＳが有する第１面側接続要素ＯＰは、上述されたように、その寸法において比較的小さい値を有し得る。具体的には、複数の第１面側接続要素ＯＰの内、隣り合う第１面側接続要素ＯＰ間の距離は、３５μｍ以下の値を有し得る。詳しくは、配線構造体ＷＳの製造方法について図６Ｈを参照して後述されるように、第１面側接続要素ＯＰは、例えばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によって絶縁層ＯＬに形成される微細な溝に、金属膜層ｎｐ及びめっき膜層ｅｐが充填されることで形成され得る。

なお、配線構造体ＷＳは、開口１１０ｂ内への配置において、第２面Ｂと第１絶縁層１１１の上面との間に、アンダーフィル用絶縁フィルムＵＦを介して設置され得る。アンダーフィル用絶縁フィルムＵＦはエポキシ樹脂やポリイミド樹脂を含み得る熱硬化性のＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）であり得る。アンダーフィル用絶縁フィルムＵＦが配線構造体ＷＳと第１絶縁層１１１との間に介在することで、物理的応力（熱応力や物理的外力）に対する配線構造体ＷＳと導体パッドＰ２との接続信頼性が向上する場合がある。

第１接続要素ＭＰが金属のめっき膜層を含む金属ポストであり、第１面側接続要素ＯＰも金属膜層ｎｐ及びめっき膜層ｅｐ金属を含む導体パッドである例が、図１及び図２を参照して上述されたが、第１接続要素ＭＰ及び第１面側接続要素ＯＰは任意の導体材料で構成される接続要素であり得る。実施形態の配線基板における第１接続要素及び第１面側接続要素は、例えば錫を含むはんだで構成されるはんだバンプでもあり得る。以下、図３及び図４では、第１接続要素及び第１面側接続要素としてはんだバンプが採用される例が、配線基板２及び配線構造体ＷＳ２として説明される。

図３に示される例の配線基板２、及び、図３における一点鎖線で囲われる領域IVの拡大図である図４に示される配線構造体ＷＳ２においては、はんだバンプである第１接続要素ＳＢ及び第１面側接続要素ｓｂ以外の構成は、図１及び図２に示されている配線基板１及び配線構造体ＷＳと同等の構成とされている。従って、以下、図３及び図４を参照した配線基板２及び配線構造体ＷＳ２の説明においては、第１接続要素ＳＢ及び第１面側接続要素ｓｂ以外の構成要素についての説明は省略される。

図３に示されるように、はんだバンプである第１接続要素ＳＢは、第２絶縁層１１０の開口１１０ａ内に露出する第１導体パッドＰ１上に形成される。図示される例では、はんだバンプである第１接続要素ＳＢの上面は、例えばフラッタニング装置により平坦化された平坦面である。また、第１接続要素ＳＢと同じくはんだバンプである第１面側接続要素ｓｂも同様に平坦化された上面を有している。はんだバンプの平坦面である第１接続要素ＳＢの上面と第１面側接続要素ｓｂの上面とにより略均一な平坦面である部品搭載面ＩＳが構成されている。図１に示された配線基板１と同様に、配線基板２においても、配線構造体ＷＳ２の上面（第１面側接続要素ｓｂの上面）の第１絶縁層１１１上面からの距離と、第１接続要素ＳＢ上面の第１絶縁層１１１上面からの距離は略等しい。平坦面である第１面側接続要素ｓｂの上面及び第１接続要素ＳＢの上面によって、略均一の平坦面である部品搭載面が構成されていることにより、配線構造体ＷＳ２と外部の電子部品との接続における接続不良の虞が低減される場合があると考えられる。

図４に示されるように、配線構造体ＷＳ２において、はんだバンプである第１面側接続要素ｓｂは、配線構造体ＷＳ２の最外の絶縁層ＯＬに形成され底部に配線層ＷＬを露出する溝ＯＬＧを充填している。

続いて、図５Ａ～図５Ｆを参照して、図１に示される配線基板１が製造される場合を例に、配線基板の製造方法が説明される。先ず、図５Ａに示されるように、コア基板１００が用意される。コア基板１００の用意では、例えば、コア絶縁層１０１の表面に金属箔が設けられた両面銅張積層板が用意される。両面銅張積層板に貫通孔１０３ｏが例えばドリル加工によって形成され、貫通孔１０３ｏの内壁及び金属箔の上面に、例えば無電解めっき膜が形成され、この無電解めっき膜の上に、この無電解めっき膜を給電層として用いて電解めっき膜が形成される。貫通孔１０３ｏの内壁に形成されるスルーホール導体１０３の内側には、例えばエポキシ樹脂を注入することによって、スルーホール導体１０３の内部が樹脂体１０３ａで充填される。充填された樹脂体１０３ａが固化された後、樹脂体１０３ａ及び電解めっき膜の上面に、さらに無電解めっき膜及び電解めっき膜が形成される。この結果、金属箔、無電解めっき膜、電解めっき膜、無電解めっき膜、及び電解めっき膜の５層構造を有する導体層１０２が、絶縁層１０１の両面に形成される。そしてサブトラクティブ法によって導体層１０２をパターニングすることによって所定の導体パターンを備えるコア基板１００が得られる。

次いで、図５Ｂに示されるように、コア基板１００の一方の面Ｆ１上に絶縁層１１が形成され、その絶縁層１１上に導体層１２が積層される。コア基板１００の他方の面Ｆ２上には絶縁層２１が形成され、その絶縁層２１上に導体層２２が積層される。例えば各絶縁層１１、２１は、フィルム状の絶縁性樹脂を、コア基板１００上に熱圧着することによって形成される。導体層１２、２２は、絶縁層１１、２１に例えばレーザー光によって形成され得る開口１３ａ、２３ａを充填するビア導体１３、２３と同時に、セミアディティブ法などの任意の導体パターンの形成方法を用いて形成される。

続いて、図５Ｃに示されるように、コア基板１００の一方の面Ｆ１側において、絶縁層及び導体層の積層が繰り返され、第１ビルドアップ部１０が形成される。コア基板１００の他方の面Ｆ２側では絶縁層及び導体層の積層が繰り返され、第２ビルドアップ部２０が形成される。第１ビルドアップ部１０における最外の導体層（第１導体層１１２）は、複数の導体パッド（第１導体パッドＰ１、及び、第２導体パッドＰ２）を含むパターンに形成される。第２ビルドアップ部２０における最外の導体層２２は、導体パッド２２ｐを含むパターンに形成される。第１導体パッドＰ１、第２導体パッドＰ２、導体パッド２２ｐの表面には、例えば、無電解めっきにより、ニッケル層、パラジウム層、及び金層の３層を含む保護層がめっき法により形成され得る。

次いで、図５Ｄに示されるように、第１ビルドアップ部１０上に第２絶縁層１１０が形成され、第２ビルドアップ部２０上には第３絶縁層２１０が形成される。第２絶縁層１１０には、第１導体パッドＰ１を露出させる開口１１０ａ、及び、第２導体パッドＰ２を露出させる開口１１０ｂが形成される。第３絶縁層２１０には導体パッド２２ｐを露出させる開口２１０ａが形成される。例えば、スプレーコーティング、カーテンコーティング、又はフィルム貼り付けなどによって、感光性を有するエポキシ樹脂膜が形成されることで第２及び第３絶縁層１１０、２１０が形成され、露光及び現像により開口１１０ａ、１１０ｂ、２１０ａが形成され得る。

次いで、図５Ｅに示されるように、開口１１０ａ内が導体によって充填され、第１接続要素ＭＰが形成される。金属ポストである第１接続要素ＭＰは、上述したビア導体１３、２３及び導体層１２、２２の形成と同じく、例えばセミアディティブ法により形成され得る。なお、第１接続要素ＭＰの形成は、第１導体パッドＰ１上への無電解めっきのみによって行われてもよい。なお、第１接続要素ＭＰ形成の工程においては、開口１１０ｂの上部、及び、第３絶縁層２１０及び導体パッド２２ｐの上面で構成される面は、ＰＥＴなどの保護層が設置されることにより適宜保護され得る。また、開口１１０ａ及び開口１１０ｂの形成に関して、開口１１０ｂは、開口１１０ａを充填する第１接続要素ＭＰの形成が完了した後に形成されてもよい。

次いで、図５Ｆに示されるように、開口１１０ｂ内に配線構造体ＷＳが設置される。配線構造体ＷＳは、その第２面Ｂを第１ビルドアップ部１０側に向け、第１絶縁層１１１と第２面Ｂとの間にアンダーフィル用絶縁フィルムＵＦを介在させて設置される。第２面Ｂに含まれる第２面側接続要素ＩＰは、例えばはんだである導電性の接続部材（図示せず）を介して、開口１１０ｂの底部を構成する第２導体パッドＰ２と電気的及び機械的に接続される。

開口１１０ｂ内へ配線構造体ＷＳが配置された後、第１接続要素ＭＰの上面及び第１面側接続要素ＯＰの上面には平坦化処理が施される。具体的には、第１接続要素ＭＰ及び第１面側接続要素ＯＰの厚さ方向における一部が研磨により除去される。第１接続要素ＭＰ及び第１面側接続要素ＯＰの研磨は、例えば化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により実施され得る。研磨が完了した段階において、第１面側接続要素ＯＰの上面の第１絶縁層１１１の上面からの距離は、金属ポストＭＰの上面の第１絶縁層１１１の上面からの距離と略等しくなる。

なお、図３を参照して説明された配線基板２が製造される場合には、図５Ｅに示される工程において、金属バンプである第１接続要素ＭＰに替えて、はんだバンプである第１接続要素ＳＢが、第１導体パッドＰ１上に形成される。また、図５Ｆにおいて開口１１０ｂ内に配置される、導体パッドである第１面側接続要素ＯＰを有する配線構造体ＷＳに替えて、はんだバンプである第１面側接続要素ｓｂを有する配線構造体ＷＳ２が配置される。この場合、フラッタニング装置が備える一枚の平坦なプレス板（図示せず）により上側から押圧されることにより、配線基板２の最外の表面を構成する第１面側接続要素ｓｂの上面と第１接続要素ＳＢの上面とは平坦化され得る。

続いて、図２に示される配線構造体ＷＳの製造、配線構造体ＷＳの開口１１０ｂ内への配置、及び配線構造体ＷＳの上面（第１面側接続要素ＯＰの上面）の平坦化について、図６Ａ～図６Ｉを参照して説明される。先ず、図６Ａに示されるように、半導体ウェハ（例えばシリコンウェハ）を切り出して研削加工した半導体基板ＳＳが用意される。

次いで図６Ｂに示されるように、半導体基板ＳＳにエッチングにより貫通孔ＴＨが形成される。貫通孔ＴＨは、例えば、貫通孔ＴＨが形成されるべき位置に対応した開口を有するレジスト層（図示せず）を形成した後に、半導体基板ＳＳに対するエッチング加工を施すことによって形成され得る。

次いで、図６Ｃに示されるように、半導体基板ＳＳの外表面に、酸化物層が形成される。例えば、半導体基板ＳＳを酸素炉内において熱処理する熱酸化処理により半導体酸化物層ＯＸが形成され、半導体層Ｘ及び半導体酸化物層ＯＸから構成される半導体基板ＳＳが形成される。

次いで、図６Ｄに示されるように、貫通孔ＴＨ内に貫通導体ＴＨＣが形成される。例えば、貫通孔ＴＨの一方を塞ぐ給電層となる膜（図示せず）が形成され、この膜を給電層とした電解銅めっきが施されることにより、貫通孔ＴＨを充填する貫通導体ＴＨＣが形成され得る。貫通導体ＴＨＣの形成後、給電層として使用される膜は除去され、貫通導体ＴＨＣの上面及び下面には必要に応じて研磨による平坦化処理が施される。

次いで、図６Ｅに示されるように、半導体基板ＳＳの表面に、金属膜層ｎｐ及びめっき膜層ｅｐを含む配線層ＷＬが形成される。配線層ＷＬの形成では、例えば、先ず、バリア層であるチタンスパッタ膜が半導体基板ＳＳの表面に形成され、さらに、チタンスパッタ膜の上側に銅スパッタ膜が順に積層されることにより、めっき膜層ｅｐの形成において給電層としての機能を果たし得る金属膜層ｎｐが形成される。なお、図示においては、バリア層及び金属膜層ｅｐは一体として１層構造で示されている。

なお、配線構造体ＷＳの製造方法の説明においては、半導体基板ＳＳに近い側は「下」もしくは「下側」と称され、半導体基板ＳＳから遠い側は「上」もしくは「上側」と称される。従って、配線構造体を構成する各要素における半導体基板ＳＳ側を向く面は「下面」と称され、半導体基板ＳＳと反対側と向く面は「上面」とも称される。

配線層ＷＬの形成においては、例えば、めっきレジストが金属膜層ｎｐ上に形成され、めっきレジストに、半導体基板ＳＳに接して形成される配線層ＷＬが有するべきパターンに応じた開口が例えばフォトリソグラフィ技術により形成される。次いで、金属膜層ｎｐを給電層とする電解めっきにより開口内に電解めっき膜層ｅｐが形成される。電解めっき膜層ｅｐの形成後、めっきレジストが除去され、めっきレジストの除去により露出する金属膜層ｎｐはエッチングされる。配線構造体ＷＳの第２面Ｂを構成する第２面側接続要素ＩＰの形成が完了し、第２面Ｂと反対側では一層の配線層ＷＬが形成された、図６Ｅに示される状態が得られる。

次いで、図６Ｆに示されるように、第２面Ｂと反対側において、半導体基板ＳＳに接して形成される配線層ＷＬ及び配線層ＷＬから露出する半導体基板ＳＳの酸化物層ＯＸを被覆する絶縁層ＯＬが積層される。配線層ＷＬの表面が、例えば酸化シリコン膜からなる絶縁層ＯＬにより被覆される。例えば、２００℃程度の低温ＣＶＤ法により絶縁層ＯＬは成膜される。成膜された絶縁層ＯＬの上面が研磨加工によって平坦化され、絶縁層ＯＬの一部が例えば反応性イオンエッチング（ＲＩＥ）により除去されることで、配線層ＷＬの一部を露出させる溝ＯＬＧが形成される。

次いで、図６Ｇに示されるように、絶縁層ＯＬ上にさらに配線層ＷＬ及び絶縁層ＯＬが積層され、多層構造が形成される。上述した配線層ＷＬの形成と同様に、金属膜層ｎｐが、溝ＯＬＧの内面及び絶縁層ＯＬの上面に形成されると共に、レジストを使用した電解銅めっきによるめっき膜ｅｐの形成及びエッチングにより、多層構造の配線層ＷＬが形成される。図示の例において、配線構造体ＷＳにおける最外の絶縁層ＯＬには、エッチング加工により電子部品との接続要素が形成されるべきパターンに従って溝ＯＬＧが形成される。配線構造体ＷＳにおける最外の絶縁層ＯＬに形成される溝ＯＬＧは、複数の溝ＯＬＧのうち隣り合う溝ＯＬＧの間隔が、例えば３５μｍ以下の値を有するように形成され得る。

次いで、図６Ｈに示されるように、溝ＯＬＧ内が導体によって充填され、金属膜層ｎｐ及びめっき膜層ｅｐを含む導体パッドとしての第１面側接続要素ＯＰが形成される。第１面側接続要素ＯＰは、溝ＯＬＧ内及び最外の絶縁層ＯＬ上に金属膜層ｎｐ及びめっき膜層ｅｐを含む２層構造の導体層が形成された後に、最外の絶縁層ＯＬが露出するまで上側から研磨されることによって形成され得る。

次いで、図６Ｉに示されるように、配線構造体ＷＳが開口１１０ｂ内に配置される。露出する第２面側接続要素ＩＰの表面（下面）に、例えばはんだからなる接合材であるバンプＢＰが形成される。バンプＢＰは、例えば、第２面側接続要素ＩＰの表面に形成される拡散防止金属膜（図示せず）を介して第２面側接続要素ＩＰ上に形成され得る。バンプＢＰが第２面側接続要素ＩＰ上に形成された後、アンダーフィル用絶縁フィルムＵＦが、バンプＢＰ及び半導体基板ＳＳの下面を覆うように設けられる。アンダーフィル用絶縁フィルムＵＦは、例えば真空下でバンプＢＰ及び半導体基板ＳＳの表面に貼り付けられる。

配線構造体ＷＳの開口１１０ｂ内への設置においては、バンプＢＰと第２導体パッドＰ２の位置が対応するように位置合わせされる。アンダーフィル用絶縁フィルムＵＦが流動性を有するが顕著に硬化を開始しない程度の温度（例えば６０～１５０℃程度）に加熱された状態で、バンプＢＰと第２導体パッドＰ２が接触するまで、下方向に加圧される。その後、バンプＢＰの溶融温度まで加熱され、バンプＢＰと第２導体パッドＰ２との接合が完了する。配線構造体ＷＳの開口１１０ｂ内への配置が完了する。

配線構造体ＷＳの開口内１１０ｂへの搭載が完了した後、部品実装面となる配線構造体ＷＳの上面には平坦化処理が実施される。具体的には、第１接続要素ＭＰの上面と、配線構造体ＷＳの上面（第１面側接続要素ＯＰの上面）とが、例えば化学機械研磨（ＣＭＰ）により同時に平坦化処理される。配線基板１の形成が完了する。

図４を参照して上述された配線構造体ＷＳ２が製造される場合には、図６Ｈを参照して説明された第１面側接続要素ＯＰの形成において、導体パッドである第１面側接続要素ＯＰの替りに、はんだバンプである第１面側接続要素ｓｂが溝ＯＬＧ内に形成される。この場合、図６Ｉを参照して説明された、配線構造体の開口１１０ｂ内への配置後の、第１面側接続要素及び第１接続要素の上面の平坦化は、図５Ｆに関して上述されたように、第１面側接続要素ｓｂ及び第１接続要素ＳＢ上面への、フラッタニング装置が備える一枚の平坦なプレス板による押圧によって実施され得る。

実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。例えば、配線構造体は任意の数の樹脂絶縁層及び配線層を有し得る。第１及び第２ビルドアップ部は任意の層数の絶縁層及び導体層を有し得る。コア基板の両面に形成される第１ビルドアップ部が有する絶縁層及び導体層の層数は、第２ビルドアップ部が有する絶縁層及び導体層の層数と異なってよい。また、配線基板はコア基板を有する態様に限定されず、実施形態の配線基板は少なくとも第１絶縁層から上側の構成を有していればよい。実施形態の説明では、１つの配線構造体の接続要素が２つの部品搭載領域にわたって配置される例が説明されたが、１つの配線構造体の接続要素が３以上の部品搭載領域にわたって配置され、それぞれの部品搭載領域に搭載され得る電子部品同士を電気的に接続し得る構成が実現されてもよい。

１、２ 配線基板
１０ 第１ビルドアップ部
２０ 第２ビルドアップ部
１０１、１１、２１ 絶縁層
１０２、１２、２２ 導体層
１１１ 第１絶縁層
１１２ 第１導体層
１１０ 第２絶縁層
２１０ 第３絶縁層
Ｐ１ 第１導体パッド
Ｐ２ 第２導体パッド
１００ コア基板
１０３ スルーホール導体
１３、２３ ビア導体
１１０ａ、１１０ｂ、２１０ａ 開口
ＯＰ、ｓｂ 接続要素（第１面側接続要素）
ＩＰ 接続要素（第２面側接続要素）
ＭＰ、ＳＢ 接続要素（第１接続要素）
ＳＳ 半導体基板
Ｓ 半導体部
Ｗ 配線部
ＴＨ 貫通孔
ＴＨＣ 貫通導体
ＷＬ 配線層
ＯＬ 絶縁層
ＯＬＧ 溝
ＷＶ ビア導体
ＷＳ、ＷＳ２ 配線構造体
ＵＦ アンダーフィル用絶縁フィルム
ＢＰ バンプ
ＩＳ 部品搭載面
ＥＡ１、ＥＡ２、ＥＡ３ 部品搭載領域
Ｅ１、Ｅ２、Ｅ３ 電子部品

Claims (11)

1. 第１絶縁層と、
   前記第１絶縁層上に形成され、複数の第１導体パッドを有する第１導体層と、
   前記第１導体層及び前記第１絶縁層上に形成される第２絶縁層と、
   前記第２絶縁層を貫通する開口と、
   第１面及び前記第１面と反対側の第２面を有し、前記第２面を前記第１絶縁層に向け、前記開口内に配置される配線構造体と、
   前記第２絶縁層を貫通し前記複数の第１導体パッドに接続される複数の第１接続要素と、
   を有する配線基板であって、
   前記配線構造体は半導体部及び配線部を有し、
   前記配線部は前記第１面に、隣り合う第１の部品搭載領域と第２の部品搭載領域とを含む部品搭載面を構成する複数の第１面側接続要素を有し、
   平坦面である前記第１接続要素の上面は、平坦面である前記第１面側接続要素の上面とともに前記部品搭載面を構成し、
   前記第１の部品搭載領域に配置されている前記複数の第１面側接続要素の一部と、前記第２の部品搭載領域に配置されている前記複数の第１面側接続要素の一部とは、前記配線部を構成する導体を介して互いに電気的に接続されている。
2. 請求項１記載の配線基板であって、前記第１絶縁層の上面から前記第１接続要素の上面までの距離と、前記第１絶縁層の上面から前記第１面側接続要素の上面までの距離とは、略等しい。
3. 請求項１記載の配線基板であって、前記第１接続要素は、金属ポストで構成されている。
4. 請求項１記載の配線基板であって、前記第１接続要素は、はんだバンプで構成されている。
5. 請求項４記載の配線基板であって、前記はんだバンプの上面は、平坦化処理が施された平坦面である。
6. 請求項１記載の配線基板であって、前記複数の第１面側接続要素のうち隣り合う前記第１面側接続要素間の距離は、前記複数の第１接続要素のうち隣り合う前記第１接続要素間の距離より小さい。
7. 請求項６記載の配線基板であって、前記複数の第１面側接続要素のうち隣り合う前記第１面側接続要素間の距離は、３５μｍ以下の値を有している。
8. 請求項１記載の配線基板であって、前記第１導体層は前記開口内に露出する第２導体パッドをさらに有し、前記配線構造体は前記第２面に第２面側接続要素をさらに有し、前記第２導体パッドと前記第２面側接続要素とは電気的に接続されている。
9. 請求項８記載の配線基板であって、前記第２面側接続要素と、前記第１面側接続要素とは前記配線構造体が有する配線部を介して電気的に接続されている。
10. 請求項１記載の配線基板であって、前記配線構造体は、前記配線構造体の側面及び上面の全域が露出するように前記開口内に配置されている。
11. 請求項１記載の配線基板であって、前記配線構造体が有する半導体基板はシリコン基板である。

Images