CN112954892A - 层叠基板结构及包括该层叠基板结构的电子装置 - Google Patents

层叠基板结构及包括该层叠基板结构的电子装置 Download PDF

Info

Publication number
CN112954892A
CN112954892A CN202010324643.7A CN202010324643A CN112954892A CN 112954892 A CN112954892 A CN 112954892A CN 202010324643 A CN202010324643 A CN 202010324643A CN 112954892 A CN112954892 A CN 112954892A
Authority
CN
China
Prior art keywords
printed circuit
circuit board
disposed
laminated substrate
substrate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010324643.7A
Other languages
English (en)
Inventor
金容勳
李承恩
李荣官
金学春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112954892A publication Critical patent/CN112954892A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供一种层叠基板结构及包括该层叠基板结构的电子装置，并且所述层叠基板结构包括：第一印刷电路板，具有第一侧和与所述第一侧背对的第二侧；第二印刷电路板，设置在所述第一印刷电路板的第二侧上，并且具有连接到所述第一印刷电路板的第二侧的第一侧以及与连接到所述第一印刷电路板的第二侧的第一侧背对的第二侧；增强结构，附接到所述第二印刷电路板的第一侧，并且与所述第一印刷电路板的第二侧间隔开；以及底部填充树脂，设置在所述第一印刷电路板的第二侧与所述第二印刷电路板的第一侧之间，并且覆盖所述增强结构的至少一部分。

Description

层叠基板结构及包括该层叠基板结构的电子装置
本申请要求于2019年12月11日在韩国知识产权局提交的第10-2019-0164685号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本发明构思涉及一种层叠基板结构及包括该层叠基板结构的电子装置。
背景技术
根据由于电子产品的高性能而增加的I/O数量和集成度，在基板中需要高度分层和大尺寸的基板。例如，需要增加用于高性能半导体的倒装芯片球栅阵列(FCBGA)基板的尺寸和层数，因此，可能由于技术难度的增大和良率的降低而发生成本增加的问题。因此，需要一种能够在保持半导体性能的同时降低成本的技术。此外，根据基板的高度分层和大尺寸，基板的翘曲特性也已经作为重要特性出现。因此，需要一种能够改善基板的翘曲特性的技术。
发明内容
本发明构思的一方面在于提供一种能够应对基板的高度分层和大尺寸的层叠基板结构以及包括该层叠基板结构的电子装置。
本发明构思的另一方面在于提供一种能够降低成本的层叠基板结构以及包括该层叠基板结构的电子装置。
本发明构思的另一方面在于提供一种能够容易地改善翘曲特性的层叠基板结构以及包括该层叠基板结构的电子装置。
根据本公开的一方面，印刷电路板堆叠在印刷电路板上，从而提供层叠基板结构。
根据本公开的另一方面，在层叠基板结构中，增强结构的下侧与印刷电路板间隔开并且增强结构的上侧附接到印刷电路板的下表面，并且增强结构通过底部填充树脂而被固定。
根据本发明构思的一方面，一种层叠基板结构包括：第一印刷电路板，具有第一侧和与所述第一侧背对的第二侧；第二印刷电路板，设置在所述第一印刷电路板的第二侧上，并且具有连接到所述第一印刷电路板的第二侧的第一侧以及与连接到所述第一印刷电路板的第二侧的第一侧背对的第二侧；增强结构，附接到所述第二印刷电路板的第一侧，并且与所述第一印刷电路板的第二侧间隔开；以及底部填充树脂，设置在所述第一印刷电路板的第二侧与所述第二印刷电路板的第一侧之间，并且覆盖所述增强结构的至少一部分。
例如，一种电子装置包括：主板；第一印刷电路板，设置在所述主板的上侧上；第二印刷电路板，设置在所述第一印刷电路板的上侧上；电子组件，设置在所述第二印刷电路板的上侧上；增强结构，设置在所述第一印刷电路板与所述第二印刷电路板之间，附接到所述第二印刷电路板的下侧，并且与所述第一印刷电路板间隔开；以及底部填充树脂，设置在所述第一印刷电路板与所述第二印刷电路板之间，并且覆盖所述增强结构的至少一部分。
例如，一种电子装置包括：第一印刷电路板；第一电连接金属件，设置在所述第一印刷电路板的下侧上；第二印刷电路板，设置在所述第一印刷电路板的上侧上；第二电连接金属件，设置在所述第一印刷电路板的上侧与所述第二印刷电路板的下侧之间，并且使所述第一印刷电路板与所述第二印刷电路板彼此连接；第三电连接金属件，设置在所述第二印刷电路板的上侧上；以及增强结构，设置在所述第一印刷电路板与所述第二印刷电路板之间，附接到所述第二印刷电路板的下侧，并且与所述第一印刷电路板间隔开。
附图说明
通过以下结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将被更加清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3是示出层叠基板结构的示例的示意性截面图；
图4是沿着图3的层叠基板结构的线I-I'截取的示意性平面图；
图5是示出图3的第一印刷电路板的示例的示意性截面图；以及
图6是示出图3的第二印刷电路板的示例的示意性截面图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
然而，本公开可按照许多不同的形式例示并且不应被解释为限于在此阐述的具体实施例。更确切地说，提供这些实施例使得本公开将是彻底的和完整的，并且将要把本公开的范围充分传达给本领域技术人员。
在整个说明书中，将理解的是，当元件(诸如层、区域或晶圆(基板))被称为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”所述另一元件“上”、“连接到”所述另一元件或“结合到”所述另一元件，或者可存在介于它们之间的其他元件。相比之下，当元件被称为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的元件。相似的附图标记始终表示相似的元件。如在此使用的，术语“和/或”包括相关所列项中的一项或更多项的任意组合以及所有组合。
将显而易见的是，尽管可在此使用术语“第一”、“第二”、“第三”等来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应受限于这些术语。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，以下讨论的第一构件、第一组件、第一区域、第一层或第一部分可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了便于描述，可在此使用诸如“上方”、“上面”、“下方”和“下面”等的空间相关术语，以描述如附图中所示的一个元件与另一元件的关系。将理解的是，空间相关术语意在除了包含附图中描绘的方位之外还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为位于其他元件或特征的“上方”或“上面”的元件于是将被定位为位于所述其他元件或特征的“下方”或“下面”。因此，术语“上方”可根据附图的特定方向而包括上方和下方两种方位。装置可另外定位(旋转90度或处于其他方位)，并且在此使用的空间相关术语可被相应地解释。
在此使用的术语仅描述特定实施例，并且本公开不受此限制。如在此使用的，除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包括”和/或“包含”列举存在所陈述的特征、整数、步骤、操作、构件、元件和/或它们的组，但不排除存在或添加一个或更多个其他特征、整数、步骤、操作、构件、元件和/或它们的组。
在下文中，将参照示出本公开的实施例的示意图来描述本公开的实施例。在附图中，例如，由于制造技术和/或公差，可估计所示的形状的变型。因此，本公开的实施例不应被解释为限于在此所示的区域的特定形状，例如，用于包括由于制造导致的形状变化。以下实施例也可由它们中的一个或它们的组合构成。
下面描述的本公开的内容可具有各种构造，并且仅在此提出所需的构造，但不限于此。
图1是示意性地示出电子装置系统的示例的框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或电连接到主板1010的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些电子组件可通过各种信号线1090连接到下面将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，并且可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。芯片相关组件1020可具有包括上述的芯片或电子组件的封装件形式。
网络相关组件1030可包括根据诸如以下协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任何其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上面描述的芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他用途的呈芯片组件形式的无源组件等。此外，其他组件1040可与上面描述的芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他电子组件。可提供相机1050、天线1060、显示器1070、电池1080等作为其他电子组件的示例。然而，其他电子组件不限于此，并且可以是音频编解码器、视频编解码器、功率放大器、指南针、加速计、陀螺仪、扬声器、大容量存储装置(例如，硬盘驱动器)、光盘(CD)、数字通用光盘(DVD)等。此外，可根据电子装置1000的类型而包括用于各种用途的其他电子组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是能够处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接或电连接到主板1110。此外，可物理连接或电连接到主板1110或者可不物理连接或电连接到主板1110的其他组件(诸如，相机模块1130和/或扬声器1140)可容纳在智能电话1100中。电子组件1120中的一些可以是上述芯片相关组件(例如，半导体封装件1121)，但不限于此。半导体封装件1121可以是呈多层印刷电路板形式的封装件基板，或者可具有其中半导体芯片或无源组件安装在包括多层印刷电路板的层叠基板结构的表面上的形式，但不限于此。另一方面，电子装置不必然局限于智能电话1100，而可以是如上所述的其他电子装置。
图3是示出层叠基板结构的示例的示意性截面图。
图4是沿着图3的层叠基板结构的线I-I'截取的示意性平面图。
参照图3和图4，根据实施例的层叠基板结构包括：第一印刷电路板100；第二印刷电路板200，设置在第一印刷电路板100上；以及增强结构400，附接到第二印刷电路板200的下侧，并且与第一印刷电路板100(例如，第一印刷电路板100的上侧)间隔开。层叠基板结构500还可包括底部填充树脂450，底部填充树脂450设置在第一印刷电路板100与第二印刷电路板200之间，并且覆盖增强结构400的至少一部分。设置增强结构400用于翘曲控制，并且增强结构400可以是加强件(stiffener)，但不限于此。
如上所述，根据实施例的层叠基板结构500可具有与高度分层和大尺寸对应的第一印刷电路板100和第二印刷电路板200的堆叠结构。因此，与仅通过一个印刷电路板制造具有高度分层和大尺寸的基板的情况相比，技术的难度可降低，良率可增加，结果，成本可降低。此外，第一印刷电路板100和第二印刷电路板200的布线设计彼此不同，可实现最优布线设计，结果，可提供更优异的性能。
此外，在根据实施例的层叠基板结构500中，增强结构400设置在第一印刷电路板100与第二印刷电路板200之间，因此可有效地改善翘曲特性。增强结构400可以以附接到第二印刷电路板200的下侧的状态被引入，并且可与第一印刷电路板100间隔开。在这种情况下，增强结构400可预先附接到第二印刷电路板200，然后可执行第一印刷电路板100和第二印刷电路板200的组装工艺。在该方面，增强结构400可容易地引入到根据示例的层叠基板结构500中，而没有诸如对准缺陷的问题。
此外，在根据实施例的层叠基板结构500中，底部填充树脂450覆盖增强结构400的至少一部分。在该方面，增强结构400可被稳定地固定。在实施例中，底部填充树脂450填充第一印刷电路板100与增强结构400之间的空间的至少一部分。在这种情况下，底部填充树脂450以围绕增强结构400的侧表面和下表面的形式覆盖增强结构400。在该方面，增强结构400可被更有效地且更稳定地固定。底部填充树脂450还可覆盖稍后将描述的多个第二电连接金属件290和/或无源组件350中的每个的至少一部分，并且还将它们固定。底部填充树脂450可包括诸如环氧树脂的热固性树脂，但不限于此。可选地，其他材料也可用于底部填充树脂，只要底部填充树脂设置在第一印刷电路板100与第二印刷电路板200之间以使增强结构400、多个第二电连接金属件290和/或无源组件350嵌入并固定即可。
电子组件300可设置在第二印刷电路板200的上侧上。例如，根据实施例的层叠基板结构500可用作封装件基板。电子组件300可以是已知的有源组件和/或无源组件。电子组件300可以是半导体芯片(例如，存储器芯片(诸如，易失性存储器、非易失性存储器、闪存等)、应用处理器芯片(诸如，中央处理器、图形处理器、数字信号处理器、密码处理器、微处理器、微控制器等)或者逻辑芯片(诸如，模拟数字转换器、ASIC等))。然而，本公开的实施例不限于此。电子组件300可根据需要以封装件形式布置。此外，电子组件300可设置为多个电子组件，并且各个电子组件可以是相同类型或不同类型。
无源组件350可表面安装在第二印刷电路板200的下方。无源组件350可通过第二印刷电路板200的内部布线电连接到电子组件300。无源组件350可以是可表面安装的已知的片式电感器或片式电容器。通过无源组件350的布置，可改善电子组件300的电特性(例如，电源完整性(PI))。
第一印刷电路板100可通过具有第一节距P1的多个第一电连接金属件190安装在主板800上。此外，第二印刷电路板200可通过具有第二节距P2的多个第二电连接金属件290安装在第一印刷电路板100上。多个第二电连接金属件290可设置在第一印刷电路板100的上侧与第二印刷电路板200的下侧之间。此外，电子组件300可通过具有第三节距P3的第三电连接金属件390安装在第二印刷电路板200上。第一节距P1可比第二节距P2大，并且第二节距P2可比第三节距P3大。如上所述，根据实施例的层叠基板结构500可安装在上述的诸如智能电话的电子装置的主板800上。在这种情况下，第一印刷电路板100可具有比第二印刷电路板200的尺寸大的尺寸，同时第二印刷电路板200可具有比电子组件300的尺寸大的尺寸。例如，第一印刷电路板100可具有比第二印刷电路板200的厚度大的厚度。此外，第一印刷电路板100可具有比第二印刷电路板200的平面面积大的平面面积。
第一印刷电路板100可包括位于其下方的具有第一节距P1'的多个第一焊盘122P。此外，第二印刷电路板200可包括位于其下方的具有第二节距P2'的多个第一焊盘212P1。此外，第二印刷电路板200可包括位于其上方的具有第三节距P3'的多个第二焊盘212P2。此外，第一印刷电路板100可包括位于其上方的多个第二焊盘132P，并且多个第二焊盘132P可具有与第二节距P2'相同的节距，但是不限于此，并且可能由于对准等而存在工艺误差。第一印刷电路板100的多个第一焊盘122P可分别连接到多个第一电连接金属件190。第一印刷电路板100的多个第二焊盘132P中的每个和第二印刷电路板200的多个第一焊盘212P1中的每个可连接到第二电连接金属件290。第二印刷电路板200的多个第二焊盘212P2中的每个可连接到第三电连接金属件390。因此，第一节距P1'可比第二节距P2'大，并且第二节距P2'可比第三节距P3'大。第一节距P1和第一节距P1'彼此相同，但是可能由于对准而存在工艺误差。这种关系可同样应用于第二节距P2与第二节距P2'之间的关系和第三节距P3与第三节距P3'之间的关系。
增强结构400可沿着第二印刷电路板200的下侧的边缘连续地设置。例如，增强结构400可被设置为在第二印刷电路板200的下侧沿着第二印刷电路板200的下侧的边缘连续地围绕多个第二电连接金属件290和/或无源组件350。例如，增强结构400可具有贯通部(或可称为贯通孔)400H，并且多个第二电连接金属件290和/或无源组件350可设置在贯通部400H中。通过该布置，在对多个第二电连接金属件290和/或无源组件350的布置的影响最小化的同时，可充分地确保增强结构400的尺寸。此外，如有必要，增强结构400可通过空的空间分割成彼此间隔开的多个单元，并且在这种情况下，贯通部400H可与用于分割增强结构400的空的空间中的每个连通。
增强结构400可包含金属材料和/或陶瓷材料作为材料。在这种情况下，优异的刚性保持(rigidity maintenance)和热膨胀系数差异的最小化在翘曲控制中可能是有效的。此外，在金属基材料和/或陶瓷基材料的情况下，由于与根据现有技术的模制树脂或绝缘树脂相比导热性优异，因此还可改善散热特性。此外，可使用蚀刻工艺而不是激光钻孔工艺执行贯通部400H的形成工艺，并因而可从根本上去除异物缺陷。作为金属基材料，除了诸如铜(Cu)和铝(Al)的普通金属材料之外，还可使用具有优异的刚性和导热性的合金。在这种情况下，可使用至少包含铁的合金。例如，可使用Fe-Ni基合金、因瓦合金(Invar)或科瓦合金(Kovar)，但不限于此。此外，在使用陶瓷基材料(诸如，氧化锆(ZrO2)基材料、氧化铝(Al2O3)基材料、碳化硅(SiC)基材料、氮化硅(Si3N4)基材料等)而不是合金的情况下，可提供类似的效果。如有必要，材料可以是绝缘材料。例如，增强结构400的材料可以是热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)或者其中热固性树脂或热塑性树脂与无机填料一起浸在芯材料(诸如，玻璃纤维)中的树脂(例如，半固化片)。作为示例，与第二印刷电路板200的堆积层(稍后将描述)的绝缘材料相比，增强结构400可具有更优异的刚性，并且可具有更大的弹性模量。增强结构400的弹性模量可比第一印刷电路板100的堆积层的弹性模量和第二印刷电路板200的堆积层的弹性模量中的每个大。
增强结构400可通过粘合剂410附接到第二印刷电路板200的下侧。粘合剂410可以是例如环氧树脂类粘合剂、硅酮树脂类粘合剂等，但不限于此。可选地，可使用利用各种材料形成的粘合剂，只要该粘合剂可将增强结构400附接到第二印刷电路板200以被固定即可。
图5是示出图3的第一印刷电路板的示例的示意性截面图。
参照图5，根据实施例的第一印刷电路板100可以是芯型印刷电路板(有芯PCB)。例如，根据实施例的第一印刷电路板100包括：芯层110；第一堆积层120，设置在芯层110的下方；第二堆积层130，设置在芯层的上方；多个第一布线层122，嵌在第一堆积层120中；多个第二布线层132，嵌在第二堆积层130中；以及贯通过孔115，在贯穿芯层110的同时使多个第一布线层122和多个第二布线层132电连接。多个第一布线层122的彼此竖直地相邻的层可通过包括贯穿第一堆积层120的多个层的过孔而彼此电连接，多个第二布线层132的彼此竖直地相邻的层可通过包括贯穿第二堆积层130的多个层的过孔而彼此电连接。第一钝化层140可设置在第一堆积层120上。第二钝化层150可设置在第二堆积层130上。第一钝化层140可具有分别使第一焊盘122P暴露的多个第一开口，并且第一电连接金属件190分别设置在第一开口上以分别连接到第一焊盘122P。第二钝化层150可具有分别使第二焊盘132P暴露的多个第二开口，并且稍后将描述的第二电连接金属件290分别设置在第二开口上以分别连接到第二焊盘132P。此外，根据实施例的第一印刷电路板100不必然必须是芯型，而是还可以是无芯型。
芯层110可以是芯板(作为根据实施例的第一印刷电路板100的中心)。例如，绝缘材料可用作芯层110的材料。在这种情况下，绝缘材料可以是热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)或者包括增强材料(诸如，玻璃纤维、玻璃布、玻璃织物)和/或无机填料以及热固性树脂或热塑性树脂的材料(例如，覆铜层压板(CCL)或裸CCL)等。然而，不限于此，并且如有必要，芯层110可以是金属板或玻璃板，并且可以是陶瓷板。如有必要，芯层110的材料可以是液晶聚合物(LCP)。为了翘曲控制的目的，芯层110可比形成堆积层120和130的每个绝缘层的厚度厚。此外，为了翘曲控制的目的，与形成堆积层120和130的每个绝缘层相比，芯层110可具有更优异的刚性。例如，芯层110可具有比每个绝缘层的弹性模量大的弹性模量。
堆积层120和130可在基于芯层110的两侧上提供用于多层布线的形成的绝缘区域。堆积层120和130中的每个可包括多个绝缘层，并且绝缘层之间的边界可以是清晰的或不清晰的。绝缘层的材料可以是绝缘材料。在这种情况下，每种绝缘材料可以是热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)或者包括增强材料(诸如，玻璃纤维)和/或无机填料以及热固性树脂或热塑性树脂的材料(诸如，半固化片、ABF(AjinomotoBuild-up Film)等)。如有必要，绝缘层的材料可以是感光介电(PID)材料。此外，绝缘层可包括相同的材料，或者可包括不同的材料。
布线层122和132的材料也可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。布线层122和132可使用镀覆工艺(例如，加成工艺(AP)、半AP(SAP)、改进的SAP(MSAP)和封孔(TT)等)形成，结果，每个布线层可包括种子层(作为无电镀层)以及基于种子层形成的电解镀层。布线层122和132可根据其对应层的设计执行各种功能。例如，布线层可包括接地图案、电力图案、信号图案等。在此，信号图案可包括除接地图案、电力图案等之外的各种信号图案，并且可包括例如数据信号图案等。每个图案可包括线图案、平面图案和/或焊盘图案。连接到布线层122和132的过孔的材料可以是金属材料，并且过孔也使用镀覆工艺(诸如，AP、SAP、MSAP、TT等)形成。过孔还可根据对应层的设计执行各种功能。例如，过孔可包括用于信号连接的布线过孔、用于接地连接的布线过孔、用于电力连接的布线过孔等。每个过孔可用金属材料完全填充而形成，或者可在金属材料沿着通路孔的壁形成时形成。此外，现有技术中已知的所有形状(诸如，锥形形状等)可应用于过孔。
贯通过孔115可在贯穿芯层110的同时使分别设置在芯层110的下方和上方的布线层122和132彼此连接。贯通过孔115的材料也可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。每个贯通过孔115也可使用镀覆工艺(诸如，AP、SAP、MSAP、TT等)形成，结果，每个贯通过孔层可包括种子层(作为无电镀层)以及基于种子层形成的电解镀层。贯通过孔115可包括用于信号连接的贯通过孔、用于接地连接的贯通过孔、用于电力连接的贯通过孔等。贯通过孔115可具有圆柱形状、沙漏形状等。如有必要，绝缘材料可填充在贯通过孔115中。
钝化层140和150是可保护根据实施例的第一印刷电路板100的内部构造免受外部物理损坏和化学损坏的附加组件。钝化层140和150中的每个可包括热固性树脂。例如，钝化层140和150中的每个可以是ABF(Ajinomoto buildup film)。然而，不限于此，并且钝化层140和150中的每个可以是已知的阻焊剂(SR)层。此外，如有必要，PID材料可被包括在钝化层140和150中。钝化层140和150中的每个可包括多个开口。此外，通过多个开口，表面处理层可形成在暴露的焊盘122P和132P的表面上。表面处理层可使用例如电解镀金、无电镀金、有机可焊性防护剂(OSP)或无电镀锡、无电镀银、无电镀镍/置换镀覆、直接浸金(DIG)镀覆、热风整平(HASL)等形成。如有必要，每个开口可利用多个通路孔形成。如有必要，凸块下金属(UBM)可设置在每个开口上以改善可靠性。
电连接金属件190是可将根据实施例的第一印刷电路板100物理连接和/或电连接到外部的附加组件。例如，根据实施例的第一印刷电路板100可通过电连接金属件190安装在诸如电子装置的主板的另一基板上。例如，根据实施例的第一印刷电路板100可以是球栅阵列(BGA)型封装件的一部分或整体。各个电连接金属件190可设置在钝化层140的多个开口上，各个电连接金属件290可设置在钝化层150的多个开口上。电连接金属件190中的每个可利用与铜(Cu)相比具有更低熔点的金属(例如，锡(Sn)或包括锡(Sn)的合金)形成。例如，电连接金属件190中的每个可利用焊料形成，但这仅是示例，并且其材料不限于此。
电连接金属件190中的每个可以是焊盘、焊球、引脚等。电连接金属件190可形成为多层结构或单层结构。当电连接金属件包括多个层时，电连接金属件包括铜柱和焊料。当电连接金属件包括单个层时，电连接金属件包括锡-银焊料。然而，电连接金属件仅是示例，并且本公开不限于此。电连接金属件190的数量、间距、布置形式等不受具体限制，而是可由本领域技术人员根据设计细节进行充分地修改。
图6是示出图3的第二印刷电路板的示例的示意性截面图。
参照图6，根据实施例的第二印刷电路板200可以是无芯型印刷电路板(无芯PCB)。例如，根据实施例的第二印刷电路板200包括堆积层210以及嵌在堆积层210中的多个布线层222。多个布线层222的彼此竖直地相邻的层可通过包括贯穿堆积层210的多个层的过孔而彼此电连接。第一钝化层240可设置在堆积层210的下方。第二钝化层250可设置在堆积层210的上方。第一钝化层240可具有分别使第一焊盘212P1暴露的多个第一开口，并且第二电连接金属件290分别设置在第一开口上以分别连接到第一焊盘212P1。第二钝化层250可具有分别使第二焊盘212P2暴露的多个第二开口，并且第三电连接金属件390分别设置在第二开口上以分别连接到第二焊盘212P2。此外，根据实施例的第二印刷电路板200不必然必须是无芯型，而是还可以是芯型。
堆积层210可提供用于多层布线的形成的绝缘区域。堆积层210可包括多个绝缘层，并且绝缘层之间的边界可以是清晰的或不清晰的。绝缘层的材料可以是绝缘材料。在这种情况下，每种绝缘材料可以是热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)或者包括增强材料(诸如，玻璃纤维)和/或无机填料以及热固性树脂或热塑性树脂的材料(例如，半固化片、ABF等)。如有必要，绝缘层的材料可以是PID材料。此外，绝缘层可包括相同的材料，或者可包括不同的材料。
布线层222的材料可以是金属材料，并且在这种情况下，金属材料可以是铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。布线层222可使用镀覆工艺(例如，加成工艺(AP)、半AP(SAP)、改进的SAP(MSAP)和封孔(TT)等)形成，结果，每个布线层可包括种子层(作为无电镀层)以及基于种子层形成的电解镀层。布线层222可根据对应层的设计执行各种功能。例如，布线层可包括接地图案、电力图案、信号图案等。在此，信号图案可包括除接地图案、电力图案等之外的各种信号图案，并且可包括例如数据信号图案等。每个图案可包括线图案、平面图案和/或焊盘图案。连接到布线层222的过孔的材料可以是金属材料，并且过孔也使用镀覆工艺(诸如，AP、SAP、MSAP、TT等)形成。过孔还可根据对应层的设计执行各种功能。例如，过孔可包括用于信号连接的布线过孔、用于接地连接的布线过孔、用于电力连接的布线过孔等。每个过孔可用金属材料完全填充而形成，或者可在金属材料沿着通路孔的壁形成时形成。此外，现有技术中已知的所有形状(诸如，锥形形状等)可应用于过孔。
钝化层240和250是可保护根据实施例的第二印刷电路板200的内部构造免受外部物理损坏和化学损坏的附加组件。钝化层240和250中的每个可包括热固性树脂。例如，钝化层240和250中的每个可以是ABF(Ajinomoto buildup film)。然而，不限于此，并且钝化层240和250中的每个可以是已知的SR层。此外，如有必要，PID材料可被包括在钝化层240和250中。钝化层240和250中的每个可包括多个开口。此外，通过多个开口，表面处理层可形成在暴露的焊盘212P1和212P2的表面上。表面处理层可通过例如电解镀金、无电镀金、OSP或无电镀锡、无电镀银、无电镀镍/替代镀金、DIG镀覆、HASL等形成。如有必要，每个开口可利用多个通路孔形成。如有必要，UBM可设置在每个开口上以改善可靠性。
电连接金属件290和390是可将根据实施例的第二印刷电路板200物理连接和/或电连接到外部的附加组件。例如，根据实施例的第二印刷电路板200可通过第二电连接金属件290安装在另一印刷电路板上。此外，电子组件可通过第三电连接金属件390安装在根据实施例的第二印刷电路板200上。例如，根据实施例的第二印刷电路板200可以是BGA型封装件的一部分或整体。各个电连接金属件290可设置在钝化层240的多个开口上，各个电连接金属件390可设置在钝化层250的多个开口上。电连接金属件290和390中的每个可利用与铜(Cu)相比具有更低熔点的金属(例如，锡(Sn)或包括锡(Sn)的合金)形成。例如，电连接金属件290和390中的每个可利用焊料形成，但这仅是示例，并且其材料不限于此。
电连接金属件290和390中的每个可以是焊盘、焊球、引脚等。电连接金属件290和390可形成为多层结构或单层结构。当电连接金属件包括多个层时，电连接金属件包括铜柱和焊料。当电连接金属件包括单个层时，电连接金属件包括锡-银焊料。然而，电连接金属件仅是示例，并且本公开不限于此。电连接金属件290和390的数量、间距、布置形式等不受具体限制，而是可由本领域技术人员根据设计细节进行充分地修改。
如上所述，根据本发明构思的示例实施例，可提供一种能够应对基板的高度分层和大尺寸的层叠基板结构以及包括该层叠基板结构的电子装置。
此外，可提供能一种够降低成本的层叠基板结构以及包括该层叠基板结构的电子装置。
此外，可提供一种能够容易地改善翘曲特性的层叠基板结构以及包括该层叠基板结构的电子装置。
尽管以上已经示出并描述了示例实施例，但对本领域技术人员来说将明显的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变化。

Claims (20)

1.一种层叠基板结构，包括：
第一印刷电路板，具有第一侧和与所述第一侧背对的第二侧；
第二印刷电路板，设置在所述第一印刷电路板的第二侧上，所述第二印刷电路板具有连接到所述第一印刷电路板的第二侧的第一侧，并且所述第二印刷电路板具有与所述第二印刷电路板的第一侧背对的第二侧；
增强结构，附接到所述第二印刷电路板的第一侧，并且与所述第一印刷电路板的第二侧间隔开；以及
底部填充树脂，设置在所述第一印刷电路板的第二侧与所述第二印刷电路板的第一侧之间，并且覆盖所述增强结构的至少一部分。
2.根据权利要求1所述的层叠基板结构，所述层叠基板结构还包括：
多个电连接金属件，设置在所述第一印刷电路板的第二侧与所述第二印刷电路板的第一侧之间，并且使所述第一印刷电路板的第二侧连接到所述第二印刷电路板的第一侧，
其中，所述底部填充树脂覆盖所述多个电连接金属件中的每个的至少一部分。
3.根据权利要求2所述的层叠基板结构，所述层叠基板结构还包括：
无源组件，安装在所述第二印刷电路板的第一侧上，
其中，所述底部填充树脂覆盖所述无源组件的至少一部分。
4.根据权利要求3所述的层叠基板结构，其中，所述增强结构具有贯通部，并且
所述多个电连接金属件和所述无源组件设置在所述贯通部中。
5.根据权利要求1所述的层叠基板结构，其中，所述增强结构沿着所述第二印刷电路板的第一侧的边缘连续地设置。
6.根据权利要求1所述的层叠基板结构，其中，所述增强结构通过粘合剂附接到所述第二印刷电路板的第一侧。
7.根据权利要求1所述的层叠基板结构，其中，所述底部填充树脂设置在所述第一印刷电路板的第二侧与所述增强结构之间的空间的至少一部分中。
8.根据权利要求1所述的层叠基板结构，其中，所述第一印刷电路板是芯型印刷电路板，并且
所述第二印刷电路板是无芯型印刷电路板。
9.根据权利要求8所述的层叠基板结构，其中，所述第一印刷电路板比所述第二印刷电路板厚。
10.根据权利要求8所述的层叠基板结构，其中，所述第一印刷电路板的平面面积比所述第二印刷电路板的平面面积大。
11.根据权利要求1所述的层叠基板结构，其中，所述第一印刷电路板包括在所述第一印刷电路板的第一侧的具有第一节距的第一焊盘，
所述第二印刷电路板包括在所述第二印刷电路板的第一侧的具有第二节距的第二焊盘，并且
所述第一节距比所述第二节距大。
12.根据权利要求11所述的层叠基板结构，其中，所述第二印刷电路板还包括在所述第二印刷电路板的第二侧的具有第三节距的第三焊盘，并且
所述第二节距比所述第三节距大。
13.一种电子装置，包括：
主板；
第一印刷电路板，设置在所述主板的上侧上；
第二印刷电路板，设置在所述第一印刷电路板的上侧上；
电子组件，设置在所述第二印刷电路板的上侧上；
增强结构，设置在所述第一印刷电路板与所述第二印刷电路板之间，附接到所述第二印刷电路板的下侧，并且与所述第一印刷电路板间隔开；以及
底部填充树脂，设置在所述第一印刷电路板与所述第二印刷电路板之间，并且覆盖所述增强结构的至少一部分。
14.根据权利要求13所述的电子装置，其中，所述第一印刷电路板通过具有第一节距的多个第一电连接金属件安装在所述主板上，
所述第二印刷电路板通过具有第二节距的多个第二电连接金属件安装在所述第一印刷电路板上，
所述电子组件通过具有第三节距的多个第三电连接金属件安装在所述第二印刷电路板上，
所述第一节距比所述第二节距大，并且
所述第二节距比所述第三节距大。
15.一种层叠基板结构，包括：
第一印刷电路板；
第一电连接金属件，设置在所述第一印刷电路板的下侧上；
第二印刷电路板，设置在所述第一印刷电路板的上侧上；
第二电连接金属件，设置在所述第一印刷电路板的上侧与所述第二印刷电路板的下侧之间，并且使所述第一印刷电路板与所述第二印刷电路板彼此连接；
第三电连接金属件，设置在所述第二印刷电路板的上侧上；以及
增强结构，设置在所述第一印刷电路板与所述第二印刷电路板之间，附接到所述第二印刷电路板的下侧，并且与所述第一印刷电路板间隔开。
16.根据权利要求15所述的层叠基板结构，所述层叠基板结构还包括：
底部填充树脂，设置在所述第一印刷电路板与所述第二印刷电路板之间，并且覆盖所述增强结构的至少一部分。
17.根据权利要求15所述的层叠基板结构，其中，所述第一印刷电路板通过所述第一电连接金属件安装在电子装置的主板上。
18.根据权利要求15所述的层叠基板结构，其中，所述增强结构包含金属和陶瓷中的至少一种。
19.根据权利要求15所述的层叠基板结构，其中，所述增强结构的弹性模量比所述第一印刷电路板的堆积层的弹性模量和所述第二印刷电路板的堆积层的弹性模量中的每个大。
20.根据权利要求15所述的层叠基板结构，其中，所述增强结构具有贯通孔，所述第二电连接金属件中的每个设置在所述贯通孔中。
CN202010324643.7A 2019-12-11 2020-04-23 层叠基板结构及包括该层叠基板结构的电子装置 Pending CN112954892A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190164685A KR20210073904A (ko) 2019-12-11 2019-12-11 기판 온 기판 구조 및 이를 포함하는 전자기기
KR10-2019-0164685 2019-12-11

Publications (1)

Publication Number Publication Date
CN112954892A true CN112954892A (zh) 2021-06-11

Family

ID=76234471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010324643.7A Pending CN112954892A (zh) 2019-12-11 2020-04-23 层叠基板结构及包括该层叠基板结构的电子装置

Country Status (3)

Country Link
US (1) US11114371B2 (zh)
KR (1) KR20210073904A (zh)
CN (1) CN112954892A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104869753A (zh) * 2014-02-21 2015-08-26 三星电机株式会社 印刷电路板及其制造方法
US20180102469A1 (en) * 2016-10-11 2018-04-12 Massachusetts Institute Of Technology Cryogenic electronic packages and methods for fabricating cryogenic electronic packages
CN109390314A (zh) * 2017-08-04 2019-02-26 三星电机株式会社 半导体封装件的连接系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4393312B2 (ja) 2004-08-27 2010-01-06 富士通株式会社 半導体装置
US20090014856A1 (en) * 2007-07-10 2009-01-15 International Business Machine Corporation Microbump seal
US8952511B2 (en) 2007-12-18 2015-02-10 Intel Corporation Integrated circuit package having bottom-side stiffener
US20120020040A1 (en) * 2010-07-26 2012-01-26 Lin Paul T Package-to-package stacking by using interposer with traces, and or standoffs and solder balls
KR102063794B1 (ko) * 2013-06-19 2020-01-08 삼성전자 주식회사 적층형 반도체 패키지
KR101787832B1 (ko) * 2015-10-22 2017-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US11234343B2 (en) * 2018-05-03 2022-01-25 Intel Corporation Thermal management solutions for stacked integrated circuit devices using unidirectional heat transfer devices
US20200219789A1 (en) * 2019-01-07 2020-07-09 Intel Corporation Thermal management solutions for integrated circuit assemblies using phase change materials
US10886147B1 (en) * 2019-09-16 2021-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104869753A (zh) * 2014-02-21 2015-08-26 三星电机株式会社 印刷电路板及其制造方法
US20180102469A1 (en) * 2016-10-11 2018-04-12 Massachusetts Institute Of Technology Cryogenic electronic packages and methods for fabricating cryogenic electronic packages
CN109390314A (zh) * 2017-08-04 2019-02-26 三星电机株式会社 半导体封装件的连接系统

Also Published As

Publication number Publication date
US20210183754A1 (en) 2021-06-17
US11114371B2 (en) 2021-09-07
KR20210073904A (ko) 2021-06-21

Similar Documents

Publication Publication Date Title
CN107230666B (zh) 扇出型半导体封装件
US10770418B2 (en) Fan-out semiconductor package
US10262949B2 (en) Fan-out semiconductor package and method of manufacturing the same
TWI767890B (zh) 扇出型半導體封裝及其製造方法
US10109588B2 (en) Electronic component package and package-on-package structure including the same
US10903170B2 (en) Substrate having embedded interconnect structure
TWI683377B (zh) 電子構件封裝以及包含該封裝的電子裝置
JP6521529B2 (ja) 電子部品パッケージ及びパッケージオンパッケージ構造
KR101922874B1 (ko) 전자 부품 패키지
TW201911505A (zh) 扇出型半導體封裝
KR20240076408A (ko) 인쇄회로기판
US11044808B2 (en) Printed circuit board
TWI764033B (zh) 具有嵌入式被動組件的板
CN112867240A (zh) 印刷电路板
US11096283B2 (en) Substrate on substrate structure and electronic device comprising the same
CN110783296B (zh) 扇出型半导体封装件
US11114371B2 (en) Substrate-on-substrate structure and electronic device comprising the same
CN113411963A (zh) 基板结构和包括该基板结构的电子装置
CN113395829A (zh) 基板结构和包括基板结构的电子装置
TW202111903A (zh) 印刷電路板
KR20210078952A (ko) 전자부품 내장기판
CN112996224A (zh) 嵌有电子组件的基板
CN112752391B (zh) 印刷电路板
KR20210078951A (ko) 전자부품 내장기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination