CN112867240A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN112867240A
CN112867240A CN202010250243.6A CN202010250243A CN112867240A CN 112867240 A CN112867240 A CN 112867240A CN 202010250243 A CN202010250243 A CN 202010250243A CN 112867240 A CN112867240 A CN 112867240A
Authority
CN
China
Prior art keywords
insulating layer
circuit board
printed circuit
patterns
line pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010250243.6A
Other languages
English (en)
Inventor
金正守
黄恩英
李镇洹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112867240A publication Critical patent/CN112867240A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种印刷电路板，所述印刷电路板包括：绝缘层，具有第一表面以及与所述第一表面背对的第二表面；以及第一布线，包括第一线图案和多个第一突出图案，所述第一线图案设置在所述绝缘层的所述第一表面上，所述多个第一突出图案分别从所述第一表面穿入所述绝缘层的一部分并且分别连接到所述第一线图案，使得所述多个第一突出图案在所述印刷电路板的平面视图中与所述第一线图案重叠。

Description

印刷电路板
本申请要求于2019年11月27日在韩国知识产权局提交的第10-2019-0154378号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种印刷电路板。
背景技术
近来，在封装倒装芯片球栅阵列(FCBGA)基板中，由于数据量增加以及需要数据的高速处理，因此对微电路技术的需求正在增加。此外，在技术领域中，对具有低介电损耗率(Df)和热膨胀损耗系数(CTE)的材料的采用正在增加。因此，确保电路的粘合力已成为重要的课题。
发明内容
本公开的一方面在于提供一种包括可具有对绝缘层的高粘合力的布线的印刷电路板。
根据本公开的一方面，在绝缘层的将要形成线图案的位置中预先形成多个图案孔。当通过镀覆等形成线图案时，还利用导体填充多个图案孔，并且形成具有多个突出图案的布线。
例如，根据本公开的一方面，一种印刷电路板可包括：绝缘层，具有第一表面以及与所述第一表面背对的第二表面；以及第一布线，包括第一线图案和多个第一突出图案，所述第一线图案设置在所述绝缘层的所述第一表面上，所述多个第一突出图案分别从所述第一表面穿入所述绝缘层的一部分并且分别连接到所述第一线图案，使得所述多个第一突出图案在所述印刷电路板的平面视图中与所述第一线图案重叠。
根据本公开的另一方面，一种印刷电路板可包括：第一绝缘层；第一布线，包括第一线图案和第一突出图案，所述第一线图案设置在所述第一绝缘层上，所述第一突出图案穿入所述第一绝缘层的一部分并且连接到所述第一线图案；第一垫，设置在所述第一绝缘层上并且连接到所述第一布线的至少一个端部；以及第一过孔，穿透所述第一绝缘层，并且连接到所述第一垫。所述第一过孔的深度可大于所述第一突出图案的深度。
根据本公开的又一方面，一种印刷电路板可包括：绝缘层，具有第一表面以及与所述第一表面背对的第二表面，所述第一表面包括多个图案孔，所述多个图案孔部分地穿入所述绝缘层并且彼此间隔开第一间距；以及第一布线，包括沿所述第一表面设置的第一线图案。所述第一布线还可包括多个第一突出图案，所述多个第一突出图案分别从所述第一线图案的一个表面延伸并分别延伸到所述多个图案孔的内部。
附图说明
通过下面结合附图进行的详细的描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3是根据本公开的示例性实施例的印刷电路板的示意性平面图；
图4是沿图3的印刷电路板的线I-I′截取的示意性截面图；
图5是沿图3的印刷电路板的线II-II′截取的示意性截面图；
图6A至图6D是示出图3的突出图案的各种平面形状的示意性平面图；并且
图7是根据本公开的另一示例性实施例的印刷电路板的示意性截面图。
具体实施方式
在下文中，将参照附图描述本公开。为了更清楚的描述，可夸大或缩小附图中的元件的形状和尺寸。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可容纳母板或主板1010。母板或主板1010可包括物理连接或电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片等，诸如模拟数字转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，并且可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括实施诸如以下的协议的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、
Figure BDA0002435225480000031
3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，并且还可包括实施各种其他无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，并且还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是能够处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接和/或电连接到主板1110。另外，可物理连接或电连接到主板1110或者可不物理连接或电连接到主板1110的其他组件(诸如，相机模块1130和/或扬声器1140)可容纳在主板1110中。电子组件1120的一部分可以是芯片相关组件(例如，半导体封装件1121)，但不限于此。半导体封装件1121可以是表面安装型(诸如，半导体芯片或无源组件在多层印刷电路板的封装板上)，但不限于此。另外，电子装置不必然地局限于智能电话1100，而可以是如上所述的其他电子装置。
印刷电路板
图3是根据本公开的示例性实施例的印刷电路板的示意性平面图。
图4是沿图3的印刷电路板的线I-I′截取的示意性截面图。
图5是沿图3的印刷电路板的线II-II′截取的示意性截面图。
图6A至图6D是示出图3的突出图案的各种平面形状的示意性平面图。
参照所述附图，印刷电路板100包括：绝缘层110，具有第一表面110a以及与第一表面110a背对的第二表面110b；以及第一布线120a，包括第一线图案121a和多个第一突出图案122a，第一线图案121a设置在绝缘层110的第一表面110a上，多个第一突出图案122a分别从第一表面110a穿入绝缘层110的一部分并且分别连接到第一线图案121a，使得多个第一突出图案在印刷电路板100的平面视图中与第一线图案121a重叠。
另外，通常通过半加成工艺(SAP)或改进SAP(MSAP)镀覆方法形成的电路的粘合力可取决于绝缘材料的表面的粗糙度以及化学镀铜层之间的粘合力。为了确保粘合力，应当优化绝缘材料的固化条件和去污条件。然而，这种方法具有局限性，并且需要不同的结构方法。
另一方面，在根据示例性实施例的印刷电路板100中，例如，可在绝缘层110的将要形成第一线图案121a的位置中预先形成多个第一图案孔122ah。当通过镀覆等形成第一线图案121a时，多个第一图案孔122ah也可利用镀覆填充以形成具有多个第一突出图案122a的第一布线120a。结果，由于可在结构上保持第一线图案121a的多个第一突出图案122a形成在第一线图案121a的下方，所以可充分提高粘合强度。这样，由于在结构上确保了粘合力，因此可以可行的是在优化新的绝缘材料的工作条件时确保裕度，并且还解决了在非阻焊层限定(NSMD)型产品中经常发生的图案分层问题。
另外，第一突出图案122a中的每个可不完全穿透绝缘层110。例如，第一突出图案122a中的每个可从绝缘层110的第一表面110a朝向第二表面110b穿入绝缘层110，但是可与第二表面110b物理上间隔开。由此，可确保第一布线120a的足够的绝缘距离。
此外，第一线图案121a的线宽W可大于第一突出图案122a中的每个的最大宽度D。当第一线图案121a的线宽W大于第一突出图案122a中的每个的最大宽度D时，在利用镀覆工艺等形成第一线图案121a时，可充分进行镀覆，从而确保优异的粘合力。此外，防止在以精细节距形成的线图案之间发生短路是可行的。
此外，第一线图案121a可延伸到第一突出图案122a中的每个并且可与第一突出图案122a中的每个一体化，而在第一线图案121a和第一突出图案122a中的每个之间没有边界。在这种情况下，第一线图案121a和第一突出图案122a之间的粘合力可以是优异的，因此，对绝缘层110的结构粘合力也可以是优异的。
此外，第一布线120a可包括：第一金属层S，设置在绝缘层110的第一表面110a上并且设置在多个第一图案孔122ah中，多个第一图案孔122ah分别从绝缘层110的第一表面110a穿入绝缘层110的一部分并且在印刷电路板100的平面视图中与第一线图案121a重叠；以及第二金属层M，设置在第一金属层S上并填充多个第一图案孔122ah中的每个的至少一部分。这里，第一金属层S可以是通过无电镀形成的种子层，并且第二金属层M可以是通过电解镀形成的镀层，但不限于此。在这种情况下，上述一体化可更容易。
此外，第一突出图案122a中的每个的平面形状可以是如图6A中所示的圆形，可以是如图6B中所示的方形，可以是如图6C中所示的星形形状，并且可以是如图6D中所示的菱形。此外，第一突出图案122a中的每个的平面形状还可以是矩形或其他形状。这样，可不同地实现第一突出图案122a的形状。
此外，连接到第一布线120a的至少一个端部的第一垫(pad，或者称为“焊盘”)130a可设置在绝缘层110的第一表面110a上。第一垫130a可以是用于层间连接的过孔连接的垫，并且用于层间连接的过孔的深度可大于第一突出图案122a的深度。此外，印刷电路板还可包括设置在绝缘层110下方的另一绝缘层、另一布线和另一垫，另一布线包括设置在另一绝缘层上的另一线图案和穿入另一绝缘层的一部分并且连接到另一线图案的另一突出图案，另一垫设置在另一绝缘层上并且连接到另一布线的至少一个端部，其中，用于层间连接的过孔可连接第一垫130a和另一垫。由于第一垫130a可仅形成在第一布线120a的一端，或者可形成在第一布线120a的两端，并且可通过与第一布线120a的镀覆工艺相同的镀覆工艺形成，因此第一垫130a可与第一布线120a一体化而不存在边界。
另外，根据示例性实施例的印刷电路板100还可包括第二布线120b，第二布线120b包括：第二线图案121b，设置在绝缘层110的第一表面110a上；以及多个第二突出图案122b，分别从第一表面110a穿入绝缘层110的一部分并且分别连接到第二线图案121b，使得多个第二突出图案在印刷电路板100的平面视图中与第二线图案121b重叠。例如，可在绝缘层110的将要形成第二线图案121b的位置中预先形成多个第二图案孔122bh。当通过镀覆等形成第二线图案121b时，多个第二图案孔122bh也可利用镀覆填充以形成具有多个第二突出图案122b的第二布线120b。结果，由于可在结构上保持第二线图案121b的多个第二突出图案122b形成在第二线图案121b的下方，所以可充分提高粘合强度。
在这种情况下，第二突出图案122b中的每个可不完全穿透绝缘层110。例如，第二突出图案122b中的每个可从绝缘层110的第一表面110a朝向第二表面110b穿入绝缘层110，但是可与第二表面110b物理上间隔开。此外，第二线图案121b的线宽可宽于第二突出图案122b中的每个的最宽的宽度。此外，第二线图案121b也可与第二突出图案122b中的每个一体化而不存在边界。此外，第二布线120b可包括：第一金属层S，设置在绝缘层110的第一表面110a上并且设置在多个第二图案孔122bh中，多个第二图案孔122bh分别从绝缘层110的第一表面110a穿入绝缘层110的一部分并且在印刷电路板100的平面视图中与第二线图案121b重叠；以及第二金属层M，设置在第一金属层S上并填充多个第二图案孔122bh中的每个的至少一部分。此外，第二突出图案122b中的每个的平面形状可以是圆形、方形、星形或菱形。此外，连接到第二布线120b的至少一个端部的第二垫130b可设置在绝缘层110的第一表面110a上。详细描述如上所述。
另外，根据示例性实施例的印刷电路板100还可包括第三布线120c，第三布线120c包括：第三线图案121c，设置在绝缘层110的第一表面110a上；以及多个第三突出图案122c，连接到第三线图案121c，以便分别从第一表面110a穿入绝缘层110的一部分并且在印刷电路板100的平面视图中与第三线图案121c重叠。例如，在第三布线120c中，可在绝缘层110的将要形成第三线图案121c的位置中预先形成多个第三图案孔122ch。当通过镀覆等形成第三线图案121c时，多个第三图案孔122ch也可利用镀覆填充以形成具有多个第三突出图案122c的第三布线120c。结果，由于可在结构上保持第三线图案121c的多个第三突出图案122c形成在第三线图案121c的下方，所以可充分提高粘合强度。
在这种情况下，第三突出图案122c中的每个可不完全穿透绝缘层110。例如，第三突出图案122c中的每个可从绝缘层110的第一表面110a朝向第二表面110b穿入绝缘层110，但是可与第二表面110b物理上间隔开。此外，第三线图案121c的线宽可大于第三突出图案122c中的每个的最大的宽度。此外，第三线图案121c也可与第三突出图案122c中的每个一体化而不存在边界。此外，第三布线120c可包括：第一金属层S，设置在绝缘层110的第一表面110a上并且设置在多个第三图案孔122ch中，多个第三图案孔122ch分别从绝缘层110的第一表面110a穿入绝缘层110的一部分并且在印刷电路板100的平面视图中与第三线图案121c重叠；以及第二金属层M，设置在第一金属层S上并且填充多个第三图案孔122ch中的每个的至少一部分。此外，第三突出图案122c中的每个的平面形状可以是圆形、方形、星形或菱形。此外，连接到第三布线120c的至少一个端部的第三垫130c可设置在绝缘层110的第一表面110a上。详细描述如上所述。
另外，相邻的第二突出图案122b之间的间距h2可大于相邻的第一突出图案122a之间的间距h1。此外，相邻的第三突出图案122c之间的间距h3可大于相邻的第二突出图案122b之间的间距h2。这样，可调节突出图案之间的间距，例如，可紧密地布置突出图案之间的间距或者可增大突出图案之间的间距。为了提高粘合力，优选的是紧密地布置，但是必须考虑镀覆的工艺能力，因此可能需要具有适当的间距。
另外，根据示例性实施例的印刷电路板100可具有比上述第一布线120a、第二布线120b和第三布线120c的数量少的布线，或者可具有更多数量的布线。在具有更多数量的布线的情况下，上述描述可应用于所述布线。
在下文中，将参照附图更详细地描述根据示例性实施例的印刷电路板100的组件。
绝缘材料可用作绝缘层110的材料，并且诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包括诸如玻璃纤维(或玻璃布、玻璃织物)的增强材料和/或无机填料的材料(例如，覆铜层压板(CCL)、未包覆的CCL等)可用作绝缘材料。可选地，可使用半固化片、ABF(Ajinomoto Build-up Film)等。如果需要，感光电介质(PID)可用作绝缘层110的材料。然而，本公开不限于此，并且可使用具有低介电损耗比(Df)的材料(诸如，液晶聚合物(LCP))。
金属材料可用作布线120a、120b和120c以及垫130a、130b和130c的材料，在这种情况下，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等可用作金属材料。布线120a、120b和120c以及垫130a、130b和130c可通过诸如加成工艺(AP)、半加成工艺(SAP)、改进的半加成工艺(MSAP)、封孔法(TT)等的镀覆工艺形成。结果，布线120a、120b和120c以及垫130a、130b和130c中的每个可包括种子层(其为无电镀层)以及基于种子层形成的电解镀层。可通过激光加工等形成其中将形成有突出图案122a、122b和122c的图案孔122ah、122bh和122ch。布线120a、120b和120c以及垫130a、130b和130c可根据相应层的设计执行各种功能。例如，它们可包括接地图案、电力图案或垫、信号图案或垫等。这里，信号图案包括除了接地图案和电力图案等之外的各种信号图案(例如，数据信号图案)。
图7是根据本公开的另一示例性实施例的印刷电路板的示意性截面图。
参照图7，根据另一示例性实施例的印刷电路板500包括：芯层510；第一布线层512，分别设置在芯层510的上表面和下表面上；以及第一过孔层513，穿透芯层510并连接设置在不同高度处的第一布线层512。此外，印刷电路板500还可包括：多个第一绝缘层521，设置在芯层510的上侧上；多个第二布线层522，分别设置在多个第一绝缘层521上；以及多个第二过孔层523，分别穿透多个第一绝缘层521，并且连接设置在不同高度处的第一布线层512和第二布线层522。此外，印刷电路板500还可包括：多个第二绝缘层531，设置在芯层510的下侧上；多个第三布线层532，分别设置在多个第二绝缘层531上；以及多个第三过孔层533，分别穿透多个第二绝缘层531，并且连接设置在不同高度处的第一布线层512和第三布线层532。此外，印刷电路板500还可包括设置在多个第一绝缘层521上的第一钝化层540、分别设置在第一钝化层540的多个开口上的多个第一电连接金属件560。此外，印刷电路板500还可包括设置在多个第二绝缘层531上的第二钝化层550、分别设置在第二钝化层550的多个开口上的多个第二电连接金属件570。
另外，根据另一示例性实施例的印刷电路板500可以是应用了根据上述示例性实施例的印刷电路板100的结构的多层印刷电路板。例如，如上所述的第一布线层512中的每个的布线可包括第一突出图案512v，第二布线层522中的每个的布线可包括第二突出图案522v，并且第三布线层532中的每个的布线可包括第三突出图案532v。如果需要，第一布线层512、第二布线层522和第三布线层532中的仅至少一个的布线可包括突出图案。第一突出图案512v、第二突出图案522v和第三突出图案532v可根据形成第一突出图案512v、第二突出图案522v和第三突出图案532v的位置在相应位置处连接到线图案，并且第一突出图案512v、第二突出图案522v和第三突出图案532v可分别穿入芯层510的一部分、第一绝缘层521中的至少一个的一部分和第二绝缘层531中的至少一个的一部分。第一突出图案512v的深度、第二突出图案522v的深度和第三突出图案532v的深度可小于第一过孔层513、第二过孔层523和第三过孔层533中的每个的过孔的深度。这里，第二过孔层523的过孔可连接设置在不同高度上的垫。例如，第二过孔层523的过孔可以是将连接到设置在任意一个第一绝缘层521上的第二布线层522的布线的垫与连接到设置在另一第一绝缘层521上的第二布线层522的布线的垫进行连接的过孔，其中，所述另一第一绝缘层521设置在比所述任意一个第一绝缘层521的高度低的高度上。
在下文中，将参照附图更详细地描述根据另一示例性实施例的印刷电路板500的组件。
芯层510可以是芯基板(印刷电路板500的中央)。在这种情况下，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包括诸如玻璃纤维(或玻璃布、玻璃织物)的增强材料和/或无机填料的材料(例如，覆铜层压板(CCL)、未包覆的CCL等)可用作绝缘材料，但不限于此。金属板或玻璃板可用作芯层510，并且还可使用陶瓷板。如果需要，液晶聚合物(LCP)可用作芯层510的材料。出于翘曲控制等目的，芯层510可比绝缘层521和531中的每个的厚度厚。此外，出于翘曲控制等目的，芯层510在刚性方面可优于绝缘层521和531中的每个。例如，芯层510的弹性模量可大于绝缘层521和531中的每个的弹性模量。然而，如果需要，可省略芯层510，在这种情况下，根据另一示例性实施例的印刷电路板500可以是无芯基板。
绝缘层521和531可提供用于在芯层510的两侧上形成多层布线的绝缘区域。绝缘材料可用作绝缘层521和531的材料。在这种情况下，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包括增强材料和/或无机填料以及上述树脂材料的材料(例如，半固化片、ABF(Ajinomoto Build-up Film))可用作绝缘材料。如果需要，感光电介质(PID)可用作为绝缘层521和531的材料。另外，绝缘层521和531可包括彼此相同的材料，或者可包括彼此不同的材料。绝缘层521和531的边界可以清晰或不清晰。
金属材料可用作布线层512、522和532的材料。在这种情况下，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等可用作金属材料。布线层512、522和532可分别通过使用诸如加成工艺(AP)、半加成工艺(SAP)、改进的半加成工艺(MSAP)、封孔法(TT)等的镀覆工艺形成。结果，布线层512、522和532可分别包括种子层(其为无电镀层)以及基于种子层形成的电解镀层。布线层512、522和532可根据相应层的设计执行各种功能。例如，布线层512、522和532可包括接地图案、电力图案、信号图案等。这里，信号图案包括除了接地图案、电力图案等之外的各种信号图案(诸如，数据信号图案)。这些图案可包括线图案、面图案和/或垫图案。
金属材料也可用作过孔层513、523和533的材料，在这种情况下，铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等可用作金属材料。过孔层513、523和533可分别使用诸如AP、SAP、MSAP和TT的镀覆工艺形成，结果，过孔层513、523和533可分别包括种子层(其为无电镀层)以及基于种子层形成的电镀层。过孔层513、523和533可竖直地连接设置在不同高度处的布线层512、522和532。过孔层513、523和533也可因相应层的设计而执行各种功能。例如，过孔层513、523和533可包括用于信号连接的布线过孔、用于接地连接的布线过孔、用于电力连接的布线过孔等。过孔层513、523和533中的每个的过孔可用金属材料完全填充，或者金属材料可沿着通路孔的壁表面形成。此外，可应用本领域所有已知的形状(诸如，圆柱形状、沙漏形状和锥形形状)。另外，可在加工过孔时通过附加工艺来形成用于形成突出图案的图案孔，在这种情况下，可根据激光源的类型添加工艺，或者可仅通过改变光束大小或条件来执行该工艺。
钝化层540和550是用于保护印刷电路板500的内部构造免受外部物理和化学损坏的附加构造。钝化层540和550可分别包括热固性树脂。例如，钝化层540和550分别可以是ABF。然而，本公开不限于此，并且钝化层540和550中的每个分别可以是已知的阻焊剂(SR)层。此外，如果需要，可包括PID。钝化层540和550可分别具有多个开口，并且多个开口可使布线层522和532之中的设置在最上面的布线层和设置在最下面的布线层中的每个的至少一部分从钝化层540和550暴露。另外，可在暴露的布线层的表面上形成表面处理层。表面处理层可通过例如电解镀金、无电镀金、有机可焊性防护剂(OSP)或无电镀锡、无电镀银、无电镀镍/置换镀覆、直接浸金(DIG)镀覆、热风整平(HASL)等形成。如果需要，开口中的每个可包括多个通路孔。如果需要，可在开口中的每个上设置凸块下金属件(UBM)，以提高可靠性。
电连接金属件560和570是可将印刷电路板500物理连接和/或电连接到外部的附加构造。例如，电子组件可通过第一电连接金属件560安装在根据示例性实施例的印刷电路板500上。此外，根据示例性实施例的印刷电路板500可通过第二电连接金属件570安装在另一基板(诸如，电子装置的主板)上。例如，根据另一示例性实施例的印刷电路板500可以是球栅阵列(BGA)型的封装基板。电连接金属件560和570可分别设置在钝化层540和550的多个开口上。电连接金属件560和570可分别包括具有比铜(Cu)的熔点低的熔点的低熔点金属(例如，锡(Sn)或含锡(Sn)的合金)。例如，电连接金属件560和570可利用焊料形成，但这仅仅是示例，并且其材料不限于此。
电连接金属件560和570可以是焊盘、焊球、引脚等。电连接金属件560和570可形成为多层结构或单层结构。当电连接金属件560和570利用多层结构形成时，电连接金属件560和570可包括铜柱和焊料。当电连接金属件560和570利用单层形成时，电连接金属件560和570可包括锡-银焊料，但这仅是示例，并且本公开不限于此。电连接金属件560和570的数量、间距、布置形式等不受具体限制，而本领域技术人员可根据设计细节进行充分修改。第二电连接金属件570可用于安装在主板上，因而第二电连接金属件570的数量可大于第一电连接金属件560的数量，并且第二电连接金属件570的尺寸可大于第一电连接金属件560的尺寸。
其他内容与根据上述示例性实施例的印刷电路板100的描述基本相同，将省略其详细描述。
如在此所使用的，术语“侧部”、“侧表面”等用于表示朝向第一方向或第二方向的方向或在所述方向上的表面。术语“上侧”、“上部”、“上表面”等用于表示朝向第三方向的方向或在所述方向上的表面，而术语“下侧”、“下部”、“下表面”等用于表示与朝向第三方向的方向相反的方向或在所述方向上的表面。此外，所述空间相对术语已被用作包括目标组件沿对应方向定位但不直接接触参考组件的情况以及目标组件在相应的方向直接接触参考组件的情况的概念。然而，为了便于描述可如上定义术语，并且示例性实施例的权利范围不具体局限于以上术语。
如在此所使用的，术语“连接”不仅可表示“直接连接”而且还包括通过粘合层等方法的“间接连接”。术语“电连接”可包括构成元件“物理连接”的情况以及构成元件“非物理连接”的情况二者。此外，术语“第一”、“第二”等可用于将一个构成元件与另一构成元件进行区分，并且可不限制与构成元件相关的顺序和/或重要性或其他。在一些情况下，在不脱离示例性实施例的权利的范围的情况下，第一构成元件可称作第二构成元件，类似地，第二构成元件可称作第一构成元件。
如在此所使用的，术语“实施例”被提供以强调特定特征、结构或特性，并非必须表示同一实施例。此外，在一个或更多个实施例中，特定特性或特征可按照任何合适方式进行组合。例如，除非在其他实施例中的内容描述为相反或者与其他实施例的内容不一致，否则在特定示例性实施例中描述的内容即使未在其他实施例中描述，其也可用在其他实施例中。
在此使用的术语仅描述特定实施例，并且本公开不由此受限。如在此所使用的，除非上下文另外清楚说明，否则单数形式意图包括复数形式。
如上所述，作为本公开的多种效果之一，可提供一种印刷电路板，所述印刷电路板包括可具有对绝缘层的高粘合力的布线。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和变型。

Claims (17)

1.一种印刷电路板，包括：
绝缘层，具有第一表面以及与所述第一表面背对的第二表面；以及
第一布线，所述第一布线包括设置在所述绝缘层的所述第一表面上的第一线图案，所述第一布线还包括多个第一突出图案，所述多个第一突出图案分别从所述第一表面穿入所述绝缘层的一部分并且分别连接到所述第一线图案，使得所述多个第一突出图案在所述印刷电路板的平面视图中与所述第一线图案重叠。
2.根据权利要求1所述的印刷电路板，其中，所述多个第一突出图案与所述绝缘层的所述第二表面间隔开。
3.根据权利要求1所述的印刷电路板，其中，所述第一线图案的线宽大于所述多个第一突出图案中的每个的最大宽度。
4.根据权利要求1所述的印刷电路板，其中，所述第一线图案延伸到所述多个第一突出图案并且与所述多个第一突出图案一体化，而在所述第一线图案与所述多个第一突出图案之间没有边界。
5.根据权利要求4所述的印刷电路板，其中，所述第一布线包括：第一金属层，设置在所述绝缘层的所述第一表面上并且设置在多个第一图案孔中，每个所述第一图案孔从所述第一表面穿入所述绝缘层的一部分并且在所述印刷电路板的平面视图中与所述第一线图案重叠，
所述第一布线还包括第二金属层，所述第二金属层设置在所述第一金属层上并且布置在所述多个第一图案孔中的每个的至少一部分中。
6.根据权利要求1所述的印刷电路板，其中，所述多个第一突出图案中的每个在所述印刷电路板的平面视图中的形状为圆形、方形、星形或菱形。
7.根据权利要求1所述的印刷电路板，所述印刷电路板还包括第一垫，所述第一垫设置在所述绝缘层的所述第一表面上并且连接到所述第一布线的至少一个端部。
8.根据权利要求1所述的印刷电路板，所述印刷电路板还包括第二布线，所述第二布线包括设置在所述绝缘层的所述第一表面上的第二线图案，
所述第二布线还包括多个第二突出图案，所述多个第二突出图案分别从所述第一表面穿入所述绝缘层的一部分并且分别连接到所述第二线图案，从而在所述印刷电路板的平面视图中与所述第二线图案重叠，
其中，所述多个第二突出图案中的相邻的第二突出图案之间的间距大于所述多个第一突出图案中的相邻的第一突出图案之间的间距。
9.根据权利要求8所述的印刷电路板，所述印刷电路板还包括第三布线，所述第三布线包括设置在所述绝缘层的所述第一表面上的第三线图案，
所述第三布线还包括多个第三突出图案，所述多个第三突出图案分别从所述第一表面穿入所述绝缘层的一部分并且分别连接到所述第三线图案，从而在所述平面视图中与所述第三线图案重叠，
其中，所述多个第三突出图案中的相邻的第三突出图案之间的间距大于所述多个第二突出图案中的相邻的第二突出图案之间的间距。
10.一种印刷电路板，包括：
第一绝缘层；
第一布线，所述第一布线包括：第一线图案，设置在所述第一绝缘层上；和第一突出图案，穿入所述第一绝缘层的一部分并且连接到所述第一线图案；
第一垫，设置在所述第一绝缘层上并且连接到所述第一布线的至少一个端部；以及
第一过孔，穿透所述第一绝缘层，并且连接到所述第一垫，
其中，所述第一过孔的深度大于所述第一突出图案的深度。
11.根据权利要求10所述的印刷电路板，所述印刷电路板还包括：
第二绝缘层，设置在所述第一绝缘层的一侧上；
第二布线，所述第二布线包括：第二线图案，设置在所述第二绝缘层上；和第二突出图案，穿入所述第二绝缘层的一部分并且连接到所述第二线图案；以及
第二垫，设置在所述第二绝缘层上，并且连接到所述第二布线的至少一个端部，
其中，所述第一过孔连接所述第一垫和所述第二垫。
12.一种印刷电路板，包括：
绝缘层，具有第一表面以及与所述第一表面背对的第二表面，所述第一表面包括多个图案孔，所述多个图案孔部分地穿入所述绝缘层并且彼此间隔开第一间距；以及
第一布线，包括沿所述第一表面设置的第一线图案，
其中，所述第一布线还包括多个第一突出图案，所述多个第一突出图案分别从所述第一线图案的一个表面延伸并分别延伸到所述多个图案孔的内部。
13.根据权利要求12所述的印刷电路板，其中，所述多个第一突出图案与所述绝缘层的所述第二表面间隔开。
14.根据权利要求12所述的印刷电路板，其中，所述第一线图案的线宽大于所述多个第一突出图案中的每个的最大宽度。
15.根据权利要求12所述的印刷电路板，其中，所述第一线图案延伸到所述多个第一突出图案并且与所述多个第一突出图案一体化，而在所述第一线图案与所述多个第一突出图案之间没有边界。
16.根据权利要求12所述的印刷电路板，所述印刷电路板还包括第二布线，所述第二布线包括设置在所述绝缘层的所述第一表面上的第二线图案，所述第二布线还包括多个第二突出图案，所述多个第二突出图案分别从所述第一表面穿入所述绝缘层的一部分并且分别连接到所述第二线图案，使得所述多个第二突出图案在所述印刷电路板的平面视图中与所述第二线图案重叠，
其中，所述多个第二突出图案中的相邻的第二突出图案之间的第二间距大于所述第一间距。
17.根据权利要求16所述的印刷电路板，所述印刷电路板还包括第三布线，所述第三布线包括设置在所述绝缘层的所述第一表面上的第三线图案，所述第三布线还包括多个第三突出图案，所述多个第三突出图案分别从所述第一表面穿入所述绝缘层的一部分并且分别连接到所述第三线图案，使得所述多个第三突出图案在所述平面视图中与所述第三线图案重叠，
其中，所述多个第三突出图案中的相邻的第三突出图案之间的第三间距大于所述第二间距。
CN202010250243.6A 2019-11-27 2020-04-01 印刷电路板 Pending CN112867240A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190154378A KR20210065530A (ko) 2019-11-27 2019-11-27 인쇄회로기판
KR10-2019-0154378 2019-11-27

Publications (1)

Publication Number Publication Date
CN112867240A true CN112867240A (zh) 2021-05-28

Family

ID=73653886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010250243.6A Pending CN112867240A (zh) 2019-11-27 2020-04-01 印刷电路板

Country Status (3)

Country Link
US (1) US10861783B1 (zh)
KR (1) KR20210065530A (zh)
CN (1) CN112867240A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230000253A (ko) * 2021-06-24 2023-01-02 삼성전자주식회사 반도체 패키지 및 반도체 패키지용 기판
TWI802973B (zh) * 2021-08-24 2023-05-21 矽品精密工業股份有限公司 基板結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8317952D0 (en) * 1983-07-01 1983-08-03 Welwyn Electronics Ltd Printed circuit board
CN102598250A (zh) * 2009-10-30 2012-07-18 三洋电机株式会社 元件搭载用基板及其制造方法、半导体组件以及便携设备
CN203015288U (zh) * 2012-12-26 2013-06-19 广东欧珀移动通信有限公司 一种电子产品焊盘防脱落结构
US20160141236A1 (en) * 2014-11-17 2016-05-19 Shinko Electric Industries Co., Ltd. Wiring board, electronic component device, method for manufacturing wiring board, and method for manufacturing electronic component device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361556B2 (ja) 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
CN100475005C (zh) * 1998-02-26 2009-04-01 揖斐电株式会社 具有充填导电孔构造的多层印刷布线板
KR20150080881A (ko) 2014-01-02 2015-07-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8317952D0 (en) * 1983-07-01 1983-08-03 Welwyn Electronics Ltd Printed circuit board
CN102598250A (zh) * 2009-10-30 2012-07-18 三洋电机株式会社 元件搭载用基板及其制造方法、半导体组件以及便携设备
CN203015288U (zh) * 2012-12-26 2013-06-19 广东欧珀移动通信有限公司 一种电子产品焊盘防脱落结构
US20160141236A1 (en) * 2014-11-17 2016-05-19 Shinko Electric Industries Co., Ltd. Wiring board, electronic component device, method for manufacturing wiring board, and method for manufacturing electronic component device

Also Published As

Publication number Publication date
KR20210065530A (ko) 2021-06-04
US10861783B1 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
CN112447655A (zh) 封装件基板
US10861783B1 (en) Printed circuit board
US11658124B2 (en) Connection structure embedded substrate
US11044808B2 (en) Printed circuit board
US20230354513A1 (en) Printed circuit board and substrate including electronic component embedded therein
TWI764033B (zh) 具有嵌入式被動組件的板
US11587878B2 (en) Substrate having electronic component embedded therein
US11737211B2 (en) Connection structure embedded substrate and substrate structure including the same
US11096283B2 (en) Substrate on substrate structure and electronic device comprising the same
US20220165649A1 (en) Printed circuit board
CN113411963A (zh) 基板结构和包括该基板结构的电子装置
US20230171888A1 (en) Printed circuit board and method of manufacturing the same
US11751335B2 (en) Printed circuit board
US11114371B2 (en) Substrate-on-substrate structure and electronic device comprising the same
US20240040698A1 (en) Printed circuit board
US20230199951A1 (en) Printed circuit board
US20230147912A1 (en) Printed circuit board
US11075156B2 (en) Substrate having electronic component embedded therein
US11521922B2 (en) Printed circuit board
US20230199955A1 (en) Printed circuit board
US20230335479A1 (en) Printed circuit board
CN118055560A (zh) 印刷电路板
CN114258187A (zh) 电子元件模块及用于该电子元件模块的印刷电路板
CN117641705A (zh) 印刷电路板
CN116981161A (zh) 印刷电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination