TW202111903A - 印刷電路板 - Google Patents

Abstract

一種印刷電路板包括：無芯體基板，包括絕緣本體及設置於絕緣本體上或絕緣本體內的多個芯體配線層；積層絕緣層，覆蓋無芯體基板的上表面及下表面中的每一者的至少一部分；以及積層配線層，設置於積層絕緣層的上表面及下表面中的至少一者上。貫通開口穿透過絕緣本體且被配置成將電子組件接納於貫通開口中，且第一積層絕緣層延伸至貫通開口中以嵌置電子組件。

Description

印刷電路板

本揭露是有關於一種印刷電路板，且更具體而言，是有關於一種其中可嵌置電子組件的印刷電路板。

近年來，電子裝置正變得越來越薄且在單個封裝內提供更多功能。因此，對於包括於此種裝置中的基板，需要更薄及更密集的設計規則。根據此種超高密度及小型化，需要各種類型的基板技術。另外，需要一種能夠嵌置電子組件且確保足夠的剛性及彎曲特性的基板技術。

提供此發明內容是為了以簡化形式介紹以下在實施方式中所進一步闡述的一系列概念。此發明內容並不旨在辨識所主張標的的關鍵特徵或本質特徵，亦非旨在用於幫助確定所主張標的的範圍。

本揭露的一個態樣將提供一種能夠具有相對薄的厚度及高的配線密度且減少翹曲的印刷電路板。

本揭露的一個態樣將提供一種其中可容易地嵌置電子組件的印刷電路板。

根據本揭露的一個態樣，使用能夠處理翹曲的絕緣材料形成的無芯體基板可被用作設置於印刷電路板的中心的芯體結構，在芯體結構中可形成貫通開口以將電子組件嵌置於貫通開口中，且可藉由以積層形式在芯體結構的兩側上佈置能夠處理高密度電路形成的絕緣材料來進一步設計配線。

根據本揭露的一個態樣，一種印刷電路板包括無芯體基板，所述無芯體基板包括絕緣本體及設置於所述絕緣本體上或所述絕緣本體內的多個芯體配線層，所述無芯體基板具有穿透過所述絕緣本體的貫通開口。電子組件設置於所述貫通開口中，且第一積層絕緣層覆蓋所述無芯體基板的兩個相對的表面的至少一部分，容許所述電子組件的至少一部分嵌置於所述第一積層絕緣層中，且填充貫通部分的至少一部分。第一積層配線層設置於所述第一積層絕緣層的上表面上，且第二積層絕緣層設置於所述第一積層絕緣層的所述上表面上且覆蓋所述第一積層配線層的至少一部分。第二積層配線層設置於所述第二積層絕緣層的上表面上。所述絕緣本體包含與所述第二積層絕緣層的材料為不同類型的材料。

根據本揭露的一個態樣，一種印刷電路板包括無芯體基板，所述無芯體基板包括多個芯體絕緣層、多個底漆層及多個芯體配線層。積層絕緣層覆蓋所述無芯體基板的兩個相對的表面的各自的至少一部分，且積層配線層設置於所述積層絕緣層的至少一個表面上。所述多個芯體絕緣層中的每一者厚於所述多個底漆層中的每一者。所述多個底漆層中的至少一者設置於所述多個芯體絕緣層之間，且所述多個底漆層中的另一者設置於所述積層絕緣層與所述多個芯體絕緣層之中的最上芯體絕緣層或最下芯體絕緣層中的至少一者之間。

根據本揭露的又一態樣，一種印刷電路板包括無芯體基板，所述無芯體基板包括多個芯體絕緣層、多個芯體配線層及多個芯體通孔層，所述多個芯體通孔層各自穿透過所述多個芯體絕緣層中的相應的芯體絕緣層以連接所述多個芯體配線層中的兩個或更多個配線層。所述無芯體基板具有自所述無芯體基板的第一表面至所述無芯體基板的相對的第二表面穿透過所述無芯體基板的貫通開口，所述貫通開口被配置成用於在所述貫通開口中安裝電子組件。積層絕緣層覆蓋所述無芯體基板的相對的所述第一表面與所述第二表面的各自的至少一部分，且積層配線層設置於所述積層絕緣層的相對的所述第一表面與所述第二表面中的至少一個表面上。所述無芯體基板的所述多個芯體絕緣層包含與所述積層絕緣層的材料為不同類型的材料，且所述多個芯體通孔層具有在相同的方向上漸縮的輪廓。

提供以下詳細說明以幫助讀者獲得對本文中所述方法、設備及/或系統的全面理解。然而，對於此項技術中具有通常知識者而言，本文中所述方法、設備及/或系統的各種改變、潤飾及等效形式將顯而易見。本文中所述的操作順序僅為實例，且並非僅限於本文中所述操作順序，而是如對於此項技術中具有通常知識者而言將顯而易見，除必需以特定次序進行的操作以外，亦可有所改變。另外，為提高清晰性及簡潔性，可省略對將為此項技術中具有通常知識者眾所習知的功能及構造的說明。

本文中所述特徵可以不同形式實施，且不被理解為限於本文中所述實例。確切而言，提供本文中所述實例是為了使此揭露內容將透徹及完整，並將向此項技術中具有通常知識者充分傳達本揭露內容的範圍。

應注意，在本文中，關於實例或實施例使用用語「可」（例如，關於實例或實施例可包括或實施什麼）意指存在其中包括或實施此種特徵的至少一個實例或實施例，而所有實例及實施例並非僅限於此。

在說明書通篇中，當例如層、區或基板等元件被闡述為位於另一元件「上」、「連接至」或「耦合至」另一元件時，所述元件可直接位於所述另一元件「上」、直接「連接至」或直接「耦合至」所述另一元件，或者可存在介於所述元件與所述另一元件之間的一或多個其他元件。反之，當一元件被闡述為「直接位於」另一元件「上」、「直接連接至」或「直接耦合至」另一元件時，則可不存在介於所述元件與所述另一元件之間的其他元件。

本文中所使用的用語「及/或」包括相關列出項中的任意一項或者相關列出項中的任意兩項或更多項的任意組合。

儘管本文中可能使用例如「第一（first）」、「第二（second）」及「第三（third）」等用語來闡述各種構件、組件、區、層或區段，然而該些構件、組件、區、層或區段不受該些用語限制。確切而言，該些用語僅用於區分各個構件、組件、區、層或區段。因此，在不背離實例的教示內容的條件下，本文中所述實例中所提及的第一構件、組件、區、層或區段亦可被稱為第二構件、組件、區、層或區段。

為易於說明，本文中可能使用例如「位於…上方（above）」、「上部的（upper）」、「位於…下方（below）」及「下部的（lower）」等空間相對性用語來闡述圖中所示的一個元件與另一元件的關係。此種空間相對性用語旨在除圖中所繪示定向以外亦囊括裝置在使用或操作中的不同定向。舉例而言，若翻轉圖中的裝置，則被闡述為相對於另一元件位於「上方」或「上部」的元件此時將相對於所述另一元件位於「下方」或「下部」。因此，用語「位於…上方」囊括視裝置空間定向而定的上方與下方兩種定向。所述裝置亦可以其他方式定向（例如，旋轉90度或處於其他定向），且本文中所使用的空間相對性用語要相應地進行解釋。

本文中所使用的術語僅是為了闡述各種實例，而並非用於限制本揭露。除非上下文另外清楚地指示，否則冠詞「一（a、an）」及「所述（the）」旨在亦包括複數形式。用語「包括（comprises）」、「包含（includes）」及「具有（has）」規定所陳述的特徵、數目、操作、構件、元件及/或其組合的存在，但不排除一或多個其他特徵、數目、操作、構件、元件及/或其組合的存在或添加。

由於製造技術及/或容差，圖式中所示形狀可能發生變化。因此，本文中所述實例不限於圖式中所示的特定形狀，而是包括在製造期間發生的形狀改變。

如在理解本申請案的揭露內容之後將顯而易見，本文中所述實例的特徵可以各種方式加以組合。此外，如在理解本申請案的揭露內容之後將顯而易見，儘管本文中所述實例具有多種配置，然而可能存在其他配置。

圖式可能並非按比例繪製，且為清晰、例示及方便起見，可誇大圖式中的元件的相對大小、比例及繪示。

隨後，參照隨附圖式進一步詳細闡述實例。

電子裝置

圖1是示出電子裝置系統的實例的示意性方塊圖。

參照圖1，電子裝置1000中可容置有主板1010。主板1010可包括在實體上連接至或電性連接至主板1010的晶片相關組件1020、網路相關組件1030、其他組件1040等。該些組件可連接至以下將要闡述的其他電子組件，以形成各種訊號線1090。

晶片相關組件1020可包括：記憶體晶片，例如揮發性記憶體（例如，動態隨機存取記憶體（dynamic random access memory，DRAM））、非揮發性記憶體（例如，唯讀記憶體（read only memory，ROM））、快閃記憶體（flash memory）等；應用處理器晶片，例如中央處理器（例如，中央處理單元（central processing unit，CPU））、圖形處理器（例如，圖形處理單元（graphics processing unit，GPU））、數位訊號處理器、密碼處理器（cryptographic processor）、微處理器、微控制器等；以及邏輯晶片，例如類比-數位轉換器（analog-to-digital converter，ADC）、應用專用積體電路（application-specific integrated circuit，ASIC）等。然而，晶片相關組件1020並非僅限於此，而是亦可包括其他類型的晶片相關組件。另外，電子組件1020可彼此組合。晶片相關組件1020可為包括上述晶片或電子組件的封裝形式。

網路相關組件1030可包括與以下各種協定相容及/或實施以下各種協定的組件：例如無線保真（wireless fidelity，Wi-Fi）（電機及電子工程師學會（Institute of Electrical And Electronics Engineers，IEEE）802.11系列等）、全球互通微波存取（worldwide interoperability for microwave access，WiMAX）（IEEE 802.16系列等）、IEEE 802.20、長期演進（long term evolution，LTE）、僅資料演進（evolution data only，Ev-DO）、高速封包存取+（high speed packet access +，HSPA+）、高速下行封包存取+（high speed downlink packet access +，HSDPA+）、高速上行封包存取+（high speed uplink packet access +，HSUPA+）、增強型資料全球行動通訊系統（global system for mobile communications，GSM）環境（enhanced data GSM environment，EDGE）、全球行動通訊系統（GSM）、全球定位系統（global positioning system，GPS）、通用封包無線電服務（general packet radio service，GPRS）、碼分多重存取（code division multiple access，CDMA）、時分多重存取（time division multiple access，TDMA）、數位增強無線電信（digital enhanced cordless telecommunications，DECT）、藍芽、第三代無線通訊技術（3G）協定、第四代無線通訊技術（4G）協定及第五代無線通訊技術（5G）協定，以及在上述協定之後指定的任何其他無線協定及有線協定。然而，網路相關組件1030並非僅限於此，而是亦可包括與各種其他無線標準或協定或者有線標準或協定相容的組件。另外，網路相關組件1030可與上述晶片相關電子組件1020一同彼此組合。

其他組件1040可包括高頻率電感器、鐵氧體電感器（ferrite inductor）、功率電感器（power inductor）、鐵氧體珠（ferrite bead）、低溫共燒陶瓷（low temperature co-fired ceramic，LTCC）、電磁干擾（electro magnetic interference，EMI）濾波器、多層陶瓷電容器（multilayer ceramic condenser，MLCC）等。然而，其他組件1040並非僅限於此，而是亦可包括用於各種其他用途的晶片組件形式的被動組件等。

依據電子裝置1000的類型，電子裝置1000可包括可在實體上連接至或電性連接至主板1010的其他組件或可不在實體上連接至或電性連接至主板1010的其他組件。該些其他組件可包括例如相機模組1050、天線模組1060、顯示裝置1070、電池1080等，但並非僅限於此。舉例而言，該些其他組件亦可包括音訊編碼解碼器（audio codec）、視訊編碼解碼器（video codec）、功率放大器、羅盤（compass）、加速度計、陀螺儀（gyroscope）、揚聲器、大量儲存單元（mass storage unit）（例如，硬碟驅動機（hard disk drive））、光碟（compact disk，CD）驅動機、數位通用磁碟（digital versatile disk，DVD）驅動機等。另外，依據電子裝置1000的類型，可使用用於各種用途的其他電子組件等。

電子裝置1000可為智慧型手機、個人數位助理（personal digital assistant，PDA）、數位視訊相機、數位靜物相機、網路系統、電腦、監視器、平板個人電腦（personal computer，PC）、膝上型PC、上網本PC、電視機、視訊競賽機（video game machine）、智慧型手錶、汽車用組件等。然而，電子裝置1000並非僅限於此，且可為對資料進行處理的任何其他電子裝置。

圖2是示出電子裝置的實例的示意性透視圖。

參照圖2，電子裝置可為例如智慧型手機1100。主板1110可容置於智慧型手機1100中，且各種電子組件1120可在實體上連接至或電性連接至主板1110。另外，可在實體上連接至或電性連接至主板1110或可不在實體上連接至或電性連接至主板1110的其他電子組件（例如相機模組1130及/或揚聲器1140）可容置於主板1110中。電子組件1120中的一些電子組件1120可為晶片相關組件（例如，半導體封裝1121），但並非僅限於此。半導體封裝1121可為印刷電路板形式的封裝基板，其中嵌置有包括主動組件及/或被動組件的電子組件。作為另外一種選擇，半導體封裝1121可具有其中包括主動組件及/或被動組件的電子組件進一步表面安裝於此種封裝基板上的形式。另一方面，電子裝置未必僅限於智慧型手機1100且可為如上所述的另一電子裝置。

印刷電路板

圖3是示意性地示出印刷電路板的實例的剖視圖。

參照圖3，根據實例的印刷電路板100A包括芯體結構110及設置於芯體結構110上及芯體結構110下方的積層結構120。若需要，則根據實例的印刷電路板100A可更包括分別設置於積層結構120的上側及下側上的第一鈍化層130及第二鈍化層140。

芯體結構110包括第一芯體絕緣層111a、第一芯體配線層112a、第二芯體配線層112b、第一芯體通孔層113a、第二芯體絕緣層111b、第三芯體配線層112c及第二芯體通孔層113b，第一芯體配線層112a嵌置於第一芯體絕緣層111a中且具有自第一芯體絕緣層111a的上表面暴露出的上表面，第二芯體配線層112b突出地設置於第一芯體絕緣層111a的下表面上，第一芯體通孔層113a穿透過第一芯體絕緣層111a且連接第一芯體配線層112a與第二芯體配線層112b，第二芯體絕緣層111b設置於第一芯體絕緣層111a的下表面上且覆蓋第二芯體配線層112b，第三芯體配線層112c突出地設置於第二芯體絕緣層111b的下表面上，第二芯體通孔層113b穿透過第二芯體絕緣層111b且連接第二芯體配線層112b與第三芯體配線層112c。芯體結構110具有無芯體基板結構。在此種情形中，無芯體基板結構是指藉由使用如下所述的拆離載體膜的無芯體製程製造的基板結構。舉例而言，無芯體基板結構可為其中無芯體基板結構不包括厚於其他絕緣層且具有優於其他絕緣層的剛性的芯體層的結構。

積層結構120包括第一積層絕緣層121a、第一積層配線層122a、第一積層通孔層123a、第二積層絕緣層121b、第二積層配線層122b、第二積層通孔層123b、第三積層配線層122c、第三積層通孔層123c、第三積層絕緣層121c、第四積層配線層122d及第四積層通孔層123d，第一積層絕緣層121a覆蓋芯體結構110的上表面及下表面，第一積層配線層122a突出地設置於第一積層絕緣層121a的上表面上，第一積層通孔層123a穿透過第一積層絕緣層121a且連接第一芯體配線層112a與第一積層配線層122a，第二積層絕緣層121b設置於第一積層絕緣層121a的上表面上以覆蓋第一積層配線層122a，第二積層配線層122b突出地設置於第二積層絕緣層121b的上表面上，第二積層通孔層123b穿透過第二積層絕緣層121b且連接第一積層配線層122a與第二積層配線層122b，第三積層配線層122c突出地設置於第一積層絕緣層121a的下表面上，第三積層通孔層123c穿透過第一積層絕緣層121a且連接第三芯體配線層112c與第三積層配線層122c，第三積層絕緣層121c設置於第一積層絕緣層121a的下表面上以覆蓋第三積層配線層122c，第四積層配線層122d自第三積層絕緣層121c的下表面突出，第四積層通孔層123d穿透過第三積層絕緣層121c且連接第三積層配線層122c與第四積層配線層122d。

第一芯體通孔層113a與第二芯體通孔層113b可分別包括具有在相同的方向上漸縮的輪廓的連接通孔。舉例而言，第一芯體通孔層113a及第二芯體通孔層113b可各自包括在橫截面上具有較下部寬度窄的上部寬度的漸縮連接通孔。因此，可看出芯體結構110具有無芯體基板的結構，無芯體基板不包括單獨的芯體層。另外，第一積層通孔層123a與第二積層通孔層123b可包括具有在相同的方向上漸縮的輪廓的連接通孔。另外，第三積層通孔層123c與第四積層通孔層123d可包括具有在相同的方向上漸縮的輪廓的連接通孔。另外，第一積層通孔層123a及第二積層通孔層123b的連接通孔與第三積層通孔層123c及第四積層通孔層123d的連接通孔可具有在彼此相反的方向上漸縮的輪廓，其中芯體結構110插置於第一積層通孔層123a及第二積層通孔層123b的連接通孔與第三積層通孔層123c及第四積層通孔層123d的連接通孔之間。舉例而言，第一積層通孔層123a及第二積層通孔層123b可各自包括在橫截面上具有較下部寬度大的上部寬度的漸縮連接通孔。另外，第三積層通孔層123c及第四積層通孔層123d可各自包括在橫截面上具有較下部寬度窄的上部寬度的漸縮連接通孔。因此，可看出積層結構120具有以芯體結構110為中心在上側及下側進行積層的結構。

另一方面，第一芯體絕緣層111a及第二芯體絕緣層111b與第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c可包含不同類型的材料。舉例而言，第一芯體絕緣層111a及第二芯體絕緣層111b的彈性模數可大於第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c的彈性模數。舉例而言，第一芯體絕緣層111a及第二芯體絕緣層111b的剛性相對於第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c的剛性可相對提高。因此，即使當芯體結構110具有無芯體基板的結構時，芯體結構110仍可有效地減少翹曲。作為實例而非進行限制，第一芯體絕緣層111a及第二芯體絕緣層111b的材料可為包含絕緣樹脂、無機填料及玻璃纖維（玻璃布、玻璃纖維布）的材料（例如，預浸體）。舉例而言，由第一芯體絕緣層111a及第二芯體絕緣層111b提供的絕緣本體可包含預浸體。另外，第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c的材料可為包含絕緣樹脂及無機填料的材料（例如味之素構成膜（Ajinomoto Build-up Film，ABF））。舉例而言，由第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c提供的積層本體可包含ABF。藉由使用材料的此種組合，可進一步有效地獲得藉由芯體結構110的剛性保持及藉由積層結構120的高密度配線設計。

另一方面，芯體結構110可具有穿透過第一芯體絕緣層111a及第二芯體絕緣層111b的開口或貫通部分110H。在貫通部分110H中可設置有電子組件150。第一積層絕緣層121a可容許電子組件150嵌置於第一積層絕緣層121a中且可填充貫通部分110H。如上所述，由於芯體結構110是無芯體基板的結構且可具有貫通部分110H，因此可有效地嵌置電子組件150，同時提供整個印刷電路板結構的厚度減小及翹曲減少。因此，根據實例的印刷電路板100A可用作組件嵌置基板，且如下所述，附加的電子組件可表面安裝於上側上，且例如焊料球等電性連接金屬凸塊190可設置於下側上。因此，印刷電路板亦可用作封裝基板，例如球柵陣列（ball grid array，BGA）。

如上所述，根據實例的印刷電路板100A可具有以下結構：在所述結構中，使用能夠應對彎曲的絕緣材料形成的無芯體基板形式的芯體結構110設置於所述結構的中心中，且使用可與高密度電路的形成對應的絕緣材料形成的積層結構120設置於芯體結構110的兩側上。因此，印刷電路板100A可應對薄厚度及高配線密度且可減少翹曲問題。另外，可在芯體結構110中形成貫通部分，以將電子組件150嵌置於貫通部分中，且因此可提供其中容易嵌置電子組件150的印刷電路板的結構。

在下文中，將參照隨附圖式更詳細地闡述根據實例的印刷電路板100A的組件。

芯體結構110包括第一芯體絕緣層111a、第一芯體配線層112a、第二芯體配線層112b、第一芯體通孔層113a、第二芯體絕緣層111b、第三芯體配線層112c及第二芯體通孔層113b，第一芯體配線層112a掩埋於第一芯體絕緣層111a中且具有自第一芯體絕緣層111a的上表面暴露出的上表面，第二芯體配線層112b突出地設置於第一芯體絕緣層111a的下表面上，第一芯體通孔層113a穿透過第一芯體絕緣層111a且連接第一芯體配線層112a與第二芯體配線層112b，第二芯體絕緣層111b設置於第一芯體絕緣層111a的下表面上且覆蓋第二芯體配線層112b，第三芯體配線層112c突出地設置於第二芯體絕緣層111b的下表面上，第二芯體通孔層113b穿透過第二芯體絕緣層111b且連接第二芯體配線層112b與第三芯體配線層112c。芯體結構110包括嵌置圖案的第一芯體配線層112a及突出圖案的第三芯體配線層112c二者。芯體結構110可具有貫通部分110H，且貫通部分110H可穿透過第一芯體絕緣層111a及第二芯體絕緣層111b。另外，貫通部分110H可具有經由包括第一芯體絕緣層111a及第二芯體絕緣層111b的芯體結構110的絕緣本體的內側表面連續地設置的壁表面。

可使用絕緣材料作為第一芯體絕緣層111a及第二芯體絕緣層111b的材料，且絕緣材料可為熱固性樹脂（例如環氧樹脂）、熱塑性樹脂（例如聚醯亞胺（polyimide））或者包含加強型材料（例如具有該些樹脂的無機填料及/或玻璃纖維）的材料（例如，預浸體）。第一芯體絕緣層111a與第二芯體絕緣層111b之間的邊界可為清楚的，但亦可為不清楚的。第一芯體絕緣層111a與第二芯體絕緣層111b可包含相同類型的材料。第一芯體絕緣層111a的厚度與第二芯體絕緣層111b的厚度可實質上相同。第一芯體絕緣層111a及第二芯體絕緣層111b中的每一者的厚度可薄於通常用於芯體基板的覆銅層疊板（copper clad laminate，CCL）或無包覆的CCL的芯體層絕緣材料的厚度。

可使用金屬材料作為第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c的材料，且作為金屬材料，可使用銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、其合金等。第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c可根據層的設計執行各種功能，且例如可包括接地（ground，GrouND）圖案、電源（PoWeR：PWR）圖案、訊號（signal，S）圖案等。在此種情形中，訊號S圖案包括除接地GND圖案、電源PWR圖案等之外的各種訊號，舉例而言資料訊號。該些圖案可分別包括線圖案、平面圖案及/或接墊圖案。可藉由鍍覆製程（例如加成製程（additive process，AP）、半加成製程（semi AP，SAP）、改良半加成製程（modified SAP，MSAP）或蓋孔（Tenting，TT））形成第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c，且因此可包括作為無電鍍覆層的晶種層以及基於晶種層形成的電解鍍覆層。

可使用金屬材料作為第一芯體通孔層113a及第二芯體通孔層113b的材料，且金屬材料可為銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、其合金等。第一芯體通孔層113a及第二芯體通孔層113b亦可根據層的設計執行各種功能，且例如可包括用於訊號連接的連接通孔、用於接地連接的連接通孔及用於電源連接的連接通孔。第一芯體通孔層113a與第二芯體通孔層113b可分別包括具有在相同的方向上漸縮的輪廓的連接通孔。舉例而言，第一芯體通孔層113a及第二芯體通孔層113b可各自包括在橫截面上具有較下部寬度窄的上部寬度的漸縮連接通孔。第一芯體通孔層113a及第二芯體通孔層113b的連接通孔可分別被金屬材料完全填充，或者可藉由沿通孔孔洞的壁形成金屬材料來形成。第一芯體通孔層113a的連接通孔與第二芯體通孔層113b的連接通孔可處於彼此堆疊的通孔關係，或者可處於交錯的通孔關係。亦可藉由鍍覆製程（例如，如AP、SAP、MSAP、TT等製程）形成第一芯體通孔層113a及第二芯體通孔層113b，且因此可包括作為無電鍍覆層的晶種層以及形成於晶種層上的電解層。第一芯體通孔層113a藉由與第二芯體配線層112b相同的鍍覆製程而與第二芯體配線層112b同時形成，且可無邊界地與第二芯體配線層112b整合。第二芯體通孔層113b可利用與第三芯體配線層112c的鍍覆製程相同的鍍覆製程而與第三芯體配線層112c同時形成，且可無邊界地彼此整合。

積層結構120包括第一積層絕緣層121a、第一積層配線層122a、第一積層通孔層123a、第二積層絕緣層121b、第二積層配線層122b、第二積層通孔層123b、第三積層配線層122c、第三積層通孔層123c、第三積層絕緣層121c、第四積層配線層122d及第四積層通孔層123d，第一積層絕緣層121a覆蓋芯體結構110的上表面及下表面，第一積層配線層122a突出地設置於第一積層絕緣層121a的上表面上，第一積層通孔層123a穿透過第一積層絕緣層121a且連接第一芯體配線層112a與第一積層配線層122a，第二積層絕緣層121b設置於第一積層絕緣層121a的上表面上以覆蓋第一積層配線層122a，第二積層配線層122b突出地設置於第二積層絕緣層121b的上表面上，第二積層通孔層123b穿透第二積層絕緣層121b且連接第一積層配線層122a與第二積層配線層122b，第三積層配線層122c突出地設置於第一積層絕緣層121a的下表面上，第三積層通孔層123c穿透過第一積層絕緣層121a且連接第三芯體配線層112c與第三積層配線層122c，第三積層絕緣層121c設置於第一積層絕緣層121a的下表面上以覆蓋第三積層配線層122c，第四積層配線層122d突出地設置於第三積層絕緣層121c的下表面上，第四積層通孔層123d穿透過第三積層絕緣層121c且連接第三積層配線層122c與第四積層配線層122d。

可使用絕緣材料作為第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c的材料，且絕緣材料可為熱固性樹脂（例如環氧樹脂）、熱塑性樹脂（例如聚醯亞胺）或者包含加強型材料（例如具有該些樹脂的無機填料）的材料（例如，ABF等）。第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c可包含相同類型的材料。第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c之間的邊界可為清楚的或可為不清楚的。若需要，則第一積層絕緣層121a可由多個層形成。第二積層絕緣層121b的厚度與第三積層絕緣層121c的厚度可實質上彼此相同。第二積層絕緣層121b及第三積層絕緣層121c可各自由多個層形成，且在此種情形中，相應的層的數目可因彎曲控制而相同。第一芯體絕緣層111a及第二芯體絕緣層111b與第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c可包含不同類型的材料，且第一芯體絕緣層111a及第二芯體絕緣層111b中的每一者可具有較第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c中的每一者的彈性模數高的彈性模數。

可使用金屬材料作為第一積層配線層122a、第二積層配線層122b、第三積層配線層122c及第四積層配線層122d的材料，且在此種情形中，作為金屬材料，可使用銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、其合金等。第一積層配線層122a、第二積層配線層122b、第三積層配線層122c及第四積層配線層122d可根據層的設計執行各種功能，且例如可包括接地（GND）圖案、電源（PWR）圖案及訊號（S）圖案。在此種情形中，舉例而言，訊號S圖案包括除接地GND圖案、電源PWR圖案等之外的各種訊號，且可例如承載資料訊號。該些圖案可各自包括線圖案、平面圖案及/或接墊圖案。可藉由鍍覆製程（例如，如AP、SAP、MSAP、TT等製程）形成第一積層配線層122a、第二積層配線層122b、第三積層配線層122c及第四積層配線層122d，且因此可包括作為無電鍍覆層的晶種層及基於晶種層形成的電解層。第三積層配線層122c及第四積層配線層122d可依據第二積層絕緣層121b及第三積層絕緣層121c的層的數目而分別設置於更多數目的層中。

亦可使用金屬材料作為第一積層通孔層123a、第二積層通孔層123b、第三積層通孔層123c及第四積層通孔層123d的材料，且金屬材料可為銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、其合金等。第一積層通孔層123a、第二積層通孔層123b、第三積層通孔層123c及第四積層通孔層123d亦可根據對應的層的設計執行各種功能，且例如可包括用於訊號連接的連接通孔、用於接地連接的連接通孔及用於電源連接的連接通孔。第一積層通孔層123a與第二積層通孔層123b可各自包括具有在相同的方向上漸縮的輪廓的連接通孔，且第三積層通孔層123c與第四積層通孔層123d可各自包括具有在相同的方向上漸縮的輪廓的連接通孔。第一積層通孔層123a及第二積層通孔層123b的連接通孔與第三積層通孔層123c及第四積層通孔層123d的連接通孔可包括在相反的方向上漸縮的輪廓，其中芯體結構110插置於第一積層通孔層123a及第二積層通孔層123b的連接通孔與第三積層通孔層123c及第四積層通孔層123d的連接通孔之間。舉例而言，第一積層通孔層123a及第二積層通孔層123b可各自包括在橫截面上具有較下部寬度大的上部寬度的漸縮連接通孔。另外，第三積層通孔層123c及第四積層通孔層123d可各自包括在橫截面上具有較下部寬度窄的上部寬度的漸縮連接通孔。第一積層通孔層123a、第二積層通孔層123b、第三積層通孔層123c及第四積層通孔層123d的連接通孔可被金屬材料完全填充，或者可藉由沿通孔孔洞的壁形成金屬材料來形成。亦可藉由鍍覆製程（例如，AP、SAP、MSAP、TT等）形成第一積層通孔層123a、第二積層通孔層123b、第三積層通孔層123c及第四積層通孔層123d，且因此可包括作為無電鍍覆層的晶種層以及基於晶種層形成的電解層。第一積層通孔層123a、第二積層通孔層123b、第三積層通孔層123c及第四積層通孔層123d分別利用與第一積層配線層112a、第二積層配線層112b、第三積層配線層112c及第四積層配線層112d相同的鍍覆製程而與第一積層配線層112a、第二積層配線層112b、第三積層配線層112c及第四積層配線層112d同時形成，且可與第一積層配線層112a、第二積層配線層112b、第三積層配線層112c及第四積層配線層112d進行整合，而在第一積層通孔層123a、第二積層通孔層123b、第三積層通孔層123c及第四積層通孔層123d與第一積層配線層112a、第二積層配線層112b、第三積層配線層112c及第四積層配線層112d之間沒有任何邊界。第三積層通孔層123c及第四積層通孔層123d可分別依據第二積層絕緣層121b及第三積層絕緣層121c的層的數目設置於相對大的數目的層中。第一積層通孔層123a、第二積層通孔層123b及第三積層通孔層123c的連接通孔可處於彼此堆疊的通孔關係，或者可處於交錯的通孔關係。

第一鈍化層130及第二鈍化層140可保護印刷電路板100A的內部配置免受外部物理損壞及化學損壞。第一鈍化層130及第二鈍化層140可包含熱固性樹脂及無機填料。舉例而言，第一鈍化層130及第二鈍化層140可分別為ABF，但第一鈍化層130及第二鈍化層140的實例並非僅限於此。第一鈍化層130及第二鈍化層140中的每一者可為已知的阻焊劑（solder resist，SR）層。另外，若需要，則第一鈍化層130及第二鈍化層140可包含光可成像電介質（Photo Image-able Dielectric，PID）。第一鈍化層130與第二鈍化層140可包含相同類型的材料且可具有彼此實質上相同的厚度，但第一鈍化層130及第二鈍化層140的實例並非僅限於此。第一鈍化層130與第二鈍化層140可包含不同類型的材料且可具有不同的厚度。第一鈍化層130及第二鈍化層140中的每一者可具有多個開口且所述多個開口可自第二積層絕緣層121b及第三積層絕緣層121c暴露出第二積層配線層122b及第四積層配線層122d的各自的至少一部分。另一方面，可在第二積層配線層122b及第四積層配線層122d的各自的被暴露出的表面上形成表面處理層。可藉由例如電解鍍金（electrolytic gold plating）、無電鍍金（electroless gold plating）、有機保焊劑（Organic Solderability Preservative，OSP）或無電鍍錫、無電鍍銀、無電鍍鎳/置換鍍金、直接浸金（Direct Immersion Gold，DIG）鍍覆、熱空氣焊料整平（Hot Air Solder Leveling，HASL）等形成表面處理層。每一開口可包括多個通孔孔洞。亦可在相應的開口上設置凸塊下金屬（Under Bump Metal，UBM）。

電子組件150可為各種種類的主動組件及/或被動組件。舉例而言，電子組件150可為各種類型的積體電路（integrated circuit，IC）晶粒或者具有形成於晶粒上的重佈線層的封裝積體電路。作為另外一種選擇，電子組件150可為具有晶片形式的被動組件，例如晶片電容器（例如多層陶瓷電容器（multilayer ceramic capacitor，MLCC））、晶片電感器（例如功率電感器（PI））等。作為另外一種選擇，電子組件150可為矽電容器。因此，電子組件150的類型不受特別限制。電子組件150可包括連接電極150P，連接電極150P包含金屬材料，例如銅（Cu）及鋁（Al）。連接電極150P可經由第一積層通孔層123a的連接通孔連接至第一積層配線層122a。若合適，則電子組件150可在相反的方向上嵌置，且在此種情形中，連接電極150P可經由第三積層通孔層123c的連接通孔連接至第三積層配線層122c。若合適，則虛設矽晶粒、金屬塊體（metal mass）等可與電子組件150一同設置或代替電子組件150設置。

若需要，則電性連接金屬凸塊190可分別設置於第二鈍化層140的所述多個開口上。電性連接金屬凸塊190可電性連接至被暴露出的第四積層配線層122d。電性連接金屬凸塊190可將印刷電路板100A與印刷電路板100A的外部實體連接及/或電性連接。舉例而言，根據實例的印刷電路板100A可經由多個電性連接金屬凸塊190安裝於電子裝置的主板上。舉例而言，根據實例的印刷電路板100A可為BGA類型的封裝基板。電性連接金屬凸塊190可包含具有較銅（Cu）的熔點低的熔點的低熔點金屬，例如錫（Sn）或包含錫（Sn）的合金。舉例而言，電性連接金屬凸塊190可由焊料形成，但僅作為實例，且因此，電性連接金屬凸塊190的材料並非特別地僅限於此。電性連接金屬凸塊190可為接腳、球、引腳等。電性連接金屬凸塊190可由多層或單層形成。當電性連接金屬凸塊190由多層形成時，電性連接金屬凸塊190可包括銅柱（柱）及焊料，且當電性連接金屬凸塊190由單層形成時，電性連接金屬凸塊190可包含錫-銀焊料，但亦僅為實例，且因此，電性連接金屬凸塊190的實例並非僅限於此。電性連接金屬凸塊190的數目、間隔、佈置等不受特別限制，且可由熟習此項技術者根據設計考量進行充分修改。

若需要，則可以表面安裝的形式在第一鈍化層130上附加地設置電子組件310。附加地設置的電子組件310亦可為主動組件及/或被動組件。舉例而言，電子組件310可為積體電路晶粒或封裝晶粒。作為另外一種選擇，可使用各種類型的被動晶片組件作為電子組件310。該些電子組件310可經由連接構件320（例如設置於第一鈍化層130的所述多個開口上的焊料凸塊）進行表面安裝。該些電子組件310可電性連接至被暴露出的第二積層配線層122b。

若需要，第三積層通孔層123c及第四積層通孔層123d可更包括形成於電子組件150的後表面側上的高密度散熱通孔，且第三積層配線層122c及第四積層配線層122d可更包括連接至散熱通孔的散熱圖案。

圖4是示意性地示出圖3所示印刷電路板的修改實例的剖視圖。

參照圖4，相較於根據上述實例的印刷電路板100A，根據修改實例的印刷電路板100B可以芯體結構110包括更多數目的層、同時被設置成無芯體基板的方式進行配置。舉例而言，芯體結構110可更包括第三芯體絕緣層111c、第四芯體配線層112d及第三芯體通孔層113c，第三芯體絕緣層111c設置於第二芯體絕緣層111b的下表面上且覆蓋第三芯體配線層112c，第四芯體配線層112d自第三芯體絕緣層111c的下表面突出，第三芯體通孔層113c穿透過第三芯體絕緣層111c且連接第三芯體配線層112c與第四芯體配線層112d。第三芯體通孔層113c可包括具有在與第一芯體通孔層113a及第二芯體通孔層113b相同的方向上漸縮的輪廓的連接通孔。舉例而言，第三芯體通孔層113c可包括在第三芯體通孔層113c的橫截面中具有較下部寬度窄的上部寬度的漸縮連接通孔。貫通部分110H亦可穿透過第三芯體絕緣層111c。電子組件150的厚度亦可增大至與芯體結構110的厚度匹配。舉例而言，芯體結構110的厚度可被改變至與具有各種厚度的電子組件150匹配。其他內容實質上相同於上述內容，且因此將不再對其予以贅述。

圖5是示出圖3所示印刷電路板的修改實例的示意性剖視圖。

參照圖5，根據修改實例的印刷電路板100C更包括根據上述實例的印刷電路板100A中的貫通孔180。貫通孔180可穿透過第一芯體絕緣層111a及第二芯體絕緣層111b以及第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c之中的至少兩個絕緣層。舉例而言，如圖5中所示，貫通孔180可穿透過第一芯體絕緣層111a及第二芯體絕緣層111b以及第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c中的所有絕緣層。作為另外一種選擇，與圖5中不同，貫通孔180可穿透過第一芯體絕緣層111a及第二芯體絕緣層111b、第一芯體絕緣層111a及第二芯體絕緣層111b的至少一部分以及第一積層絕緣層121a、第一芯體絕緣層111a及第二芯體絕緣層111b以及第一積層絕緣層121a的至少一部分或者穿透過第二積層絕緣層121b，或者第一芯體絕緣層111a及第二芯體絕緣層111b以及第一積層絕緣層121a及第三積層絕緣層121c的至少一部分。貫通孔180可連接至第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c以及第一積層配線層122a、第二積層配線層122b、第三積層配線層122c及第四積層配線層122d之中的至少兩個配線層。貫通孔180可直接穿透過第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c以及第一積層配線層122a及第三積層配線層122c中的至少一者。貫通孔可具有鍍通孔（plated through hole，PTH）的形式。PTH的內部可進行鍍覆且填充有金屬材料。作為另外一種選擇，可藉由沿壁形成鍍覆層且以絕緣材料填充鍍覆層之間的間隙來形成PTH。其他內容實質上相同於上述內容，且因此將不再對其予以贅述。

圖6是示意性地示出圖3所示印刷電路板的修改實例的剖視圖。

參照圖6，相較於根據上述實例的印刷電路板100A，根據修改實例的印刷電路板100D可以芯體結構110包括更多數目的層、同時被設置成無芯體基板的方式進行配置。舉例而言，芯體結構110可更包括第三芯體絕緣層111c、第四芯體配線層112d及第三芯體通孔層113c且更包括貫通孔180，第三芯體絕緣層111c設置於第二芯體絕緣層111b的下表面上且覆蓋第三芯體配線層112c，第四芯體配線層112d自第三芯體絕緣層111c的下表面突出，第三芯體通孔層113c穿透過第三芯體絕緣層111c且連接第三芯體配線層112c與第四芯體配線層112d。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖7A及圖7B是示意性地示出製造圖3所示印刷電路板的實例的製程圖。

參照圖7A及圖7B，首先，製備拆離載體基板（detach carrier substrate）210，拆離載體基板210包括芯體層211及設置於芯體層211的兩個表面上的金屬箔212。可使用覆銅層疊板（CCL）作為基板210。此後，藉由使用金屬箔212作為引線的鍍覆製程形成第一芯體配線層112a。此後，藉由預浸體層疊（lamination）及固化形成第一芯體絕緣層111a。此後，使用雷射鑽孔在第一芯體絕緣層111a中形成通孔孔洞，且藉由鍍覆製程形成第二芯體配線層112b及第一芯體通孔層113a。接著，藉由預浸體層疊及固化形成第二芯體絕緣層111b。此後，藉由使用雷射鑽孔在第二芯體絕緣層111b中形成通孔孔洞，且藉由鍍覆製程形成第三芯體配線層112c及第二芯體通孔層113b。可分別在基板210的上側及下側上形成芯體結構110。

接下來，將芯體結構110與基板210的芯體層211分離。在此種情形中，金屬箔212可保留於芯體結構110中且可藉由蝕刻移除。另一方面，在基板210上以無芯體形式對多層結構進行簡單地積層的情形中，由於可在相對厚的基板狀態中執行製程，因此可能出現良率風險的問題，且基板210可能在重複的層疊製程中重複受到化學損壞，進而導致液體透過分離的介面。另一方面，在實例中，藉由在基板210上形成期望數目的層來形成無芯體基板形式的芯體結構110，進而防止出現上述問題，且在基板210上在兩側上的層疊被形成為具有相對少量的層，進而減少翹曲。

接下來，藉由使用雷射鑽孔及/或機械鑽孔在芯體結構110中形成穿透過第一芯體絕緣層111a及第二芯體絕緣層111b的貫通部分110H。此後，使用膠帶等將電子組件150設置於貫通部分110H中。另一方面，在基板210上以無芯體形式對多層進行簡單地積層的情形中，可能難以形成用於嵌置電子組件150的貫通部分110H。另一方面，在實例中，藉由在基板210上僅形成期望數目的層來形成芯體結構110，且在芯體結構110中形成貫通部分110H，且接著在貫通部分110H上設置電子組件150，此亦可有利於嵌置電子組件150。電子組件150可以面向上的形式設置，使得連接電極150P面朝上，但並非僅限於此。反之，電子組件150可以面向下的形式設置。

接下來，藉由ABF層疊及固化在芯體結構110的兩側上形成第一積層絕緣層121a。在此製程中，第一積層絕緣層121a可填充貫通部分110H且可被形成為容許電子組件150嵌置於貫通部分110H中。此後，使用雷射鑽孔等在第一積層絕緣層121a中形成通孔孔洞且藉由鍍覆製程形成第一積層配線層122a及第三積層配線層122c以及第一積層通孔層123a及第三積層通孔層123c。

接下來，藉由ABF雙側層疊及固化在第一積層絕緣層121a的兩側上形成第二積層絕緣層121b及第三積層絕緣層121c。此後，藉由雷射鑽孔分別在第二積層絕緣層121b及第三積層絕緣層121c中形成通孔孔洞且利用鍍覆製程形成第二積層配線層122b及第四積層配線層122d以及第二積層通孔層123b及第四積層通孔層123d。此後，根據需要藉由ABF層疊及固化分別在第一積層絕緣層121b及第二積層絕緣層121c上形成第一鈍化層130及第二鈍化層140。

若需要，則可進一步形成電性連接金屬凸塊190且可藉由連接構件320以表面安裝的形式進一步設置電子組件310。藉由一系列製程，可製造根據實例的印刷電路板100A。

圖8是示出印刷電路板的另一實例的示意性剖視圖。

參照圖8，在根據另一實例的印刷電路板100E中，芯體結構110更包括第一底漆層115a及第二底漆層115b。第一底漆層115a設置於第一芯體絕緣層111a的下表面上。第一底漆層115a可設置於第一芯體絕緣層111a與第二芯體絕緣層111b之間以及第一芯體絕緣層111a與第二芯體配線層112b之間。第二底漆層115b設置於第二芯體絕緣層111b的下表面上。第二底漆層115b可設置於第二芯體絕緣層111b與第一積層絕緣層121a之間以及第二芯體絕緣層111a與第三芯體配線層112c之間。第一底漆層115a及第二底漆層115b中的每一者可薄於第一芯體絕緣層111a及第二芯體絕緣層111b中的每一者。另外，第一底漆層115a及第二底漆層115b中的每一者可薄於第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c中的每一者。

貫通部分110H亦可穿透過第一底漆層115a及第二底漆層115b。第一芯體通孔層113a及第二芯體通孔層113b可分別穿透過第一底漆層115a及第二底漆層115b。第一底漆層115a及第二底漆層115b可為包含絕緣樹脂的絕緣層。在此種情形中，絕緣樹脂可為丙烯酸樹脂（acrylic resin）、丙烯酸胺基甲酸酯樹脂（acrylic urethane resin）、環氧樹脂或其組合，但絕緣樹脂的實例並非僅限於此。在第一底漆層115a及第二底漆層115b的情形中，可容易形成粗糙度，使得鍍覆黏合力可相對高於預浸體的鍍覆黏合力。

另一方面，當使用預浸體作為第一芯體絕緣層111a及第二芯體絕緣層111b的材料時，由於鍍覆黏合力不足，因此可能難以執行SAP鍍覆製程。另一方面，當在另一實例中引入第一底漆層115a及第二底漆層115b時，如稍後所闡述的，在形成第二芯體配線層112b及第三芯體配線層112c以及第一芯體通孔層113a及第二芯體通孔層113b時，可容易地使用SAP鍍覆製程。因此，可容易地實施微電路圖案。其他內容實質上相同於上述內容，且因此將不再對其予以贅述。

圖9是示意性地示出圖8所示印刷電路板的修改實例的剖視圖。

參照圖9，根據修改實例的印刷電路板100F包括具有較根據上述實例的印刷電路板100E的層數多的層數的芯體結構110。舉例而言，芯體結構110可更包括第三芯體絕緣層111c、第四芯體配線層112d及第三芯體通孔層113c，第三芯體絕緣層111c設置於第二芯體絕緣層111b的下表面上且覆蓋第三芯體配線層112c，第四芯體配線層112d自第三芯體絕緣層111c的下表面突出，第三芯體通孔層113c穿透過第三芯體絕緣層111c且連接第三芯體配線層112c與第四芯體配線層112d。另外，芯體結構110可更包括第三底漆層115c。第三底漆層115c可設置於第三芯體絕緣層111c的下表面上。第三底漆層115c可設置於第三芯體絕緣層111c與第一積層絕緣層121a之間以及第三芯體絕緣層111c與第四芯體配線層112d之間。貫通部分110H亦可穿透過第三底漆層115c。第三芯體通孔層113c亦可穿透過第三底漆層115c。第一底漆層115a、第二底漆層115b及第三底漆層115c中的每一者可薄於第一芯體絕緣層111a、第二芯體絕緣層111b及第三芯體絕緣層111c中的每一者。另外，第一底漆層115a、第二底漆層115b及第三底漆層115c中的每一者可薄於第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c中的每一者。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖10是示意性地示出圖8所示印刷電路板的修改實例的剖視圖。

參照圖10，根據修改實例的印刷電路板100G更包括以上所述的根據上述實例的印刷電路板100E中的貫通孔180。貫通孔180可穿透過第一芯體絕緣層111a及第二芯體絕緣層111b以及第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c中的至少兩個絕緣層。另外，貫通孔180可穿透過第一底漆層115a及第二底漆層115b中的至少一個底漆層。貫通孔180可連接至第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c以及第一積層配線層122a、第二積層配線層122b、第三積層配線層122c及第四積層配線層122d中的至少兩個配線層。貫通孔180可直接穿透過第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c以及第一積層配線層122a及第三積層配線層122c中的至少一者。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖11是示出圖8所示印刷電路板的修改實例的示意性剖視圖。

參照圖11，相較於根據上述實例的印刷電路板100E，根據修改實例的印刷電路板100H可以芯體結構110包括更多數目的層、同時被設置成無芯體基板的方式進行配置。舉例而言，芯體結構110可更包括第三芯體絕緣層111c、第四芯體配線層112d及第三芯體通孔層113c，第三芯體絕緣層111c設置於第二芯體絕緣層111b的下表面上且覆蓋第三芯體配線層112c，第四芯體配線層112d自第三芯體絕緣層111c的下表面突出，第三芯體通孔層113c穿透過第三芯體絕緣層111c且連接第三芯體配線層112c與第四芯體配線層112d。另外，芯體結構110可更包括第三底漆層115c且可更包括貫通孔180。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖12A及圖12B是示意性地示出製造圖8所示印刷電路板的實例的製程圖。

參照圖12A及圖12B，首先，製備拆離載體基板210，拆離載體基板210包括芯體層211及設置於芯體層211的兩個表面上的金屬箔212。此後，藉由SAP鍍覆製程等形成第一芯體配線層112a。在此種情形中，根據需要藉由進一步對底漆金屬箔進行積層，亦可藉由SAP鍍覆製程容易地形成第一芯體配線層112a。此後，藉由預浸體層疊及固化形成第一芯體絕緣層111a。另外，藉由塗覆或層疊在第一芯體絕緣層111a上形成第一底漆層115a。在此種情形中，亦可使用其中在預浸體上形成底漆層的材料。此後，使用雷射鑽孔等在第一芯體絕緣層111a及第一底漆層115a中形成通孔孔洞，且藉由SAP鍍覆製程等形成第二芯體配線層112b及第一芯體通孔層113a。此後，藉由預浸體層疊及固化形成第二芯體絕緣層111b。另外，藉由塗覆或層疊在第二芯體絕緣層111b上形成第二底漆層115b。在此種情形中，亦可使用其中在預浸體上形成底漆層的材料。此後，使用雷射鑽孔等在第二芯體絕緣層111b及第二底漆層115b中形成通孔孔洞，且藉由SAP鍍覆製程等形成第三芯體配線層112c及第二芯體通孔層113b。因此，可對所有層執行SAP鍍覆製程，以實施具有緊密的線及空間的精細電路。另一方面，若需要，則藉由對一些層應用除SAP鍍覆製程之外的另一鍍覆製程（例如MSAP或TT），亦可實施具有設計規則可撓性的混合結構。在一系列製程中，可分別在基板210的上側及下側上形成芯體結構110。

接下來，將芯體結構110與基板210的芯體層211分離。在此種情形中，金屬箔212可保留於芯體結構110中且可藉由蝕刻移除。另一方面，在基板210上以無芯體形式對多層進行簡單地積層的情形中，由於可在相對厚的基板狀態中執行製程，因此可能出現良率風險的問題，且基板210可能在重複的層疊製程中重複受到化學損壞，進而導致液體透過分離的介面。另一方面，在另一實例中，藉由在基板210上僅形成期望數目的層來形成芯體結構110，進而減少上述問題的出現，且在基板210上以相對少量的層執行雙側層疊，進而在製程中減少翹曲。

接下來，藉由使用雷射鑽孔及/或機械鑽孔在芯體結構110中形成穿透過第一芯體絕緣層111a及第二芯體絕緣層111b以及第一底漆層115a及第二底漆層115b的貫通部分110H。此後，使用膠帶等將電子組件150設置於貫通部分110H中。另一方面，在基板210上以無芯體形式對多層進行簡單地積層的情形中，可能難以形成用於將電子組件150嵌置於其中的貫通部分110H。另一方面，在另一實例中，藉由在基板210上僅形成期望量的層來形成芯體結構110，且在芯體結構110中形成貫通部分110H，且接著在貫通部分110H中設置電子組件150，此亦可有利於嵌置電子組件150。電子組件150可以面向上的形式設置，使得連接電極150P面朝上，但電子組件150的實例並非僅限於此。作為另外一種選擇，電子組件150可以面向下的形式設置。

接下來，藉由ABF層疊及固化在芯體結構110的兩側上形成第一積層絕緣層121a。在此製程中，第一積層絕緣層121a可填充貫通部分110H，且在此製程中可嵌置電子組件150。此後，使用雷射鑽孔等在第一積層絕緣層121a中形成通孔孔洞，且藉由鍍覆製程形成第一積層配線層122a及第三積層配線層122c以及第一積層通孔層123a及第三積層通孔層123c。由於第一積層絕緣層121a可為ABF，因此可在沒有底漆層的情況下容易地執行SAP鍍覆製程。

接下來，藉由在第一積層絕緣層121a的兩側上進行ABF層疊及固化而在第一積層絕緣層121a的兩側上形成第二積層絕緣層121b及第三積層絕緣層121c。此後，藉由雷射鑽孔分別在第二積層絕緣層121b及第三積層絕緣層121c中形成通孔孔洞，且利用鍍覆製程形成第二積層配線層122b及第四積層配線層122d以及第二積層通孔層123b及第四積層通孔層123d。由於第二積層絕緣層121b及第三積層絕緣層121c可為ABF，因此可在沒有底漆層的情況下容易地執行SAP鍍覆製程。此後，若合適，則藉由ABF層疊及固化分別在第一積層絕緣層121b及第二積層絕緣層121c上形成第一鈍化層130及第二鈍化層140。

若需要，則可進一步形成電性連接金屬凸塊190且可經由連接構件320以表面安裝的形式進一步設置電子組件310。藉由一系列製程，可製造根據另一實例的印刷電路板100E。

圖13是示出印刷電路板的另一實例的示意性剖視圖。

參照圖13，在根據另一實例的印刷電路板100I的情形中，第一積層絕緣層121a包含與第一芯體絕緣層111a及第二芯體絕緣層111b的材料為相同類型的材料。舉例而言，第一積層絕緣層121a亦可由包含絕緣樹脂、無機填料及玻璃纖維的材料（例如預浸體）形成。第一積層絕緣層121a亦可具有較第二積層絕緣層121b及第三積層絕緣層121c中的每一者的彈性模數高的彈性模數。第一積層絕緣層121a與第一芯體絕緣層111a及第二芯體絕緣層111b之間的邊界可不清楚，但所述邊界的實例並非僅限於此，且舉例而言，即使當對第一積層絕緣層121a與第一芯體絕緣層111a及第二芯體絕緣層111b使用相同類型的材料時，邊界亦可被區分。可藉由使用預浸體等作為對貫通部分110H進行填充且將電子組件150嵌置於貫通部分110H中的第一積層絕緣層121a的材料來提供附加的剛度。

另一方面，在第一積層絕緣層121a的上表面及下表面上可設置有第一積層底漆層125a及第二積層底漆層125b。第一積層底漆層125a設置於第一積層絕緣層121a與第二積層絕緣層121b之間以及第一積層絕緣層121a與第一積層配線層122a之間。第二積層底漆層125b設置於第一積層絕緣層121a與第三積層絕緣層121c之間以及第一積層絕緣層121a與第三積層配線層122c之間。第一積層通孔層123a及第三積層通孔層123c亦可分別穿透過第一積層底漆層125a及第二積層底漆層125b。第一積層底漆層125a及第二積層底漆層125b可為包含絕緣樹脂的絕緣層。在此種情形中，絕緣樹脂可為丙烯酸樹脂、丙烯酸胺基甲酸酯樹脂、環氧樹脂或其組合，但並非僅限於此。在第一積層底漆層125a及第二積層底漆層125b的情形中，可容易地形成粗糙度，以使第一積層底漆層125a及第二積層底漆層125b的鍍覆黏合力可相對高於預浸體的鍍覆黏合力。

另一方面，在其中使用預浸體作為第一積層絕緣層121a的材料的情形中，由於鍍覆黏合力問題，可能難以執行SAP鍍覆製程。另一方面，當在另一實例中引入第一積層底漆層125a及第二積層底漆層125b時，如稍後所闡述的，在形成第一積層配線層122a及第三積層配線層122c以及第一積層通孔層123a及第三積層通孔層123c時，可容易地利用SAP鍍覆製程。因此，可容易地實施微電路圖案。

第二積層絕緣層121b及第三積層絕緣層121c分別為多層的且第二積層絕緣層121b及第三積層絕緣層121c中的至少一者亦可由包含絕緣樹脂、無機填料及玻璃纖維的材料（例如預浸體）形成，進而進一步增大剛性。在此種情形中，可將積層底漆層進一步設置於合適的位置。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖14是示出圖13所示印刷電路板的修改實例的示意性剖視圖。

參照圖14，根據修改實例的印刷電路板100J具有包括相對更多數目的層的芯體結構110。舉例而言，芯體結構110可更包括第三芯體絕緣層111c、第四芯體配線層112d及第三芯體通孔層113c，第三芯體絕緣層111c設置於第二芯體絕緣層111b的下表面上且覆蓋第三芯體配線層112c，第四芯體配線層112d自第三芯體絕緣層111c的下表面突出，第三芯體通孔層113c穿透過第三芯體絕緣層111c且電性連接第三芯體配線層112c與第四芯體配線層112d。芯體結構110可更包括第三底漆層115c。第三底漆層115c可設置於第三芯體絕緣層111c的下表面上。第三底漆層115c可設置於第三芯體絕緣層111c與第一積層絕緣層121a之間以及第三芯體絕緣層111c與第四芯體配線層112d之間。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖15是示出圖13所示印刷電路板的修改實例的示意性剖視圖。

參照圖15，根據修改實例的印刷電路板100K更包括根據上述另一實例的印刷電路板100I中的貫通孔180。貫通孔180可穿透過第一芯體絕緣層111a及第二芯體絕緣層111b以及第一積層絕緣層121a、第二積層絕緣層121b及第四積層絕緣層121c之中的至少兩個絕緣層。另外，貫通孔180可穿透過第一底漆層115a及第二底漆層115b以及第一積層底漆層125a及第二積層底漆層125b之中的至少兩個底漆層。貫通孔180可連接至第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c以及第一積層配線層122a、第二積層配線層122b、第三積層配線層122c及第四積層配線層122d之中的至少兩個配線層。貫通孔180可直接穿透過第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c以及第一積層配線層122a及第三積層配線層122c中的至少一者。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖16是示出圖13所示印刷電路板的修改實例的示意性剖視圖。

參照圖16，相較於根據上述另一實例的印刷電路板100I，根據修改實例的印刷電路板100L以芯體結構110是無芯體基板且具有相對更多數目的層的方式進行配置。舉例而言，芯體結構110可更包括第三芯體絕緣層111c、第四芯體配線層112d及第三芯體通孔層113c，第三芯體絕緣層111c設置於第二芯體絕緣層111b的下表面上且覆蓋第三芯體配線層112c，第四芯體配線層112d自第三芯體絕緣層111c的下表面突出，第三芯體通孔層113c穿透過第三芯體絕緣層111c且電性連接第三芯體配線層112c與第四芯體配線層112d。芯體結構110可更包括第三底漆層115c且可更包括貫通孔180。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖17A及圖17B是示意性地示出製造圖13所示印刷電路板的實例的製程圖。

參照圖17A及圖17B，首先，製備拆離載體基板210，拆離載體基板210包括芯體層211及設置於芯體層211的兩個表面上的金屬箔212。此後，藉由鍍覆製程形成第一芯體配線層112a。在此種情形中，根據需要藉由進一步對底漆金屬箔進行積層，亦可藉由SAP鍍覆製程容易地形成第一芯體配線層112a。此後，藉由預浸體層疊及固化形成第一芯體絕緣層111a。另外，藉由塗覆或層疊在第一芯體絕緣層111a上形成第一底漆層115a，且亦可使用其中在預浸體上形成底漆層的材料形成第一底漆層115a。此後，使用雷射鑽孔等在第一芯體絕緣層111a及第一底漆層115a中形成通孔孔洞，且藉由SAP鍍覆製程等形成第二芯體配線層112b及第一芯體通孔層113a。此後，藉由預浸體層疊及固化形成第二芯體絕緣層111b。另外，藉由塗覆或層疊在第二芯體絕緣層111b上形成第二底漆層115b。在此種情形中，亦可使用其中在預浸體上形成底漆層的材料。此後，使用雷射鑽孔等在第二芯體絕緣層111b及第二底漆層115b中形成通孔孔洞，且藉由SAP鍍覆製程等形成第三芯體配線層112c及第二芯體通孔層113b。因此，可對所有層執行SAP鍍覆製程，以實施具有緊密的線及空間的精細電路。另一方面，若需要，則藉由對一些層應用除SAP鍍覆製程之外的另一鍍覆製程（例如MSAP或TT），可實施提供設計規則可撓性的混合結構。藉由一系列製程，可分別在基板210的上側及下側上形成芯體結構110。

接下來，將芯體結構110與基板210的芯體層211分離。在此種情形中，金屬箔212可保留於芯體結構110中且可藉由蝕刻移除。另一方面，在基板210上以無芯體形式對多層進行簡單地積層的情形中，由於可在相對厚的基板狀態中執行製程，因此可能出現良率風險的問題，且基板210可能在反複的層疊製程中重複受到化學損壞，進而導致液體透過分離的介面。另一方面，在另一實例中，藉由在基板210上形成期望數目的層來形成芯體結構110，進而減少上述問題的出現，且可在基板210上以相對少量的層執行雙側層疊，進而在製程中減少翹曲。

接下來，藉由使用雷射鑽孔及/或機械鑽孔在芯體結構110中形成穿透過第一芯體絕緣層111a及第二芯體絕緣層111b以及第一底漆層115a及第二底漆層115b的貫通部分110H。此後，使用膠帶等將電子組件150設置於貫通部分110H中。另一方面，在基板210上以無芯體形式對多層進行簡單地積層的情形中，可能難以形成將電子組件150嵌置於其中的貫通部分110H。另一方面，在另一實例中，藉由在基板210上僅形成合適量的層來形成芯體結構110，且在芯體結構110中形成貫通部分110H，且接著在貫通部分110H中設置電子組件150，此亦可有利於嵌置電子組件150。電子組件150可以面向上的形式設置，使得連接電極150P面朝上，但電子組件150的實例並非僅限於此。反之，電子組件150可以面向下的形式設置。

接下來，藉由對芯體結構110的兩側執行預浸體層疊及固化來形成第一積層絕緣層121a。另外，藉由塗覆或層疊在第一積層絕緣層121a的兩個表面上形成第一積層底漆層125a及第二積層底漆層125b。在此種情形中，亦可使用其中在預浸體上形成底漆層的材料。在此製程中，第一積層絕緣層121a可填充貫通部分110H，使得在此製程中可嵌置電子組件150。此後，藉由使用雷射鑽孔等在第一積層絕緣層121a以及第一積層底漆層125a及第二積層底漆層125b中形成通孔孔洞，且藉由SAP鍍覆製程等形成第一積層配線層122a及第三積層配線層122c以及第一積層通孔層123a及第三積層通孔層123c。

接下來，藉由ABF雙側層疊及固化在第一積層絕緣層121a的兩側上形成第二積層絕緣層121b及第三積層絕緣層121c。此後，使用雷射鑽孔等分別在第二積層絕緣層121b及第三積層絕緣層121c中形成通孔孔洞，且利用鍍覆製程形成第三積層配線層122c及第四積層配線層122d以及第三積層通孔層123c及第四積層通孔層123d。由於第二積層絕緣層121b及第三積層絕緣層121c可由ABF形成，因此可在沒有底漆層的情況下容易地執行SAP鍍覆製程。此後，若合適，則藉由ABF層疊及固化分別在第一積層絕緣層121b及第二積層絕緣層121c上形成第一鈍化層130及第二鈍化層140。

若需要，則可進一步形成電性連接金屬凸塊190，且可經由連接構件320以表面安裝的形式進一步設置電子組件310。藉由一系列製程，可製造根據實例的印刷電路板100I。

圖18是示出印刷電路板的另一實例的示意性剖視圖。

參照圖18，根據另一實例的印刷電路板100M以芯體結構110具有另一形式的無芯體基板結構的方式進行配置。舉例而言，芯體結構110可包括第一芯體絕緣層111a、第一芯體配線層112a、第二芯體絕緣層111b、第二芯體配線層112b、第三芯體配線層112c、第一芯體通孔層113a及第二芯體通孔層113b，第一芯體配線層112a嵌置於第一芯體絕緣層111a中且具有自第一芯體絕緣層111a的下表面暴露出的下表面，第二芯體絕緣層111b設置於第一芯體絕緣層111a的下表面上且覆蓋第一芯體配線層112b的被暴露出的下表面，第二芯體配線層112b突出地設置於第一芯體絕緣層111a的上表面上，第三芯體配線層112c突出地設置於第二芯體絕緣層111b的下表面上，第一芯體通孔層113a穿透過第一芯體絕緣層111a且連接第一芯體配線層112a與第二芯體配線層112b，第二芯體通孔層113b穿透過第二芯體絕緣層111b且連接第一芯體配線層112a與第三芯體配線層112c。在另一實例中，芯體結構110可包括被設置成芯體結構110的兩側上的突出圖案的第二芯體配線層112b及第三芯體配線層112c。因此，芯體結構110可具有更對稱的結構，且因此可具有相對更佳的彎曲技術效果。

第一芯體通孔層113a與第二芯體通孔層113b可分別包括具有在相反的方向上漸縮的輪廓的連接通孔。舉例而言，第一芯體通孔層113a可包括在橫截面上具有較下部寬度大的上部寬度的漸縮連接通孔。另外，第二芯體通孔層113b可包括在橫截面上具有較下部寬度窄的上部寬度的漸縮連接通孔。第一芯體通孔層113a的連接通孔可具有在與第一積層通孔層123a及第二積層通孔層123b的連接通孔相同的方向上漸縮的輪廓。第二芯體通孔層113b的連接通孔可具有在與第三積層通孔層123c及第四積層通孔層123d的連接通孔相同的方向上漸縮的輪廓。因此，在另一實例中，上部連接通孔與下部連接通孔可以芯體結構110的第一芯體配線層112a為中心而在彼此相反的方向上具有漸縮輪廓。因此，可看出另一實例中的芯體結構110亦具有無芯體基板的結構，無芯體基板不包括單獨的芯體層。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖19是示出圖18所示印刷電路板的修改實例的示意性剖視圖。

參照圖19，相較於根據上述另一實例的印刷電路板100M，根據修改實例的印刷電路板100N包括包含相對更多數目的層的芯體結構110。舉例而言，芯體結構110可更包括第三芯體絕緣層111c、第四芯體絕緣層111d、第四芯體配線層112d、第五芯體配線層112e、第三芯體通孔層113c及第四芯體通孔層113d，第三芯體絕緣層111c設置於第一芯體絕緣層111a的上表面上以覆蓋第二芯體配線層112b，第四芯體絕緣層111d設置於第二芯體絕緣層111b的下表面上以覆蓋第三芯體配線層112c，第四芯體配線層112d突出地設置於第三芯體絕緣層111c的上表面上，第五芯體配線層112e突出地設置於第四芯體絕緣層111d的下表面上，第三芯體通孔層113c穿透過第三芯體絕緣層111c且連接第二芯體配線層112b與第四芯體配線層112d，第四芯體通孔層113d穿透過第四芯體絕緣層111d且連接第三芯體配線層112c與第五芯體配線層112e。若需要，則芯體結構110亦可更僅包括第三芯體絕緣層111c及第四芯體配線層112d，或者僅包括第四芯體絕緣層111d及第五芯體配線層111e。

第三芯體通孔層113c可包括具有在與第一芯體通孔層113a相同的方向上漸縮的輪廓的連接通孔。舉例而言，第三芯體通孔層113c可包括在橫截面上具有較下部寬度大的上部寬度的漸縮連接通孔。第四芯體通孔層113d可包括具有在與第二芯體通孔層113b相同的方向上漸縮的輪廓的連接通孔。舉例而言，第四芯體通孔層113d可包括在橫截面上具有較下部寬度窄的上部寬度的漸縮連接通孔。貫通部分110H亦可穿透過第三芯體絕緣層111c及第四芯體絕緣層111d。相似地，電子組件150的厚度亦可增大至與芯體結構110的厚度匹配，且反之亦然。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖20是示意性地示出圖18所示印刷電路板的修改實例的剖視圖。

參照圖20，根據修改實例的印刷電路板100O更包括根據上述另一實例的印刷電路板100M中的貫通孔180。貫通孔180可穿透過第一芯體絕緣層111a及第二芯體絕緣層111b以及第一積層絕緣層121a、第二積層絕緣層121b及第三積層絕緣層121c中的至少兩個絕緣層。貫通孔180可連接至第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c以及第一積層配線層122a、第二積層配線層122b、第三積層配線層122c及第四積層配線層122d中的至少兩個配線層。貫通孔180可直接穿透過第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c以及第一積層配線層122a及第三積層配線層122c中的至少一者。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖21是示意性地示出圖18所示印刷電路板的修改實例的剖視圖。

參照圖21，根據修改實例的印刷電路板100P包括以下芯體結構110：芯體結構110是無芯體基板且具有相對更多數目的根據上述另一實例的印刷電路板100M中的層。舉例而言，芯體結構110可更包括第三芯體絕緣層111c、第四芯體絕緣層111d、第四芯體配線層112d、第五芯體配線層112e、第三芯體通孔層113c及第四芯體通孔層113d，第三芯體絕緣層111c設置於第一芯體絕緣層111a的上表面上以覆蓋第二芯體配線層112b，第四芯體絕緣層111d設置於第二芯體絕緣層111b的下表面上以覆蓋第三芯體配線層112c，第四芯體配線層112d突出地設置於第三芯體絕緣層111c的上表面上，第五芯體配線層112e突出地設置於第四芯體絕緣層111d的下表面上，第三芯體通孔層113c穿透過第三芯體絕緣層111c且連接第二芯體配線層112b與第四芯體配線層112d，第四芯體通孔層113d穿透過第四芯體絕緣層111d且連接第三芯體配線層112c與第五芯體配線層112e。芯體結構110可更包括貫通孔180。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖22A及圖22B是示意性地示出製造圖18所示印刷電路板的實例的製程圖。

參照圖22A及圖22B，首先，製備拆離載體基板210，拆離載體基板210包括芯體層211及設置於芯體層211的兩個表面上的金屬箔212。此後，藉由預浸體層疊及固化在基板210上形成第二芯體絕緣層111b，且藉由鍍覆製程在第二芯體絕緣層111b上形成第一芯體配線層112a。此後，可藉由預浸體層疊及固化在第二芯體絕緣層111b上形成第一芯體絕緣層111a，且金屬箔212可設置於第一芯體絕緣層111a上。

接下來，將所形成的層疊與基板210的芯體層211分離。此時，金屬箔212可保留於層疊中。此後，在第一芯體絕緣層111a及第二芯體絕緣層111b中形成通孔孔洞。此後，藉由使用金屬箔212及222的鍍覆製程形成第二芯體配線層112b及第三芯體配線層112c以及第一芯體通孔層113a及第二芯體通孔層113b，進而形成芯體結構110。另一方面，在基板210上以無芯體形式對多層進行簡單地積層的情形中，由於在相對厚的基板狀態中執行製程，因此可能出現良率風險的問題，且基板210可能在重複的層疊製程中重複受到化學損壞，進而導致液體透過分離的介面。另一方面，在另一實例中，在基板210上僅配置合適數目的層，將層疊分離，且接著在後續製程中形成芯體結構110，進而防止出現上述問題。另外，可以相對少量的層來執行兩側層疊，且因此，可能有利於在製程中減少翹曲。

接下來，藉由使用雷射鑽孔及/或機械鑽孔在芯體結構110中形成穿透過第一芯體絕緣層111a及第二芯體絕緣層111b的貫通部分110H。此後，使用膠帶等將電子組件150設置於貫通部分110H中。另一方面，在基板210上以無芯體形式對多層進行簡單地積層的情形中，可能難以形成用於將電子組件150嵌置於其中的貫通部分110H。另一方面，在實例中，在基板210上僅配置期望數目的層來形成層疊，且將層疊分離，且接著在後續製程中形成芯體結構110。接著，在芯體結構110中形成貫通部分110H之後，可設置電子組件150，此亦可有利於嵌置電子組件150。電子組件150可以面向上的形式設置，使得連接電極150P面朝上，但電子組件150的實例並非僅限於此。反之，電子組件150可以面向下的形式設置。

接下來，藉由ABF層疊及固化在芯體結構110的兩側上形成第一積層絕緣層121a。在此製程中，第一積層絕緣層121a可填充貫通部分110H，使得在此製程中可嵌置電子組件150。此後，使用雷射鑽孔等在第一積層絕緣層121a中形成通孔孔洞，且藉由鍍覆製程形成第一積層配線層122a及第三積層配線層122c以及第一積層通孔層123a及第三積層通孔層123c。

接下來，藉由ABF雙側層疊及固化在第一積層絕緣層121a的兩側上形成第二積層絕緣層121b及第三積層絕緣層121c。此後，使用雷射鑽孔等分別在第二積層絕緣層121b及第三積層絕緣層121c中形成通孔孔洞，且利用鍍覆製程形成第二積層配線層122b及第四積層配線層122d以及第三積層通孔層123b及第四積層通孔層123d。此後，若合適，則藉由ABF層疊及固化分別在第一積層絕緣層121b及第二積層絕緣層121c上形成第一鈍化層130及第二鈍化層140。

若需要，則可進一步形成電性連接金屬凸塊190，且可經由連接構件320以表面安裝的形式進一步設置電子組件310。藉由一系列製程，可製造根據實例的印刷電路板100M。

圖23是示出印刷電路板的另一實例的示意性剖視圖。

參照圖23，根據另一實例的印刷電路板100Q以芯體結構110更包括第一底漆層115a、第二底漆層115b及第三底漆層115c的方式進行配置。第一底漆層115a設置於第二芯體絕緣層111b的上表面上。第一底漆層115a可設置於第一芯體絕緣層111a與第二芯體絕緣層111b之間以及第二芯體絕緣層111b與第一芯體配線層112a之間。第二底漆層115b設置於第一芯體絕緣層111a的上表面上。第二底漆層115b可設置於第一芯體絕緣層111a與第一積層絕緣層121a之間以及第一芯體絕緣層111a與第二芯體配線層112b之間。第三底漆層115c設置於第二芯體絕緣層111b的下表面上。第三底漆層115c可設置於第二芯體絕緣層111b與第一積層絕緣層121a之間以及第二芯體絕緣層111b與第三芯體配線層112c之間。

另一方面，貫通部分110H亦可穿透過第一底漆層115a、第二底漆層115b及第三底漆層115c。第一芯體通孔層113a亦可穿透過第二底漆層115b。另外，113a及第二芯體通孔層113b亦可穿透過第二底漆層115b及第三底漆層115c。第一底漆層115a、第二底漆層115b及第三底漆層115c可為包含絕緣樹脂的絕緣層。在此種情形中，絕緣樹脂可為例如丙烯酸樹脂、丙烯酸胺基甲酸酯樹脂、環氧樹脂或其組合，但並非僅限於此。在第一底漆層115a、第二底漆層115b及第三底漆層115c的情形中，可容易地形成粗糙度，且因此鍍覆黏合力可相對高於預浸體的鍍覆黏合力。

另一方面，當使用預浸體作為第一芯體絕緣層111a及第二芯體絕緣層111b的材料時，由於鍍覆黏合力問題，可能難以執行SAP鍍覆製程。另一方面，當在其他實例中引入第一底漆層115a、第二底漆層115b及第三底漆層115c時，在其中形成第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c以及第一芯體通孔層113a及第二芯體通孔層113b的情形中，可容易地利用SAP鍍覆製程，如稍後所闡述。因此，可容易地實施微電路圖案。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖24是示意性地示出圖23所示印刷電路板的修改實例的剖視圖。

參照圖24，相較於根據上述另一實例的印刷電路板100Q，根據修改實例的印刷電路板100R以芯體結構110包括相對更多數目的層的方式進行配置。舉例而言，芯體結構110可更包括第三芯體絕緣層111c、第四芯體絕緣層111d、第四芯體配線層112d、第五芯體配線層112e、第三芯體通孔層113c及第四芯體通孔層113d，第三芯體絕緣層111c設置於第一芯體絕緣層111a的上表面上以覆蓋第二芯體配線層112b，第四芯體絕緣層111d設置於第二芯體絕緣層111b的下表面上以覆蓋第三芯體配線層112c，第四芯體配線層112d突出地設置於第三芯體絕緣層111c的上表面上，第五芯體配線層112e突出地設置於第四芯體絕緣層111d的下表面上，第三芯體通孔層113c穿透過第三芯體絕緣層111c且連接第二芯體配線層112b與第四芯體配線層112d，第四芯體通孔層113d穿透過第四芯體絕緣層111d且連接第三芯體配線層112c與第五芯體配線層112e。另外，芯體結構110可更包括第四底漆層115d及第五底漆層115e。第四底漆層115d可設置於第三芯體絕緣層111c的上表面上。第四底漆層115d可設置於第三芯體絕緣層111c與第一積層絕緣層121a之間以及第三芯體絕緣層111c與第四芯體配線層112d之間。第五底漆層115e可設置於第四芯體絕緣層111d的下表面上。第五底漆層115e可設置於第四芯體絕緣層111d與第一積層絕緣層121a之間以及第四芯體絕緣層111d與第五芯體配線層112e之間。貫通部分110H亦可穿透過第四底漆層115d及第五底漆層115e。第三芯體通孔層113c亦可穿透過第四底漆層115d。第四芯體通孔層113d亦可穿透過第五底漆層115e。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖25是示意性地示出圖23所示印刷電路板的修改實例的剖視圖。

參照圖25，根據修改實例的印刷電路板100S更包括根據上述另一實例的印刷電路板100Q中的貫通孔180。貫通孔180可穿透過第一芯體絕緣層111a及第二芯體絕緣層111b以及第一積層絕緣層121a、第二積層絕緣層121b及第四積層絕緣層121c之中的至少兩個絕緣層。另外，貫通孔180可穿透過第一底漆層115a及第二底漆層115b中的至少兩個底漆層。貫通孔180可連接至第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c以及第一積層配線層122a、第二積層配線層122b、第三積層配線層122c及第四積層配線層122d中的至少兩個配線層。貫通孔180可直接穿透過第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c以及第一積層配線層122a及第三積層配線層122c中的至少一者。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖26是示意性地示出圖23所示印刷電路板的修改實例的剖視圖。

參照圖26，相較於根據上述另一實例的印刷電路板100Q，根據修改實例的印刷電路板100T以芯體結構110是無芯體基板且具有相對更多數目的層的方式進行配置。舉例而言，芯體結構110可更包括第三芯體絕緣層111c、第四芯體絕緣層111d、第四芯體配線層112d、第五芯體配線層112e、第三芯體通孔層113c及第四芯體通孔層113d，第三芯體絕緣層111c設置於第一芯體絕緣層111a的上表面上以覆蓋第二芯體配線層112b，第四芯體絕緣層111d設置於第二芯體絕緣層111b的下表面上以覆蓋第三芯體配線層112c，第四芯體配線層112d突出地設置於第三芯體絕緣層111c的上表面上，第五芯體配線層112e突出地設置於第四芯體絕緣層111d的下表面上，第三芯體通孔層113c穿透過第三芯體絕緣層111c且連接第二芯體配線層112b與第四芯體配線層112d，第四芯體通孔層113d穿透過第四芯體絕緣層111d且連接第三芯體配線層112c與第五芯體配線層112e。另外，芯體結構110可更包括第四底漆層115d及第五底漆層115e。芯體結構110可更包括貫通孔180。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖27A及圖27B是示意性地示出製造圖23所示印刷電路板的實例的製程圖。

參照圖27A及圖27B，首先，製備拆離載體基板210，拆離載體基板210包括芯體層211及設置於芯體層211的兩個表面上的金屬箔212。此後，藉由預浸體層疊及固化在基板210上形成第二芯體絕緣層111b，且藉由塗覆或層疊在第二芯體絕緣層111b上形成第一底漆層115a。在此種情形中，亦可使用其中在預浸體上形成底漆層的材料。此後，藉由SAP鍍覆製程等在第二芯體絕緣層111b上形成第一芯體配線層112a。此後，藉由預浸體層疊及固化在第二芯體絕緣層111b上形成第一芯體絕緣層111a，且藉由塗覆或層疊在第二芯體絕緣層111b上形成第二底漆層115b。在此種情形中，亦可使用其中在預浸體上形成底漆層的材料。金屬箔212可設置於第二底漆層115b上。另一方面，在形成第二芯體絕緣層111b之前，可將第三底漆層115c引入於基板210上（例如，金屬箔212上），且在此種情形中，可對芯體結構110的所有層使用SAP鍍覆製程，因此顯著減少線及空間設計約束。另一方面，可省略第三底漆層115c，且在此種情形中，應使用MSAP形成稍後將闡述的第三芯體配線層112c，但在設計為電源及/或接地的情形中，在設計中可沒有特別的問題。

接下來，將所形成的層疊與基板210的芯體層211分離。此時，金屬箔212可保留於層疊中。此後，在第一芯體絕緣層111a及第二芯體絕緣層111b中形成通孔孔洞。此後，藉由使用金屬箔212及222的SAP鍍覆製程形成第二芯體配線層112b及第三芯體配線層112c以及第一芯體通孔層113a及第二芯體通孔層113b。因此，可形成芯體結構110。另一方面，在基板210上以無芯體形式對多層結構進行簡單地積層的情形中，由於可在相對厚的基板狀態中進行製程，因此可能出現良率風險的問題，且基板210可能在重複的層疊製程中重複受到化學損壞，進而導致液體透過分離的介面。另一方面，在另一實例中，在基板210上僅配置期望數目的層，將層疊分離，且接著在後續製程中形成芯體結構110，進而防止出現上述問題。另外，可以相對少量的層執行兩側層疊，且因此可有利於在製程中減少翹曲。

接下來，藉由使用雷射鑽孔及/或機械鑽孔在芯體結構110中形成穿透過第一芯體絕緣層111a及第二芯體絕緣層111b以及第一底漆層115a、第二底漆層115b及第三底漆層115c的貫通部分110H。此後，使用膠帶等將電子組件150設置於貫通部分110H中。另一方面，在基板210上以無芯體形式對多層進行簡單地積層的情形中，可能難以形成用於將電子組件150嵌置於其中的貫通部分110H。另一方面，在實例中，在基板210上僅配置期望數目的層以形成層疊，且將層疊分離，且接著在後續製程中形成芯體結構110。接著，在芯體結構110中形成貫通部分110H之後，可設置電子組件150，此亦可有利於嵌置電子組件150。電子組件150可以面向上的形式設置，使得連接電極150P面朝上，但電子組件150的實例並非僅限於此。反之，電子組件150可以面向下的形式設置。

接下來，藉由對芯體結構110的兩側執行ABF層疊及固化形成第一積層絕緣層121a。在此製程中，第一積層絕緣層121a可填充貫通部分110H，使得可在此製程中嵌置電子組件150。此後，使用雷射鑽孔等在第一積層絕緣層121a中形成通孔孔洞，且藉由鍍覆製程形成第一積層配線層122a及第三積層配線層122c以及第一積層通孔層123a及第三積層通孔層123c。

接下來，藉由ABF雙側層疊及固化在第一積層絕緣層121a的兩側上形成第二積層絕緣層121b及第三積層絕緣層121c。此後，藉由雷射鑽孔等分別在第二積層絕緣層121b及第三積層絕緣層121c中形成通孔孔洞，且藉由鍍覆製程形成第二積層配線層122b及第四積層配線層122d以及第二積層通孔層123b及第四積層通孔層123d。此後，若合適，則藉由ABF層疊及固化分別在第一積層絕緣層121b及第二積層絕緣層121c上形成第一鈍化層130及第二鈍化層140。

若需要，則可進一步形成電性連接金屬凸塊190，且可經由連接構件320以表面安裝的形式進一步設置電子組件310。藉由一系列製程，可製造根據另一實例的印刷電路板100Q。

圖28是示出印刷電路板的另一實例的示意性剖視圖。

參照圖28，在根據另一實例的印刷電路板100U的情形中，第一積層絕緣層121a包含與第一芯體絕緣層111a及第二芯體絕緣層111b的材料為相同類型的材料。舉例而言，第一積層絕緣層121a亦可由包含絕緣樹脂、無機填料及玻璃纖維的材料（例如預浸體）形成。第一積層絕緣層121a亦可具有較第二積層絕緣層121b及第三積層絕緣層121c高的彈性模數。儘管第一積層絕緣層121a與第一芯體絕緣層111a及第二芯體絕緣層111b之間的邊界可不清楚，但所述邊界的實例並非僅限於此，且即使當包含相同類型的材料時，邊界亦可被區分。此外，可藉由使用預浸體等作為對貫通部分110H進行填充且將電子組件150嵌置於貫通部分110H中的第一積層絕緣層121a的材料來提供附加的剛性。

另一方面，第一積層底漆層125a及第二積層底漆層125b可設置於第一積層絕緣層121a的上表面及下表面上。第一積層底漆層125a設置於第一積層絕緣層121a與第二積層絕緣層121b之間以及第一積層絕緣層121a與第一積層配線層122a之間。第二積層底漆層125b設置於第一積層絕緣層121a與第三積層絕緣層121c之間以及第一積層絕緣層121a與第三積層配線層122c之間。第一積層通孔層123a及第三積層通孔層123b亦可分別穿透過第一積層底漆層125a及第二積層底漆層125b。第一積層底漆層125a及第二積層底漆層125b可為包含絕緣樹脂的絕緣層。在此種情形中，絕緣樹脂可為丙烯酸樹脂、丙烯酸胺基甲酸酯樹脂、環氧樹脂或其組合，但並非僅限於此。在第一積層底漆層125a及第二積層底漆層125b的情形中，可容易地形成粗糙度，以使鍍覆黏合力可相對高於預浸體的鍍覆黏合力。

另一方面，當使用預浸體作為第一積層絕緣層121a的材料時，由於鍍覆黏合力問題，可能難以執行SAP鍍覆製程。另一方面，當在另一實例中引入第一積層底漆層125a及第二積層底漆層125b時，形成第一積層配線層122a及第三積層配線層122c以及第一積層通孔層123a及第三積層通孔層123c，可容易地利用SAP鍍覆製程，如稍後所闡述。因此，可容易地實施微電路圖案。

另一方面，第二積層絕緣層121b及第三積層絕緣層121c各自為多層的，且第二積層絕緣層121b及第三積層絕緣層121c中的至少一者亦可為包含絕緣樹脂、無機填料及玻璃纖維的材料（例如預浸體）。因此，可進一步增大剛性。在此種情形中，積層底漆層可進一步設置於期望的位置中。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖29是示意性地示出圖28所示印刷電路板的修改實例的剖視圖。

參照圖29，相較於根據上述另一實例的印刷電路板100U，根據修改實例的印刷電路板100V以芯體結構110具有相對更多數目的層的方式進行配置。舉例而言，芯體結構110可更包括第三芯體絕緣層111c、第四芯體絕緣層111d、第四芯體配線層112d、第五芯體配線層112e、第三芯體通孔層113c及第四芯體通孔層113d，第三芯體絕緣層111c設置於第一芯體絕緣層111a的上表面上以覆蓋第二芯體配線層112b，第四芯體絕緣層111d設置於第二芯體絕緣層111b的下表面上以覆蓋第三芯體配線層112c，第四芯體配線層112d設置於第三芯體絕緣層111c的上表面上，第五芯體配線層112e設置於第四芯體絕緣層111d的下表面上，第三芯體通孔層113c穿透過第三芯體絕緣層111c且連接第二芯體配線層112b與第四芯體配線層112d，第四芯體通孔層113d穿透過第四芯體絕緣層111d且連接第三芯體配線層112c與第五芯體配線層112e。另外，芯體結構110可更包括第四底漆層115d及第五底漆層115e。第四底漆層115d可設置於第三芯體絕緣層111c的上表面上。第四底漆層115d可設置於第三芯體絕緣層111c與第一積層絕緣層121a之間以及第三芯體絕緣層111c與第四芯體配線層112d之間。第五底漆層115e可設置於第四芯體絕緣層111d的下表面上。第五底漆層115e可設置於第四芯體絕緣層111d與第一積層絕緣層121a之間以及第四芯體絕緣層111d與第五芯體配線層112e之間。貫通部分110H亦可穿透過第四底漆層115d及第五底漆層115e。第三芯體通孔層113c亦可穿透過第四底漆層115d。第四芯體通孔層113d亦可穿透過第五底漆層115e。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖30是示出圖28所示印刷電路板的修改實例的示意性剖視圖。

參照圖30，根據修改實例的印刷電路板100W更包括根據上述另一實例的印刷電路板100U中的貫通孔180。貫通孔180可穿透過第一芯體絕緣層111a及第二芯體絕緣層111b以及第一積層絕緣層121a、第二積層絕緣層121b及第四積層絕緣層121c之中的至少兩個絕緣層。另外，貫通孔180可穿透過第一底漆層115a及第二底漆層115b以及第一積層底漆層125a及第二積層底漆層125b之中的至少兩個底漆層。貫通孔180可連接至第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c以及第一積層配線層122a、第二積層配線層122b、第三積層配線層122c及第四積層配線層122d之中的至少兩個配線層。貫通孔180可直接穿透過第一芯體配線層112a、第二芯體配線層112b及第三芯體配線層112c以及第一積層配線層122a及第三積層配線層122c中的至少一者。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖31是示出圖28所示印刷電路板的修改實例的示意性剖視圖。

參照圖31，相較於根據上述另一實例的印刷電路板100U，根據修改實例的印刷電路板100X以芯體結構110是無芯體基板且具有相對更多數目的層的方式進行配置。舉例而言，芯體結構110可更包括第三芯體絕緣層111c、第四芯體絕緣層111d、第四芯體配線層112d、第五芯體配線層112e、第三芯體通孔層113c及第四芯體通孔層113d，第三芯體絕緣層111c設置於第一芯體絕緣層111a的上表面上以覆蓋第二芯體配線層112b，第四芯體絕緣層111d設置於第二芯體絕緣層111b的下表面上以覆蓋第三芯體配線層112c，第四芯體配線層112d設置於第三芯體絕緣層111c的上表面上，第五芯體配線層112e設置於第四芯體絕緣層111d的下表面上，第三芯體通孔層113c穿透過第三芯體絕緣層111c且連接第二芯體配線層112b與第四芯體配線層112d，第四芯體通孔層113d穿透過第四芯體絕緣層111d且連接第三芯體配線層112c與第五芯體配線層112e。另外，芯體結構110可更包括第四底漆層115d及第五底漆層115e。芯體結構110可更包括貫通孔180。由於其他內容實質上相同於上述內容，因此將不再對其予以贅述。

圖32A及圖32B是示意性地示出製造圖28所示印刷電路板的實例的製程圖。

參照圖32A及圖32B，首先，製備拆離載體基板210，拆離載體基板210包括芯體層211及設置於芯體層211的兩個表面上的金屬箔212。此後，藉由預浸體層疊及固化在基板210上形成第二芯體絕緣層111b，且藉由塗覆或層疊在第二芯體絕緣層111b上形成第一底漆層115a。在此種情形中，亦可使用其中在預浸體上形成底漆層的材料。此後，藉由SAP鍍覆製程等在第二芯體絕緣層111b上形成第一芯體配線層112a。此後，藉由預浸體層疊及固化在第二芯體絕緣層111b上形成第一芯體絕緣層111a，且藉由塗覆或層疊在第二芯體絕緣層111b上形成第二底漆層115b。在此種情形中，亦可使用其中在預浸體上形成底漆層的材料。可在第二底漆層115b上設置金屬箔222。另一方面，在形成第二芯體絕緣層111b之前，可將第三底漆層115c引入於基板210上（例如，金屬箔212上），且在此種情形中，可對芯體結構110的所有層使用SAP鍍覆製程，因此顯著減少線及空間設計約束。另一方面，可省略第三底漆層115c，且在此種情形中，應使用MSAP形成稍後將闡述的第三芯體配線層112c，但在設計為電源及/或接地的情形中，在設計中可沒有特別的問題。

接下來，將所形成的層疊與基板210的芯體層211分離。此時，金屬箔212可保留於層疊中。此後，在第一芯體絕緣層111a及第二芯體絕緣層111b中形成通孔孔洞。此後，藉由使用金屬箔212及222作為晶種層而使用SAP鍍覆製程形成第二芯體配線層112b及第三芯體配線層112c以及第一芯體通孔層113a及第二芯體通孔層113b。因此，可形成芯體結構110。另一方面，在基板210上以無芯體形式對多層結構進行簡單地積層的情形中，由於可在相對厚的基板狀態中進行製程，因此可能出現良率風險的問題，且基板210可能在重複的層疊製程中重複受到化學損壞，進而導致液體透過分離的介面。另一方面，在另一實例中，在基板210上僅配置期望數目的層，將層疊分離，且接著在後續製程中形成芯體結構110，進而防止出現上述問題。另外，可以相對少量的層執行兩側層疊，且因此可有利於在製程中減少翹曲。

接下來，藉由使用雷射鑽孔及/或機械鑽孔在芯體結構110中形成穿透過第一芯體絕緣層111a及第二芯體絕緣層111b以及第一底漆層115a、第二底漆層115b及第三底漆層115c的貫通部分110H。此後，使用膠帶等將電子組件150設置於貫通部分110H中。另一方面，在基板210上以無芯體形式對多層進行簡單地積層的情形中，可能難以形成用於將電子組件150嵌置於其中的貫通部分110H。另一方面，在實例中，在基板210上僅配置期望數目的層來形成層疊，且將層疊分離，且接著在後續製程中形成芯體結構110。接著，在芯體結構110中形成貫通部分110H之後，可設置電子組件150，此亦可有利於嵌置電子組件150。電子組件150可以面向上的形式設置，使得連接電極150P面朝上，但電子組件150的實例並非僅限於此。反之，電子組件150可以面向下的形式設置。

接下來，藉由對芯體結構110的兩側執行預浸體層疊及固化來形成第一積層絕緣層121a。另外，藉由塗覆或層疊在第一積層絕緣層121a的兩個表面上形成第一積層底漆層125a及第二積層底漆層125b。在此種情形中，亦可使用其中在預浸體上形成底漆層的材料。在此製程中，第一積層絕緣層121a可填充貫通部分110H，使得在此製程中可嵌置電子組件150。此後，藉由使用雷射鑽孔等在第一積層絕緣層121a以及第一積層底漆層125a及第二積層底漆層125b中形成通孔孔洞，且藉由SAP鍍覆製程等形成第一積層配線層122a及第三積層配線層122c以及第一積層通孔層123a及第三積層通孔層123c。

接下來，藉由ABF雙側層疊及固化在第一積層絕緣層121a的兩側上形成第二積層絕緣層121b及第三積層絕緣層121c。此後，藉由雷射鑽孔等分別在第二積層絕緣層121b及第三積層絕緣層121c中形成通孔孔洞，且藉由鍍覆製程（例如AP、SAP、MSAP、TT等）形成第三積層配線層122c及第四積層配線層122d以及第三積層通孔層123c及第四積層通孔層123d。由於第二積層絕緣層121b及第三積層絕緣層121c可為ABF層，因此可在沒有底漆層的情況下容易地執行SAP鍍覆製程。此後，若合適，則藉由ABF層疊及固化分別在第一積層絕緣層121b及第二積層絕緣層121c上形成第一鈍化層130及第二鈍化層140。

若需要，則可進一步形成電性連接金屬凸塊190，且可經由連接構件320以表面安裝的形式進一步設置電子組件310。藉由一系列製程，可製造根據實例的印刷電路板100U。

如上所述，作為根據實例的各種效果的一部分，可提供能夠具有相對薄的厚度及高配線密度且減少翹曲問題的印刷電路板。

另外，可提供使電子組件容易嵌置於其中的印刷電路板。

儘管本揭露包括特定實例，然而對於此項技術中具有通常知識者而言將顯而易見，在不背離申請專利範圍及其等效範圍的精神及範圍的條件下，可對該些實例作出形式及細節上的各種改變。本文中所闡述的實例欲被視為僅為闡述性的，而非用於限制目的。對每一實例中的特徵或態樣的說明欲被視為適用於其他實例中的相似特徵或態樣。若所闡述的技術被以不同的次序執行，及/或若所闡述的系統、架構、裝置或電路中的組件被以不同的方式組合及/或被其他組件或其等效物替換或補充，則可達成適合的結果。因此，本揭露的範圍不由詳細說明界定，而是由申請專利範圍及其等效範圍界定，且申請專利範圍及其等效範圍的範圍內的所有變型均欲被理解為包括於本揭露中。

100A、100B、100C、100D、100E、100F、100G、100H、100I、100J、100K、100L、100M、100N、100O、100P、100Q、100R、100S、100T、100U、100V、100W、100X:印刷電路板 110:芯體結構 110H:貫通部分 111a:第一芯體絕緣層 111b:第二芯體絕緣層 111c:第三芯體絕緣層 111d:第四芯體絕緣層 112a:第一芯體配線層 112b:第二芯體配線層 112c:第三芯體配線層 112d:第四芯體配線層 112e:第五芯體配線層 113a:第一芯體通孔層 113b:第二芯體通孔層 113c:第三芯體通孔層 113d:第四芯體通孔層 115a:第一底漆層 115b:第二底漆層 115c:第三底漆層 115d:第四底漆層 115e:第五底漆層 120:積層結構 121a:第一積層絕緣層 121b:第二積層絕緣層 121c:第三積層絕緣層 122a:第一積層配線層 122b:第二積層配線層 122c:第三積層配線層 122d:第四積層配線層 123a:第一積層通孔層 123b:第二積層通孔層 123c:第三積層通孔層 123d:第四積層通孔層 125a:第一積層底漆層 125b:第二積層底漆層 130:第一鈍化層 140:第二鈍化層 150、310、1120:電子組件 150P:連接電極 180:貫通孔 190:電性連接金屬凸塊 210:拆離載體基板/基板 211:芯體層 212:金屬箔 320:連接構件 1000:電子裝置 1010、1110:主板 1020:晶片相關組件/電子組件/晶片相關電子組件 1030:網路相關組件 1040:組件 1050:相機模組 1060:天線模組 1070:顯示裝置 1080:電池 1090:訊號線 1100:智慧型手機 1121:半導體封裝 1130:相機模組 1140:揚聲器

結合隨附圖式，根據以下詳細說明將更清楚地理解本揭露的以上及其他態樣、特徵及優點，在隨附圖式中： 圖1是示出電子裝置系統的實例的示意性方塊圖。 圖2是示出電子裝置的實例的示意性透視圖。 圖3是示意性地示出印刷電路板的實例的剖視圖。 圖4是示意性地示出圖3所示印刷電路板的修改實例的剖視圖。 圖5是示出圖3所示印刷電路板的修改實例的示意性剖視圖。 圖6是示意性地示出圖3所示印刷電路板的修改實例的剖視圖。 圖7A及圖7B是示意性地示出製造圖3所示印刷電路板的示例性製程的製程圖。 圖8是示出印刷電路板的另一實例的示意性剖視圖。 圖9是示意性地示出圖8所示印刷電路板的修改實例的剖視圖。 圖10是示意性地示出圖8所示印刷電路板的修改實例的剖視圖。 圖11是示出圖8所示印刷電路板的修改實例的示意性剖視圖。 圖12A及圖12B是示意性地示出製造圖8所示印刷電路板的示例性製程的製程圖。 圖13是示出印刷電路板的另一實例的示意性剖視圖。 圖14是示出圖13所示印刷電路板的修改實例的示意性剖視圖。 圖15是示出圖13所示印刷電路板的修改實例的示意性剖視圖。 圖16是示出圖13所示印刷電路板的修改實例的示意性剖視圖。 圖17A及圖17B是示意性地示出製造圖13所示印刷電路板的示例性製程的製程圖。 圖18是示出印刷電路板的另一實例的示意性剖視圖。 圖19是示出圖18所示印刷電路板的修改實例的示意性剖視圖。 圖20是示意性地示出圖18所示印刷電路板的修改實例的剖視圖。 圖21是示意性地示出圖18所示印刷電路板的修改實例的剖視圖。 圖22A及圖22B是示意性地示出製造圖18所示印刷電路板的示例性製程的製程圖。 圖23是示出印刷電路板的另一實例的示意性剖視圖。 圖24是示意性地示出圖23所示印刷電路板的修改實例的剖視圖。 圖25是示意性地示出圖23所示印刷電路板的修改實例的剖視圖。 圖26是示意性地示出圖23所示印刷電路板的修改實例的剖視圖。 圖27A及圖27B是示意性地示出製造圖23所示印刷電路板的示例性製程的製程圖。 圖28是示出印刷電路板的另一實例的示意性剖視圖。 圖29是示意性地示出圖28所示印刷電路板的修改實例的剖視圖。 圖30是示意性地示出圖28所示印刷電路板的修改實例的剖視圖。 圖31是示意性地示出圖28所示印刷電路板的修改實例的剖視圖。 圖32A及圖32B是示意性地示出製造圖28所示印刷電路板的示例性製程的製程圖。

100A:印刷電路板

110:芯體結構

110H:貫通部分

111a:第一芯體絕緣層

111b:第二芯體絕緣層

112a:第一芯體配線層

112b:第二芯體配線層

112c:第三芯體配線層

113a:第一芯體通孔層

113b:第二芯體通孔層

120:積層結構

121a:第一積層絕緣層

121b:第二積層絕緣層

121c:第三積層絕緣層

122a:第一積層配線層

122b:第二積層配線層

122c:第三積層配線層

122d:第四積層配線層

123a:第一積層通孔層

123b:第二積層通孔層

123c:第三積層通孔層

123d:第四積層通孔層

130:第一鈍化層

140:第二鈍化層

150、310:電子組件

150P:連接電極

190:電性連接金屬凸塊

320:連接構件

Claims (28)

1. 一種印刷電路板，包括： 無芯體基板，包括絕緣本體及設置於所述絕緣本體上或所述絕緣本體內的多個芯體配線層，所述無芯體基板具有穿透過所述絕緣本體的貫通開口； 電子組件，設置於所述貫通開口中； 第一積層絕緣層，覆蓋所述無芯體基板的兩個相對的表面的至少一部分，容許所述電子組件的至少一部分嵌置於所述第一積層絕緣層中，且填充所述貫通開口的至少一部分； 第一積層配線層，設置於所述第一積層絕緣層的上表面上； 第二積層絕緣層，設置於所述第一積層絕緣層的所述上表面上且覆蓋所述第一積層配線層的至少一部分；以及 第二積層配線層，設置於所述第二積層絕緣層的上表面上， 其中所述絕緣本體包含與所述第二積層絕緣層的材料為不同類型的材料。
2. 如請求項1所述的印刷電路板，其中所述絕緣本體具有較所述第二積層絕緣層高的彈性模數。
3. 如請求項1所述的印刷電路板，更包括： 第三積層配線層，設置於所述第一積層絕緣層的下表面上； 第三積層絕緣層，設置於所述第一積層絕緣層的所述下表面上且覆蓋所述第三積層配線層的至少一部分；以及 第四積層配線層，設置於所述第三積層絕緣層的下表面上， 其中所述絕緣本體包含與所述第三積層絕緣層的材料為不同類型的材料。
4. 如請求項3所述的印刷電路板，其中所述絕緣本體包含與所述第一積層絕緣層的材料為不同類型的材料，且 所述第一積層絕緣層至所述第三積層絕緣層包含相同類型的材料。
5. 如請求項4所述的印刷電路板，其中所述絕緣本體具有較所述第一積層絕緣層、所述第二積層絕緣層及所述第三積層絕緣層中的每一者的彈性模數高的彈性模數。
6. 如請求項3所述的印刷電路板，其中所述絕緣本體包含與所述第一積層絕緣層的材料為相同類型的材料，且 所述第二積層絕緣層與所述第三積層絕緣層包含相同類型的材料。
7. 如請求項6所述的印刷電路板，其中所述絕緣本體具有較所述第二積層絕緣層及所述第三積層絕緣層中的每一者高的彈性模數，且所述第一積層絕緣層包含較所述第二積層絕緣層及所述第三積層絕緣層中的每一者的彈性模數高的彈性模數。
8. 如請求項3所述的印刷電路板，其中所述無芯體基板包括第一芯體絕緣層、第一芯體配線層、第二芯體配線層、第二芯體絕緣層及第三芯體配線層，所述第一芯體配線層以使所述第一芯體配線層的上表面經由所述第一芯體絕緣層的上表面暴露出的方式嵌置於所述第一芯體絕緣層中，所述第二芯體配線層被設置成自所述第一芯體絕緣層的下表面突出，所述第二芯體絕緣層設置於所述第一芯體絕緣層的所述下表面上且覆蓋所述第二芯體配線層的至少一部分，所述第三芯體配線層被設置成自所述第二芯體絕緣層的下表面突出， 所述絕緣本體包括所述第一芯體絕緣層及所述第二芯體絕緣層，且 所述多個芯體配線層包括所述第一芯體配線層至所述第三芯體配線層。
9. 如請求項8所述的印刷電路板，其中所述無芯體基板更包括第一芯體通孔層及第二芯體通孔層，所述第一芯體通孔層穿透過所述第一芯體絕緣層且連接所述第一芯體配線層與所述第二芯體配線層，所述第二芯體通孔層穿透過所述第二芯體絕緣層且連接所述第二芯體配線層與所述第三芯體配線層， 其中所述第一芯體通孔層與所述第二芯體通孔層具有在相同的方向上漸縮的輪廓。
10. 如請求項9所述的印刷電路板，更包括： 第一積層通孔層，穿透過所述第一積層絕緣層且將所述第一積層配線層連接至所述第一芯體配線層； 第二積層通孔層，穿透過所述第二積層絕緣層且將所述第二積層配線層連接至所述第一積層配線層； 第三積層通孔層，穿透過所述第一積層絕緣層且將所述第三積層配線層連接至所述第三芯體配線層；以及 第四積層通孔層，穿透過所述第三積層絕緣層且將所述第四積層配線層連接至所述第三積層配線層， 其中所述第一積層通孔層及所述第二積層通孔層具有在與所述第一芯體通孔層及所述第二芯體通孔層相反的方向上漸縮的輪廓，且所述第三積層通孔層及所述第四積層通孔層具有在與所述第一芯體通孔層及所述第二芯體通孔層相同的方向上漸縮的輪廓。
11. 如請求項3所述的印刷電路板，其中所述無芯體基板包括第一芯體絕緣層、第一芯體配線層、第二芯體配線層、第二芯體絕緣層及第三芯體配線層，所述第一芯體配線層以使所述第一芯體配線層的下表面自所述第一芯體絕緣層的下表面暴露出的方式嵌置於所述第一芯體絕緣層中，所述第二芯體配線層被設置成自所述第一芯體絕緣層的上表面突出，所述第二芯體絕緣層設置於所述第一芯體絕緣層的所述下表面上且覆蓋所述第一芯體配線層的被暴露出的下表面的至少一部分，所述第三芯體配線層被設置成自所述第二芯體絕緣層的下表面突出， 所述絕緣本體包括所述第一芯體絕緣層及所述第二芯體絕緣層，且 所述多個芯體配線層包括所述第一芯體配線層至所述第三芯體配線層。
12. 如請求項11所述的印刷電路板，其中所述無芯體基板更包括第一芯體通孔層及第二芯體通孔層，所述第一芯體通孔層穿透過所述第一芯體絕緣層且連接所述第一芯體配線層與所述第二芯體配線層，所述第二芯體通孔層穿透過所述第二芯體絕緣層且連接所述第一芯體配線層與所述第三芯體配線層， 其中所述第一芯體通孔層與所述第二芯體通孔層具有在相反的方向上漸縮的輪廓。
13. 如請求項12所述的印刷電路板，更包括： 第一積層通孔層，穿透過所述第一積層絕緣層且將所述第一積層配線層連接至所述第二芯體配線層； 第二積層通孔層，穿透過所述第二積層絕緣層且將所述第二積層配線層連接至所述第一積層配線層； 第三積層通孔層，穿透過所述第一積層絕緣層且將所述第三積層配線層連接至所述第三芯體配線層；以及 第四積層通孔層，穿透過所述第三積層絕緣層且將所述第四積層配線層連接至所述第三積層配線層， 其中所述第一積層通孔層及所述第二積層通孔層具有在與所述第一芯體通孔層相同的方向上漸縮的輪廓，且所述第三積層通孔層及所述第四積層通孔層具有在與所述第二芯體通孔層相同的方向上漸縮的輪廓。
14. 如請求項1所述的印刷電路板，其中所述絕緣本體設置有一或多個底漆層，所述一或多個底漆層設置於所述絕緣本體內，且所述絕緣本體的上表面及下表面中的至少一者設置有進一步設置於所述絕緣本體的所述上表面及所述下表面中的所述至少一者上的底漆層。
15. 如請求項14所述的印刷電路板，其中所述第一積層絕緣層的上表面及下表面分別設置有進一步設置於所述第一積層絕緣層的所述上表面及所述下表面上的底漆層。
16. 一種印刷電路板，包括： 無芯體基板，包括多個芯體絕緣層、多個底漆層及多個芯體配線層； 積層絕緣層，覆蓋所述無芯體基板的兩個相對的表面的各自的至少一部分；以及 積層配線層，設置於所述積層絕緣層的至少一個表面上， 其中所述多個芯體絕緣層中的每一者厚於所述多個底漆層中的每一者，且 所述多個底漆層中的至少一者設置於所述多個芯體絕緣層之間，且所述多個底漆層中的另一者設置於所述積層絕緣層與所述多個芯體絕緣層之中的最上芯體絕緣層或最下芯體絕緣層中的至少一者之間。
17. 如請求項16所述的印刷電路板，其中所述無芯體基板具有較所述積層絕緣層高的彈性模數。
18. 如請求項16所述的印刷電路板，其中所述無芯體基板包含與所述積層絕緣層的材料為不同類型的材料。
19. 如請求項16所述的印刷電路板，其中所述無芯體基板包括第一芯體絕緣層、第一芯體配線層、第一底漆層、第二芯體配線層、第二芯體絕緣層、第二底漆層及第三芯體配線層，所述第一芯體配線層以使所述第一芯體配線層的上表面經由所述第一芯體絕緣層的上表面暴露出的方式嵌置於所述第一芯體絕緣層中，所述第一底漆層設置於所述第一芯體絕緣層的下表面上，所述第二芯體配線層設置於所述第一底漆層的下表面上，所述第二芯體絕緣層設置於所述第一底漆層的所述下表面上且覆蓋所述第二芯體配線層的至少一部分，所述第二底漆層設置於所述第二芯體絕緣層的下表面上，所述第三芯體配線層設置於所述第二底漆層的下表面上， 所述絕緣本體包括所述第一芯體絕緣層及所述第二芯體絕緣層， 所述多個底漆層包括所述第一底漆層及所述第二底漆層，且 所述多個芯體配線層包括所述第一芯體配線層至所述第三芯體配線層。
20. 如請求項19所述的印刷電路板，其中所述無芯體基板更包括第一芯體通孔層及第二芯體通孔層，所述第一芯體通孔層穿透過所述第一芯體絕緣層及所述第一底漆層且連接所述第一芯體配線層與所述第二芯體配線層，所述第二芯體通孔層穿透過所述第二芯體絕緣層及所述第二底漆層且連接所述第二芯體配線層與所述第三芯體配線層。
21. 如請求項16所述的印刷電路板，其中所述無芯體基板的所述多個底漆層中的每一底漆層具有較無底漆層的所述多個芯體絕緣層的表面高的表面粗糙度。
22. 如請求項16所述的印刷電路板，其中所述無芯體基板包括貫通開口，所述貫通開口穿透過所述無芯體基板且被配置成用於在所述貫通開口中安裝電子組件。
23. 一種印刷電路板，包括： 無芯體基板，包括多個芯體絕緣層、多個芯體配線層及多個芯體通孔層，所述多個芯體通孔層各自穿透過所述多個芯體絕緣層中的相應的芯體絕緣層以連接所述多個芯體配線層中的兩個或更多個配線層， 其中所述無芯體基板具有自所述無芯體基板的第一表面至所述無芯體基板的相對的第二表面穿透過所述無芯體基板的貫通開口，所述貫通開口被配置成用於在所述貫通開口中安裝電子組件； 積層絕緣層，覆蓋所述無芯體基板的相對的所述第一表面與所述第二表面的各自的至少一部分；以及 積層配線層，設置於所述積層絕緣層的相對的所述第一表面與所述第二表面中的至少一個表面上， 其中所述無芯體基板的所述多個芯體絕緣層包含與所述積層絕緣層的材料為不同類型的材料，且 所述多個芯體通孔層具有在相同的方向上漸縮的輪廓。
24. 如請求項23所述的印刷電路板，更包括分別在所述無芯體基板的相對的所述第一表面與所述第二表面上穿透過所述積層絕緣層的第一積層通孔層與第二積層通孔層， 其中所述第一積層通孔層與所述第二積層通孔層具有在相反的方向上漸縮的輪廓。
25. 如請求項23所述的印刷電路板，其中所述無芯體基板更包括多個底漆層， 所述多個底漆層中的至少一者設置於所述多個芯體絕緣層之間，且所述多個底漆層中的另一者設置於所述積層絕緣層與所述多個芯體絕緣層之中的最上芯體絕緣層或最下芯體絕緣層中的至少一者之間，且 所述多個芯體通孔層中的每一者延伸穿過所述多個底漆層中的相應的底漆層。
26. 如請求項25所述的印刷電路板，其中所述多個芯體通孔層中的每一者具有以其較寬的端部延伸穿過相應的所述底漆層的方式漸縮的輪廓。
27. 如請求項25所述的印刷電路板，其中所述無芯體基板的所述多個底漆層中的每一底漆層具有較無底漆層的所述多個芯體絕緣層的表面高的表面粗糙度。
28. 如請求項23所述的印刷電路板，其中所述無芯體基板的所述芯體絕緣層具有較所述積層絕緣層高的彈性模數。

Images