JP2001177010A - 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法 - Google Patents

配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法

Info

Publication number
JP2001177010A
JP2001177010A JP2000057767A JP2000057767A JP2001177010A JP 2001177010 A JP2001177010 A JP 2001177010A JP 2000057767 A JP2000057767 A JP 2000057767A JP 2000057767 A JP2000057767 A JP 2000057767A JP 2001177010 A JP2001177010 A JP 2001177010A
Authority
JP
Japan
Prior art keywords
layer
external electrode
semiconductor device
opening
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000057767A
Other languages
English (en)
Other versions
JP3973340B2 (ja
Inventor
Koichi Honda
広一 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000057767A priority Critical patent/JP3973340B2/ja
Priority to US09/678,609 priority patent/US7217999B1/en
Priority to KR10-2000-0058577A priority patent/KR100414383B1/ko
Priority to EP00121265A priority patent/EP1091406A2/en
Priority to SG200005729A priority patent/SG109434A1/en
Priority to CN2004100592212A priority patent/CN1549336B/zh
Priority to CN2008100089005A priority patent/CN101241903B/zh
Priority to CN001316486A priority patent/CN1216419C/zh
Publication of JP2001177010A publication Critical patent/JP2001177010A/ja
Priority to US11/727,025 priority patent/US8008130B2/en
Application granted granted Critical
Publication of JP3973340B2 publication Critical patent/JP3973340B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】コストの大幅な低減と配線ピッチの狭小化の歩
留まりの向上。 【解決手段】多層配線層３から形成される多層配線基板
の製造工程中、金属板１６で形成される基体に力学的に
拘束され、製造中の各層の平面度が金属板１６の平面度
に倣って高く保持され、層構造にソリが発生することが
抑制される。その基層が緩衝性を有することは更に好ま
しい。歪みが少ない多層配線層３はその厚みを薄くする
ことができ、その結果として、配線ピッチを短くするこ
とができ、更に結果として、製造コストを削減すること
ができる。複数金属層１１と複数応力吸収層１２とから
形成される基層上で、スタンドオフ高さが大きくなり、
更に、緩衝効果がある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板、配線基
板を有する半導体装置、及び、配線基板の製造方法、半
導体装置の配線基板への実装方法に関し、特に、多層化
された配線基板にフリップチップ型半導体チップが実装
される配線基板、配線基板を有する半導体装置、及び、
その製造方法、実装方法に関する。
【０００２】
【従来の技術】近年、高密度実装が可能な半導体装置と
して、フリップチップ型半導体装置の重要性が高まって
いる。図５２に従来のフリップチップ型半導体装置を示
す。フリップチップ型半導体チップ１０１は、その周辺
部又は活性領域上に所定のエリアアレー配列で形成され
た外部端子（図示せず）と、その外部端子上に設けら
れ、半田、Ａｕ、Ｓｎ−Ａｇ系合金等の金属性材料から
なる突起状のバンプ１０２とを有する。
【０００３】図５３に示すように、このフリップチップ
型半導体チップ１０１は、バンプ配列パターンと同一パ
ターンの電極パット（図示せず）を備えた多層配線基板
１０３に実装される。通常、バンプ材料として半田を用
いる場合には、Ｆｌｕｘを使用したＩＲリフロー工程に
より、フリップチップ型半導体チップ１０１を多層配線
基板１０３に実装する。半導体チップ１０１が実装され
た多層配線基板１０３は、外部端子（図示せず）を介し
て、回路基板に実装される。
【０００４】このような実装方法では、多層配線基板と
フリップチップ型半導体チップ１０１の線膨張係数の相
違により、実装信頼性のうち特に温度サイクル特性が劣
るという問題点がある。この問題点を解決するために、
従来から以下に述べるような施策がとられている。
【０００５】まず、第１の方法は、多層配線基板とし
て、半導体チップのシリコンとの線膨張係数の差が小さ
いＡｌＮ、ムライド、ガラセラ等のセラッミック系の材
料を用いる方法である。この方法は、実装信頼性の向上
という観点では効果があるが、多層配線基板の材料とし
て高価なセラミック系材料を使用するため、適用範囲が
Ｈｉｇｈエンドなスーパーコンピューターや、大型コン
ピューターの特定用途に限定される。
【０００６】第２の方法として、半導体チップのシリコ
ンよりも線膨張係数は大きいが、比較的安価である有機
系材料からなる多層配線基板を用いる方法がある。この
方法では、半導体チップと多層配線基板との間にアンダ
ーフィル樹脂を設ける。この結果、半導体チップと多層
配線基板とを接続するバンプ部分に働くせん断応力を、
バンプを覆うアンダーフィル樹脂に分散させ、実装信頼
性を向上させることができる。
【０００７】第２の方法で用いる有機系材料を使用した
多層配線基板としては、バンプ配列パターンの最小ピッ
チ及びピン数の関係上、通常ビルドアップ基板と呼ばれ
る多層配線基板が使用される。このビルドアップ基板の
製造方法を、図５４乃至図５９に示す。
【０００８】まず、図５４に示すように、ＦＲ４、ＦＲ
５、ＢＴ基板等に代表される絶縁性のガラスエポキシ系
基材１０４の両面に１０〜４０μｍの所定の厚みのＣｕ
箔１０５を貼りつけ、パターニング処理する。次に、基
板両面のＣｕ箔層を電気的に接続するために、ドリル加
工等で基板に穴あけをし、スルーホールメッキ処理を施
して、貫通スルーホール部１０６を形成する。この貫通
スルーホール部１０６には絶縁性のスルーホール穴埋め
用樹脂を充填して、後工程のプロセス安定性及び基板の
品質安定性を確保する。これをコア基板１０７とする。
【０００９】次に、図５５に示すように、Ｃｕ配線パタ
ーン上に絶縁性樹脂１０８を形成し、フォトレジスト技
術によるケミカルエッチング法又はレーザー加工技術等
で所定の位置に絶縁性樹脂開口部１０９を形成する。次
に、図５６に示すように、スパッタリング法又はＣｕ無
電解メッキ法等によりＴｉ／Ｃｕ等の金属薄膜層１１０
を形成する。続いて、図５７に示すように、厚さ２０〜
４０μｍ程度のフォトレジスト１１１又はドライフィル
ムを金属薄膜層１１０上に形成し、露光・現像処理でパ
ターニングする。その後、図５８に示すように、金属薄
膜層１１０を給電層として電解Ｃｕメッキ処理により配
線パターン部１１２を形成する。次に、図５９に示すよ
うに、フォトレジスト又はドライフィルムを剥離後、配
線パターン部１１２をマスクとして、ウエットエッチン
グ処理により金属薄膜層１１０を除去し、配線パターン
部を電気的に独立させる。以上の図５４乃至図５９に示
す工程を繰り返して、必要に応じて６層、８層の多層配
線を有するビルドアップ基板を作成する。
【００１０】
【発明が解決しようとする課題】第２の方法で用いる多
層配線基板は、比較的安価で、スルーホール形成の加工
性に優れたガラスエポキシ系基材で形成するが、ガラス
エポキシ系基材は半導体チップとの熱膨張係数の差が大
きいので、両者間には応力が発生し、接続の信頼性が低
下する。そこで、この応力の緩和を目的として、ガラス
エポキシ系基材上に形成する配線パターンには１０〜３
０μｍ程度の膜厚を持たせている。従って、配線のパタ
ーニング時にマスクとして用いるフォトレジスト又はド
ライフィルムは、２０〜４０μｍ程度の厚みが必要であ
る。この結果、露光・現像工程のパターンピッチ及び配
線パターンピッチは、最小でも３０μｍ程度であり、多
層配線基板の高密度化と基板外形の小型化とを図ること
が出来ないという問題がある。
【００１１】この様に、従来の多層配線基板はガラスエ
ポキシ系基材を使用するため、必要な再配線機能を持た
せたまま多層配線基板の外形寸法を縮小することが出来
ない。そのため、基材そのものは安価であるにも関わら
ず、一枚の大パネルから製造できる多層配線基板の枚数
が少なく、多層配線基板のコストの低減が困難である。
また、ガラスエポキシ基材では、多層配線層を構成する
絶縁性樹脂１０８形成時の応力に起因するソリが発生す
る。更に、実装時の多層配線基板と回路基板との熱膨張
率の差に起因する応力により、両者間の接続の信頼性が
劣るという問題がある。
【００１２】本願発明は、金属板上に多層配線層を形成
することで、これらの問題を解決するとともに、高信頼
性の多層配線基板を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、金属板上に選択的に外部電極パッドを形成す
る工程と、前記外部電極パッドに対応する位置に第１の
開口を有する第１絶縁層を形成する工程と、前記第１の
開口を介して前記外部電極パッドに電気的に接続する配
線層を形成する工程と、前記配線層に対応する位置に第
２の開口を有する第２絶縁層を形成する工程と、前記第
２の開口を介して前記配線層と電気的に接続し、半導体
チップの外部電極端子と接続されるパッド電極を形成す
る工程と、前記金属板を完全にエッチング除去する工程
とを有することを特徴とする。本発明の半導体装置の製
造方法では、金属板上に多層配線層を形成する工程を有
しており、製造中の熱処理等で配線層中に応力が発生し
ても、配線層は剛性の高い金属板に固着されているので
反りが抑制され、微細なパターンを確実に形成できる。
【００１４】この様にして、半導体チップとの熱膨張係
数の差の大きなガラスエポキシ基板を介さずに半導体チ
ップを回路基板に実装できるので、半導体チップとガラ
スエポキシ基板間の応力緩衝を目的として配線パターン
の膜厚を大きくする必要は無い。
【００１５】本発明の半導体装置は、外部電極パッド
と、前記外部電極パッド上に設けられ前記外部電極パッ
ドの対応する位置に第１の開口を有する第１絶縁層と、
前記第１の開口を介して前記外部電極パッドと電気的に
接続し前記第１絶縁層上に設けられた配線層と、前記配
線層上に設けられ前記配線層の対応する位置に第２の開
口を有する第２絶縁層と、前記第２の開口を介して前記
配線層と電気的に接続し、半導体チップの外部電極端子
と接続されるパッド電極とを備えた配線基板と、前記外
部電極パッドに電気的に接続し、前記外部電極パッド毎
に独立して設けられ、一端が前記外部電極パッドに接続
された柱状の導電体とを有することを特徴とする。
【００１６】本発明の半導体装置は、一端が外部電極パ
ッドに接続された柱状の導電体を備えており、この柱状
の導電体は半導体装置と回路基板との間の応力を緩和す
る効果を有し、両者間の接続の信頼性を向上させること
が出来る。
【００１７】
【発明の実施の形態】〔第１の実施の形態〕図１は、本
発明によるフリップチップ型半導体装置の第１の実施の
形態を示す。半導体チップ２が、多層配線層３で構成さ
れる多層配線基板にフリップ実装されている。図２は、
図１に示す半導体装置３２を半田ボール１３側の底面か
ら見た平面図である。
【００１８】多層配線層３は、図３に示すように、第１
配線層５、第２配線層６、第３配線層７、第４配線層
８、第５配線層９とから形成されている。第２配線層６
は第１配線層５の上面側に、第３配線層７は第２配線層
６の上面側に、第４配線層８は第３配線層７の上面側
に、第５配線層９は第４配線層８の上面側にそれぞれに
形成されている。
【００１９】第１配線層５は、第１配線層配線部５−１
と第１配線層絶縁層５−２と第１配線層接続層５−３と
から形成されている。第２配線層６は、第２配線層配線
部６−１と第２配線層絶縁層６−２と第２配線層接続層
６−３とから形成されている。第３配線層７は、第３配
線層配線部７−１と第３配線層絶縁層７−２と第３配線
層接続層７−３とから形成されている。第４配線層８
は、第４配線層配線部８−１と第４配線層絶縁層８−２
と第４配線層接続層８−３とから形成されている。第５
配線層９は、第１配線層配線部９−１と第５配線層絶縁
層９−２（後述されるソルダーレジスト層）とから形成
されている。複数の配線部は、複数の接続層を介してそ
れぞれに接続している。
【００２０】この多層配線層３には、その上面側に、フ
リップチップ型の半導体チップ２が電気的に接合されて
いる。半導体チップ２は、その下面側に複数のバンプ電
極１４が形成されており、これらのバンプ電極１４を介
して、第１配線層配線部９−１に電気的に接合する。半
導体チップ２と第５配線層９は、絶縁性樹脂被覆１５に
より覆われて外界から保護されている。
【００２１】図４〜図２０に、本実施の形態の半導体装
置の製造方法を示す。図４に示すように、金属板１６
は、半導体ウエハー形状をしたＣｕ板である。金属板１
６を使用する理由は、十分な剛性を有するからである。
金属板１６の材料としては、Ｃｕの他に、Ｎｉ、Ａｌ、
Ｗ，Ｍｏ、Ａｕ、Ａｇ、Ｐｔを主成分とする金属材料ま
たは異種金属の複合材料、セラミックスその他の高剛性
材料が用いられ得る。
【００２２】次に、図５に示すように、金属板１６の上
面に、スパッタリング法等により接着金属層となるＴ
ｉ、Ｃｒ、Ｍｏ、Ｗ系合金の薄膜を形成した後、スパッ
タリング法等により電極材料となるＣｕ、ＡＬ、又はＮ
ｉ等の薄膜を形成する。その後、フォトレジストの露光
・現像処理、ウエットエッチング法、又は、プラズマ表
面処理技術が流用されるドライエッチングにより、先に
形成した薄膜をパターニングして外部電極パッド部１７
を形成する。尚、外部電極パッドピッチが狭ピッチでな
い場合には、金属板１６にフォトレジストをコーティン
グして露光・現像処理を施した後、Ｃｕ、Ｎｉ等の材料
を用いた電解メッキ処理により形成することも出来る。
【００２３】次に、図６に示すように、金属板１６と外
部電極パッド部１７の上面に、絶縁性樹脂薄膜層１８を
形成する。絶縁性樹脂薄膜層１８は、液状の絶縁性材料
のスピンコーティング法、又は、プラズマ表面処理技術
が流用されるＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＶＤ（Ｐｈｙｓｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成さ
れるポリイミド系樹脂である。
【００２４】その他、絶縁性樹脂薄膜層１８としては、
ポリイミド系樹脂の他に、ＳｉＯ２系無機材料、エポキ
シ系樹脂、シリコーン系樹脂、ポリオレフィン系樹脂、
シアネートエステル系樹脂、フェノール系樹脂、ナフタ
レン系樹脂等の有機系材料のいずれかを主成分として構
成することが出来る。特に、１．０μｍ以下の微細パタ
ーンを形成する場合には、半導体の拡散プロセスを採用
できるＳｉＯ２系無機材料を使用することが好ましい。
【００２５】次に、図７に示すように、外部電極パッド
部１７上の絶縁性樹脂薄膜層１８を部分的に除去し、絶
縁性樹脂薄膜開口部１９を形成する。まず、フォトレジ
ストを外部電極パッド部１７上にコーティングし、露光
・現像処理を行う。次に、絶縁性樹脂薄膜層１８がケミ
カルエッチング可能な物質で構成されているならばウエ
ットエッチングを、又は、絶縁性樹脂薄膜層１８がケミ
カルエッチング不可能な物質で構成されているならばプ
ラズマ表面処理技術が流用されるドライエッチングを行
い、絶縁性樹脂薄膜開口部１９を形成する。
【００２６】次に、図８に示すように、外部電極パッド
部１７と絶縁性樹脂薄膜層１８の上側の全面に、外部電
極パッド部１７に対する金属薄膜層２１の接着金属層と
なるＴｉ、Ｃｒ、Ｍｏ、Ｗ系合金の薄膜をスパッタリン
グ法等により形成する。その後、この接着金属層の上面
に電極材料となるＣｕ、ＡＬ、又は、Ｎｉ等の薄膜をス
パッタリング法・ＣＶＤ法無電解メッキ法等により形成
し、金属薄膜２１とする。
【００２７】次に、フォトレジストをマスクとして、ウ
エットエッチング法、又は、プラズマ表面処理技術が流
用されるドライエッチング技術により、金属薄膜２１を
パターニングして図９に示す金属薄膜配線部２２を形成
する。外部電極パッド部１７は、図３に示される第１配
線層配線部５−１に相当し、金属薄膜配線部２２は図３
に示される第２配線層６の第２配線層配線部６−１と第
１配線層接続層５−３とに相当する。尚、金属薄膜配線
部２２のパターンピッチが粗い場合等には、金属薄膜層
２１を形成後に、フォトレジストで金属薄膜配線パター
ンを形成し、Ｃｕ等の電解メッキ処理により配線パター
ンを形成してもよい。上記配線パターンの形成において
は、フォトレジストの厚み及び金属薄膜配線部は、１μ
ｍ以下とすることができる。
【００２８】次に、フォトレジストの剥離と、配線パタ
ーンをマスクとする金属薄膜層のエッチング処理とを行
い、金属薄膜配線部２２を形成する。引き続き、図１０
〜図１４に示すように、絶縁性樹脂薄膜層１８の形成か
ら金属薄膜配線部２２の形成までの工程を所定のそれぞ
れのパターンにより繰返し、所定の多層配線構造を形成
し、図３に示す多層配線層３の第４配線層８までを形成
する。
【００２９】次に、図１５に示すように、金属薄膜配線
形成技術により、第４配線層８の上層であって、フリッ
プチップ型半導体チップのバンプ電極パターンに対応す
る位置に、パッド電極部２３を形成する。パッド電極部
２３は、第５配線層９の第１配線層配線部９−１に相当
する。
【００３０】その後、パッド電極部２３を含む多層配線
層３を保護するために、図１６に示すソルダーレジスト
膜２４を形成する。ソルダーレジスト膜２４は、既述の
通り、第５配線層絶縁層９−２に相当し、パッド電極部
２３に対応する位置に開口部２４ａ（ソルダーレジスト
膜２４に設けられる開口、第２の開口）が設けられてい
る。この開口部は、ソルダーレジスト膜２４が非感光性
材料で形成されている場合は、フォトレジストをマスク
として、ウエットエッチング法又はプラズマ表面処理技
術が流用されるドライエッチングを行い形成する。ま
た、ソルダーレジスト膜２４が感光性材料で形成されて
いる場合は、そのまま露光・現像処理を行い形成する。
【００３１】ソルダーレジスト膜としては、エポキシ系
樹脂に酸化シリコンの微細粉末等の無機フィラー等を入
れた有機系絶縁性材料を使用する。その他にも、外部か
らの機械的応力に強く、Ｆｌｕｘ洗浄液やＡｕメッキ液
に対する耐性が大きく、アンダーフィル材等の封止材料
との密着特性が優れた材料を選択することが出来る。
尚、多層配線構造中の絶縁性樹脂薄膜層１８が機械的応
力と化学的応力に関して高い信頼性を有する場合には、
ソルダーレジスト膜２４の形成は省略できる。
【００３２】これらの工程の後、図１７に示すように、
金属板１６を全てエッチング除去する。
【００３３】次に、多層配線構造の最下層である外部電
極パッド１７上、及び最上層であるパッド電極部２３上
に、それぞれＮｉ／Ａｕ、Ｚｎ／Ｎｉ／Ａｕ等の無電解
メッキ処理を施す。これにより、後述の外部電極パッド
１７に対する半田ボール１３の取り付け性と、多層配線
層３に対する半導体チップの実装特性とを向上させるこ
とが出来る。上記メッキ処理の後、複数の単位多層配線
基板が形成されている多層配線基板の集合体に対して、
単位多層配線基板毎に電気特性試験を行う。この電気特
性試験によって電気的に良品であると判定された単位多
層配線基板のみに後述する良品のフリップチップ型半導
体チップを実装することが好ましい。
【００３４】次に、図１８に示すように、多層配線層３
の最上層であるパッド電極２３の上側に、フリップチッ
プ型の半導体チップ２をフリップチップ実装する。半導
体チップ２には、その下面側にバンプ電極１４が取り付
けられており、複数のバンプ電極１４は複数のパッド電
極２３にそれぞれに電気的に接続される。バンプ電極１
４がＳｎ、Ｐｂ等の金属材料を主成分とする半田であれ
ば、Ｆｌｕｘが使用された加熱リフロー工程によるフリ
ップチップ実装が可能である。バンプ電極１４がＡｕ、
Ｉｎ等の金属材料を主成分とするものであれば、熱圧着
方式によるフリップチップ実装が可能である。
【００３５】次に、図１９に示すように、半導体チップ
２、フリップチップ接続部分、及び多層配線層３を保護
するために、半導体チップ２の側面、フリップチップ接
合部、及び多層配線層３の露出領域を絶縁性樹脂３１に
より被覆する。この被覆工程では、真空封止技術が取り
込まれたインジェクション樹脂注入技術、又は、トラン
スファー封止技術が使用される。
【００３６】絶縁性樹脂３１は、エポキシ系樹脂、シリ
コーン系樹脂、ポリイミド系樹脂、ポリオレフィン系樹
脂、シアネートエステル系樹脂、フェノール系樹脂、ナ
フタレン系樹脂のいずれかの樹脂を主成分として構成す
る。
【００３７】次に、外部電極パッド部１７上に直接、外
部端子としての半田ボール１３を形成する。半田ボール
１３は、Ｓｎ、Ｐｂ等の金属材料が主成分である。尚、
本発明での半田ボールは、鉛フリーの半田ボールを含
み、低温度で溶融し、熱伝導率が高く速やかに固化する
性質、及び表面張力が強く外部電極パッド部表面上でボ
ール上に固化する性質を有する電気伝導材料で形成され
る。
【００３８】次に、図２０に示すように、ダイシングブ
レード等を使用して、フリップチップ型半導体装置の個
片処理を行い、複数のフリップチップ型半導体装置を作
製する。
【００３９】次に、フリップチップ型半導体装置の半導
体チップ２の裏面（図では上面）に、放熱性接着剤層４
１を介して、ヒートスプレッダ４２を取り付け、図１に
示す半導体装置３２を得る。半導体チップ２で発生する
熱は、放熱性接着剤層４１を介して、ヒートスプレッダ
４２の広い表面から放熱される。
【００４０】ヒートスプレッダー４２は、Ｃｕ、ＡＬ、
Ｗ、Ｍｏ、Ｆｅ、Ｎｉ、Ｃｒ等の金属性材料を主成分と
して構成されているか、又は、アルミナ、ＡＬＮ、Ｓｉ
Ｃ、ムライト等のセラミック材料から成る。放熱性接着
剤４１は、エポキシ系樹脂、シリコーン系樹脂、ポリイ
ミド系樹脂、ポリオレフィン系樹脂、シアネートエステ
ル系樹脂、フェノール系樹脂、ナフタレン系樹脂のいず
れかの樹脂を主成分とし、Ａｇ、Ｐｄ、Ｃｕ、ＡＬ、Ａ
ｕ、Ｍｏ、Ｗ、ダイヤモンド、アルミナ、ＡＬＮ、ムラ
イト、ＢＮ、ＳｉＣ等のセラミック材料から構成されて
いる。
【００４１】一般的にフリップチップは、多ピン・高速
系Ｌｏｇｉｃ系のデバイスに適用されることが多く、半
導体チップ２の放熱の実行が重要である。本実施の形態
では、ヒートスプレッダーを用いてその熱特性を向上さ
せることが出来る。
【００４２】本実施の形態の半導体装置では、半導体チ
ップとの熱膨張率の差が大きい有機系材料から成る多層
配線基板を使用しないので、半導体チップと多層配線基
板との間の応力による接続信頼性の低下は起こらない。
従って、図５〜図１６の一連の工程において、公知の多
層配線基板のように、金属薄膜配線を１０〜３０μｍ程
度に厚く形成して応力緩衝効果を持たせる必要はなく、
その厚さは１μｍ程度で十分である。更に、半導体ウエ
ハーのメタライズ製造方法とその製造装置を利用するの
で、フォトレジスト及び金属薄膜配線を１μｍ以下の薄
い領域で加工処理することが容易になり、配線パターン
の微細化を図ることが出来る。
【００４３】上述の製造工程、特に、多層配線層の形成
工程において、高剛性の金属板１６が、多層配線層の平
面度を確保している。金属板１６は剛性が高いので、全
工程中で平面度が高く保持されており、金属板と多層配
線層との間に線膨張差があっても、金属板に接合されて
た多層配線層は内部応力の発生、及び膨張が抑えられ、
そのソリが防止される。この結果、絶縁層及び配線部の
パターニング時の不整合も生じず、歩留まりが良いとい
う効果がある。
【００４４】この様に、金属層は、多層配線層の製造工
程において効果を有するので、最終製品には存在しなく
てもよい。金属板を除去した場合、多層配線層３の最下
層が露出されるために、絶縁性樹脂薄膜１８としては、
有機系材料のようにそれ自身に外部応力からの柔軟性を
有するものが好ましい。
【００４５】金属板１６の除去は、本実施の形態の様に
図１６に示した工程の後で行わなければならないのでは
なく、多層配線層３に半導体チップ２を実装する工程の
後に取り除いても良い。特に、半導体チップ２を実装す
る工程やヒートスプレッダー４２を取り付ける工程等に
おいて、金属板１６を残存させておけば、多層配線層
３、半導体チップ２等に作用する機械的応力、熱的応力
に起因する多層配線層の全体、その内部の各層、及びチ
ップの歪みの発生を防ぐことが出来る。更に、多層配線
層やチップの平面度を保持する必要がある工程では、取
り除かずに、半田ボール１３を接合する直前まで残存さ
せておくことが好ましい。
【００４６】尚、本発明の半導体装置では、多層配線層
は、金属板の片面のみに形成されており、非対称な構造
となっているが、金属板は高剛性であるので、製造時、
特に多層配線構造中の絶縁性樹脂薄膜層１８製造時の応
力による反りは生じない。また、金属板の両側に多層配
線層を設けた場合に必要になるスルーホールの形成が不
要であるので、スルーホール形成時に発生するゴミに起
因する不良を防止することが出来、更に工程減によるコ
ストの低減という効果も有する。しかしながら、本実施
の形態では、最終ユーザー側の回路基板への実装で用い
る半田ボール１３のスタンドオフ高さが低く、半導体装
置と回路基板との間で生じる応力の緩衝を考慮していな
いので、両者間の接続信頼性には問題がある。この問題
を解決するのが、以下に示す第２の実施の形態である。
【００４７】〔第２の実施の形態〕図２１に、本発明に
よるフリップチップ型半導体装置の第２の実施の形態を
示す。本実施の形態では、半導体チップ２が多層配線基
板１に、フリップ実装されており、多層配線基板１は、
第２基板層である多層配線層３と、第１基板層である緩
衝層４とから構成されている。
【００４８】緩衝層４は、その一端が外部電極パッド部
１７に接続された複数金属層１１から構成される。緩衝
層４の周辺部、即ち複数金属層１１の周囲部分には、閉
じられた環状の支持枠２５が設けられている。この支持
枠は、製品のハンドリング時等に発生する機械的応力か
ら多層配線構造部分（多層配線層）３を保護する効果を
有する。
【００４９】複数金属層１１の他端には、半田ボール１
３が接合されている。半田ボール１３は、回路基板（図
示せず）の電気的接合部に接合される。従って、緩衝層
４が回路基板の電気的接合部に固着されることになる。
【００５０】この半導体装置では、半田ボール１３が複
数金属層１１先端部に接合されており、外部端子として
の半田ボール１３を介して回路基板に実装される。この
外部端子は、充分なスタンドオフ高さを有し、半導体装
置とそれが実装される回路基板との間で生じる応力を主
に複数金属層で緩衝する。従って、第１の実施の形態と
比較して、回路基板と半導体装置との間の実装信頼性を
より向上させることが出来る。
【００５１】本実施の形態の半導体装置の製造方法は、
第１の実施の形態の図４乃至図１６に示す工程を行った
後、図２２（ａ）に示すように、多層配線層の下側に存
在する金属板１６を、フォトリソ技術が用いられるエッ
チング技術により選択的に除去する。その除去部分は、
絶縁性樹脂薄膜層１８に接する部分、即ち外部電極パッ
ド部１７に接しない部分である。このような選択的除去
により、既述の複数金属層１１を形成する。複数金属層
１１は、外部電極コラム部を形成している。
【００５２】この選択的除去は、図２２（ｂ）に示すよ
うに、金属版１６の厚みの半分以上をレーザー加工、放
電加工、あるいは部分切削加工等の手法により選択的に
エッチング除去した後、レジストをマスクとして絶縁性
樹脂薄膜層１８表面が露出するまでエッチングして行う
ことが好ましい。特に、金属板１６が５００μｍ乃至３
ｍｍ程度と大きな厚みを有する場合、１回のエッチング
除去工程では外部電極コラムの直径寸法の制御が困難で
あり、更にエッチング時間が長くなるため、１回のエッ
チング除去工程中にレジストパターン部分が落下し、選
択的除去が出来ないといった問題がある。本実施の形態
に示すように、金属板１６厚みの半分以上を選択的に除
去した後、レジストをマスクとして再度エッチングを行
い外部電極コラム部を形成することにより、５００μｍ
乃至３ｍｍ程度と厚みの大きい金属板１６を確実に選択
エッチングして、充分な高さを有する外部電極コラム部
を形成することが出来る。この結果、後の工程で形成す
る半田ボール１３のスタンドオフ高さを大きくし、回路
基板に対する実装信頼性向上を図ることが出来る。
【００５３】次に、外部電極コラム部１１の端部表面、
及びパッド電極部２３表面に、半田との密着性を向上さ
せるために、それぞれＮｉ／Ａｕ等のメッキ処理を施
す。次に、図２３に示すように、多層配線基板の集合体
に対して単位多層配線基板毎に電気試験を行い、電気的
に良品と判定された多層配線基板のみに、図２３に示す
ように半導体チップ２に設けられたバンプ電極１４を介
して半導体チップ２を実装する。
【００５４】次に、図２４に示す樹脂封止を行い、図２
５に示すように、外部電極コラム部１１の端部表面に、
外部端子として半田ボール１３を接合する。この際、外
部電極コラム部１１にＦｌｕｘを選択的に塗布後、搭載
した半田ボール１３に対しＩＲリフロー工程による加熱
処理を施すことが好ましい。従って、本実施の形態で
は、金属板１６として、剛性が高く、半田との濡れ性の
良好な材料を用いることが好ましい。上記条件を満た
し、半田ボール１３と外部電極パッド部１７とを電気的
に接続できる材料であれば、金属に限られない。
【００５５】次に、図２６に示すように半導体装置の個
片処理を行い、複数のフリップチップ型半導体装置を作
製する。次に、第１の実施の形態に示した方法により半
導体チップの裏面にヒートスプレッダを取り付け、図２
１に示した半導体装置を得る。
【００５６】本実施の形態では、半田ボール１３が外部
電極コラム１１の上に形成されており、スタンドオフ高
さが大きい。従って、半導体装置とそれが実装される最
終ユーザーの回路基板との間の熱膨張率の差に起因する
応力を、主に外部電極コラムのたわみにより緩和するこ
とが出来、両者間の接続信頼性が向上すると共に、多層
配線層の歪み（反り）を抑制する効果もある。
【００５７】しかしながら、この応力は外部電極パッド
部１７と外部電極コラム部１１との接続部分に集中する
傾向があるので、当該部分において外部電極コラムの接
続不良が生じ易いという問題がある。この問題を解決す
るのが、以下に示す第３の実施の形態である。
【００５８】〔第３の実施の形態〕図２７に、本発明に
よるフリップチップ型半導体装置の第３の実施の形態を
示す。本実施の形態が第２の実施の形態と異なる点は、
第１基板層である緩衝層４が、複数金属層１１と複数応
力吸収層１２とから構成されている点である。図２７に
示すように、緩衝層４を構成する複数金属層１１と複数
応力吸収層１２は、多層配線層３と緩衝層４との対向方
向に直交する方向に交互に配置されている。複数応力吸
収層１２は、シリコーン系樹脂により形成され、歪み
力、応力を吸収する物理的性質を有する多層構造を有す
る。
【００５９】複数応力吸収層１２としては、その他に、
エポキシ系樹脂、ポリイミド系樹脂、ポリオレフィン系
樹脂、シアネートエステル系樹脂、フェノール系樹脂、
ナフタレン系樹脂等の有機絶縁材料のいずれかの樹脂を
主成分として構成する。
【００６０】図２８は、図２７に示す半導体装置を半田
ボール１３側の底面から見た平面図である。複数応力吸
収層１２は、縦横に帯状に延び格子状に単一化された一
体物（単体）であり、複数金属層１１は、格子点に島状
に配置されている。両者の体積比率、配列構造の変更
は、半導体チップ、多層配線層３、及び緩衝層４が接合
される回路基板から成る製品全体の仕様に対応する。緩
衝層４の周辺部、即ち複数金属層１１の周囲部分は閉じ
られた環状の支持枠２５が設けられている。この支持枠
は、後工程のハンドリング時等に発生する機械的応力か
ら多層配線構造部分３を保護する効果を有する。但し、
緩衝層４の緩衝性を高めるためには、支持枠は削除する
方が好ましい。
【００６１】この緩衝層４は、多層配線層３よりも高い
剛性を有している。それに加え、この部分にかかる応力
の緩衝性も有する。
【００６２】本実施の形態の半導体装置の製造方法は、
第２の実施の形態の図２２に示す工程を行った後、図２
９に示すように、複数金属層１１間及び複数金属層１１
と支持枠２５との間の空間領域２６（図２２（ａ）参
照）に絶縁性応力緩衝樹脂１２を埋め込み、既述の複数
応力吸収層１２を形成する。この絶縁性応力緩衝樹脂１
２は、スピンコーティング法又はトランスファー封止技
術等により形成され、多層配線層３及び外部電極コラム
部１１を機械的及び化学的応力から保護する効果を有す
る。
【００６３】続いて、外部電極コラム部１１の端部表面
が絶縁性応力緩衝樹脂１２により覆われている場合に
は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ
Ｐｏｌｉｓｈｉｎｇ）技術、プラズマ表面技術で外部
電極コラム部１１の端部表面を覆う絶縁性応力緩衝樹脂
１２を除去する。
【００６４】次に、外部電極コラム部１１の端部表面、
及びパッド電極部２３表面にそれぞれＮｉ／Ａｕ等のメ
ッキ処理を施す。その後、第２の実施の形態の図２３乃
至図２６と同様にして、半導体チップの実装、樹脂封
止、半田ボールの接合及び個片処理を行い、図２７に示
す半導体装置を得る。
【００６５】本実施の形態の半導体装置では、第２の実
施の形態と同様に、半田ボール１３が絶縁性応力緩衝樹
脂１２に囲まれた外部電極コラム１１の上に形成されて
おり、スタンドオフ高さが大きい。従って、半導体装置
とそれが実装される最終ユーザーの回路基板との間の熱
膨張率の差に起因する応力を、外部電極コラムのたわみ
により緩和することが出来、両者間の接続信頼性が向上
する。
【００６６】更に、この応力を、緩衝層４の絶縁性応力
緩衝樹脂１２で吸収するので、外部電極コラムの外部電
極パッドに対する接続信頼性を低下させることがない。
更に、緩衝層の応力吸収効果により、半導体装置と回路
基板との間の接続信頼性を高めることが出来る。
【００６７】〔第４の実施の形態〕図３０に、本発明に
よるフリップチップ型半導体装置の第４の実施の形態を
示す。本実施の形態が、第３の実施の形態と異なる点
は、フリップチップ型半導体装置３２の半導体チップ２
の裏面（図では上面）に、放熱性接着剤層４１を介し
て、ヒートスプレッダ４２が設けられている点である。
半導体チップで発生する熱は、放熱性接着剤層４１を介
してヒートスプレッダ４２の広い表面から放熱される。
ヒートスプレッダ４２と放熱性接着剤４１の構成は、第
１の実施の形態と同様である。
【００６８】本実施の形態の半導体装置では、第３の実
施の形態と比較して放熱性を向上させることが出来る。
【００６９】〔第５の実施の形態〕図３１は、本発明に
よるフリップチップ型半導体装置の第５の実施の形態を
示す。本実施の形態が第３の実施の形態と異なる点は、
半導体チップ２と多層配線層３との間に、絶縁性樹脂３
１を設けずに、アンダーフィル樹脂層４３を設けている
点である。この形成の後に、スティフナー４４を介在さ
せてヒートスプレッダ４２を多層配線層３に取り付け
る。
【００７０】アンダーフィル樹脂としては、エポキシ系
樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオレ
フィン系樹脂、シアネートエステル系樹脂、フェノール
系樹脂、ナフタレン系樹脂のいずれかの樹脂を主成分と
して構成されている。本実施の形態では、既述の第１乃
至第３の実施の形態で使用されているインジェクション
方式又はトランスファー封止方式による絶縁性樹脂３１
を使用せず、従来のフリップチップ型半導体装置の製造
技術の主流であるアンダーフィル樹脂４３を用いるの
で、特別な製造装置を用いる必要がないという利点があ
る。
【００７１】本実施の形態において、アンダーフィル樹
脂４３は多層配線層３上の一部を覆うだけであるが、ス
ティフナー４４を取り付けることで多層配線層３である
多層配線基板の平面度を確保している。スティフナー４
４は、金属又はセラミック材料から形成されており、接
着剤４５を用いて多層配線層３に取り付ける。その後、
半導体チップ２の裏面に放熱性接着剤４１を介して放熱
用のヒートスプレッダー４２を取り付ける。
【００７２】〔第６の実施の形態〕第１の実施の形態の
半導体装置では、外部電極パッド部１７に対する半田ボ
ール１３の接着性が不足であるという問題がある。これ
を解決するのが、以下に示す第６の実施の形態である。
【００７３】図３２は、本発明の半導体装置の第６の実
施の形態であり、図３３及び図３４にその製造方法を示
す。本実施の形態の製造方法では、第１の実施の形態の
図４乃至図２０に示す工程を行った後、図３３に示すよ
うに、多層配線層３に対向させてサポート板５１を設け
る。サポート板５１には、半田ボールの配置パターンと
同じ配置パターンで半田ボール挿入孔５２が形成されて
おり、半田ボール挿入孔５２の直径は、半田ボール１３
の直径より大きい。サポート板５１には、更に、樹脂注
入口５３が開けられている。サポート板５１の材質とし
ては、絶縁性材料であるか導電性材料であるかは問わな
い。
【００７４】続いて、図３４に示すように、樹脂注入口
５３から樹脂を注入する。この樹脂は、絶縁性樹脂薄膜
層１８の表面、半田ボール１３の側面、及びサポート板
５１の内周面とで形成される空間を埋めて注入層５４を
形成する。このような樹脂注入により、外部電極パッド
部１７と半田ボール１３との接合を強化する。次に、ダ
イシングプレートを用いて、フリップチップ型多層配線
半導体装置の個片処理を行い、図３２に示すフリップチ
ップ型多層配線半導体装置を得る。
【００７５】サポート板５１は、樹脂注入時に注入され
た樹脂の表面高さを規定する効果がある。この結果、回
路基板への接続面となる半田ボール１３の頂部表面を確
実に樹脂から露出させることが出来る。
【００７６】図３５は、図３２中の円内部Ａを拡大して
その詳細を示している。円内部Ａは、外部電極コラム１
１の端部表面に接合された半田ボール１３の周辺領域で
ある。半田ボール１３の球面と、半田ボール挿入孔５２
の内周面と、絶縁性樹脂薄膜層１８表面とで形成される
空間領域が注入層５４により埋め尽くされ、半田ボール
１３と外部電極パッド部１７とが強固に接合されてい
る。
【００７７】本実施の形態の半導体装置では、樹脂補強
効果により、半導体装置１の回路基板への実装時、その
部分の応力変形を防止し、最終的な組付であるＰＫＧ形
態の基板実装信頼性を向上させることが出来る。
【００７８】〔第７の実施の形態〕図３６は、本発明の
半導体装置の第７の実施の形態である。本実施の形態
が、第３の実施の形態と異なる点は、サポート板５１及
び注入層５４が設けられている点である。応力吸収層１
２の表面、半田ボール１３の側面、及びサポート板５１
の内周面で形成される空間に樹脂が注入され注入層５４
を形成し、半田ボール１３と外部電極コラム１１との接
合を補強している。この結果、第６の実施の形態と同様
に、半導体装置１の回路基板への実装時の応力変形を防
止し、実装信頼性を向上させることができる。
【００７９】本実施の形態の製造方法は、第３の実施の
形態の図２９に示す工程及び図２３乃至図２６と同様の
工程を行った後、図３７に示すように、多層配線基板１
にサポート板５１を挿入する。次に、図３８に示すよう
に、サポート板の樹脂注入口５３から樹脂を注入し、絶
縁性応力緩衝樹脂１２の表面、半田ボール１３の側面、
及びサポート板５１の内周面で形成される空間を埋めて
注入層５４を形成する。
【００８０】これにより、外部電極コラム部１１と半田
ボール１３との接合を補強出来、半導体装置の回路基板
への実装時、その部分の応力変形を防止し、実装信頼性
を向上出来る。
【００８１】〔第８の実施の形態〕図３９は、本発明の
半導体装置の第８の実施の形態を示す。本実施の形態が
図３０に示す第４の実施の形態と異なる点は、サポート
板５１及び注入層５４が追加されている点であり、第４
の実施の形態と比較して、図３５に示す樹脂補強効果が
追補されている。
【００８２】〔第９の実施の形態〕図４０は、本発明の
半導体装置の第９の実施の形態を示す。本実施の形態が
図３１に示す第５の実施の形態と異なる点は、サポート
板５１及び注入層５４が追加されている点であり、第５
の実施の形態と比較して、図３５に示す樹脂補強効果が
追補されている。
【００８３】〔第１０の実施の形態〕図４１は、本発明
の半導体装置の第１０の実施の形態を示す。本実施の形
態の半導体装置の製造方法は、第１の実施の形態の図４
乃至図１６に示す工程を行った後、図１７に示すよう
に、金属板１６をエッチング技術により完全に削除す
る。金属板１６の平面度維持の役目は、多層配線構造を
形成した後には不要であるため、完全に除去しても問題
ない。エッチング速度を大きくするため、そのエッチン
グ特性を考慮し、薬液使用によるウエットエッチング法
を用いる。
【００８４】次に、図１８及び図１９に示す工程を行
い、その後、図４２に示すように、多層配線構造３の最
下層に形成されている金属配線層２２（又は１７）に、
導電性接着剤６１を用いて導電性コラム電極１１’を接
合する。導電性接着剤６１の材料としては、金属配線層
２２と導電性コラム電極１１’の両方の金属に対して濡
れ性がよい材料が好ましい。
【００８５】次に、図４３に示すように、応力吸収層１
２’を形成する。応力吸収層１２’は、複数導電性コラ
ム電極１１’の間を埋め、且つ多層配線構造３の最下層
の表面を被覆しており、導電性コラム電極１１’と多層
配線構造３とを機械的応力と化学的応力から保護する。
【００８６】次に、導電性コラム電極１１’の端部表面
の樹脂除去処理及びメッキ処理を行った後、図２５に対
応する方法で図４４に示すように、導電性コラム電極１
１’の端部表面に半田ボール１３を接合する。
【００８７】更に、導電性コラム電極１１’に対する半
田ボール１３の接着強度が不足している場合には、図３
７に対応する方法で図４５に示すように、サポート板５
１を取り付ける。更に、図３８に対応する方法で図４６
に示すように樹脂注入を行い、導電性コラム電極１１’
と半田ボールとの接合を樹脂補強し、図４１に示す半導
体装置を得る。
【００８８】本実施の形態は、第３の実施の形態等では
必要であった外部電極コラム部１１を形成するための金
属板１６の選択的なエッチングの工程が無い。従って、
エッチングの金属板面内でのばらつきを考慮する必要が
無いという特徴がある。つまり、金属板１６を完全に除
去した後、多層配線層３の外部電極パッド部１７に予め
形成した導電性コラム電極１１’を接合させることが出
来る。
【００８９】〔第１１の実施の形態〕図４７は、本発明
の半導体装置の第１１の実施の形態を示す。本実施の形
態では、第１０の実施の形態の図４２に示す工程を行い
導電性コラム電極１１’を形成した後、多層配線層に対
向させてサポート板５１’を設ける。その後、絶縁性樹
脂薄膜層１８の表面、導電性コラム電極１１’の側壁、
半田ボール１３の側面、及びサポート板５１’の内周面
で形成される空間に樹脂注入を行い注入層５４を形成す
る。
【００９０】本実施の形態では、第１０の実施の形態と
比較して、応力吸収層１２’を形成する工程、及び応力
吸収層１２’形成後、導電性コラム電極１１’の半田ボ
ール接合面の樹脂除去工程が省略されており、プロセス
を短縮し、コストを削減する効果がある。更に、第１０
の実施の形態と比較して、厚みの大きいサポート板を用
いるので、注入される樹脂量が多くサポート板にかかる
圧力が大きいにも関わらず、この圧力に抗してサポート
板表面を平坦に保ち、注入された樹脂の表面高さを規定
することが出来る。この結果、回路基板への接続面とな
る半田ボール１３の頂部表面を確実に樹脂から露出させ
ることが出来る。
【００９１】〔第１２の実施の形態〕図４８は、本発明
の半導体装置の第１２の実施の形態を示している。本実
施の形態では、ピン形状の外部電極７１が外部電極パッ
ド部１７に直接に接合されている。ピン形状の外部電極
７１は、主に金属合金で形成され、それ自体が剛性を有
している。また、その一端で回路基板に接合する側が、
その他端で外部電極パッド部に接合する側よりも細い形
状をしているので、フレキシブルである。従って、最終
ユーザーが回路基板へ実装した後、外部応力に対して緩
衝性を有し、接続信頼性が高い。更に、ピン先端部が細
い形状であるので、微細なパターンを有する回路基板へ
の実装が可能になるという特徴がある。
【００９２】〔第１３の実施の形態〕図４９は、本発明
の半導体装置の第１３の実施の形態を示す。本実施の形
態では、スプリング状の外部電極７１’が外部電極パッ
ド部１７に直接に接合されている。外部電極７１’の側
面部分を絶縁体で被覆しても良い。外部電極７１’は、
螺旋状の弾性体であり、それ自体に剛性はないが、その
柔構造によって緩衝性に優れている。従って、最終ユー
ザーが回路基板へ実装した後も、外部応力に対して優れ
た緩衝性を有する。
【００９３】第１２、１３の実施の形態は、外部電極コ
ラム部１１を形成するための金属板１６の選択的なエッ
チングを行う必要が無いので、エッチングの金属板面内
でのばらつくを考慮する必要が無いという特徴がある。
つまり、金属板１６を完全に除去した後、多層配線構造
３の外部電極パッド部１７に予め形成した外部電極７
１、７１’を接合させることができる。
【００９４】〔第１４の実施の形態〕図５０は、本発明
の半導体装置の第１４の実施の形態を示す。本実施の形
態では、柱状の外部電極７１”が導電性接着剤により、
外部電極パッド部１７に直接に接合されている。外部電
極７１”は、それ自体に緩衝性はないが、剛性を有して
いるので、半導体装置全体の剛性を強化し、ハンドリン
グ時や回路基板への実装時においても多層配線構造部分
の平坦性を確保する。また、フレキシビリティーには乏
しいが、スタンドオフ高さが大きいので、回路基板への
実装信頼性は高い。
【００９５】〔第１５の実施の形態〕図５１は、第２の
実施の形態の変形例であり、図２２に示す工程におい
て、金属板１６のエッチング条件を適当に設定すること
により、金属層１１Ａ又は格子体１１Ａが、逆エンタシ
ス形状を有し、中細りの鼓状に形成されている。逆エン
タシス形状は、高さ方向長さは一定であるが横方向の太
さが変化しており、横方向に受ける応力をより有効に吸
収することができる。
【００９６】多層配線構造の形成時の剛性、外部電極が
接合された後にも継続される剛性、外部電極が接合され
た後の剛性と緩衝性、外部電極自体が持つ剛性、外部電
極部分自体が持つ柔軟性、外部電極自体が持つ剛性と柔
軟性は、それぞれに、製品の利用状態に応じて適正に評
価され実施されることになる。多層配線構造の形成時の
剛性は、あらゆる場合に共通する優れた工程上の物性で
ある。
【００９７】本発明の半導体装置は、実施の形態を通じ
て明らかにされたように、半導体チップとの熱膨張係数
の差の大きなガラスエポキシ基板を介さずに半導体チッ
プを回路基板に実装できるので、半導体チップとガラス
エポキシ基板間の応力緩衝を目的として配線パターンの
膜厚を大きくする必要は無く、配線基板において微細な
配線パターン形成が可能になる。この結果、多層配線基
板単体の外形寸法を縮小することが出来、装置の微細化
が可能になる。更に、一枚の大パネルから製造できる多
層配線基板の枚数を増加させることが出来、コストの削
減が可能になる。
【００９８】更に、本発明の半導体装置の多層配線構造
は、半導体ウエハレベルの加工処理により形成できるの
で、従来の多層配線基板と比較して大幅に工程を削減す
ることが出来、配線パターンの微細化を容易に行うこと
が出来る。
【００９９】本発明の半導体装置が有する柱状の導電体
は、半導体装置とそれが実装される回路基板との間の応
力を緩和する効果を有し、両者間の接続の信頼性を向上
させることが出来る。
【０１００】本発明の半導体装置の製造方法では、金属
板上に多層配線層を形成するので、製造中の熱処理等で
配線層中に応力が発生しても、配線層は剛性の高い金属
板に固着されているので反りが抑制され、微細なパター
ンを確実に形成できる。
【０１０１】
【発明の効果】本発明による配線基板、配線基板を有す
る半導体装置、及び、その製造方法、実装方法は、信頼
性が高い多層化配線基板を有する半導体装置を提供する
ことができ、信頼性が高い実装を可能にする。
【図面の簡単な説明】
【図１】図１は、本発明による半導体装置の実施の形態
を示す断面図である。
【図２】図２は、図１の底面図である。
【図３】図３は、多層配線層の一部を示す断面図であ
る。
【図４】図４は、本発明による半導体装置の製造方法の
実施の形態を示す断面図である。
【図５】図５は、図４の次のステップを示す断面図であ
る。
【図６】図６は、図５の次のステップを示す断面図であ
る。
【図７】図７は、図６の次のステップを示す断面図であ
る。
【図８】図８は、図７の次のステップを示す断面図であ
る。
【図９】図９は、図８の次のステップを示す断面図であ
る。
【図１０】図１０は、図９の次のステップを示す断面図
である。
【図１１】図１１は、図１０の次のステップを示す断面
図である。
【図１２】図１２は、図１１の次のステップを示す断面
図である。
【図１３】図１３は、図１２の次のステップを示す断面
図である。
【図１４】図１４は、図１３の次のステップを示す断面
図である。
【図１５】図１５は、図１４の次のステップを示す断面
図である。
【図１６】図１６は、図１５の次のステップを示す断面
図である。
【図１７】図１７は、図１６の次のステップを示す断面
図である。
【図１８】図１８は、図１７の次のステップを示す断面
図である。
【図１９】図１９は、図１８の次のステップを示す断面
図である。
【図２０】図２０は、最終品を示す断面図である。
【図２１】図２１は、本発明による半導体装置の実施の
他の形態を示す断面図である。
【図２２】図２２（ａ），（ｂ）は、製造の各ステップ
を示す断面図である。
【図２３】図２３は、次のステップを示す断面図であ
る。
【図２４】図２４は、更に次のステップを示す断面図で
ある。
【図２５】図２５は、更に次のステップを示す断面図で
ある。
【図２６】図２６は、更に次のステップを示す断面図で
ある。
【図２７】図２７は、本発明による半導体装置の実施の
更に他の形態を示す断面図である。
【図２８】図２８は、図２７の底面図である。
【図２９】図２９は、製造のステップを示す断面図であ
る。
【図３０】図３０は、本発明による半導体装置の実施の
更に他の形態を示す断面図である。
【図３１】図３１は、本発明による半導体装置の実施の
更に他の形態を示す断面図である。
【図３２】図３２は、本発明による半導体装置の実施の
更に他の形態を示す断面図である。
【図３３】図３３は、製造のステップを示す断面図であ
る。
【図３４】図３４は、次のステップを示す断面図であ
る。
【図３５】図３５は、図３２の一部を示す断面図であ
る。
【図３６】図３６は、本発明による半導体装置の実施の
更に他の形態を示す断面図である。
【図３７】図３７は、製造のステップを示す断面図であ
る。
【図３８】図３８は、次のステップを示す断面図であ
る。
【図３９】図３９は、本発明による半導体装置の実施の
更に他の形態を示す断面図である。
【図４０】図４０は、本発明による半導体装置の実施の
更に他の形態を示す断面図である。
【図４１】図４１は、本発明による半導体装置の製造方
法の実施の更に他の形態を示す断面図である。
【図４２】図４２は、本発明による半導体装置の実施の
更に他の形態を示す断面図である。
【図４３】図４３は、製造のステップを示す断面図であ
る。
【図４４】図４４は、次のステップを示す断面図であ
る。
【図４５】図４５は、更に次のステップを示す断面図で
ある。
【図４６】図４６は、更に次のステップを示す断面図で
ある。
【図４７】図４７は、本発明による半導体装置の実施の
更に他の形態を示す断面図である。
【図４８】図４８は、本発明による半導体装置の実施の
更に他の形態を示す断面図である。
【図４９】図４９は、本発明による半導体装置の実施の
更に他の形態を示す断面図である。
【図５０】図５０は、本発明による半導体装置の実施の
更に他の形態を示す断面図である。
【図５１】図５１は、本発明による半導体装置の実施の
更に他の形態を示す断面図である。
【図５２】図５２は、公知のフリップチップ型半導体装
置を示す正面図である。
【図５３】図５３は、公知のフリップチップ型半導体装
置の実装を示す正面図である。
【図５４】図５４は、公知のフリップチップ型半導体装
置の製造方法を示す断面図である。
【図５５】図５５は、図５４の次のステップを示す断面
図である。
【図５６】図５６は、図５５の次のステップを示す断面
図である。
【図５７】図５７は、図５６の次のステップを示す断面
図である。
【図５８】図５８、図５７の次のステップを示す断面図
である。
【図５９】図５９は、図５８の次のステップを示す断面
図である。
【符号の説明】
２…半導体装置（半導体チップ） ３…配線層、多層配線層（第２基板層） ４…緩衝層（第１基板層） ５−２…第１絶縁層 １１，１１’…複数金属層（導電体） １２，１２’…複数応力吸収層 １３…半田ボール １４…バンプ電極（外部電極端子） １６…金属板 １７外部電極パッド １９…第１の開口 ２３…パッド電極 ２４，９−２…第２絶縁層 ４１…熱伝達性接着剤 ４２…放熱体 ４４…スティフナー ５１…支持体 ７１，７１’…導電性支柱

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】外部電極パッドと、 前記外部電極パッド上に設けられ前記外部電極パッドの
    対応する位置に第１の開口を有する第１絶縁層と、 前記第１の開口を介して前記外部電極パッドと電気的に
    接続し前記第１絶縁層上に設けられた配線層と、 前記配線層上に設けられ前記配線層の対応する位置に第
    ２の開口を有する第２絶縁層と、 前記第２の開口を介して前記配線層と電気的に接続し、
    半導体チップの外部電極端子と接続されるパッド電極と
    を備えた配線基板と、 一端が前記外部電極パッドに接続され、前記外部電極パ
    ッド毎に独立して設けられた柱状の導電体とを有するこ
    とを特徴とする半導体装置。
  2. 【請求項２】外部電極パッドと、 前記外部電極パッド上に設けられ前記外部電極パッドの
    対応する位置に第１の開口を有する第１絶縁層と、 前記第１の開口を介して前記外部電極パッドと電気的に
    接続し前記第１絶縁層上に設けられた配線層と、 前記配線層上に設けられ前記配線層の対応する位置に第
    ２の開口を有する第２絶縁層と、 前記第２の開口を介して前記配線層と電気的に接続し、
    半導体チップの外部電極端子と接続されるパッド電極と
    を備えた配線基板と、 前記外部電極パッドに導電性接着剤で一端が接続され、
    前記外部電極パッド毎に独立して設けられた柱状の導電
    体とを有することを特徴とする半導体装置。
  3. 【請求項３】前記柱状の導電体の他端に、回路基板と前
    記半導体チップの外部電極端子とを電気的に接続するた
    めの外部端子を有することを特徴とする請求項１または
    ２記載の半導体装置。
  4. 【請求項４】前記柱状の導電体を複数有し、前記複数の
    導電体が絶縁性樹脂を介して互いに絶縁されていること
    を特徴とする請求項３記載の半導体装置。
  5. 【請求項５】前記絶縁性樹脂上に前記外部端子の側壁の
    一部を覆う接着樹脂を有することを特徴とする請求項４
    記載の半導体装置。
  6. 【請求項６】前記接着樹脂上に、前記外部端子に対応す
    る位置に開口を有する支持板を有することを特徴とする
    請求項５記載の半導体装置。
  7. 【請求項７】前記第１絶縁層に接して前記柱状の導電体
    の側面と前記外部端子の側壁の一部を覆う接着樹脂を有
    することを特徴とする請求項２記載の半導体装置。
  8. 【請求項８】前記接着樹脂上に、前記外部端子に対応す
    る位置に開口を有する支持板を有することを特徴とする
    請求項７記載の半導体装置。
  9. 【請求項９】前記第１絶縁層は単一の層から形成され、
    前記第２絶縁層は単一の層から形成され、前記第１絶縁
    層と前記第２絶縁層とが同一の材料からなることを特徴
    とする請求項１または２に記載の半導体装置。
  10. 【請求項１０】前記第１絶縁層と前記第２絶縁層とが同
    一の厚さであることを特徴とする請求項１または２に記
    載の半導体装置。
  11. 【請求項１１】前記柱状の導電体の他端が回路基板に接
    続し、前記一端が前記他端よりも太い形状をしているこ
    とを特徴とする請求項２記載の半導体装置。
  12. 【請求項１２】外部電極パッドと、 前記外部電極パッド上に設けられ前記外部電極パッドに
    対応する位置に第１の開口を有する第１絶縁層と、 前記第１の開口を介して前記外部電極パッドと電気的に
    接続する配線層と、 前記配線層上に設けられ前記配線層に対応する位置に第
    ２の開口を有する第２絶縁層と、 前記第２の開口を介して前記配線層と電気的に接続し、
    半導体チップの外部電極端子と接続されるパッド電極と
    を備えた配線基板と、 前記外部電極パッドに電気的に接続し、前記外部電極パ
    ッド毎に独立して設けられた導電性の螺旋状弾性体とを
    有することを特徴とする半導体装置。
  13. 【請求項１３】金属板上に選択的に外部電極パッドを形
    成する工程と、 前記外部電極パッドの対応する位置に第１の開口を有す
    る第１絶縁層を形成する工程と、 前記第１の開口を介して前記外部電極パッドに電気的に
    接続する配線層を形成する工程と、 前記配線層の対応する位置に第２の開口を有する第２絶
    縁層を形成する工程と、 前記第２の開口を介して前記配線層と電気的に接続し、
    半導体チップの外部電極端子と接続されるパッド電極を
    形成する工程と、 前記金属板の前記第１絶縁層に接する部分を選択的にエ
    ッチング除去し、前記外部電極パッドに一端が接する柱
    状の導電体を形成する工程とを有することを特徴とする
    半導体装置の製造方法。
  14. 【請求項１４】前記柱状の導電体の他端に、回路基板と
    前記半導体チップの外部電極端子とを電気的に接続する
    ための外部端子を形成する工程を有することを特徴とす
    る請求項１３記載の半導体装置の製造方法。
  15. 【請求項１５】前記柱状の導電体間に絶縁性樹脂層を形
    成する工程を有することを特徴とする請求項１４記載の
    半導体装置の製造方法。
  16. 【請求項１６】前記絶縁性樹脂層上に、前記外部端子に
    対応する位置に開口を有する支持板を設け、前記絶縁性
    樹脂層表面と前記外部端子側面と前記支持板内周面とで
    囲まれた空間に接着樹脂を注入する工程を有することを
    特徴とする請求項１５記載の半導体装置の製造方法。
  17. 【請求項１７】金属板上に選択的に外部電極パッドを形
    成する工程と、 前記外部電極パッドに対応する位置に第１の開口を有す
    る第１絶縁層を形成する工程と、 前記第１の開口を介して前記外部電極パッドに電気的に
    接続する配線層を形成する工程と、 前記配線層に対応する位置に第２の開口を有する第２絶
    縁層を形成する工程と、 前記第２の開口を介して前記配線層と電気的に接続し、
    半導体チップの外部電極端子と接続されるパッド電極を
    形成する工程と、 前記金属板を完全にエッチング除去する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  18. 【請求項１８】前記金属板をエッチング除去する工程の
    後に、前記外部電極パッドに電気的に接続する外部端子
    を形成する工程を有することを特徴とする請求項１７記
    載の半導体装置の製造方法。
  19. 【請求項１９】前記金属板をエッチング除去する工程の
    後に、導電性接着剤を用いて、柱状の導電体の一端を前
    記外部電極パッドに接続する工程を有することを特徴と
    する請求項１７記載の半導体装置の製造方法。
  20. 【請求項２０】前記柱状の導電体間に絶縁性樹脂層を形
    成する工程と、 前記柱状の導電体の他端に、回路基板と前記半導体チッ
    プの外部電極端子とを電気的に接続するための外部端子
    を形成する工程とを有することを特徴とする請求項１９
    記載の半導体装置の製造方法。
  21. 【請求項２１】前記金属板をエッチング除去する工程の
    後に、導電性螺旋状弾性体の一端を前記外部電極パッド
    に接続する工程を有することを特徴とする請求項１７記
    載の半導体装置の製造方法。
  22. 【請求項２２】前記金属板をエッチング除去する工程の
    後に、外部端子の一端を前記外部電極パッドに接続する
    工程を有し、 前記外部端子はその他端が回路基板に接続し、前記一端
    が前記他端よりも太い形状をしていることを特徴とする
    請求項１７記載の半導体装置の製造方法。
  23. 【請求項２３】前記第１絶縁層上に、前記外部端子に対
    応する位置に開口を有する支持板を設け、前記第１絶縁
    層表面と前記外部端子側面と前記支持板内周面とで囲ま
    れた空間に接着樹脂を注入する工程を有することを特徴
    とする請求項１８記載の半導体装置の製造方法。
  24. 【請求項２４】前記絶縁性樹脂層上に、前記外部端子に
    対応する位置に開口を有する支持板を設け、前記絶縁性
    樹脂層表面と前記外部端子側面と前記支持板内周面とで
    囲まれた空間に接着樹脂を注入する工程を有することを
    特徴とする請求項５記載の半導体装置の製造方法。
  25. 【請求項２５】外部端子を有する基板層と、前記基板層
    を介して前記外部端子と接続し、前記外部端子と半導体
    チップの外部電極端子とを電気的に接続する配線層とで
    形成される配線基板であって、 前記基板層は前記配線層よりも高い剛性を有することを
    特徴とする半導体装置。
  26. 【請求項２６】前記基板層は前記外部端子を介して回路
    基板に固定接続されることを特徴とする請求項２５記載
    の半導体装置。
  27. 【請求項２７】前記基板層は、複数の柱状の金属層と応
    力吸収層とから構成され、隣り合う前記複数の金属層は
    前記応力吸収層を介して互いに絶縁されていることを特
    徴とする請求項２５記載の半導体装置。
  28. 【請求項２８】前記柱状の金属層は一端が配線層に接続
    し、その他端には前記外部端子が設けられ、前記外部端
    子は回路基板と前記半導体チップの外部電極端子とを電
    気的に接続することを特徴とする請求項２７記載の半導
    体装置。
  29. 【請求項２９】前記配線層は、 前記基板層に接続する外部電極パッドと、 前記外部電極パッド上に設けられ前記外部電極パッドの
    対応する位置に第１の開口を有する第１絶縁層と、 前記第１の開口を介して前記外部電極パッドと電気的に
    接続する導電層と、 前記導電層上に設けられ前記導電層の対応する位置に第
    ２の開口を有する第２絶縁層と、 前記第２の開口を介して前記導電層と電気的に接続し、
    前記半導体チップの外部電極端子と接続されるパッド電
    極とを備えることを特徴とする請求項２５記載の半導体
    装置。
JP2000057767A 1999-10-05 2000-03-02 半導体装置、配線基板、及び、それらの製造方法 Expired - Lifetime JP3973340B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2000057767A JP3973340B2 (ja) 1999-10-05 2000-03-02 半導体装置、配線基板、及び、それらの製造方法
US09/678,609 US7217999B1 (en) 1999-10-05 2000-10-04 Multilayer interconnection board, semiconductor device having the same, and method of forming the same as well as method of mounting the semiconductor chip on the interconnection board
EP00121265A EP1091406A2 (en) 1999-10-05 2000-10-05 Multilayer Interconnection board for semiconductor device, method of forming the same and mounting the semiconductor chip thereon
SG200005729A SG109434A1 (en) 1999-10-05 2000-10-05 Multilayer interconnection board, semiconductor device having the same, ane method of forming the same as well as method of mounting the semiconductor chip on the interconnection board
KR10-2000-0058577A KR100414383B1 (ko) 1999-10-05 2000-10-05 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법
CN2004100592212A CN1549336B (zh) 1999-10-05 2000-10-08 半导体装置
CN2008100089005A CN101241903B (zh) 1999-10-05 2000-10-08 有布线基板的半导体装置
CN001316486A CN1216419C (zh) 1999-10-05 2000-10-08 布线基板、具有布线基板的半导体装置及其制造和安装方法
US11/727,025 US8008130B2 (en) 1999-10-05 2007-03-23 Multilayer interconnection board, semiconductor device having the same, and method of forming the same as well as method of mounting the semicondutor chip on the interconnection board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-284566 1999-10-05
JP28456699 1999-10-05
JP2000057767A JP3973340B2 (ja) 1999-10-05 2000-03-02 半導体装置、配線基板、及び、それらの製造方法

Publications (2)

Publication Number Publication Date
JP2001177010A true JP2001177010A (ja) 2001-06-29
JP3973340B2 JP3973340B2 (ja) 2007-09-12

Family

ID=26555513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000057767A Expired - Lifetime JP3973340B2 (ja) 1999-10-05 2000-03-02 半導体装置、配線基板、及び、それらの製造方法

Country Status (6)

Country Link
US (2) US7217999B1 (ja)
EP (1) EP1091406A2 (ja)
JP (1) JP3973340B2 (ja)
KR (1) KR100414383B1 (ja)
CN (3) CN101241903B (ja)
SG (1) SG109434A1 (ja)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003248309A (ja) * 2001-12-19 2003-09-05 Hitachi Chemical Dupont Microsystems Ltd 感光性樹脂組成物、これを用いたパターン製造法及び電子部品
JP2004111544A (ja) * 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd 多層配線基板
JP2006500783A (ja) * 2002-09-27 2006-01-05 メドトロニック ミニメド インコーポレイテッド 多層基板
US7060604B2 (en) 2002-09-17 2006-06-13 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of producing same
JP2006156630A (ja) * 2004-11-29 2006-06-15 Toppan Printing Co Ltd 多層回路配線板用支持基板及びそれを用いた多層回路配線板
US7138064B2 (en) 2002-02-15 2006-11-21 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
KR100685177B1 (ko) * 2006-03-10 2007-02-22 삼성전기주식회사 보드 온 칩 패키지 및 그 제조 방법
US7294393B2 (en) 2002-12-27 2007-11-13 Nec Corporation Sheet material and wiring board
JP2007335464A (ja) * 2006-06-12 2007-12-27 Nec Corp 金属ポストを有する配線基板、半導体装置、半導体装置モジュール及びそれらの製造方法
JP2008300561A (ja) * 2007-05-30 2008-12-11 Renesas Technology Corp 半導体装置の製造方法
US7484293B2 (en) 2005-12-28 2009-02-03 International Business Machines Corporation Semiconductor package and manufacturing method therefor
US7510911B2 (en) 2003-06-26 2009-03-31 Kabushiki Kaisha Toshiba Semiconductor apparatus and method of manufacturing the same
JP2009239224A (ja) * 2008-03-28 2009-10-15 Ngk Spark Plug Co Ltd 多層配線基板
JP2009260335A (ja) * 2008-03-28 2009-11-05 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
US7728439B2 (en) 2002-11-21 2010-06-01 Nec Corporation Semiconductor device, wiring substrate, and method for manufacturing wiring substrate
JP2010141226A (ja) * 2008-12-15 2010-06-24 Shinko Electric Ind Co Ltd リードピン付配線基板及びその製造方法
WO2011016555A1 (ja) * 2009-08-07 2011-02-10 日本電気株式会社 半導体装置とその製造方法
US7927999B2 (en) * 2005-04-06 2011-04-19 Renesas Electronics Corporation Method of forming metal interconnect layers for flip chip device
US7928001B2 (en) * 2006-10-02 2011-04-19 Renesas Electronics Corporation Electronic device and method of manufacturing the same
US8458900B2 (en) 2009-04-16 2013-06-11 Shinko Electric Industries Co., Ltd. Wiring substrate having columnar protruding part
JP2013140973A (ja) * 2011-12-28 2013-07-18 Princo Corp 薄型基板による電子素子のパッケージ方法
JP2013140972A (ja) * 2011-12-28 2013-07-18 Princo Corp 薄型基板による電子素子のパッケージ方法
JP2013140971A (ja) * 2011-12-28 2013-07-18 Princo Corp 薄型基板による電子素子のパッケージ方法
JP2013207223A (ja) * 2012-03-29 2013-10-07 Ibiden Co Ltd 電子部品及びその製造方法
JP2016004999A (ja) * 2014-06-18 2016-01-12 ダイ−チュン フＤｙｉ−Ｃｈｕｎｇ ＨＵ Ｉｃパッケージ用高密度フィルム
JP2016004992A (ja) * 2014-06-16 2016-01-12 恆勁科技股▲ふん▼有限公司 パッケージ方法
KR20180113897A (ko) * 2017-04-07 2018-10-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 실리콘 기판이 없는 인터포저를 구비한 패키지와 그 형성 방법
KR20200002556A (ko) * 2018-06-29 2020-01-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 휨 감소를 위한 인포 패키지 지지
US10685910B2 (en) 2017-09-18 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10748841B2 (en) 2017-04-10 2020-08-18 Taiwan Semiconductor Manufacturing Company, Co., Ltd. Packages with Si-substrate-free interposer and method forming same
US11769718B2 (en) 2017-04-10 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US12113005B2 (en) 2017-04-07 2024-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10136743B4 (de) 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
US6972473B2 (en) * 2003-08-12 2005-12-06 Tessera, Inc. Structure and method of making an enhanced surface area capacitor
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
JP4493981B2 (ja) * 2003-10-31 2010-06-30 エスペック株式会社 半導体デバイスの実装部材、半導体デバイスの実装構造、および半導体デバイスの駆動装置
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
US7215032B2 (en) * 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
EP1953818B1 (en) * 2005-11-24 2012-01-04 Sanyo Electric Co., Ltd. Electronic component mounting board
KR100782798B1 (ko) * 2006-02-22 2007-12-05 삼성전기주식회사 기판 패키지 및 그 제조 방법
US7880278B2 (en) 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
JP5183893B2 (ja) 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP4956128B2 (ja) * 2006-10-02 2012-06-20 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
US7911805B2 (en) * 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
US8258620B2 (en) * 2007-08-10 2012-09-04 Sanyo Electric Co., Ltd. Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
TWI368978B (en) * 2007-09-21 2012-07-21 Unimicron Technology Corp Method for fabricating ball-implantation side surface structure of package substrate
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
US20090102050A1 (en) * 2007-10-17 2009-04-23 Phoenix Precision Technology Corporation Solder ball disposing surface structure of package substrate
KR101089084B1 (ko) * 2007-12-28 2011-12-06 이비덴 가부시키가이샤 인터포저 및 인터포저의 제조 방법
WO2009084300A1 (ja) 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8698303B2 (en) * 2010-11-23 2014-04-15 Ibiden Co., Ltd. Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120193788A1 (en) 2011-01-31 2012-08-02 Advanced Micro Devices, Inc. Stacked semiconductor chips packaging
US9053989B2 (en) * 2011-09-08 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structure in semiconductor device
US8727508B2 (en) * 2011-11-10 2014-05-20 Xerox Corporation Bonded silicon structure for high density print head
JP2013197387A (ja) * 2012-03-21 2013-09-30 Elpida Memory Inc 半導体装置
CN102623426B (zh) * 2012-03-31 2015-04-22 苏州晶方半导体科技股份有限公司 半导体封装方法
US8653662B2 (en) * 2012-05-02 2014-02-18 International Business Machines Corporation Structure for monitoring stress induced failures in interlevel dielectric layers of solder bump integrated circuits
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9633869B2 (en) * 2013-08-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
US20150279815A1 (en) * 2014-03-28 2015-10-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Substrate Having Conductive Columns
KR102174336B1 (ko) * 2014-07-08 2020-11-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN105514080B (zh) * 2014-10-11 2018-12-04 意法半导体有限公司 具有再分布层和加强件的电子器件及相关方法
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
JP2017181626A (ja) * 2016-03-29 2017-10-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法および電子機器
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
DE102016222631A1 (de) * 2016-11-17 2018-05-17 Zf Friedrichshafen Ag Leiterplattenanordnung mit einem elektrischen Bauteil und einem Kühlkörper
CN106852034A (zh) * 2017-04-10 2017-06-13 昆山苏杭电路板有限公司 高导热内嵌陶瓷片高精密汽车灯印制板的加工方法
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
JP6958274B2 (ja) * 2017-11-16 2021-11-02 富士電機株式会社 電力用半導体装置
KR102419893B1 (ko) 2018-01-15 2022-07-12 삼성전자주식회사 보호 부재를 가지는 인쇄 회로 기판 및 이를 포함하는 반도체 패키지 제조 방법
US11502029B2 (en) * 2019-07-19 2022-11-15 Stmicroelectronics Pte Ltd Thin semiconductor chip using a dummy sidewall layer
JP7395010B2 (ja) * 2020-10-12 2023-12-08 三菱電機株式会社 半導体モジュール
CN114280453B (zh) * 2021-12-24 2023-10-24 厦门大学 一种微型柔性电极阵列及测试方法
US11948909B2 (en) * 2022-01-12 2024-04-02 Qualcomm Incorporated Package comprising spacers between integrated devices

Family Cites Families (191)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US54192A (en) * 1866-04-24 Improvement in the manufacture of lubricating-oil
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
US4003621A (en) * 1975-06-16 1977-01-18 Technical Wire Products, Inc. Electrical connector employing conductive rectilinear elements
US4050756A (en) * 1975-12-22 1977-09-27 International Telephone And Telegraph Corporation Conductive elastomer connector and method of making same
US4067104A (en) * 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4240198A (en) * 1979-02-21 1980-12-23 International Telephone And Telegraph Corporation Method of making conductive elastomer connector
JPS57193094A (en) 1981-05-18 1982-11-27 Matsushita Electric Ind Co Ltd Electronic circuit part and method of mounting same
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US4664309A (en) * 1983-06-30 1987-05-12 Raychem Corporation Chip mounting device
DE3685647T2 (de) * 1985-07-16 1993-01-07 Nippon Telegraph & Telephone Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.
JPS6252953A (ja) 1985-08-31 1987-03-07 Kyocera Corp プラグインパツケ−ジおよびその製造方法
US4807021A (en) * 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US4712721A (en) * 1986-03-17 1987-12-15 Raychem Corp. Solder delivery systems
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4926251A (en) * 1987-04-07 1990-05-15 Kabushiki Kaisha Toshiba Color image processing apparatus with image corrector
US5054192A (en) * 1987-05-21 1991-10-08 Cray Computer Corporation Lead bonding of chips to circuit boards and circuit boards to circuit boards
US5136123A (en) * 1987-07-17 1992-08-04 Junkosha Co., Ltd. Multilayer circuit board
US5631447A (en) * 1988-02-05 1997-05-20 Raychem Limited Uses of uniaxially electrically conductive articles
US4847136A (en) * 1988-03-21 1989-07-11 Hughes Aircraft Company Thermal expansion mismatch forgivable printed wiring board for ceramic leadless chip carrier
EP0349756A3 (en) * 1988-05-30 1991-03-20 Canon Kabushiki Kaisha Method of making electric circuit device
US5798780A (en) * 1988-07-03 1998-08-25 Canon Kabushiki Kaisha Recording element driving unit having extra driving element to facilitate assembly and apparatus using same
SG49842A1 (en) * 1988-11-09 1998-06-15 Nitto Denko Corp Wiring substrate film carrier semiconductor device made by using the film carrier and mounting structure comprising the semiconductor
JPH02148862A (ja) * 1988-11-30 1990-06-07 Hitachi Ltd 回路素子パッケージ、キャリヤ基板および製造方法
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US4995941A (en) * 1989-05-15 1991-02-26 Rogers Corporation Method of manufacture interconnect device
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US4998885A (en) * 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer
US5030499A (en) * 1989-12-08 1991-07-09 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
US5293072A (en) * 1990-06-25 1994-03-08 Fujitsu Limited Semiconductor device having spherical terminals attached to the lead frame embedded within the package body
US5367765A (en) * 1990-08-31 1994-11-29 Nec Corporation Method of fabricating integrated circuit chip package
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5258236A (en) * 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
WO1993019487A1 (en) * 1992-03-24 1993-09-30 Unisys Corporation Integrated circuit module having microscopic self-alignment features
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5311404A (en) * 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
US5274912A (en) * 1992-09-01 1994-01-04 Rogers Corporation Method of manufacturing a multilayer circuit board
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5313021A (en) * 1992-09-18 1994-05-17 Aptix Corporation Circuit board for high pin count surface mount pin grid arrays
US5406701A (en) * 1992-10-02 1995-04-18 Irvine Sensors Corporation Fabrication of dense parallel solder bump connections
US5859470A (en) * 1992-11-12 1999-01-12 International Business Machines Corporation Interconnection of a carrier substrate and a semiconductor device
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
JPH06177278A (ja) 1992-12-08 1994-06-24 Toppan Printing Co Ltd 半導体装置の製造方法
US5352926A (en) * 1993-01-04 1994-10-04 Motorola, Inc. Flip chip package and method of making
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US5796164A (en) * 1993-05-11 1998-08-18 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
US5378927A (en) * 1993-05-24 1995-01-03 International Business Machines Corporation Thin-film wiring layout for a non-planar thin-film structure
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
US5485038A (en) * 1993-07-15 1996-01-16 Hughes Aircraft Company Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers
US5414299A (en) * 1993-09-24 1995-05-09 Vlsi Technology, Inc. Semi-conductor device interconnect package assembly for improved package performance
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US5480503A (en) * 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
TW258829B (ja) * 1994-01-28 1995-10-01 Ibm
US5766972A (en) * 1994-06-02 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Method of making resin encapsulated semiconductor device with bump electrodes
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US5468995A (en) * 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JP3568249B2 (ja) 1994-09-02 2004-09-22 凸版印刷株式会社 半導体装置及びそれに使用されるチップキャリアの製造方法
JP3163913B2 (ja) 1994-09-06 2001-05-08 日立電線株式会社 Ｂｇａパッケージ
JPH0878757A (ja) 1994-09-08 1996-03-22 Fujitsu Ltd 磁気抵抗効果素子及びその製造方法
US6028364A (en) 1994-09-20 2000-02-22 Hitachi, Ltd. Semiconductor device having a stress relieving mechanism
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
JP3039355B2 (ja) * 1996-02-06 2000-05-08 ソニー株式会社 フィルム回路の製造方法
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
US5504052A (en) * 1994-12-02 1996-04-02 Scientific Design Company, Inc. Silver catalyst preparation
JP3400877B2 (ja) 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JP3455602B2 (ja) 1995-03-07 2003-10-14 日東電工株式会社 半導体素子実装基板の製造方法
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
JPH08306745A (ja) 1995-04-27 1996-11-22 Nitto Denko Corp 半導体装置及びその製造方法
JP2679681B2 (ja) * 1995-04-28 1997-11-19 日本電気株式会社 半導体装置、半導体装置用パッケージ及びその製造方法
US5534466A (en) * 1995-06-01 1996-07-09 International Business Machines Corporation Method of making area direct transfer multilayer thin film structure
US5633533A (en) * 1995-07-26 1997-05-27 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JP3666955B2 (ja) * 1995-10-03 2005-06-29 日本メクトロン株式会社 可撓性回路基板の製造法
US5650667A (en) * 1995-10-30 1997-07-22 National Semiconductor Corporation Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US5937512A (en) * 1996-01-11 1999-08-17 Micron Communications, Inc. Method of forming a circuit board
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
US5760465A (en) 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
JP2842361B2 (ja) * 1996-02-28 1999-01-06 日本電気株式会社 半導体装置
JP3146345B2 (ja) * 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
US6148512A (en) * 1996-04-22 2000-11-21 Motorola, Inc. Method for attaching an electronic device
JP3116273B2 (ja) * 1996-04-26 2000-12-11 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体
US5936847A (en) * 1996-05-02 1999-08-10 Hei, Inc. Low profile electronic circuit modules
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
US6022761A (en) * 1996-05-28 2000-02-08 Motorola, Inc. Method for coupling substrates and structure
US5912510A (en) * 1996-05-29 1999-06-15 Motorola, Inc. Bonding structure for an electronic device
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
US5773884A (en) * 1996-06-27 1998-06-30 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
CA2232523C (en) * 1996-07-22 2004-07-13 Honda Giken Kogyo Kabushiki Kaisha Plug-in type electronic control unit, structure of connection of wiring board with plug member, unit of connection of electronic part with wiring board, and process for mounting electronic part
SG60102A1 (en) * 1996-08-13 1999-02-22 Sony Corp Lead frame semiconductor package having the same and method for manufacturing the same
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
JP2825083B2 (ja) * 1996-08-20 1998-11-18 日本電気株式会社 半導体素子の実装構造
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
US6074898A (en) * 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
JP4282777B2 (ja) 1996-10-16 2009-06-24 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置用基板及び半導体装置の製造方法
US5691245A (en) * 1996-10-28 1997-11-25 He Holdings, Inc. Methods of forming two-sided HDMI interconnect structures
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US6114187A (en) * 1997-01-11 2000-09-05 Microfab Technologies, Inc. Method for preparing a chip scale package and product produced by the method
US5777385A (en) * 1997-03-03 1998-07-07 International Business Machines Corporation Ceramic ball grid array (CBGA) package structure having a heat spreader for integrated-circuit chips
US5817541A (en) * 1997-03-20 1998-10-06 Raytheon Company Methods of fabricating an HDMI decal chip scale package
JPH10275878A (ja) 1997-03-31 1998-10-13 Toshiba Corp 半導体パッケージ
US5998291A (en) * 1997-04-07 1999-12-07 Raytheon Company Attachment method for assembly of high density multiple interconnect structures
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US6051489A (en) * 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
US6414585B1 (en) * 1997-05-13 2002-07-02 Chipscale, Inc. Integrated passive components and package with posts
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
US5834779A (en) * 1997-05-30 1998-11-10 Adac Laboratories Method and apparatus for performing correction for random coincidences in a medical imaging system
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
DE29711677U1 (de) * 1997-07-03 1997-09-11 Junker, Wilhelm, 71522 Backnang Umlegevorrichtung, insbesondere für auf einer Straßenoberfläche aufliegende Leitschwellen
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US6018463A (en) * 1997-08-22 2000-01-25 Raytheon Company Large non-hermetic multichip module package
JPH1197573A (ja) * 1997-09-19 1999-04-09 Sony Corp 半導体パッケージ
US5905639A (en) * 1997-09-29 1999-05-18 Raytheon Company Three-dimensional component stacking using high density multichip interconnect decals and three-bond daisy-chained wedge bonds
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JP3000975B2 (ja) * 1997-10-20 2000-01-17 富士通株式会社 半導体素子の実装構造
JP3063839B2 (ja) * 1997-11-18 2000-07-12 日本電気株式会社 実装部品の実装構造および実装方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6002168A (en) 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US5889655A (en) * 1997-11-26 1999-03-30 Intel Corporation Integrated circuit package substrate with stepped solder mask openings
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
JPH11204699A (ja) * 1998-01-09 1999-07-30 Sony Corp 半導体装置とその製造方法と電子装置
JPH11233556A (ja) 1998-02-06 1999-08-27 Misuzu Kogyo:Kk 半導体パッケージの製造方法
JPH11274367A (ja) * 1998-02-17 1999-10-08 Texas Instr Inc <Ti> ボ―ルグリッドアレ―パッケ―ジの成形方法
JP3236812B2 (ja) 1998-02-19 2001-12-10 京セラ株式会社 多層配線基板
JP3971500B2 (ja) * 1998-02-20 2007-09-05 ソニー株式会社 半導体素子実装用配線基板の製造方法
JPH11260973A (ja) * 1998-03-09 1999-09-24 Shinko Electric Ind Co Ltd 半導体チップの実装構造
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US5933713A (en) * 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
KR100352865B1 (ko) * 1998-04-07 2002-09-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조방법
US6054772A (en) * 1998-04-29 2000-04-25 National Semiconductor Corporation Chip sized package
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
US6060340A (en) * 1998-07-16 2000-05-09 Pan Pacific Semiconductor Co., Ltd. Packing method of semiconductor device
JP2000036552A (ja) * 1998-07-17 2000-02-02 Fujitsu Ltd 半導体装置、及び半導体装置で用いる封止材中の金属分の分取方法
JP3563604B2 (ja) * 1998-07-29 2004-09-08 株式会社東芝 マルチチップ半導体装置及びメモリカード
US6673652B1 (en) * 1998-08-03 2004-01-06 Amic Technology, Inc. Underfilling method for a flip-chip packaging process
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
JP3982082B2 (ja) * 1998-09-28 2007-09-26 ソニー株式会社 半導体装置の製造方法
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
US6091140A (en) * 1998-10-23 2000-07-18 Texas Instruments Incorporated Thin chip-size integrated circuit package
US6785148B1 (en) * 1998-12-21 2004-08-31 Intel Corporation Easy mount socket
TW442873B (en) * 1999-01-14 2001-06-23 United Microelectronics Corp Three-dimension stack-type chip structure and its manufacturing method
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
US6036809A (en) * 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
US6291899B1 (en) * 1999-02-16 2001-09-18 Micron Technology, Inc. Method and apparatus for reducing BGA warpage caused by encapsulation
US6352923B1 (en) * 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
US6249044B1 (en) * 1999-06-17 2001-06-19 National Semiconductor Corp. Opaque metallization to cover flip chip die surface for light sensitive semiconductor devices
US6245595B1 (en) * 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
US6352881B1 (en) * 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
TW417839U (en) * 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003248309A (ja) * 2001-12-19 2003-09-05 Hitachi Chemical Dupont Microsystems Ltd 感光性樹脂組成物、これを用いたパターン製造法及び電子部品
US7138064B2 (en) 2002-02-15 2006-11-21 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2004111544A (ja) * 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd 多層配線基板
US7060604B2 (en) 2002-09-17 2006-06-13 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of producing same
US7233066B2 (en) 2002-09-17 2007-06-19 Nec Electronics Corporation Multilayer wiring substrate, and method of producing same
JP2006500783A (ja) * 2002-09-27 2006-01-05 メドトロニック ミニメド インコーポレイテッド 多層基板
US7728439B2 (en) 2002-11-21 2010-06-01 Nec Corporation Semiconductor device, wiring substrate, and method for manufacturing wiring substrate
US7294393B2 (en) 2002-12-27 2007-11-13 Nec Corporation Sheet material and wiring board
US7510911B2 (en) 2003-06-26 2009-03-31 Kabushiki Kaisha Toshiba Semiconductor apparatus and method of manufacturing the same
JP2006156630A (ja) * 2004-11-29 2006-06-15 Toppan Printing Co Ltd 多層回路配線板用支持基板及びそれを用いた多層回路配線板
US7927999B2 (en) * 2005-04-06 2011-04-19 Renesas Electronics Corporation Method of forming metal interconnect layers for flip chip device
US7484293B2 (en) 2005-12-28 2009-02-03 International Business Machines Corporation Semiconductor package and manufacturing method therefor
KR100685177B1 (ko) * 2006-03-10 2007-02-22 삼성전기주식회사 보드 온 칩 패키지 및 그 제조 방법
JP2007335464A (ja) * 2006-06-12 2007-12-27 Nec Corp 金属ポストを有する配線基板、半導体装置、半導体装置モジュール及びそれらの製造方法
US7928001B2 (en) * 2006-10-02 2011-04-19 Renesas Electronics Corporation Electronic device and method of manufacturing the same
JP2008300561A (ja) * 2007-05-30 2008-12-11 Renesas Technology Corp 半導体装置の製造方法
JP2009239224A (ja) * 2008-03-28 2009-10-15 Ngk Spark Plug Co Ltd 多層配線基板
JP2009260335A (ja) * 2008-03-28 2009-11-05 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
TWI451536B (zh) * 2008-03-28 2014-09-01 Ngk Spark Plug Co 多層配線基板及其製造方法
US8314347B2 (en) 2008-12-15 2012-11-20 Shinko Electric Industries Co., Ltd. Wiring board with lead pins and method of producing the same
JP2010141226A (ja) * 2008-12-15 2010-06-24 Shinko Electric Ind Co Ltd リードピン付配線基板及びその製造方法
US8458900B2 (en) 2009-04-16 2013-06-11 Shinko Electric Industries Co., Ltd. Wiring substrate having columnar protruding part
US9018538B2 (en) 2009-04-16 2015-04-28 Shinko Electric Industries Co., Ltd. Wiring substrate having columnar protruding part
US8692364B2 (en) 2009-08-07 2014-04-08 Nec Corporation Semiconductor device and method for manufacturing the same
JPWO2011016555A1 (ja) * 2009-08-07 2013-01-17 日本電気株式会社 半導体装置とその製造方法
WO2011016555A1 (ja) * 2009-08-07 2011-02-10 日本電気株式会社 半導体装置とその製造方法
JP2013140971A (ja) * 2011-12-28 2013-07-18 Princo Corp 薄型基板による電子素子のパッケージ方法
KR101418281B1 (ko) * 2011-12-28 2014-08-06 프린코 코포레이션 얇은 기판 전자 소자의 패키지 방법
KR101418279B1 (ko) * 2011-12-28 2014-08-06 프린코 코포레이션 얇은 기판 전자 소자의 패키지 방법
KR101418282B1 (ko) * 2011-12-28 2014-08-06 프린코 코포레이션 얇은 기판 전자 소자의 패키지 방법
JP2013140972A (ja) * 2011-12-28 2013-07-18 Princo Corp 薄型基板による電子素子のパッケージ方法
JP2013140973A (ja) * 2011-12-28 2013-07-18 Princo Corp 薄型基板による電子素子のパッケージ方法
JP2013207223A (ja) * 2012-03-29 2013-10-07 Ibiden Co Ltd 電子部品及びその製造方法
JP2016004992A (ja) * 2014-06-16 2016-01-12 恆勁科技股▲ふん▼有限公司 パッケージ方法
US10304794B2 (en) 2014-06-18 2019-05-28 Dyi-chung Hu Manufacturing method of integrated circuit package
JP2016004999A (ja) * 2014-06-18 2016-01-12 ダイ−チュン フＤｙｉ−Ｃｈｕｎｇ ＨＵ Ｉｃパッケージ用高密度フィルム
KR20180113897A (ko) * 2017-04-07 2018-10-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 실리콘 기판이 없는 인터포저를 구비한 패키지와 그 형성 방법
KR102026537B1 (ko) * 2017-04-07 2019-09-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 실리콘 기판이 없는 인터포저를 구비한 패키지와 그 형성 방법
US12113005B2 (en) 2017-04-07 2024-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US11610858B2 (en) 2017-04-07 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US11769718B2 (en) 2017-04-10 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10748841B2 (en) 2017-04-10 2020-08-18 Taiwan Semiconductor Manufacturing Company, Co., Ltd. Packages with Si-substrate-free interposer and method forming same
US11469166B2 (en) 2017-04-10 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10971443B2 (en) 2017-09-18 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US11527465B2 (en) 2017-09-18 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with Si-substrate-free interposer and method forming same
US10685910B2 (en) 2017-09-18 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10886238B2 (en) 2018-06-29 2021-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Supporting InFO packages to reduce warpage
KR102170575B1 (ko) * 2018-06-29 2020-10-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 휨 감소를 위한 인포 패키지 지지
US11764165B2 (en) 2018-06-29 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Supporting InFO packages to reduce warpage
US10651131B2 (en) 2018-06-29 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Supporting InFO packages to reduce warpage
KR20200002556A (ko) * 2018-06-29 2020-01-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 휨 감소를 위한 인포 패키지 지지

Also Published As

Publication number Publication date
CN1297253A (zh) 2001-05-30
CN1549336B (zh) 2010-05-05
US8008130B2 (en) 2011-08-30
US7217999B1 (en) 2007-05-15
KR20010067293A (ko) 2001-07-12
JP3973340B2 (ja) 2007-09-12
SG109434A1 (en) 2005-03-30
EP1091406A2 (en) 2001-04-11
CN101241903A (zh) 2008-08-13
KR100414383B1 (ko) 2004-01-13
CN1549336A (zh) 2004-11-24
US20070184604A1 (en) 2007-08-09
CN1216419C (zh) 2005-08-24
CN101241903B (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
JP3973340B2 (ja) 半導体装置、配線基板、及び、それらの製造方法
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
TWI452661B (zh) 線路直接連接晶片之封裝結構
US7880276B2 (en) Wiring board and semiconductor device
US7034401B2 (en) Packaging substrates for integrated circuits and soldering methods
KR100371282B1 (ko) 반도체 장치 및 그 제조 방법
JP3450238B2 (ja) 半導体装置及びその製造方法
JP2001144204A (ja) 半導体装置及びその製造方法
JP2011082293A (ja) インターポーザ実装配線基板及び電子部品装置
WO2015198836A1 (ja) 半導体装置およびその製造方法
JP6458801B2 (ja) 半導体装置およびその製造方法
JP2003197856A (ja) 半導体装置
US11488911B2 (en) Flip-chip package substrate
JP2004253738A (ja) パッケージ基板及びフリップチップ型半導体装置
JP4494249B2 (ja) 半導体装置
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
WO2015198838A1 (ja) 半導体装置およびその製造方法
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
JP3495300B2 (ja) 半導体装置及びその製造方法
JP4172238B2 (ja) 電子部品の実装構造
JP2005268701A (ja) 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法
US20240096838A1 (en) Component-embedded packaging structure
JP3834305B2 (ja) 多層配線基板の製造方法
JP2003133656A (ja) 半導体素子の実装構造
JP5171720B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040819

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040921

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041020

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041111

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070612

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3973340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140622

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term