JPWO2011016555A1 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JPWO2011016555A1
JPWO2011016555A1 JP2011525952A JP2011525952A JPWO2011016555A1 JP WO2011016555 A1 JPWO2011016555 A1 JP WO2011016555A1 JP 2011525952 A JP2011525952 A JP 2011525952A JP 2011525952 A JP2011525952 A JP 2011525952A JP WO2011016555 A1 JPWO2011016555 A1 JP WO2011016555A1
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
insulating layer
woven fabric
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011525952A
Other languages
English (en)
Inventor
菊池　克
克 菊池
中島　嘉樹
嘉樹 中島
森　健太郎
健太郎 森
山道　新太郎
新太郎 山道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2011016555A1 publication Critical patent/JPWO2011016555A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

半導体素子を配線基板内に内蔵した半導体装置における基板全体の剛性を確保し、薄型で且つ低反りな構造を実現した半導体装置を提供する。１以上の半導体素子１１を内蔵する内蔵層１３ａ、１４と、該内蔵層の片面又は両面に１以上の配線層１６ａ、１６ｂと絶縁層１３ｂを有する半導体装置であって、前記内蔵層が補強用繊維からなる織布１５を含み、該織布１５が該半導体素子１１を内蔵する部位に開口部を有しており、該開口部は、該補強用繊維の繊維方向が、該開口部の少なくとも一部の辺方向又は接線方向に対して、直角又は平行でない、所定の角度を有するように配置されている。（図１）

Description

［関連出願についての記載］
本発明は、日本国特許出願：特願２００９−１８４９９７号（２００９年８月７日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、半導体装置に関し、特に配線基板の内部に半導体素子を内蔵した半導体装置に関する。
近年、電子機器の急激な小型化、薄型化、高密度化の要求と、半導体素子の高速化、高機能化に伴う端子数増加とにより、半導体装置において、特に薄型化と高密度化が必要となってきている。特に薄型化、小型化に対しては、従来配線基板表面に実装されてきた部品を、配線基板の内部に埋設することが注目され、薄型化の検討が進められている。
特許文献１では、エポキシ樹脂とガラス繊維とからなる下層配線基板上へ半導体素子と下層配線基板とほぼ同一組成のプリプレグを使用して半導体素子を内蔵する真空プレスを用いた基板技術が開示されている。内蔵におけるプリプレグは半導体素子に対応する部分をくり抜いた形状を用いる。
特許文献２では、半導体チップが内蔵された配線基板であって、半導体チップが埋設される絶縁層に補強構造体が埋設されている構造が開示されている。
特許文献３では、第一のシートに半導体素子を接着し、その上に開口部を有する第二のシート載置し、さらにその上に導電性の第三のシート載置した後、すべてのシートを一括して熱圧着する半導体素子を内蔵する基板技術が開示されている。
特許文献４では、ガラスファイバーの束を格子状に織ったガラスクロスと、これに含浸させた合成樹脂とよりなるワークシートを用い、該ワークシートに対して、上記ガラスクロスの配置方向と交差する方向に個片化した絶縁基板の側面が位置するように側面スルーホールの貫通穴及び導体回路を形成した配線基板であり、上記ガラスクロスの配置方向と交差する方向（例えば４０〜５０度）に上記貫通穴を２分するように外形切断加工を行って、個片化した基板技術が開示されている。
特開２００２−２７０７１２号公報 特開２００６−２６１２４６号公報 特開２００４−３３５６４１号公報 特開平８−１３９４２４号公報 特開平１０−５１１０５号公報 特開平９−６４４９３号公報 特開平６−３３４３３４号公報
上記特許文献１〜７の全開示内容はその引用をもって本書に繰込み記載する。
以下の分析は、本願発明の観点からなされたものである。
電子機器の小型化に伴い半導体装置自体の薄型化や小型化が求められている。この薄型化・小型化を実現する手段として半導体素子内蔵が検討されている。半導体素子はシリコンなどの無機材料から構成され、配線基板などに用いられる有機材料よりも小さい熱膨張係数となり、これら半導体素子を内蔵する半導体装置では反りが発生するおそれがある。さらに小型薄型とすると、配線基板部分の厚みが減少することによる剛性の低下によって、半導体素子との熱膨張率差による反りがより顕著となるばかりか、ハンドリング性が劣化することで他の部品の搭載や別基板への半導体装置の搭載が困難となる。
また、特許文献１乃至３においては、配線基板部分の全ての絶縁層、もしくは、半導体素子が内蔵される層において半導体素子の周囲に補強材を含む材料が用いられている。これは、基板全体の剛性の確保と、半導体素子と絶縁層に用いられる材料との熱膨張係数差を低減するためである。さらに、より剛性を高めるために不織布ではなく織布が採用されており、一般的な材料としてガラスクロスを用いることが考えられている。このガラスクロスは複数のガラスファイバーが束になった縦糸と横糸により製造されているため、切断により縦糸と横糸の折り込みがなくなり、ガラスファイバーが解（ほつ）れてしまう。さらに、最近では薄型化に対応するため、ガラスファイバーの束自体が細く、且つ、ファイバーの撚りが弱く、従来材料より容易に解れやすくなっている。この解れたガラスファイバーが半導体素子に接触、もしくは、覆い被さることが発生すると、半導体素子と配線との接続部分のビア加工が場所によるばらつきが発生し困難となるばかりか、ガラスファイバーを伝う絶縁不良が発生しやすくなり、パッド間の絶縁性が確保出来なくなるおそれがある。
半導体素子を内蔵した半導体装置では、半導体素子と補強材を可能な限り近づけることが反りを低減させるために重要なポイントとなるが、解れたガラスファイバーが存在すると半導体素子からガラスファイバーの解れ長さに対応したクリアランスを設けなければならなくなり、結果として熱膨張係数差を減少させることができず、基板の反りが大きくなってしまう。
一方、特許文献４では、ガラスクロスの切断部分の安定化のため、クロス方向を変更させて外形切断を行う内容が開示されている。しかし、特許文献４ではガラスクロスが解れることが発生しにくい硬化後の材料を用いていることと、ガラスクロスの脱離における基板側面の凹みを問題としている。また、切断部分が半導体素子近傍に配置されることは全く示唆されていない。
本発明はかかる問題点に鑑みてなされたものであって、半導体素子を配線基板内に内蔵した半導体装置における基板全体の剛性を確保し、薄型で且つ低反りな構造を実現した半導体装置を提供することを目的とする。
第１の視点において、本発明に係る半導体装置は、１以上の半導体素子を内蔵する内蔵層と、該内蔵層の片面又は両面に１以上の配線層と絶縁層を有する半導体装置であって、前記内蔵層が補強用繊維からなる織布を含み、該織布が該半導体素子を内蔵する部位に開口部を有しており、該開口部は、該補強用繊維の繊維方向が、該開口部の少なくとも一部の辺方向又は接線方向に対して、直角又は平行でない、所定の角度を有するように配置されていることを特徴とする。
開口部の最も典型的な例は、配置する半導体素子に相似の矩形であり、その辺方向とは、矩形の縦又は横方向である。開口部の形状が、複数の矩形をそれらの縦横方向が同じになるように組み合わせたものであっても、同様に辺の方向と繊維の方向とが所定の角度を有するようにすればよい。開口部が多角形の場合でも、その辺の大部分が上記の要件をみたす、即ち補強用繊維の繊維方向と所定の角度を有するようにすれば良い。また、開口部が円形又は楕円形、さらには不定形状の場合、織布の向きにかかわらず、開口端面の接線には必ず上記の要件を満たすものが存在することになる。このような場合でも、相応の効果が見込める。またこれらの形状を組み合わせたものでも良い。このような開口部は、例えば複数の半導体素子をまとめて配置する場合に用いることができる。
第２の視点において、本発明に係る半導体装置の製造方法は、１以上の半導体素子を内蔵する半導体装置の製造方法であって、半導体素子の周囲の領域に、開口部を有する補強用織布であって、繊維方向が該開口部の少なくとも一部の辺方向又は接線方向に対して、直角又は平行でない、所定の角度を有するように配置されている補強用織布を含む内蔵層を形成する工程と、前記半導体素子と前記内蔵層を覆うように半導体装置の両側に少なくとも１以上の配線層と絶縁層を形成する工程と、を有することを特徴とする。
第３の視点において、本発明に係る半導体装置の製造方法は、１以上の半導体素子を内蔵する半導体装置の製造方法であって、支持体上に少なくとも１以上の配線層と絶縁層を形成する工程と、該絶縁層上に半導体素子を設置する工程と、該半導体素子の周囲の領域に、開口部を有する補強用織布であって、繊維方向が該開口部の少なくとも一部の辺方向又は接線方向に対して、直角又は平行でない、所定の角度を有するように配置されている補強用織布を含む内蔵層を形成する工程と、該半導体素子と該内蔵層を覆うように少なくとも１以上の配線層と絶縁層をさらに形成する工程と、該支持体を除去する工程と、を有することを特徴とする。
本発明によれば、半導体素子が搭載される部分の開口部の少なくとも一部の辺方向（開口部が円形、楕円形又は不定形の場合は接線方向）に対して織布の繊維方向が異なる（直角又は平行でない、ある角度を有する）ことで、織布の切断時に発生する繊維の解れを効果的に防止出来るとともに、半導体素子に織布をより近づけることができ、少ない半導体装置の反りを実現することができる。
また、半導体素子と第１配線との接続にハンダ材料や樹脂成分を含めない、つまり、めっき法による接続とすることで接続部の信頼性を高めることができ、高信頼性を実現出来る。さらに、内蔵層ビアを介することで両面の電極が有効に活用でき、他の電子部品や本発明の半導体装置を接続することで更なる高機能化が容易に実現出来る。
また、本発明の製造方法によれば、支持体を用いることで効率よく本発明構造を実現することができるばかりか、より薄型への対応が容易となる。
本発明の第１実施形態に係る半導体装置を示す部分断面図である。 本発明の第１実施形態に係る半導体装置の内蔵層に用いる織布の開口部の構造例を示す平面図である。 本発明の第１実施形態の変形例に係る半導体装置を示す部分断面図である。 本発明の第２実施形態に係る半導体装置を示す部分断面図である。 本発明の第２実施形態の変形例に係る半導体装置を示す部分断面図である。 本発明の第３実施形態に係る半導体装置を示す部分断面図である。 本発明の第４実施形態に係る半導体装置を示す部分断面図である。 本発明の第５実施形態に係る半導体装置を示す部分断面図である。 本発明の第１実施形態に係る半導体装置の製造方法を示す部分断面図である。 本発明の第１実施形態に係る半導体装置の製造方法を示す部分断面図である。 本発明の第１実施形態の第１変形例に係る半導体装置の製造方法を示す部分断面図である。 本発明の第１実施形態の第２変形例に係る半導体装置の製造方法を示す部分断面図である。 本発明の第１実施形態の第２変形例に係る半導体装置の製造方法を示す部分断面図である。 本発明の第２実施形態に係る半導体装置の製造方法を示す部分断面図である。 従来構造の織布開口部の構造例である。
第１の視点において、前記開口部の少なくとも一辺（開口部が矩形又は多角形の場合）において、前記補強用繊維の一方向の隣接する２つの露出する繊維束の間隔内に、略直交している他の方向の繊維束の露出する数が５以下であることが好ましい。
また、前記開口部の少なくとも一辺（開口部が矩形又は多角形の場合）において、該開口部端面と前記補強用繊維とがなす角度が、１８から７２度であることが好ましい。
また、前記開口部は矩形状であることが好ましく、また辺の方向が同一である矩形を複数組み合わせた形状、又は多角形であってもよい。さらに円形又は楕円形であってもよいし、これらを組み合わせたものでも良い。
また、前記補強用繊維がガラスクロスであることが好ましい。
また、前記内蔵層の両側に形成される前記配線層をつなぐ第１ビアが、該内蔵層を貫通することが好ましい。
また、前記内蔵層の両面に形成される前記配線層のいずれか１が、前記半導体素子と該半導体素子上に配設された第２ビアを介して電気的に接続されていることが好ましい。
また、前記内蔵層の両面に設けられる前記絶縁層の少なくとも１つの該絶縁層に補強用繊維を有していることが好ましい。
また、前記絶縁層が有する前記補強用繊維が織布又はガラスクロスであることが好ましい。
また、前記絶縁層と前記内蔵層のそれぞれが有する前記補強用繊維の方向が、互いに異なっていることが好ましい。
また、前記第１ビアの直径が前記第２ビアの直径より大きいことが好ましい。
また、表面に電子部品がさらに搭載されていることが好ましい。
また、上記記載の半導体装置を複数、積層して構成することができる。
第２の視点において、本発明に係る半導体装置の製造方法は、前記支持体を除去する工程の後に、少なくとも１以上の配線層と絶縁層を形成する工程を有することが好ましい。
また、前記半導体素子の周囲の領域に補強用織布を含む内蔵層を形成する工程において、前記内蔵層に第１ビアを形成することが好ましい。
また、前記半導体素子と前記内蔵層を覆うように少なくとも１以上の配線層と絶縁層をさらに形成する工程において、前記内蔵層を貫通するように第１ビアを形成することが好ましい。
また、前記半導体素子と前記内蔵層を覆うように少なくとも１以上の配線層と絶縁層をさらに形成する工程において、該配線層と前記半導体素子とを接続する第２ビアを形成する工程を含むことが好ましい。
また、他の電子部品を搭載する工程をさらに含むことができる。
さらに、前記記載の半導体装置を複数、積層する工程を含むことができる。
以下、本発明の実施形態について添付の図面を参照してさらに具体的に説明する。まず、本発明の第１の実施形態について説明する。図１は本発明の第１実施形態に係る半導体装置１０ａの部分断面図である。図２は、本発明に係る、補強繊維２７の繊維方向と半導体素子１１の内蔵のための開口部２８との関係を示す平面図である。図１では、４層の配線として記載しているが、これに限定されることなく２層、３層でも良く、４層以上の配線を持つ構造としても構わない。
図１に示すように、本第１実施形態に係る半導体装置１０ａにおいては、半導体素子１１、絶縁層１３ａ、補強材の織布１５を含んだ織布含有絶縁層１４からなる内蔵層が設けられ、この内蔵層の両面にビア１７と内蔵層の第１ビア１８により電気的に接続される配線層１６ａ、１６ｂと、これら配線層１６ａ、１６ｂの層間に用いられる絶縁層１３ｂ、さらには第１電極１９と第２電極２０が両面に設けた配線構造部分を有し、半導体素子１１の回路面には第２ビア１２が設けられ配線層１６ａと接続した構造となる。また、半導体装置１０ａの両面にソルダーレジスト２１が設けられている。織布含有絶縁層１４には、半導体素子１１を内蔵配置するために、織布１５も含めて開口部が設けられている。
図１では半導体素子１１を一つ内蔵した例を示しているが、これに限定されることなく複数の半導体素子や他の電子部品が内蔵層に内蔵されていても構わず、内蔵層を複数作製することで半導体素子や他の電子部品の内蔵が異なる内蔵層に存在する構成としても良い。さらに、４層の配線として示しているが、これに限らず、それ以上の配線の層数を構成しても構わない。
図１に戻り、半導体素子１１は、第２ビア１２を介して配線層１６ａに接続されている。第２ビア１２にはハンダ材料や樹脂成分、つまり、ペースト材料や異方性導電材料による接続は実施されておらず、安定して剛性のある接続部分が設けられる。具体的には、蒸着法、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、無電解めっき法、電解めっき法などで設けられる。製造方法の例としては、蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法、無電解めっき法などで給電層を設けた後に電解めっき法や無電解めっき法により所望の膜厚とすることである。ただし、ナノ粒子によるペースト材料において、樹脂成分が無くなる場合や、温度をかけて焼結体に近づける際に樹脂成分が昇華する材料であれば使用可能である。
第２ビア１２は、ビア１７や第１ビア１８よりも小さな径にて構成されることが好ましい。これは、第２ビア１２においては半導体素子１１の接続ピン数が多くなった場合に対応できることと、ビア１７や第１ビア１８においては配線層１６ａ、１６ｂからの電力供給を安定化させるために必要であるからである。
また、半導体素子１１は、絶縁層１３ａ、織布含有絶縁層１４に埋設される構造となる。安定した埋設を実現するために、半導体素子１１を、半導体素子１１の下部の絶縁層１３ａ上に接着させて埋設を実施することが好ましい。さらに、半導体素子１１は、半導体装置１０ａの薄型化のために薄く仕上がっていることが望ましい。具体的には、３００μｍ以下の厚み、好ましくは１５０μｍ以下の厚み、より好ましくは１００μｍ以下の厚みである。
また、図１では半導体素子１１と絶縁層１３ａが直接触れている状態を示しているが、必要に応じて接着を実施しても構わない。半導体素子１１の接着では、半導体素子１１の下部の絶縁層１３ａを硬化させる前などで所望の接着機能が存在していれば、そのまま接着を実施すれば良く、特にない場合や不安定である場合は、液状やシート状の接着剤を用いても良い。接着剤は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂などで形成されている。本実施形態では、絶縁層１３ａにエポキシ系樹脂を選択し、本樹脂に接着性能が付与されていないため、５０μｍ厚とした半導体素子１１とはエポキシ系接着剤を用いて設置した。
絶縁層１３ａ、１３ｂは、例えば有機材料で形成されており、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）及び／又はポリノルボルネン樹脂等で形成されている。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。
有機材料は、感光性、非感光性のいずれを用いても構わない。感光性の有機材料を用いた場合、フォトリソグラフィー法などによりビア１７や第１ビア１８に用いられるビア開口部を形成する。非感光性や感光性でパターン解像度が低い有機材料を用いた場合、ビア開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。絶縁層１３ａ、１３ｂに有機材料を用いることで、半導体装置に別部品の搭載や別基板への接続の際に第１電極１９や第２電極２０から半導体装置にかかる応力を、緩和することができる。
また、半導体素子１１と有機材料との実行上の熱膨張係数差を低減させ、半導体装置全体の反りを低減するために、絶縁層１３ａに補強材を含有する材料を用いても構わない。ただし、絶縁層１３ａに補強材を用いる場合は、形成できる第２ビア１２のビア径が大きくなるため、内蔵する半導体素子１１の端子数や端子ピッチに見合う材料を含めて、補強材の有無を選択する。
また、絶縁層１３ａと絶縁層１３ｂに用いられる有機材料は、異なる材料を用いても良く、同じ材料を用いても構わない。異なる材料を用いる場合は、材料特性を組み合わせて低反りな構造を実現しやすくなるメリットがある。また、同じ材料を用いる場合は、有機材料間の接着性を安定とすることができ、絶縁信頼性を向上出来るとともに、材料の入手コスト低減を図ることが可能となる。本実施形態では、絶縁層１３ａ、１３ｂともにエポキシ系樹脂を選択した。
織布含有絶縁層１４は、例えば上述の絶縁層１３ａ、１３ｂに用いる有機材料として例示した有機材料で形成することができる。また、補強材として織布１５を含んでいる。織布１５は織布含有絶縁層１４に用いられる有機材料と半導体素子１１との熱膨張係数差を小さくすることに加え、薄型でも剛性を確保することができる。織布１５の材料としては、例えば、ガラス繊維、有機材料繊維が用いられる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。
織布含有絶縁層１４は、織布１５を含む材料となるため、ビア開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。図２（ａ）、（ｂ）は、織布１５を含む材料に対して開口部２８を形成する、本発明に係る開口部の構造例を示している。なお、図１５に従来構造による開口部の構造例を示す。なお、図中のＸ、Ｙは縦糸、横糸（順不同）の方向を示している。開口部２８の形成方法としては、プレス型抜き、レーザ加工、ブラストなどによって行われる。
従来は、図１５に示すとおり、材料の縦横に沿う方向に織布の繊維２７ａ（縦糸・横糸）が配される用に材料が作製されるため、開口部２８も繊維方向に沿って形成される。しかしながら、加工において縦糸・横糸で拘束されていた繊維が端部切断により解放されることにより、図１５に示した繊維２７ｂの様に開口部２８内側に解れて突出してしまう。特に、織布１５として一般的に用いられるガラスクロスでは、複数のガラスファイバー（ガラス繊維）が束になった縦糸と横糸により製造されているため、切断により縦糸と横糸の折り込みがなくなり、ガラスファイバーが解れてしまう。また、最近では薄型化に対応するため、ガラスファイバーの束自体が細く、且つ、ファイバーの撚りが弱く、従来材料より容易に解れやすくなっている。
さらに、織布含有絶縁層１４への加工において、材料としての有機材料が硬化反応が進んでいない未硬化状態の場合は、有機材料によるガラスファイバーへの拘束力が弱く、よりいっそう解れやすい状態となり、安定した開口部２８の加工が実現出来ない。この解れたガラスファイバーが半導体素子１１に接触、もしくは、覆い被さることが発生すると、半導体素子１１と配線層１６ａとの接続部分の第２ビア１２の加工が場所によるばらつきが発生し困難となるばかりか、ガラスファイバーを伝うマイグレーションにより絶縁不良が発生しやすくなり、パッド間の絶縁性が確保出来なくなる。
また、ガラスファイバーが半導体素子１１の上部に重なるように配された状態では、絶縁層１３ａ、１３ｂを形成する工程において、特にプレス装置やラミネート装置による成膜を選択した場合、半導体素子１１にガラスファイバーが触れている部分に加圧加工時に力が集中してしまい、半導体素子１１の破損につながってしまう。さらに、半導体素子１１を内蔵した半導体装置では、半導体素子１１と補強材である織布１５を可能な限り近づけることが反りを低減させるために重要なポイントとなる。しかし、解れたガラスファイバーを避けるように開口部２８を設けると、半導体素子１１の端部までの距離がガラスファイバーの解れ長さに対応したクリアランスを設けなければならなくなり、結果として熱膨張係数差を減少させることができず、基板の反りが大きくなってしまう。
このガラスクロス繊維の解れを改善するため、本発明においては図２（ａ）や図２（ｂ）に示すように、繊維方向に対して開口部２８の端面方向が所定内の角度を有するように開口する。特に開口部２８を、端面に露出する織布１５の、ある方向の繊維束（例えば縦糸）間の距離に、略直交している他の方向の繊維束（例えば横糸）の露出する数が５以下となるように配置することが望ましい。詳細に説明すると以下のようになる。ガラスクロスは、細いガラスファイバー（ガラス繊維）が多数束ねられて縦糸と横糸を構成し、この縦糸と横糸が概ね直交して（又は直角からある角度をもって）製織され、織布となっている。ここで、例えば横糸と開口部のなす角度が、縦糸と開口部のなす角度より小さい場合を想定すると、開口端面において、横糸（の繊維束）の切断面が露出してから隣の横糸（の繊維束）が露出するまでの間に、縦糸（の繊維束）は最大でも５束しか露出しないようにするということである。縦糸と横糸の関係が逆の場合は、それぞれ読み替えるものとする。
つまり、５より多くの繊維束が露出する状態では、図１５に示す従来と同様な繊維の解れが大きくなり半導体素子１１と開口部２８端部の距離を大きく確保することが必要となる。逆に、５以下の繊維の束とすることで、織布１５の縦糸と横糸の折り込み強度が十分に維持されるため、解れる繊維が非常に少なくなり、半導体素子１１と開口部２８端部の距離を１００μｍ未満とすることが可能となる。
また、織布１５の繊維２７ａと開口部２８の端部とがなす角度としては、１８度から７２度であることが好ましく、より好ましくは３０度から６０度、さらにより好ましくは４０度から５０度である。１８度より少ない角度、もしくは７２度より高い角度になると、さきに記載した繊維束の露出が５より多くなると共に、解れて突出する繊維２７ｂの繊維長さが大きくなり、半導体素子１１への接触や被覆の危険性が高まってしまう。
なお、織布含有絶縁層１４と絶縁層１３ａ、１３ｂに用いられる有機材料は、異なる材料を用いても良く、同じ材料を用いても構わない。異なる材料を用いる場合は、材料特性を組み合わせて低反りな構造を実現しやすくなるメリットがある。また、同じ材料を用いる場合は、有機材料間の接着性を安定とすることができ、絶縁信頼性を向上出来るとともに、材料の入手コスト低減を図ることが可能となる。本実施形態では、ガラスクロス（１０２７規格）を含むエポキシ系樹脂を織布含有絶縁層１４として用い、開口部２８は図２（ａ）の状態を選択し、ガラスクロスの繊維２７ａと開口部２８の角度としては略４５度を選択した。
配線層１６ａ、１６ｂは、例えば銅により構成されており、その厚さは例えば１０μｍである。配線層１６ａ、１６ｂは、例えばサブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成する。サブトラクティブ法は、例えば特許文献５（特開平１０−５１１０５号公報）に開示されているように、基板又は樹脂上に設けられた銅箔を所望のパターンで形成したレジストをエッチングマスクとし、エッチングを行った後にレジストを除去して所望の配線パターンを得る方法である。
セミアディティブ法は、例えば特許文献６（特開平９−６４４９３号公報）に開示されているように、無電解めっき、スパッタ法、ＣＶＤ法等で給電層を形成した後、所望のパターンに開講されたレジストを形成し、レジスト開口部内に電解めっきを析出させ、レジストを除去後に給電層をエッチングして所望の配線パターンを得る方法である。
フルアディティブ法は、例えば特許文献７（特開平６−３３４３３４号公報）に開示されているように、基板又は樹脂の表面に無電解めっき触媒を吸着させた後にレジストでパターンを形成し、このレジストを絶縁層として残したまま触媒を活性化して無電解めっき法により絶縁層の開口部に金属を析出させることで所望の配線パターンを得る方法である。
また、配線層１６ａ、配線層１６ｂ、第１電極１９、第２電極２０は、絶縁層１３ａ、１３ｂや織布含有絶縁層１４に対して密着層を有しても構わない。密着層は、絶縁層１３ａ、１３ｂや織布含有絶縁層１４の材料に対して密着力を有する材料、例としてチタン、タングステン、ニッケル、タンタル、バナジウム、クロム、モリブデン、銅、アルミニウムやこれらの合金等でも良く、中でもチタン、タングステン、タンタル、クロム、モリブデンやこれらの合金が好適であり、さらにはチタン、タングステンやこれらの合金が最も好適である。
さらに、絶縁層１３ａ、１３ｂや織布含有絶縁層１４の表面が細かな凹凸を有する粗化面であっても良く、この場合は、銅やアルミニウムでも良好な密着力が得られやすくなる。さらに、より密着力を高める手段として、スパッタ法にて形成されることが好適である。
配線層１６ａ、１６ｂの厚さは、例えば３乃至２５μｍであり、中でも５乃至２０μｍが適している。厚さが３μｍ未満の場合、配線抵抗が高くなり半導体装置の電源回路における電気特性が悪化してしまうという欠点がある。厚さが２５μｍを超える配線層は、配線層を覆う絶縁層の表面に配線層の凹凸を反映した大きなうねりを発生させ積層数に制限が発生すること、半導体装置１０ａ自体の厚みが増加し半導体装置全体の反りが大きくなること、プロセス上の制約から形成することが困難であるという欠点がある。
複数の配線層１６ａの間、及び又は、第１電極１９との接続には、ビア１７を介する。また、複数の配線層１６ｂの間、及び又は、第２電極２０との接続も同様にビア１７を介する。さらに、配線層１６ａと配線層１６ｂ間は、第１ビア１８により接続される。ビア１７と第１ビア１８は、先に記載した通りビア開口部を設けた後、配線形成と同時に形成しても良く、ビア開口部を電解めっき法、無電解めっき法、印刷法等により導電材料で埋めてから配線形成しても良い。さらに、ビア１７と第１ビア１８なる部分に金属ポストを形成しておき、絶縁層１３ｂや絶縁層１３ａ及び絶縁層１４を形成した後に研磨により金属ポストを露出させてビア１７と第１ビア１８としても構わない。
また、配線層１６ａ、１６ｂの配線は、例えば銅、アルミニウム、ニッケル、金及び銀からなる群から選択された少なくとも一種の金属から構成される。特に、電気抵抗値及びコストの観点から銅が好適である。また、ニッケルは、絶縁材料等の他の材料との界面反応を防止でき、磁性体としての特性を活用したインダクタ又は抵抗配線として使用できる。
また、図１で示した構造では、絶縁層１３ａと織布含有絶縁層１４からなる内蔵層に対して、配線層１６ａは上部に設置され配線層１６ｂは、絶縁層１３ａに埋設される例を示している。これは、半導体素子１１が第２ビア１２で接続された配線層１６ａが設けられる内蔵層の面よりも、埋設させる様に配線層１６ｂを設けない状態では内蔵層の配線層１６ｂが設けられる面側の絶縁層１３ａの体積占有量が多くなるため、収縮量が大きくなり、反りが発生してしまうことを効果的に防止することを目的としている。つまり、配線層１６ｂを絶縁層１３ａに埋設させることで絶縁層１３ａの体積占有量を少なくし、収縮量を低減させることで、配線２層の状態で反りをより精度良く制御することが実現することが可能となる。ただし、絶縁層１３ａに用いる材料の収縮量が少ない場合は、必ずしも配線層１６ｂを埋設させる必要はない。
また、第１電極１９や第２電極２０は、図１に示した構造としても良く、ソルダーレジスト２１の開口が第１電極１９や第２電極２０電極より大きくなる逃げと呼ばれる構造としても良く、さらには、ソルダーレジスト上に電極を改めて作製する構造としても良い。図１に示す構造では、ハンダ材料を用いて接続する場合に、第１電極１９や第２電極２０のみにハンダが供給される様にソルダーレジスト２１にて開口を制限している。このソルダーレジスト２１による制限により、ハンダの流れ量が制限されるため、半導体装置を実装基板や別部品と接続する際の取り付け高さを安定化させることが実現出来る。
また、ソルダーレジスト２１の開口を第１電極１９や第２電極２０より大きくした場合は、第１電極１９や第２電極２０の側壁部分にもハンダ材料が接続面とすることができ、接続信頼性を高めることができる。また、改めて電極を設ける構造では、ソルダーレジスト２１が応力緩和に用いることができるため、更なる信頼性の向上が実現出来る。第１電極１９や第２電極２０は、例えば複数の層が積層されたものであり、例えば、第１電極１９や第２電極２０の表面に形成されるハンダボールの濡れ性やボンディングワイヤーとの接続性を考慮して、第１電極１９や第２電極２０の表面は、銅、アルミニウム、金、銀及びハンダ材料からなる群から選択された少なくとも一種の金属及び合金が設けられる。
第１電極１９や第２電極２０は、例えば銅層上にニッケル層と金層が順に積層され、金層が表面としたものであり、ニッケル層の厚さは３μｍ、金層の厚さは１μｍである。第１電極１９や第２電極２０は、接続に対して効果のある構造を適宜選択すれば良く、必ずしも同じ構造とする必要はない。また、第１電極１９や第２電極２０は、両面の外部端子を有効活用するために、外部端子数や配置が異なっていても良い。これにより、外形サイズの異なる電子部品や半導体装置を搭載する場合や、実装基板と他の半導体装置などに挟まれた構造となる場合において、接続自由度を高めることができ、安定した接続信頼性を確保することができる。
ソルダーレジスト２１は、例えば先に絶縁層１３ａ、１３ｂに用いる有機材料として例示した有機材料で形成することができる。有機材料は、感光性、非感光性のいずれを用いても構わない。感光性の有機材料を用いた場合、フォトリソグラフィー法などにより開口部を形成する。非感光性や感光性でパターン解像度が低い有機材料を用いた場合、開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。
次に、上述の如く構成された第１実施形態に係る半導体装置の特徴について説明する。半導体素子１１を埋設する織布含有絶縁層１４において、半導体素子１１を設置する開口部２８の端部と織布１５の繊維２７ａとがなす角度が１８度から７２度となる構造とすることで、開口部２８内に解れた繊維が長く発生することがなくなり、半導体素子１１との間隙を小さくでき、絶縁層１３ａ、１３ｂと半導体素子１１との熱膨張差を少なくできるとともに、基板剛性を高くすることが実現出来る。また、半導体素子と第１配線との接続にハンダ材料や樹脂成分を含めない、つまり、めっき法による接続とすることで接続部の信頼性を高めることができ、高信頼性を実現出来る。さらに、内蔵層ビアを介することで両面の電極が有効に活用することができる。
従って、薄型で反り量が少なく、高密度で接続信頼性の高い半導体装置を提供することが可能となる。
次に、本発明の第１の実施形態の変形例について説明する。図３は本第１実施形態の変形例に係る半導体装置１０ｂを示す部分断面図である。第１実施形態に係る半導体装置１０ａとは、半導体素子１１の内蔵層が織布含有絶縁層１４と配線層１６ｂを覆う絶縁層１３ａのみになる点が異なっている。以下に、第１実施形態に係る半導体装置と異なる部分について説明を行う。特に記載のない部分については、第１実施形態に係る半導体装置と同じである。また、図３の第１電極１９や第２電極２０は、図１と同じ構造としたが、段落００６８〜００７０の記載と同様な構造としても良い。また、図３では、４層の配線として記載しているが、これに限定されることなく２層、３層でも良く、４層以上の配線を持つ構造としても構わない。
上述のように、本発明の第１の実施形態の変形例では、半導体素子１１は織布含有絶縁層１４と配線層１６ｂを覆う絶縁層１３ａにより取り囲まれている。そして、織布１５にのみ、半導体素子１１を配置する位置に開口部２８を設けている。このように、織布含有絶縁層１４には必ずしも半導体素子に対応する開口部を設ける必要はなく、織布１５のみに開口部２８を設けるのみでもよい。
図３の構造は、半導体素子１１を内蔵する際の材料構成が単純化でき、低コスト化や歩留まり向上に寄与出来る。また、第１実施形態に係る半導体装置に比べ、織布含有絶縁層１４の厚みを増やすことが可能となるため、より厚くて剛性の高い織布を採用することができ、より高い剛性と低反りを実現することができる。さらに、第１実施形態においては半導体素子１１の上面にある絶縁層１３ａに補強材（例えば織布等）を含む場合があるのに対し、第１の実施形態の変形例においては半導体素子１１の上面に織布１５を配することがないため、半導体素子１１との接続部である第２ビア１２のビア径を小さくすることが可能である。
次に、上述の如く構成された第１実施形態の変形例に係る半導体装置の特徴について説明する。第１実施形態に係る半導体装置の効果に加えて、より高い剛性と低コストな半導体装置を実現することができる。また、半導体装置として第１実施形態に係る半導体装置より第１ビア１８のアスペクト比から小径化や狭ピッチ化に対応した高密度化を実現することができる。
次に、本発明の第２の実施形態について説明する。図４は本第２実施形態に係る半導体装置１０ｃを示す部分断面図である。第１実施形態に係る半導体装置１０ａとは、半導体素子１１近傍の配線層１６ｂが、絶縁層１３ａに埋設されていない点が異なっている。以下に、第１実施形態に係る半導体装置と異なる部分について説明を行う。特に記載のない部分については、第１実施形態に係る半導体装置と同じである。また、図４の第１電極１９や第２電極２０は、図１と同じ構造としたが、段落００６８〜００７０の記載と同様な構造としても良い。図４では、４層の配線として記載しているが、これに限定されることなく２層、３層でも良く、４層以上の配線を持つ構造としても構わない。
配線層１６ｂを絶縁層１３ａに埋設しないことにより、半導体素子１１の両面に設けられる絶縁層１３ａの厚みを均一に制御することが可能となり、半導体素子１１に係る応力の不均一性を回避することができる。この応力の回避により、半導体素子１１の応力により変化する素子特性を適切に見積もることが可能となり、結果として半導体装置の特性安定化を実現することができる。さらに、絶縁層１３ｂに配線層１６ｂを埋設する構造では、絶縁層１３ｂに絶縁層１３ａ材料特性の異なる材料を用いる場合において、両面にかかる収縮による変位がほぼ同じに制御することが可能となり、低反りを実現することができる。
次に、上述の如く構成された第２実施形態に係る半導体装置の特徴について説明する。第１実施形態に係る半導体装置に係る半導体装置の配線層１６ｂが絶縁層１３ａに埋設される反り制御の効果を除いた残りの効果に加えて、半導体素子１１の応力による特性ばらつきを低減し、且つ、より反り制御能力を高めた半導体装置を実現することができる。
次に、本発明の第２の実施形態の変形例について説明する。図５は本第２実施形態の変形例に係る半導体装置１０ｄを示す部分断面図である。第１実施形態に係る半導体装置とは、半導体素子１１近傍の配線層１６ｂが、絶縁層１３ａに埋設されていない点が、第２実施形態に係る半導体装置とは、半導体素子１１の内蔵層が織布含有絶縁層１４のみになっている点が異なっている。以下に、第１実施形態、第２実施形態に係る半導体装置と異なる部分について説明を行う。特に記載のない部分については、第１実施形態、第２実施形態に係る半導体装置の記載と同様な構造としてもよい。図５では、４層の配線として記載しているが、これに限定されることなく２層、３層でも良く、４層以上の配線を持つ構造としても構わない。
図５の構造は、半導体素子１１を内蔵する際の材料構成が単純化でき、低コスト化や歩留まり向上に寄与出来る。さらに、第２実施形態に係る半導体装置に比べ、織布含有絶縁層１４の厚みを増やすことが可能となるため、より厚くて剛性の高い織布を採用することができ、より高い剛性と低反りを実現することができる。さらにまた、半導体素子１１の上面に織布１５を配することがないため、半導体素子１１との接続部である第２ビア１２のビア径を小さくすることが可能である。さらにまた、絶縁層１３ｂに配線層１６ｂを埋設する構造では、絶縁層１３ｂに絶縁層１３ａと材料特性の異なる材料を用いる場合において、両面にかかる収縮による変位がほぼ同じに制御することが可能となり、低反りを実現することができる。
次に、上述の如く構成された第２実施形態の変形例に係る半導体装置の特徴について説明する。第２実施形態に係る半導体装置の効果に加えて、より高い剛性と低コストな半導体装置を実現することができる。また、半導体装置として第１実施形態に係る半導体装置より第１ビア１８のアスペクト比から小径化や狭ピッチ化に対応した高密度化を実現することができる。
次に、本発明の第３の実施形態について説明する。図６は本第３実施形態に係る半導体装置１０ｅを示す部分断面図である。第１実施形態、第１実施形態の変形例、第２実施形態、および第２実施形態の変形例に係る半導体装置とは、半導体装置の絶縁層１３ｂに織布２２を有している点が異なっている。また、図６は、第１実施形態の構造を用いているが、第１実施形態の変形例、第２実施形態、および第２実施形態の変形例の構造を用いても構わない。以下に、第１実施形態、第１実施形態の変形例、第２実施形態、及び第２実施形態の変形例に係る半導体装置と異なる部分について説明を行う。特に記載のない部分については、第１実施形態、第１実施形態の変形例、第２実施形態、及び第２実施形態の変形例に係る半導体装置と同様な構造としてもよい。図６では、４層の配線として記載しているが、これに限定されることなく２層、３層でも良く、４層以上の配線を持つ構造としても構わない。
絶縁層１３ｂに織布２２を含む材料を用いることで、半導体装置全体としての剛性がさらに向上されるとともに、織布２２を含む絶縁層１３ｂにより外部応力を面として支えるだけでなく、衝撃から半導体装置１０ｅを保護することができる。剛性を確保することにより、ハンドリング性や生産性を向上させることができる。
図６では４層の構造例を記載しているため、絶縁層１３ｂが両側に１層ずつしか存在していない例を示している。絶縁層１３ｂが片側もしくは両側に複数層存在する場合、少なくとも最外層の絶縁層１３ｂに織布２２が含まれていることが半導体装置１０ｅの剛性向上に対して望ましい。また、全ての絶縁層１３ｂに織布２２が含まれていても構わない。
絶縁層１３ｂは、例えば第１実施形態の絶縁層１３ａ、１３ｂに用いる有機材料として例示した有機材料で形成することができる。また、補強材として織布２２を含んでいる。織布２２は少なくとも最外層の絶縁層１３ｂに用いられ、薄型でも剛性を確保することができる。さらに、全体剛性を高めることから半導体素子１１近傍に発生する反りを低減するとともに、半導体装置全体の反りも小さくできる。織布２２の材料としては、例えば、ガラス繊維、有機材料繊維が用いられる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。絶縁層１３ｂが織布２２を含む材料とする場合、ビア開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。
次に、上述の如く構成された第３実施形態に係る半導体装置の特徴について説明する。第１実施形態、第１実施形態の変形例、第２実施形態、および第２実施形態の変形例に係る半導体装置の効果に加え、全体剛性を高めることができるため、より低反り且つ衝撃に対する信頼性を向上することができる。また、ハンドリング性や生産性も向上するため、プロセスコストを低く抑えることが可能となる。
次に、本発明の第４の実施形態について説明する。図７は本第４実施形態に係る半導体装置１０ｆを示す部分断面図である。第１実施形態に係る半導体装置１０ａとは、半導体装置１０ａに電子部品が搭載されている点が異なっている。以下に、第１実施形態に係る半導体装置と異なる部分について説明を行う。特に記載のない部分については、第１実施形態に係る半導体と同じである。また、図７の第１電極１９や第２電極２０は、図１と同じ構造としたが、段落００６８〜００７０の記載と同様な構造としても良い。
さらに、半導体装置として第１実施形態に係る半導体装置１０ａを例として用いているが、第１実施形態の変形例に係る半導体装置１０ｂ、第２実施形態に係る半導体装置１０ｃ、第２実施形態の変形例に係る半導体装置１０ｄ、及び第３実施形態に係る半導体装置１０ｅを用いても構わなく、それぞれの配線層数や絶縁層の組み合わせもそれぞれの実施形態に記載された内容対応する構造を用いても良い。
電子部品２３は、ハンダ材料、導電性ペースト、異方性導電材料、ワイヤボンディング、リボンボンディング、テープボンディングなどの接続部２４にて第１電極１９に接続されている。図７では、第１電極１９に接続した例を図示したが、接続部が第２電極２０であっても構わなく、両方に接続されていても構わない。電子部品２３は、コンデンサや抵抗、インダクタ、半導体素子、ＭＥＭＳ、光学部品、センサなどである。
次に、上述の如く構成された第４実施形態に係る半導体装置の特徴について説明する。第１実施形態、第１実施形態の変形例、第２実施形態、第２実施形態の変形例、及び第３実施形態に係る半導体装置の効果に加えて、機能拡張やより安定動作となる半導体装置を実現することができる。
次に、本発明の第５の実施形態について説明する。図８は本第５実施形態に係る半導体装置１０ｇを示す部分断面図である。第１実施形態に係る半導体装置１０ａとは、複数の半導体装置１０ａを積層し、接続させた点が異なっている。以下に、第１実施形態に係る半導体装置と異なる部分について説明を行う。特に記載のない部分については、第１実施形態に係る半導体と同じである。また、図８の第１電極１９や第２電極２０は、図１と同じ構造としたが、段落００６８〜００７０の記載と同様な構造としても良い。さらに、半導体装置として第１実施形態に係る半導体装置１０ａを例として記載しているが、第１実施形態の変形例に係る半導体装置１０ｂ、第２実施形態に係る半導体装置１０ｃ、第２実施形態の変形例に係る半導体装置１０ｄ、及び第３実施形態に係る半導体装置１０ｅを用いても構わなく、それぞれの配線層数や絶縁層の組み合わせもそれぞれの実施形態に記載された内容対応する構造を用いても良い。
さらに、図８では二つの半導体装置の積層の例を示しているが、これに限定されることはなく所望の個数分積層しても構わなく、半導体装置として第１実施形態から第３実施形態に係る半導体装置１０ａから１０ｅを組み合わせて積層しても良い。
図８では、二つの半導体装置１０ａを対向する第１電極１９と第２電極２０間に接続部２５を形成して積層している。接続部２５は、ハンダ材料、導電性ペースト、異方性導電材料、スタッドバンプ、インジウムなどを用いて接続されている。また、接続される電極は、第１電極１９と第２電極２０に限定されることはなく、必要に応じて第１電極１９と第１電極１９や第２電極２０と第２電極２０での接続を使い分けて構わない。さらに、第４実施形態に係る半導体装置の様に、電子部品２３を接続しても構わない。
次に、上述の如く構成された第５実施形態に係る半導体装置の特徴について説明する。第１実施形態、第１実施形態の変形例、第２実施形態、第２実施形態の変形例、第３実施形態、及び第４実施形態に係る半導体装置の効果に加えて、より設計自由度を高めた形で機能拡張やより安定動作となる半導体装置を実現することができる。
なお、前述の各実施形態において、半導体素子１１、配線層１６ａ、配線層１６ｂ、第１電極１９、第２電極２０で構成される積層回路の所望の位置に、回路のノイズフィルターやデカップリングの役割を果たすコンデンサが設けられていてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。
更に、絶縁層１３ａ、絶縁層１３ｂ、織布含有絶縁層１４の一層もしくは複数層において、誘電率が９以上となる材料により構成され、その上下の配線層の所望の位置に対向電極を形成することで回路のノイズフィルターやデカップリングの役割を果たすコンデンサを設けても良い。コンデンサを構成する誘電体材料としては、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。
以下、本発明の半導体装置の製造方法の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の製造方法の第１実施形態について説明する。図９は本第１実施形態に係る半導体装置１０ａの製造方法を示す部分断面図である。なお、各工程においては適宜洗浄や熱処理を行っても構わない。
まず、図９（ａ）に示すように、支持体２６上に配線層１６ｂを形成する。支持体２６については、必要であれば表面のウェット洗浄、ドライ洗浄、平坦化、粗化などの処理を施す。支持体２６は、導電性の材料、もしくは、表面に導電性の膜が形成された材料で、適度な剛性を有していることが望ましいため、シリコン、サファイア、ＧａＡｓ等の半導体ウエハ材料、金属、石英、ガラス、セラミック、プリント板を用いることができる。導電性の材料は、金属、半導体材料、および所望の電気伝導度を有する有機材料のいずれかもしくは複数により形成される。本実施形態では、０．２５ｍｍ厚みの銅板を支持基板に用いた。配線層１６ｂは、例えば銅により構成されており、その厚さは例えば１０μｍである。配線層１６ｂは、例えばサブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成する。微細な配線を形成する場合は、セミアディティブ法を選択し、給電層をスパッタ法、無電解めっき法、ＣＶＤ法、エアロゾル法等により形成する。本実施形態では、銅板を給電層としてドライフィルムレジストを用いて、電解めっきによりＮｉ，Ｃｕの順に積層した。Ｎｉは３μｍ厚み、Ｃｕは１０μｍ厚みとした。
次に、図９（ｂ）に示すように、配線層１６ｂを覆う様に絶縁層１３ａを形成する。絶縁層１３ａは、例えば第１実施形態の絶縁層１３ａ、１３ｂに用いる有機材料として例示した有機材料で形成することができる。また、絶縁層１３ａに補強繊維を保有する材料を用いても構わない。絶縁層１３ａの形成は、液状の有機材料であれば、スピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成される。また、フィルム状の有機材料の場合は、ラミネート法、プレス法やそれぞれに真空状態を付加した製法等により形成される。本実施形態では、２０μｍ厚みのシート状エポキシ樹脂を用いて、真空ラミネータにより積層を行った。
次に、図９（ｃ）に示すように、半導体素子１１を絶縁層１３ａ上に設置する。半導体素子１１の接着では、絶縁層１３ａを硬化させる前などで所望の接着機能が存在していれば、そのまま接着を実施すれば良く、特にない場合や不安定である場合は、液状やシート状の接着剤を用いても良い。接着剤は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂などで形成されている。また、半導体素子１１には第２ビア１２が設けられていても良い。第２ビア１２にはハンダ材料や樹脂成分、つまり、ペースト材料や異方性導電材料による接続は実施されておらず、安定して剛性のある接続部分が設けられる。具体的には、蒸着法、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、無電解めっき法、電解めっき法などで設けられる。製造方法の例としては、蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法、無電解めっき法などで給電層を設けた後に電解めっき法や無電解めっき法により所望の膜厚とするセミアディティブ法により形成することである。ただし、ナノ粒子によるペースト材料において、樹脂成分が無くなる場合や、温度をかけて焼結体に近づける際に樹脂成分が昇華する材料であれば使用可能である。
また、半導体素子１１は、半導体装置１０ａの薄型化のために薄く仕上がっていることが望ましい。具体的には、３００μｍ以下の厚み、好ましくは１５０μｍ以下の厚み、より好ましくは１００μｍ以下の厚みである。本実施形態では、第２ビア１２として２０μｍ高さの銅ポストを電解めっきにより設けた５０μｍ厚みの半導体素子１１を、キュア処理後の絶縁層１３ａ上に設置し、厚さ２０μｍのエポキシ系接着剤により接着を行った。
次に、図９（ｄ）に示すように、織布１５を含む織布含有絶縁層１４を積層し、さらにその上に絶縁層１３ａを積層して内蔵層を形成する。織布含有絶縁層１４は、例えば有機材料で形成されており、例えば第１実施形態の絶縁層１３ａ、１３ｂに用いる有機材料として例示した有機材料で形成することができる。また、補強材として織布１５を含んでいる。
織布１５は織布含有絶縁層１４に用いられる有機材料と半導体素子１１との熱膨張係数差を小さくすることに加え、薄型でも剛性を確保することができる。織布１５の材料としては、例えば、ガラス繊維、有機材料繊維が用いられる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。織布含有絶縁層１４は、織布１５を含む材料となるため、ビア開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。織布含有絶縁層１４は、硬化済みの材料を用いても構わなく、未硬化の材料を用いても構わない。
この工程で、織布含有絶縁層１４の支持体２６と反対の面に形成される絶縁層１３ａに用いる材料を織布含有絶縁層１４に用いられる絶縁材料から織布１５を除いた材料と同じとすることや、織布含有絶縁層１４のみで織布含有絶縁層１４に用いられる絶縁材料から織布１５を除いた材料の流動性を活用することで、半導体素子１１を覆うこともできる。
織布含有絶縁層１４と絶縁層１３ａとの接着は、半導体素子１１と同様に、絶縁層１３ａを硬化させる前などで所望の接着機能が存在していれば、そのまま接着を実施すれば良く、特にない場合や不安定である場合は、液状やシート状の接着剤を用いても良い。また、織布含有絶縁層１４の材料自体に接着性がある場合は、そのまま使用しても構わない。絶縁層１３ａの積層は、図９（ｂ）で記載した方法を繰り返す。本実施形態では、織布含有絶縁層１４としてガラスクロスにエポキシ樹脂を含浸した５０μｍ厚みのプリプレグ材を用い、真空ラミネータにより積層を行った。また、織布含有絶縁層１４上の絶縁層１３ａは、２０μｍ厚みのシート状エポキシ樹脂を用いて、真空ラミネータにより積層を実施し、先の織布含有絶縁層１４と絶縁層１３ａをあわせてキュア工程の熱処理を実施した。
織布含有絶縁層１４及び織布１５の開口部は、レーザ加工、打ち抜き型プレス加工、ダイシング、ウォーターカッター、ブラスト、ルータ、ドリル等により形成される。また、金属膜やレジスト材によるマスキングを施して、ドライエッチングにて形成しても構わない。この場合の開口部の辺方向は、前述のように織布１５の繊維方向と所定の関係を満たすように開口される。
次に、図９（ｅ）に示すように、第１ビア１８と配線層１６ａを形成する。第１ビア１８は、開口部をレーザ、ドライエッチング法、ブラストなどにより形成し、配線層１６ａの形成工程において形成するか、ビア開口部を電解めっき法、無電解めっき法、印刷法等により導電材料で埋めてから配線層１６ａを形成しても良い。さらに、第１ビア１８なる部分に金属ポストをめっき法や印刷法により形成しておき、絶縁層１３ａや織布含有絶縁層１４を形成した後にバフ研磨、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより除去し、金属ポストを露出させて第１ビア１８としても構わない。また、図９は、第１ビア１８の開口部を垂直な壁で示しているが、テーパ角を付けても構わない。
また、配線層１６ａと第２ビア１２は接続されるように形成する。第２ビア１２は、図９（ｃ）で記載したとおり接続部分が形成され、且つ、絶縁層１３ａの仕上がり膜厚より厚い第２ビア１２の場合は、バフ研磨、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより第２ビア１２を配線層１６ａ形成前に露出させる。第２ビア１２が絶縁層１３ａより薄い場合は、開口部をレーザ、ドライエッチング法、ブラストなどにより形成し、配線層１６ａの形成工程で接続する。配線層１６ａは、図９（ａ）に記載したとおりの配線技術により形成することができる。
本実施形態では、第１ビア１８はレーザにより開口を形成し、支持体の銅板から給電を行うことで開口内部を銅メッキで充填した。また、第２ビア１２は、先に記載した通り、３０μｍ高さの銅ポストを形成しており、第２ビア１２を覆う絶縁層１３ａ表面をバフ研磨により研磨することで接続点を露出させた。さらに、配線１６ａは、スパッタ膜を給電層としたセミアディティブ法を用い、膜厚１０μｍとして形成した。
次に、図１０（ｆ）に示すように、支持体２６を除去する。支持体２６の除去方法は、ウェットエッチング法、ドライエッチング法、及び研磨法などのいずれかもしくはこれらの組み合わせにより行う。また、支持体２６内に低密着の剥離が容易な部分を設けていれば、剥離により行っても構わなく、剥離後にウェットエッチング法、ドライエッチング法、及び研磨法などのいずれかもしくはこれらの組み合わせによる処理を行っても良い。本発明は、ウェットエッチングにより銅板を除去した。その際、Ｎｉは銅板エッチング時のエッチングバリアとして使用する。最終的にはＮｉをウェットエッチングにて除去した。
次に、図１０（ｇ）に示すように、絶縁層１３ｂを形成する。形成方法は、図９（ｂ）に記載した方法を用いることができ、積層後に熱処理を行って絶縁層とする。両面同時に積層しても良く、片面ずつ交互に積層しても構わない。本実施形態では、シート状の５０μｍ厚みのエポキシ樹脂を真空ラミネータにより両面同時に積層した。
次に、図１０（ｈ）に示すように、ビア１７と配線層１６ａ、１６ｂを形成する。ビア１７は、感光性の有機材料を絶縁層１３ｂに用いた場合は、スピンコート法、ラミネート法、プレス法、及び印刷法により形成した後、ビア１７となる開口部はフォトリソグラフィー法などにより形成される。非感光性や感光性でパターン解像度が低い有機材料を用いた場合は、ビア１７となる開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。さらに、ビア１７となる部分に金属ポストをめっき法や印刷法により形成しておき、絶縁層１３ｂを形成した後に、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより除去し、金属ポストを露出させることでビア１７とする方法を用いても構わない。また、図１０では、ビア１７の開口部を垂直な壁で示しているが、テーパ角を付けても構わない。図１０（ｆ）から（ｈ）までの工程を繰り返すことで、所望の配線層数を持つ半導体装置を得ることができる。所望の配線層を形成したあとは、第１電極１９及び第２電極２０を形成する。
次に、図１０（ｉ）に示すとおり、最表面にソルダーレジスト２１を形成する。ソルダーレジスト２１は、第１電極１９と第２電極２０となる部分を開口して形成する。ソルダーレジスト２１の開口を第１電極１９や第２電極２０より大きくした場合は、第１電極１９や第２電極２０の側壁部分にもハンダ材料が接続面とすることができ、接続信頼性を高めることができる。また、改めて電極を設ける構造では、ソルダーレジスト２１も応力緩和に用いることができるため、更なる信頼性の向上が実現出来る。
第１電極１９や第２電極２０は、例えば複数の層が積層されたものであり、例えば、第１電極１９や第２電極２０の表面に形成されるハンダボールの濡れ性やボンディングワイヤーとの接続性を考慮して、第１電極１９や第２電極２０の表面は、銅、アルミニウム、金、銀及びハンダ材料からなる群から選択された少なくとも一種の金属及び合金が設けることができる。第１電極１９や第２電極２０は、接続に対して効果のある構造を適宜選択すれば良く、必ずしも同じ構造とする必要はない。
ソルダーレジスト２１は、例えば有機材料で形成されており、例えば第１実施形態の絶縁層１３ａ、１３ｂに用いる有機材料として例示した有機材料で形成することができる。有機材料は、感光性、非感光性のいずれを用いても構わない。感光性の有機材料を用いた場合、フォトリソグラフィー法などにより開口部を形成する。非感光性や感光性でパターン解像度が低い有機材料を用いた場合、開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。
本実施形態では、感光性のソルダーレジスト２１を用いて開口部を形成した後に、第１電極１９や第２電極２０として無電解めっきにて、Ａｕ層が表面となる様にＣｕ層上にＮｉ層と金層が順に積層さした。Ｎｉ層の厚さは３μｍ、Ａｕ層の厚さは１μｍである。
本発明の半導体装置の製造方法に係る第１実施形態によれば、第１実施形態に係る半導体装置を効率よく形成することができる。織布含有絶縁層１４の支持体２６と反対の面に形成される絶縁層１３ａに用いる材料が、織布含有絶縁層１４に用いられる絶縁材料から織布１５を除いた材料と同じである場合や、織布含有絶縁層１４のみで積層する場合には、積層するときに樹脂材料を流動させることにより、半導体素子の周囲を覆い、第１実施形態の変形例に係る半導体装置を効率よく形成することができる。また、絶縁層１３ｂに織布２２を含む材料を用いることで、第３実施形態に係る半導体装置を効率よく形成出来る。さらに、電子部品を搭載することや半導体装置の積層を行うことで、第４実施形態に係る半導体装置や第５実施形態に係る半導体装置を効率よく形成することができる。
さらにまた、図９、１０は個片の部分断面図として示しているが、複数の半導体装置が一度に作製され、ダイシングや裁断により個片化される工程を行っても良い。さらにまた、図９（ａ）から図９（ｅ）までは、支持体の両面に半導体装置を形成して生産性を高めることを行っても良い。
次に、本発明の製造方法の第１実施形態の第１変形例について説明する。図１１は本第１実施形態の第１変形例に係る半導体装置の製造方法を示す部分断面図である。なお、各工程においては適宜洗浄や熱処理を行っても構わない。製造方法の第１実施形態とは、絶縁層１３ｂを支持体２６の除去前に形成する点が異なっている。以下に、製造方法の第１実施形態と異なる部分について説明を行う。特に記載のない部分については、製造方法の第１実施形態と同じである。
まず、図１１（ａ）は、図９（ｅ）と同じ状態であり、図９（ｅ）までは第１実施形態と同じ内容にて形成する。
次いで、図１１（ｂ）に示すとおり、絶縁層１３ｂを積層する。
次いで、図１１（ｃ）に示すとおり、支持体２６を除去する。
次いで、図１１（ｄ）に示すとおり、絶縁層１３ａが露出している面に絶縁層１３ｂを積層する。この後は、図１０（ｈ）以下の工程を進めることとなる。
本発明の半導体装置の製造方法に係る第１実施形態の第１変形例によれば、製造方法の第１実施形態と同じ効果に加えて、先に絶縁層１３ｂを形成することにより、配線層１６ａが支持体２６の除去工程でダメージを受けることが無くなり、不良発生率を少なくすることができる。織布含有絶縁層１４の支持体２６と反対の面に形成される絶縁層１３ａに用いる材料が、織布含有絶縁層１４に用いられる絶縁材料から織布１５を除いた材料と同じとすることや、織布含有絶縁層１４のみで積層することにより、第１実施形態の変形例に係る半導体装置を効率よく形成することができる。また、絶縁層１３ｂに織布２２を含む材料を用いることで、第３実施形態に係る半導体装置を効率よく形成出来る。さらに、電子部品を搭載することや半導体装置の積層を行うことで、第４実施形態に係る半導体装置や第５実施形態に係る半導体装置を効率よく形成することができる。また、支持体２６を除去した後の剛性が製造方法の第１実施形態より高くなるため、ハンドリング性を改善することができる。
次に、本発明の製造方法の第１実施形態の第２変形例について説明する。図１２は本第１実施形態の第２変形例に係る半導体装置の製造方法を示す部分断面図である。なお、各工程においては適宜洗浄や熱処理を行っても構わない。製造方法の第１実施形態とは、支持体２６上に絶縁層１３ｂを形成する点と、配線層１６ａを覆う様に絶縁層１３ｂを形成してから支持体２６を除去する点が異なっている。以下に、製造方法の第１実施形態と異なる部分について説明を行う。特に記載のない部分については、製造方法の第１実施形態と同じである。
まず、図１２（ａ）に示すとおり、支持体２６上に絶縁層１３ｂを形成する。また、絶縁層１３ｂ上に配線層１６ｂを形成する。
次いで、図１２（ｂ）に示すとおり、配線層１６ｂを覆う様に絶縁層１３ａを形成する。
次いで、図１２（ｃ）に示すとおり、半導体素子１１を絶縁層１３ａ上に接着させる。半導体素子１１上には、第２ビア１２が形成されている。
次いで、図１２（ｄ）に示すとおり、織布含有絶縁層１４を形成し、さらに絶縁層１３ａを覆う様に形成する。
次いで、図１３（ｅ）に示すとおり、第１ビア１８と配線層１６ａを形成する。配線層１６ａと第２ビア１２は接続されている。
次いで、図１３（ｆ）に示すとおり、配線層１６ａを覆う様に絶縁層１３ｂを形成する。
次いで、図１３（ｇ）に示すとおり、支持体２６を除去する。この後は、図１０（ｈ）以下の工程を進めることとなる。
本発明の半導体装置の製造方法に係る第１実施形態の第２変形例によれば、製造方法の第１実施形態と同じ効果に加えて、支持体除去より先に両側の絶縁層１３ｂを形成することにより、配線層１６ａと配線層１６ｂが支持体２６の除去工程でダメージを受けることが無くなり、不良発生率を第１変形例より少なくすることができる。織布含有絶縁層１４の支持体２６と反対の面に形成される絶縁層１３ａに用いる材料が、織布含有絶縁層１４に用いられる絶縁材料から織布１５を除いた材料と同じである場合や、織布含有絶縁層１４のみで積層することにより、第１実施形態の変形例に係る半導体装置を効率よく形成することができる。また、絶縁層１３ｂに織布２２を含む材料を用いることで、第３実施形態に係る半導体装置を効率よく形成出来る。さらに、電子部品を搭載することや半導体装置の積層を行うことで、第４実施形態に係る半導体装置や第５実施形態に係る半導体装置を効率よく形成することができる。また、支持体２６を除去した後の剛性が製造方法の第１実施形態、及び、第１実施形態の第１変形例より高くなるため、ハンドリング性を改善することができる。
次に、本発明の製造方法の第２実施形態について説明する。図１４は本第２実施形態に係る半導体装置の製造方法を示す部分断面図である。なお、各工程においては適宜洗浄や熱処理を行っても構わない。
まず、図１４（ａ）に示したとおり、半導体素子１１の第２ビア１２が設けられる面の反対側に配置される絶縁層１３ａ、織布含有絶縁層１４、半導体素子１１、半導体素子１１の第２ビア１２が設けられる面を覆う絶縁層１３ａを所望の配置に合わせる。半導体素子１１と織布含有絶縁層１４の位置合わせにおいて、半導体素子１１及び織布含有絶縁層１４のいずれか一方、もしくは、両方を半導体素子１１の第２ビア１２が設けられる面の反対側に配置される絶縁層１３ａに接着しても構わない。
絶縁層１３ａは、例えば第１実施形態の絶縁層１３ａ、１３ｂに用いる有機材料として例示した有機材料で形成することができる。また、絶縁層１３ａに補強繊維を保有する材料を用いても構わない。絶縁層１３ａの形成は、液状の有機材料であれば、別体の支持材料にスピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成され、支持体を分離や剥離することでフィルム状としてもよい。
また、フィルム状の有機材料の場合は、そのまま使用する。織布含有絶縁層１４は、例えば有機材料で形成されており、例えば第１実施形態の絶縁層１３ａ、１３ｂに用いる有機材料として例示した有機材料で形成することができる。また、補強材として織布１５を含んでいる。織布１５は織布含有絶縁層１４に用いられる有機材料と半導体素子１１との熱膨張係数差を小さくすることに加え、薄型でも剛性を確保することができる。織布１５の材料としては、例えば、ガラス繊維、有機材料繊維が用いられる。有機材料繊維は、例えばポリイミド、ポリアミド、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、液晶ポリマー、フッ素系樹脂などが剛性や薄型の面で適しており、コスト面や熱膨張係数の観点よりガラス繊維がより好適である。
なお、織布含有絶縁層１４には、織布１５も含めて、半導体素子１１を配置するための開口部を設ける。織布含有絶縁層１４及び織布１５への開口部は、レーザ加工、打ち抜き型プレス加工、ダイシング、ウォーターカッター、ブラスト、ルータ、ドリル等により形成される。また、金属膜やレジスト材によるマスキングを施して、ドライエッチングにて形成しても構わない。この場合の開口部の辺方向は、前述のように織布１５の繊維方向と所定の関係を満たすように開口される。
半導体素子１１を絶縁層１３ａ上に設置する。半導体素子１１の接着では、絶縁層１３ａを硬化させる前などで所望の接着機能が存在していれば、そのまま接着を実施すれば良く、特にない場合や不安定である場合は、液状やシート状の接着剤を用いても良い。接着剤は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂などで形成されている。
また、半導体素子１１には第２ビア１２が設けられていても良い。第２ビア１２にはハンダ材料や樹脂成分、つまり、ペースト材料や異方性導電材料による接続は実施されておらず、安定して剛性のある接続部分が設けられる。具体的には、蒸着法、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、無電解めっき法、電解めっき法などで設けられる。製造方法の例としては、蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法、無電解めっき法などで給電層を設けた後に電解めっき法や無電解めっき法により所望の膜厚とするセミアディティブ法により形成することである。ただし、ナノ粒子によるペースト材料において、樹脂成分が無くなる場合や、温度をかけて焼結体に近づける際に樹脂成分が昇華する材料であれば使用可能である。
また、半導体素子１１は、半導体装置１０ｃの薄型化のために薄く仕上がっていることが望ましい。具体的には、３００μｍ以下の厚み、好ましくは１５０μｍ以下の厚み、より好ましくは１００μｍ以下の厚みである。本実施形態では、第２ビア１２として２０μｍ高さの銅ポストを電解めっきにより設けた５０μｍ厚みの半導体素子１１を、キュア処理後の絶縁層１３ａ上に設置し、厚さ２０μｍのエポキシ系接着剤により接着を行った。また、織布含有絶縁層１４としてガラスクロスにエポキシ樹脂を含浸した５０μｍ厚みのプリプレグ材を、織布含有絶縁層１４上の絶縁層１３ａは、２０μｍ厚みのシート状エポキシ樹脂をそれぞれ用いた。
次いで、図１４（ｂ）に示すとおり、半導体素子１１を埋設した内蔵層を形成する。形成には、ラミネート法、プレス法やそれぞれに真空状態を付加した製法等により実施する。また、積層に際して他の積層体との接触を防ぐことや、ハンドリング性のために分離や除去が可能な保護材を用いて積層を実施しても構わない。
この工程で、織布含有絶縁層１４の両面に形成される絶縁層１３ａに用いる材料を織布含有絶縁層１４に用いられる絶縁材料から織布１５を除いた材料と同じとすることや、半導体素子１１を接着する絶縁層１３ａが織布含有絶縁層１４に用いられる絶縁材料から織布１５を除いた材料と同じとし、かつ、織布含有絶縁層１４に用いられる絶縁材料から織布１５を除いた材料の流動性を活用することで、半導体素子１１を覆うこともできる。
本実施形態では、真空ラミネータにより同時に積層を実施し、先の織布含有絶縁層１４と絶縁層１３ａをあわせてキュア工程の熱処理を実施した。
次いで、図１４（ｃ）に示すとおり、第１ビア１８と配線層１６ａ、１６ｂを形成する。第１ビア１８は、開口部をレーザ、ドライエッチング法、ブラストなどにより形成し、配線層１６ａや配線層１６ｂの形成工程で形成するか、ビア開口部を電解めっき法、無電解めっき法、印刷法等により導電材料で埋めてから配線層１６ａや配線層１６ｂを形成しても良い。さらに、第１ビア１８なる部分にあらかじめ金属などの導電性材料を埋設しておき、絶縁層１３ａや織布含有絶縁層１４を形成した後にバフ研磨、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより除去し、導電性材料を露出させて第１ビア１８としても構わない。
また、図１４は、第１ビア１８の開口部を垂直な壁で示しているが、テーパ角を付けても構わない。また、配線層１６ａと第２ビア１２は接続されるように形成する。第２ビア１２は、図９（ｃ）で記載したとおり接続部分が形成され、且つ、絶縁層１３ａの仕上がり膜厚より厚い第２ビア１２の場合は、バフ研磨、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより第２ビア１２を配線層１６ａ形成前に露出させる。第２ビア１２が絶縁層１３ａより薄い場合は、開口部をレーザ、ドライエッチング法、ブラストなどにより形成し、配線層１６ａの工程で接続する。配線層１６ａは、図９（ａ）に記載したとおりの配線技術により形成することができる。また、配線層１６ａと配線層１６ｂは、同時に作製しても構わなく、別々に作製しても構わない。
本実施形態では、第１ビア１８はレーザにより開口を形成し、両側の配線層１６ａと配線層１６ｂの形成と同時に開口内部を銅メッキで充填した。また、第２ビア１２は、先に記載した通り、３０μｍ高さの銅ポストを形成しており、第２ビア１２を覆う絶縁層１３ａ表面をバフ研磨により研磨することで接続点を露出させた。さらに、配線１６ａ及び配線層１６ｂは、スパッタ膜を給電層としたセミアディティブ法を用い、膜厚１０μｍとして形成した。
次に、図１４（ｄ）に示すとおり、最表面にソルダーレジスト２１を形成する。ソルダーレジスト２１は、第１電極１９と第２電極２０となる部分を開口して形成する。ソルダーレジスト２１の開口を第１電極１９や第２電極２０より大きくした場合は、第１電極１９や第２電極２０の側壁部分にもハンダ材料が接続面とすることができ、接続信頼性を高めることができる。また、改めて電極を設ける構造では、ソルダーレジスト２１も応力緩和に用いることができるため、更なる信頼性の向上が実現出来る。
第１電極１９や第２電極２０は、例えば複数の層が積層されたものであり、例えば、第１電極１９や第２電極２０の表面に形成されるハンダボールの濡れ性やボンディングワイヤーとの接続性を考慮して、第１電極１９や第２電極２０の表面は、銅、アルミニウム、金、銀及びハンダ材料からなる群から選択された少なくとも一種の金属及び合金が設けられる。第１電極１９や第２電極２０は、接続に対して効果のある構造を適宜選択すれば良く、必ずしも同じ構造とする必要はない。ソルダーレジスト２１は、例えば有機材料で形成されており、例えば第１実施形態の絶縁層１３ａ、１３ｂに用いる有機材料として例示した有機材料で形成することができる。
有機材料は、感光性、非感光性のいずれを用いても構わない。感光性の有機材料を用いた場合、フォトリソグラフィー法などにより開口部を形成する。非感光性や感光性でパターン解像度が低い有機材料を用いた場合、開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。
本実施形態では、感光性のソルダーレジスト２１を用いて開口部を形成した後に、第１電極１９や第２電極２０として無電解めっきにて、Ａｕ層が表面となる様にＣｕ層上にＮｉ層と金層を順に積層した。Ｎｉ層の厚さは３μｍ、Ａｕ層の厚さは１μｍである。
本発明の半導体装置の製造方法に係る第２実施形態によれば、第２実施形態に係る半導体装置を効率よく形成することができる。織布含有絶縁層１４と絶縁層１３ａに用いる材料が、織布含有絶縁層１４に用いられる絶縁材料から織布１５を除いた材料と同じである場合や、織布含有絶縁層１４のみで積層することにより、第２実施形態の変形例に係る半導体装置を効率よく形成することができる。また、絶縁層１３ｂに織布２２を含む材料を用いることで、第３実施形態に係る半導体装置を効率よく形成出来る。さらに、電子部品を搭載することや半導体装置の積層を行うことで、第４実施形態に係る半導体装置や第５実施形態に係る半導体装置を効率よく形成することができる。さらに、図１４は個片の部分断面図として示しているが、複数の半導体装置が一度に作製され、ダイシングや裁断により個片化される工程を行っても良い。
以上、本発明を上記実施形態に即して説明したが、本発明は上記実施形態の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。
１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ：半導体装置
１１：半導体素子
１２：第２ビア
１３ａ，１３ｂ：絶縁層
１４：織布含有絶縁層
１５，２２：織布
１６ａ，１６ｂ：配線層
１７：ビア
１８：第１ビア
１９：第１電極
２０：第２電極
２１：ソルダーレジスト
２３：電子部品
２４，２５：接続部
２６：支持体
２７：補強繊維
２７ａ，２７ｂ：繊維
２８：開口部

Claims (24)

  1. １以上の半導体素子を内蔵する内蔵層と、該内蔵層の片面又は両面に１以上の配線層と絶縁層を有する半導体装置であって、
    前記内蔵層が補強用繊維からなる織布を含み、
    該織布が該半導体素子を内蔵する部位に開口部を有しており、
    該開口部は、該補強用繊維の繊維方向が、該開口部の少なくとも一部の辺方向又は接線方向に対して、直角又は平行でない、所定の角度を有するように配置されていることを特徴とする、半導体装置。
  2. 前記開口部の少なくとも一辺において、前記補強用繊維の一方向の隣接する２つの露出する繊維束の間隔内に、略直交している他の方向の繊維束の露出する数が５以下であることを特徴とする、請求項１に記載の半導体装置。
  3. 前記開口部の少なくとも一辺において、該開口部端面と前記補強用繊維とがなす角度が、１８度から７２度であることを特徴とする、請求項１または２に記載の半導体装置。
  4. 前記開口部は、矩形状であることを特徴とする、請求項１乃至３のいずれか一に記載の半導体装置。
  5. 前記開口部は、辺の方向が同一である矩形を複数組み合わせた形状、又は多角形であることを特徴とする、請求項１乃至３のいずれか一に記載の半導体装置。
  6. 前記開口部は、円形又は楕円形であることを特徴とする、請求項１に記載の半導体装置。
  7. 前記補強用繊維がガラスクロスであることを特徴とする、請求項１乃至６のいずれか一に記載の半導体装置。
  8. 前記内蔵層の両側に形成される前記配線層をつなぐ第１ビアが、該内蔵層を貫通することを特徴とする、請求項１乃至７のいずれか一に記載の半導体装置。
  9. 前記内蔵層の両面に形成される前記配線層のいずれか１が、前記半導体素子と該半導体素子上に配設された第２ビアを介して電気的に接続されていることを特徴とする、請求項１乃至８のいずれか一に記載の半導体装置。
  10. 前記内蔵層の両面に設けられる前記絶縁層の少なくとも１つの該絶縁層に補強用繊維を有していることを特徴とする、請求項１乃至９のいずれか一に記載の半導体装置。
  11. 前記絶縁層が有する前記補強用繊維が織布であることを特徴とする請求項１０に記載の半導体装置。
  12. 前記絶縁層が有する前記補強用繊維がガラスクロスであることを特徴とする請求項１０に記載の半導体装置。
  13. 前記絶縁層と前記内蔵層のそれぞれが有する前記補強用繊維の方向が、互いに異なっていることを特徴とする請求項１０乃至１２のいずれか一に記載の半導体装置。
  14. 前記第１ビアの直径が前記第２ビアの直径より大きいことを特徴とする請求項９乃至１３のいずれか一に記載の半導体装置。
  15. 表面に電子部品がさらに搭載されていることを特徴とする、請求項１乃至１４のいずれか一に記載の半導体装置。
  16. 請求項１乃至１４のいずれか一に記載の半導体装置が複数、積層されて構成されていることを特徴とする半導体装置。
  17. １以上の半導体素子を内蔵する半導体装置の製造方法であって、
    半導体素子の周囲の領域に、開口部を有する補強用織布であって、繊維方向が該開口部の少なくとも一部の辺方向又は接線方向に対して、直角又は平行でない、所定の角度を有するように配置されている補強用織布を含む内蔵層を形成する工程と、
    前記半導体素子と前記内蔵層を覆うように半導体装置の両側に少なくとも１以上の配線層と絶縁層を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  18. １以上の半導体素子を内蔵する半導体装置の製造方法であって、
    支持体上に少なくとも１以上の配線層と絶縁層を形成する工程と、
    該絶縁層上に半導体素子を設置する工程と、
    該半導体素子の周囲の領域に、開口部を有する補強用織布であって、繊維方向が該開口部の少なくとも一部の辺方向又は接線方向に対して、直角又は平行でない、所定の角度を有するように配置されている補強用織布を含む内蔵層を形成する工程と、
    該半導体素子と該内蔵層を覆うように少なくとも１以上の配線層と絶縁層をさらに形成する工程と、
    該支持体を除去する工程と、
    を有することを特徴とする半導体装置の製造方法。
  19. 前記支持体を除去する工程の後に、少なくとも１以上の配線層と絶縁層を形成する工程を有することを特徴とする、請求項１８に記載の半導体装置の製造方法。
  20. 前記半導体素子の周囲の領域に補強用織布を含む内蔵層を形成する工程において、前記内蔵層に第１ビアを形成することを特徴とする、請求項１７乃至１９のいずれか一に記載の半導体装置の製造方法。
  21. 前記半導体素子と前記内蔵層を覆うように少なくとも１以上の配線層と絶縁層をさらに形成する工程において、前記内蔵層を貫通するように第１ビアを形成することを特徴とする請求項１７乃至２０のいずれか一に記載の半導体装置の製造方法。
  22. 前記半導体素子と前記内蔵層を覆うように少なくとも１以上の配線層と絶縁層をさらに形成する工程において、該配線層と前記半導体素子とを接続する第２ビアを形成する工程を含むことを特徴とする請求項１７乃至２１のいずれか一に記載の半導体装置の製造方法。
  23. 他の電子部品を搭載する工程をさらに含むことを特徴とする、請求項１７乃至２２のいずれか一に記載の半導体装置の製造方法。
  24. 請求項１乃至１５のいずれか一に記載の半導体装置を複数、積層する工程を含むことを特徴とする半導体装置の製造方法。
JP2011525952A 2009-08-07 2010-08-06 半導体装置とその製造方法 Pending JPWO2011016555A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009184997 2009-08-07
JP2009184997 2009-08-07
PCT/JP2010/063386 WO2011016555A1 (ja) 2009-08-07 2010-08-06 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPWO2011016555A1 true JPWO2011016555A1 (ja) 2013-01-17

Family

ID=43544449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011525952A Pending JPWO2011016555A1 (ja) 2009-08-07 2010-08-06 半導体装置とその製造方法

Country Status (3)

Country Link
US (1) US8692364B2 (ja)
JP (1) JPWO2011016555A1 (ja)
WO (1) WO2011016555A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8709264B2 (en) * 2010-06-25 2014-04-29 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
JP5703010B2 (ja) * 2010-12-16 2015-04-15 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP5866774B2 (ja) * 2011-02-25 2016-02-17 富士通株式会社 半導体装置の製造方法
WO2012133839A1 (ja) * 2011-03-30 2012-10-04 日本電気株式会社 機能素子内蔵基板、これを備えた電子機器及び機能素子内蔵基板の製造方法
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
JP6478309B2 (ja) * 2012-12-31 2019-03-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板及び多層基板の製造方法
JP6247006B2 (ja) * 2013-01-23 2017-12-13 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
US9155191B2 (en) * 2013-05-31 2015-10-06 Qualcomm Incorporated Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
JP6170832B2 (ja) * 2013-12-20 2017-07-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102146131B1 (ko) * 2014-04-07 2020-08-21 에스케이하이닉스 주식회사 패키지 적층 소자
KR20160084143A (ko) * 2015-01-05 2016-07-13 삼성전기주식회사 전자소자 내장기판 및 그 제조 방법
JP6532750B2 (ja) * 2015-02-10 2019-06-19 新光電気工業株式会社 配線基板及びその製造方法
JP6712764B2 (ja) * 2015-05-25 2020-06-24 パナソニックＩｐマネジメント株式会社 伸縮性フレキシブル基板およびその製造方法
US10453786B2 (en) * 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
US10276467B2 (en) * 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US9832865B2 (en) * 2016-04-26 2017-11-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods and devices for providing increased routing flexibility in multi-layer printed circuit boards
US9953917B1 (en) * 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect and resistor structure and method of manufacturing thereof
KR101901712B1 (ko) * 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
CN208938956U (zh) * 2017-11-07 2019-06-04 台湾东电化股份有限公司 基板结构
US10903136B2 (en) * 2017-11-07 2021-01-26 Tdk Taiwan Corp. Package structure having a plurality of insulating layers
KR101912290B1 (ko) * 2017-12-06 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지
EP3716326A1 (en) * 2019-03-25 2020-09-30 Mitsubishi Electric R&D Centre Europe B.V. Electrically power assembly with thick electrically conductive layers
JP7232123B2 (ja) * 2019-05-14 2023-03-02 新光電気工業株式会社 配線基板、電子装置、及び配線基板の製造方法
DE102019215471B4 (de) 2019-10-09 2022-05-25 Vitesco Technologies GmbH Elektronisches Bauteil mit einer Kontaktieranordnung und Verfahren zur Herstellung eines elektronischen Bauteils
KR20210073802A (ko) * 2019-12-11 2021-06-21 삼성전기주식회사 전자부품 내장기판
CN113130408A (zh) * 2019-12-31 2021-07-16 奥特斯奥地利科技与系统技术有限公司 部件承载件及制造部件承载件的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02305494A (ja) * 1989-04-24 1990-12-19 Matsushita Electric Works Ltd 多層配線基板の製造方法
JPH08111570A (ja) * 1994-10-07 1996-04-30 Hitachi Chem Co Ltd 接着用プリプレグ
JP2001177010A (ja) * 1999-10-05 2001-06-29 Nec Corp 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
JP2004335641A (ja) * 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
JP2008300482A (ja) * 2007-05-30 2008-12-11 Nec Toppan Circuit Solutions Inc 印刷配線板及びその製造方法ならびに半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JPH06334334A (ja) 1993-05-20 1994-12-02 Sumitomo Bakelite Co Ltd プリント配線板の製造方法
JPH08139424A (ja) * 1994-11-10 1996-05-31 Ibiden Co Ltd プリント配線板及びその製造方法
US6016598A (en) * 1995-02-13 2000-01-25 Akzo Nobel N.V. Method of manufacturing a multilayer printed wire board
JPH0964493A (ja) 1995-08-29 1997-03-07 Nippon Mektron Ltd 回路基板の配線構造及びその形成法
JP3586803B2 (ja) 1996-08-06 2004-11-10 三菱製紙株式会社 プリント配線板の製造方法
US6841740B2 (en) * 2000-06-14 2005-01-11 Ngk Spark Plug Co., Ltd. Printed-wiring substrate and method for fabricating the same
JP2002016173A (ja) 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
JP2002270712A (ja) 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
JP3914239B2 (ja) 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP2007227586A (ja) 2006-02-23 2007-09-06 Cmk Corp 半導体素子内蔵基板及びその製造方法
JP4964481B2 (ja) 2006-03-24 2012-06-27 日本特殊陶業株式会社 配線基板
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02305494A (ja) * 1989-04-24 1990-12-19 Matsushita Electric Works Ltd 多層配線基板の製造方法
JPH08111570A (ja) * 1994-10-07 1996-04-30 Hitachi Chem Co Ltd 接着用プリプレグ
JP2001177010A (ja) * 1999-10-05 2001-06-29 Nec Corp 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
JP2004335641A (ja) * 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
JP2008300482A (ja) * 2007-05-30 2008-12-11 Nec Toppan Circuit Solutions Inc 印刷配線板及びその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
WO2011016555A1 (ja) 2011-02-10
US8692364B2 (en) 2014-04-08
US20120133052A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
WO2011016555A1 (ja) 半導体装置とその製造方法
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP5003260B2 (ja) 半導体装置およびその製造方法
JP5378380B2 (ja) 半導体装置及びその製造方法
JP5510323B2 (ja) コアレス配線基板、半導体装置及びそれらの製造方法
US8039756B2 (en) Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same
WO2010101167A1 (ja) 半導体装置及びその製造方法
JP5267987B2 (ja) 半導体装置およびその製造方法
JP5392847B2 (ja) 配線基板、半導体装置及びそれらの製造方法
JP4819471B2 (ja) 配線基板及び配線基板を用いた半導体装置並びにその製造方法
WO2010041630A1 (ja) 半導体装置及びその製造方法
US8710669B2 (en) Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer
WO2011089936A1 (ja) 機能素子内蔵基板及び配線基板
JP5548855B2 (ja) 配線基板及びその製造方法
US20090001604A1 (en) Semiconductor Package and Method for Producing Same
JP5589735B2 (ja) 電子部品内蔵基板及びその製造方法
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP5193332B2 (ja) 配線基板及び配線基板を用いた半導体装置並びにその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140804

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140812

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141003