KR20160084143A - 전자소자 내장기판 및 그 제조 방법 - Google Patents

전자소자 내장기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20160084143A
KR20160084143A KR1020150000673A KR20150000673A KR20160084143A KR 20160084143 A KR20160084143 A KR 20160084143A KR 1020150000673 A KR1020150000673 A KR 1020150000673A KR 20150000673 A KR20150000673 A KR 20150000673A KR 20160084143 A KR20160084143 A KR 20160084143A
Authority
KR
South Korea
Prior art keywords
electronic device
polyimide resin
resin layer
core substrate
substrate
Prior art date
Application number
KR1020150000673A
Other languages
English (en)
Inventor
이남길
최철호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150000673A priority Critical patent/KR20160084143A/ko
Priority to JP2015223327A priority patent/JP2016127272A/ja
Priority to US14/984,043 priority patent/US20160198574A1/en
Publication of KR20160084143A publication Critical patent/KR20160084143A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

전자소자 내장기판 및 그 제조 방법이 개시된다. 본 발명의 일 측면에 따른 전자소자 내장기판은 캐비티의 일면에 형성된 폴리이미드 수지층을 포함하는 코어기판, 폴리이미드 수지층에 지지된 상태로 캐비티에 내장되는 전자소자 및 코어기판 및 전자소자를 커버하도록 코어기판의 양면에 형성되는 절연층을 포함한다.

Description

전자소자 내장기판 및 그 제조 방법{SUBSTRATE WITH ELECTRONIC DEVICE EMBEDDED THEREIN AND MANUFACTURING METHOD THEREOF}
본 발명은 전자소자 내장기판 및 그 제조 방법에 관한 것이다.
기존의 전자제조산업에서는 능동/수동 소자들을 SMT(Surface Mount Technology)를 활용하여 기판 위에 장착하는 것이 대부분이다. 하지만 전자제품의 소형화 추세에 따라 기판 내에 능동/수동 소자들을 내장하는 새로운 패키징 기술들이 많이 개발되고 있다.
능동/수동소자 내장기판 제품의 경우 유기 기판 내에 여러가지 능동/수동 소자를 집적화함으로써 경제적인 제조공정이 가능하고, 이러한 패키지 기술을 접목한 모듈 제품으로 제품의 소형화에 기여할 수 있다.
또한, 능동/수동소자 내장기판은 이러한 다기능성 및 소형화의 장점과 더불어 고기능화의 측면도 포함하고 있는데, 이는 플립칩(flip chip)이나 BGA(ball grid array)에서 사용되는 와이어 본딩(wire bonding) 또는 솔더볼(solder ball)을 이용한 소자의 전기적 연결과정에서 발생할 수 있는 신뢰성 문제를 개선할 수 있는 방편을 제공하기 때문이다.
한국공개특허 제10-2010-0059010호 (2010. 06. 04. 공개)
본 발명의 실시예는 캐비티에 내장되는 전자소자를 캐비티의 일면에 형성되는 폴리이미드 수지층으로 지지하는 전자소자 내장기판 및 그 제조 방법에 관한 것이다.
여기서, 폴리이미드 수지층은 전자소자에 대한 소정의 접착력 확보 및 제품의 박판화를 동시에 구현 가능한 두께로 제한될 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자소자 내장기판을 나타내는 도면.
도 2는 본 발명의 일 실시예에 따른 전자소자 내장기판의 제조 방법을 나타내는 순서도.
도 3 내지 도 7은 본 발명의 일 실시예에 따른 전자소자 내장기판의 제조 방법에서 주요 단계를 나타내는 도면.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우 만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 본 발명에 따른 전자소자 내장기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 전자소자 내장기판을 나타내는 도면이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 전자소자 내장기판(1000)은 코어기판(100), 전자소자(200) 및 절연층(300)을 포함한다.
코어기판(100)은 캐비티(110)의 일면에 형성된 폴리이미드 수지층(120)을 포함하는 부분으로, CCL(COPPER CLAD LAMINATE) 등과 같이 수지 및 동박으로 구성된 적층판일 수 있으며, 특정한 회로 패턴이 형성될 수 있다.
여기서, 캐비티(110)는 코어기판(100) 내에 후술할 전자소자(100)를 내장하기 위한 공간으로서, CNC 드릴이나 금형을 이용한 펀칭 공법 또는 레이저 드릴(CO2 또는 YAG)을 이용한 방법으로 형성될 수 있다.
폴리이미드 수지층(120)은 이미드 결합을 가진 합성 고분자층으로서, 내열성 및 절연성이 우수하여 절연 재료로 사용될 수 있다. 이러한 폴리이미드 수지층(120)은 수지 상태에서 소정의 접착력을 가지므로 전자소자(200)가 접착될 수 있고, 경화되어 전자소자(200)를 캐비티(110) 상에서 지지할 수 있다.
이와 같은 폴리이미드 수지층(120)은 그 자체로서 절연 재료로 사용될 수 있다는 점에서, 재질의 특성상 전자소자(200) 내장 후에 별도로 제거할 필요가 없을 수 있다. 또한, 절연 재료로 활용 가능한 에폭시 등과 비교하여 상대적으로 열팽창계수가 작다는 점에서 보다 안정적이고 견고한 절연층을 형성할 수 있다.
전자소자(200)는 폴리이미드 수지층(120)에 지지된 상태로 캐비티(110)에 내장되는 부분으로, IC칩과 같은 능동소자, 또는 커패시터, 인덕터 등과 같은 수동소자일 수 있다.
이러한 전자소자(200)를 캐비티(110)에 내장하기 위해서는 별도의 내열 테이프 등을 통해 전자소자(200)를 고정할 필요가 있다. 그러나, 이와 같은 내열 테이프 등은 공정 진행 중 제거가 필수적이라는 점에서 공정을 복잡하게 할 수 있다.
또한, 내열 테이프 등의 제거 과정에서 미처 제거되지 못한 잔사 등에 의해 층간 박리가 발생할 수 있는 등 전자소자 내장기판(1000)의 신뢰성 불량을 야기시킬 우려가 있다.
따라서, 본 실시예에 따른 전자소자 내장기판(1000)은 별도의 내열 테이프 등을 사용하지 않고, 상술한 바와 같이 폴리이미드 수지층(120)을 통해 전자소자(200)를 지지할 수 있다.
절연층(300)은 코어기판(100) 및 전자소자(200)를 커버하도록 코어기판(100)의 양면에 형성되는 부분으로, 코어기판(100) 및 전자소자(200)를 보호하도록 절연피복 구조가 형성될 수 있다.
이상과 같이, 본 실시예에 따른 전자소자 내장기판(1000)은 전자소자(200)가 폴리이미드 수지층(120)에 지지된 상태로 캐비티(110)에 내장되므로, 전자소자(200)를 보다 용이하게 코어기판(100)에 내장할 수 있다.
즉, 제거가 필수적인 별도의 내열 테이프 등을 사용하지 않고, 제거의 필요가 없는 폴리이미드 수지층(120)을 통해 전자소자(200)를 지지하므로, 잔사 등에 의한 신뢰성 불량을 방지할 수 있다.
또한, 제거의 필요가 없는 폴리이미드 수지층(120)을 통해 전자소자(200)를 지지하므로, 코어기판(100)의 양면에 대한 절연층(300) 형성 공정을 동시에 진행하는 것이 가능하여 공정을 단축시킬 뿐만 아니라, 코어기판(100)의 양면에 형성된 절연층(300)의 경화수축 차이로 인한 휨발생을 최소화할 수 있다.
본 실시예에 따른 전자소자 내장기판(1000)에서 폴리이미드 수지층(120)의 두께는 전자소자(200)의 두께보다 상대적으로 얇게 형성될 수 있다. 즉, 캐비티(110)의 일면에 형성된 폴리이미드 수지층(120)은 전자소자(200)의 양면을 모두 커버하지 않는 두께로 제한될 수 있다.
만약, 폴리이미드 수지층(120)의 두께가 전자소자(200)의 두께보다 상대적으로 두꺼워 전자소자(200)가 폴리이미드 수지층(120)의 내부에 묻히는 경우에는, 코어기판(100)의 양면 모두에 절연층(300) 및 폴리이미드 수지층(120)이 각각 2중으로 형성되어 레이저 비아 가공 등의 공정이 곤란할 수 있다.
따라서, 본 실시예에 따른 전자소자 내장기판(1000)은 폴리이미드 수지층(120)의 두께를 전자소자(200)의 두께보다 상대적으로 얇게 형성하여, 전자소자(200)의 적어도 한면은 폴리이미드 수지층(120)으로 커버되지 않도록 할 수 있다.
여기서, 폴리이미드 수지층(120)의 두께는 0.5㎛~10㎛ 로 형성될 수 있다. 만약, 폴리이미드 수지층(120)의 두께가 지나치게 얇다면 전자소자(200)를 접착시키기 위한 소정의 접착력이 확보되지 않을 수 있다. 반면, 폴리이미드 수지층(120)의 두께가 지나치게 두껍다면 전자소자 내장기판(1000)의 전체적인 두께가 증가하여 제품의 박형화가 곤란할 수 있다.
따라서, 본 실시예에 따른 전자소자 내장기판(1000)은 폴리이미드 수지층(120)의 두께를 0.5㎛~10㎛ 로 형성하여, 전자소자(200)에 대한 소정의 접착력 확보 및 제품의 박판화를 동시에 구현 가능할 수 있다.
본 실시예에 따른 전자소자 내장기판(1000)에서, 폴리이미드 수지층(120)은 내부에 필러가 함침되어 형성될 수 있다. 즉, 구조적 보강을 위해 폴리이미드 수지층(120)에 필러를 포함시켜 형성할 수 있다.
본 실시예에 따른 전자소자 내장기판(1000)에서, 절연층(300)은 전자소자(200)와 전기적으로 연결되는 외층 회로패턴(310)이 형성될 수 있다. 이 경우, 외층 회로패턴(310)은 포토리소그래피를 이용한 에칭법이나 에디티브법(도금법)을 통해 형성될 수 있고, 절연층(300)을 관통하는 비아(via) 등을 통해 각각의 외층 회로패턴(310) 및 전자소자(200)가 서로 연결될 수 있으나, 반드시 이에 한정되는 것은 아니고 필요에 따라 다양하게 변형될 수 있다.
또한, 외층 회로패턴(310)은 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 또는 몰리브덴(Mo) 등의 금속 물질로 이루어질 수 있다.
본 실시예에 따른 전자소자 내장기판(1000)에서, 코어기판(100)은 표면에 내층 회로패턴(130)이 형성될 수 있다. 이 경우, 도 1에 도시된 바와 같이, 내층 회로패턴(130)은 코어기판(100)의 양면 간의 전기적 연결을 위해 비아 등의 내벽면에 연장 형성됨으로써 인터 커넥션(interconnection)을 이룰 수 있다.
도 2는 본 발명의 일 실시예에 따른 전자소자 내장기판의 제조 방법을 나타내는 순서도이다. 도 3 내지 도 7은 본 발명의 일 실시예에 따른 전자소자 내장기판의 제조 방법에서 주요 단계를 나타내는 도면이다.
도 2 내지 도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 전자소자 내장기판의 제조 방법은 코어기판(100)에 캐비티(110)를 형성하는 단계(S100, 도 3)로부터 시작된다.
이 경우, 캐비티(110)는 CNC 드릴이나 금형을 이용한 펀칭 공법 또는 레이저 드릴(CO2 또는 YAG)을 이용한 방법으로 형성될 수 있으며, 코어기판(100)은 표면에 내층 회로패턴(130)이 형성될 수 있다.
다음으로, 캐비티(110)의 일면을 커버하도록 코어기판(100)의 일면에 폴리이미드 수지층(120) 및 절연층(300)을 형성할 수 있다(S200, 도 4). 이 경우, 폴리이미드 수지층(120)은 수지 상태에서 소정의 접착력을 가지므로 전자소자(200)가 접착될 수 있고, 경화되어 전자소자(200)를 캐비티(110) 상에서 지지할 수 있다.
이와 같은 폴리이미드 수지층(120)은 그 자체로서 절연 재료로 사용될 수 있다는 점에서, 재질의 특성상 전자소자(200) 내장 후에 별도로 제거할 필요가 없을 수 있다. 또한, 절연 재료로 활용 가능한 에폭시 등과 비교하여 상대적으로 열팽창계수가 작다는 점에서 보다 안정적이고 견고한 절연층을 형성할 수 있다.
다음으로, 폴리이미드 수지층(120)에 지지되도록 캐비티(110)에 전자소자(200)를 내장할 수 있다(S300, 도 5). 즉, 본 실시예에 따른 전자소자 내장기판의 제조 방법은 별도의 내열 테이프 등을 사용하지 않고, 제거의 필요가 없는 폴리이미드 수지층(120)을 통해 전자소자(200)를 지지할 수 있다.
다음으로, 코어기판(100) 및 전자소자(200)를 커버하도록 코어기판(100)의 타면에 절연층(300)을 형성할 수 있다(S400, 도 6 및 도 7). 이 경우, 절연층(300)은 코어기판(100) 및 전자소자(200)를 보호하도록 형성되는 절연피복 구조로서, 절연층(300)은 전자소자(200)와 전기적으로 연결되는 외층 회로패턴(310)이 형성될 수 있다.
이상과 같이, 본 실시예에 따른 전자소자 내장기판의 제조 방법은 제거가 필수적인 별도의 내열 테이프 등을 사용하지 않고, 제거의 필요가 없는 폴리이미드 수지층(120)을 통해 전자소자(200)를 지지하므로, 잔사 등에 의한 신뢰성 불량을 방지할 수 있다.
또한, 제거의 필요가 없는 폴리이미드 수지층(120)을 통해 전자소자(200)를 지지하므로, 코어기판(100)의 양면에 대한 절연층(300) 형성 공정을 동시에 진행하는 것이 가능하여 공정을 단축시킬 뿐만 아니라, 코어기판(100)의 양면에 형성된 절연층(300)의 경화수축 차이로 인한 휨발생을 최소화할 수 있다.
본 실시예에 따른 전자소자 내장기판의 제조 방법에서, S400 단계는, 코어기판(100)의 양면에 적층된 프리프레그(PPG) 및 구리박판을 압착하는 단계를 포함할 수 있다.
즉, 코어기판(100)의 양면에 프리프레그(PPG) 및 구리박판을 적층한 후, 이를 압착하는 방식으로 절연층(300)을 형성할 수 있다. 이 경우, 구리박판은 포토리소그래피를 이용한 에칭법이나 에디티브법(도금법)을 통해 외층 회로패턴(310)으로 가공될 수 있다.
이로 인해, 본 실시예에 따른 전자소자 내장기판의 제조 방법은 보다 용이하게 코어기판(100)의 양면에 절연층(300)을 형성할 수 있다. 특히, 코어기판(100)의 양면에 대한 압착 공정을 동시에 진행할 수 있으므로, 공정을 더욱 단순화하고 코어기판(100) 양면의 경화수축 차이에 따른 휨발생을 감소시킬 수 있다.
한편, 본 발명의 일 실시예에 따른 전자소자 내장기판의 제조 방법과 관련된 각 구성에 대하여는, 본 발명의 일 실시예에 따른 전자소자 내장기판(1000)에서 상세히 설명하였으므로, 중복되는 내용에 대하여는 생략하도록 한다.
이상, 본 발명의 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 코어기판
110: 캐비티
120: 폴리이미드 수지층
130: 내층 회로패턴
200: 전자소자
300: 절연층
310: 외층 회로패턴
1000: 전자소자 내장기판

Claims (8)

  1. 캐비티의 일면에 형성된 폴리이미드 수지층을 포함하는 코어기판;
    상기 폴리이미드 수지층에 지지된 상태로 상기 캐비티에 내장되는 전자소자; 및
    상기 코어기판 및 상기 전자소자를 커버하도록 상기 코어기판의 양면에 형성되는 절연층;
    을 포함하는 전자소자 내장기판.
  2. 제1항에 있어서,
    상기 폴리이미드 수지층의 두께는 상기 전자소자의 두께보다 상대적으로 얇게 형성되는, 전자소자 내장기판.
  3. 제2항에 있어서,
    상기 폴리이미드 수지층의 두께는 0.5㎛~10㎛ 로 형성되는, 전자소자 내장기판.
  4. 제1항에 있어서,
    상기 폴리이미드 수지층은 내부에 필러가 함침되어 형성되는, 전자소자 내장기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 절연층은 상기 전자소자와 전기적으로 연결되는 외층 회로패턴이 형성되는, 전자소자 내장기판.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 코어기판은 표면에 내층 회로패턴이 형성되는, 전자소자 내장기판.
  7. 코어기판에 캐비티를 형성하는 단계;
    상기 캐비티의 일면을 커버하도록 상기 코어기판의 일면에 폴리이미드 수지층 및 절연층을 형성하는 단계;
    상기 폴리이미드 수지층에 지지되도록 상기 캐비티에 전자소자를 내장하는 단계; 및
    상기 코어기판 및 상기 전자소자를 커버하도록 상기 코어기판의 타면에 절연층을 형성하는 단계;
    를 포함하는 전자소자 내장기판의 제조 방법.
  8. 제7항에 있어서,
    상기 절연층을 형성하는 단계는,
    상기 코어기판의 양면에 적층된 프리프레그(PPG) 및 구리박판을 압착하는 단계를 포함하는, 전자소자 내장기판의 제조 방법.
KR1020150000673A 2015-01-05 2015-01-05 전자소자 내장기판 및 그 제조 방법 KR20160084143A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150000673A KR20160084143A (ko) 2015-01-05 2015-01-05 전자소자 내장기판 및 그 제조 방법
JP2015223327A JP2016127272A (ja) 2015-01-05 2015-11-13 電子素子内蔵基板及びその製造方法
US14/984,043 US20160198574A1 (en) 2015-01-05 2015-12-30 Substrate with electronic device embedded therein and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150000673A KR20160084143A (ko) 2015-01-05 2015-01-05 전자소자 내장기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20160084143A true KR20160084143A (ko) 2016-07-13

Family

ID=56287307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150000673A KR20160084143A (ko) 2015-01-05 2015-01-05 전자소자 내장기판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20160198574A1 (ko)
JP (1) JP2016127272A (ko)
KR (1) KR20160084143A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102671978B1 (ko) * 2019-02-11 2024-06-05 삼성전기주식회사 인쇄회로기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100059010A (ko) 2008-11-25 2010-06-04 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728748B1 (ko) * 2005-12-14 2007-06-19 삼성전기주식회사 임베디드 인쇄회로기판 제조방법
KR20090117237A (ko) * 2008-05-09 2009-11-12 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100999531B1 (ko) * 2008-10-20 2010-12-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8692364B2 (en) * 2009-08-07 2014-04-08 Nec Corporation Semiconductor device and method for manufacturing the same
JP5826532B2 (ja) * 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法
KR101109356B1 (ko) * 2010-10-20 2012-01-31 삼성전기주식회사 임베디드 인쇄회로기판의 제조방법
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100059010A (ko) 2008-11-25 2010-06-04 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
US20160198574A1 (en) 2016-07-07
JP2016127272A (ja) 2016-07-11

Similar Documents

Publication Publication Date Title
US9793219B2 (en) Semiconductor element built-in wiring board and method for manufacturing the same
US9226382B2 (en) Printed wiring board
US9723729B2 (en) Printed wiring board
TWI387409B (zh) 內建半導體元件之印刷布線板及其製造方法
JP6822940B2 (ja) 回路基板
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
KR102194721B1 (ko) 인쇄회로기판 및 그 제조 방법
US9391044B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR100956688B1 (ko) 인쇄회로기판 및 그 제조방법
KR20110010015A (ko) 반도체 패키지 및 이의 제조 방법
US20150223341A1 (en) Embedded board, printed circuit board and method of manufacturing the same
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JP6880429B2 (ja) 素子内蔵型印刷回路基板及びその製造方法
US20160113110A1 (en) Printed wiring board
JP6084283B2 (ja) 部品内蔵基板及びその製造方法
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP2016048768A (ja) 配線板及び半導体装置の製造方法
KR101150036B1 (ko) 전자소자 내장형 다층 연성인쇄회로기판 및 그 제조 방법
KR20160004158A (ko) 패키지 기판
KR102281460B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP5427476B2 (ja) 半導体センサ装置
KR20160084143A (ko) 전자소자 내장기판 및 그 제조 방법
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5146358B2 (ja) 電子装置
KR102268384B1 (ko) 전자소자 내장기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application