KR20100059010A - 전자소자 내장 인쇄회로기판의 제조방법 - Google Patents

전자소자 내장 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20100059010A
KR20100059010A KR1020080117625A KR20080117625A KR20100059010A KR 20100059010 A KR20100059010 A KR 20100059010A KR 1020080117625 A KR1020080117625 A KR 1020080117625A KR 20080117625 A KR20080117625 A KR 20080117625A KR 20100059010 A KR20100059010 A KR 20100059010A
Authority
KR
South Korea
Prior art keywords
electronic component
insulating material
printed circuit
circuit board
manufacturing
Prior art date
Application number
KR1020080117625A
Other languages
English (en)
Other versions
KR101022921B1 (ko
Inventor
박진선
이성
이정원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080117625A priority Critical patent/KR101022921B1/ko
Priority to JP2009030734A priority patent/JP4783835B2/ja
Publication of KR20100059010A publication Critical patent/KR20100059010A/ko
Application granted granted Critical
Publication of KR101022921B1 publication Critical patent/KR101022921B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 전자부품 내장형 인쇄회로기판의 제조방법에 관한 것이고, 보다 상세하게는 전자부품 픽업툴과 초음파 경화가기 결합한 전자부품 실장장치를 사용하여 전자부품 내장형 인쇄회로기판을 제조하는 방법에 관한 것이다.
초음파, 에폭시, 전자부품, 픽업툴, 혼(horn)

Description

전자소자 내장 인쇄회로기판의 제조방법{Method of manufacturing electronic components embedded PCB}
본 발명은 전자부품 내장형 인쇄회로기판의 제조방법에 관한 것이고, 보다 상세하게는 전자부품 픽업툴과 초음파 경화가기 결합한 전자부품 실장장치를 사용하여 전자부품 내장형 인쇄회로기판을 제조하는 방법에 관한 것이다.
최근, 차세대 다기능성, 소형 패키지 기술의 일환으로써 반도체칩 내장 인쇄회로기판의 개발이 주목 받고 있다.
반도체칩 내장 기판은 이러한 다기능성, 소형화의 장점과 더불어 고기능화의 측면도 포함하고 있는데, 이는 플립칩(flip chip)이나 BGA(ball grid array)에서 사용되는 와이어 본딩(wire bonding) 또는 솔더볼(solder ball)을 이용한 반도체칩의 전기적 연결과정에서 발생할 수 있는 신뢰성 문제를 개선할 수 있는 방편을 제공하기 때문이다.
종래 패키지 기판 제조 공정은 (a) 기판(substrate)을 준비하는 단계 (b) 기판에 다이(die or chip) 본딩(bonding or attachment)을 하는 단계 (c) 고온 열압착(heat vacuum press)으로 적층(lamination)하는 단계 (d) 회로 및 비아를 형성하 는 단계로 구성된다. 여기서, 다이 본딩 공정은 기판 혹은 픽업 툴을 가열함과 동시에 웨이퍼(wafer) 등에 형성되어 있는 다이를 픽업하여 기판 상에 다이를 놓고, 다이 본더를 기판에 가접착하기 위하여 압력을 일정 시간 주어 다이를 본딩하는 방법이다. 이때, 액상의 유기 혹은 무기 접착제 또는 필름형인 다이 어태치 필름(die attach film)을 사용하여 다이를 기판에 접착하므로 다이 본딩시 일정 시간 동안 열을 가하는 공정이 필요하다. 그러나, 다이를 부착하기 위해 일정시간 동안 기판 전체에 열을 가하는 경우 처음 놓은 다이와 마지막 놓은 다이가 열을 받는 시간이 다르므로 다이 쉬프트(shift) 등을 유발하는 문제점이 있었다.
또한, 다이 상부에 절연재를 고온 열압착을 하여 적층하는 방법은 유리전이온도(Tg) 보다 15 내지 20 ℃ 높은 열을 가하여 반경화 된 수지를 완전 경화시키는 공정으로 이는 수 시간의 열경화 과정이 필요하므로 공업적 견지에서 비경제적이라는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 창출된 것으로서, 초음파를 이용하여 부착필름 및 절연재를 경화하여 칩의 쉬프트가 발생하지 않으며, 제조 공정 시간을 단축할 수 있는 전자부품 내장형 인쇄회로기판의 제조방법을 제안한다.
본 발명에 따른 전자부품 내장형 인쇄회로기판의 제조방법은, (A) 전자부품 지지부 상부에, 하면에 부착필름이 도포된 전자부품을 배치하는 단계; 및 (B) 상기 부착필름을 초음파 경화하여 상기 전자부품을 상기 전자부품 지지부에 고정하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 (A) 단계 내지 상기 (B) 단계는, 전자부품 픽업툴과 초음파 경화기가 결합된 전자부품 실장 장치에 의해 수행되는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 (A) 단계 이후에, 상기 전자부품을 감싸도록 상기 전자부품 및 상기 전자부품 지지부 상부에 절연재를 도포하는 단계를 더 포함하고, 상기 (B) 단계의 상기 전자부품을 상기 전자부품 지지부에 고정하는 단계는, 상기 절연재와 상기 부착필름을 동시에 초음파 경화하여 수행되는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 부착필름은 에폭시계 수지를 포함하여 이루어진 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 전자부품 지지부는 인쇄회로기판의 캐비티 바닥면에 형성된 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 전자부품 지지부는 메탈시트인 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (B) 단계 이후에, (ⅰ) 상기 전자부품을 감싸도록 상기 전자부품 및 상기 전자부품 지지부 상부에 절연재를 도포 하는 단계; 및 (ⅱ) 상기 절연재 상부에 상기 전자부품에 형성된 외부접속단자와 접속하는 비아 및 회로패턴을 형성하는 단계;를 더 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 전자부품 실장장치는, 진공흡착기를 포함하는 상기 픽업툴 일측에 결합된 컨버터, 부스터 및 초음파 혼을 포함하는 초음파 경화기를 포함하여 구성된 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 절연재 상부에 상기 전자부품에 형성된 외부접속단자와 접속하는 비아 및 회로패턴을 형성하는 단계를 더 포함하는 것에 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 전자부품 내장형 인쇄회로기판의 제조방법에 의하면, 초음파를 이용하여 절연층을 경화하기 때문에 분해온도(Td) 이하의 온도로 두께에 따라 수초 내지 수십분으로 경화 시간을 단축시킬 수 있어 공업적 견지에서 경제적이다.
또한, 픽업툴과 초음파 경화기가 결합된 전자부품 실장장치에 의해 수행되므로 제조공정시간이 단축되는 장점이 있다.
이하, 본 발명에 따른 전자부품 내장형 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 1 내지 도 6은 본 발명의 바람직한 제1 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.
먼저, 전자부품 지지부(100) 상부에, 하면에 부착필름(500)이 도포된 전자부품(300)을 배치하는 단계이다.
도 1에 도시된 바와 같이, 전자부품 픽업툴(700)에 의해 전자부품(300)이 전자부품 지지부(100) 상부로 이동한다.
전자부품 지지부(100)는 실장되는 전자부품(300)을 안정하게 지지하는 구성으로서, 예를 들면, 양면동박적층판(CCL), 메탈시트 등이 될 수 있다. 본 발명에서의 전자부품 지지부(100)는 추후 형성될 인쇄회로기판에 전자부품(300)을 안정적으로 내장될 수 있도록 인쇄회로기판의 제조공정 상에서 전자부품(300) 지지하는 구성이면 족하다. 즉, 전자부품 지지부(100)는 추후 형성될 전자부품 내장형 인쇄회로기판의 일부를 구성할 수도 있고 또는 공정중에 제거되어 인쇄회로기판에 포함되지 않는 구성일 수 있다. 본 실시예에서는 전자부품 지지부(100)로 구리로 이루어진 메탈시트를 사용한다.
다음, 도 2에 도시된 바와 같이, 하부면 부착필름(500)이 도포된 전자부품(300)을 전자부품 지지부(100) 상부에 위치시킨다. 여기서, 부착필름(500)은 에폭시(epoxy)계의 수지를 포함하는 다이 어태치 필름(die attach film)인 것이 바람직하다.
전자부품(300)은 인쇄회로기판과 전기적으로 연결되어 특정기능을 수행하는 부품으로 예를 들면 커패시터 소자 또는 반도체 소자가 될 수 있으며, 전자부품(300)의 일면에는 추후 형성될 인쇄회로기판과 전기적으로 연결될 수 있는 외부접속단자(310)를 구비된다. 본 실시예에서는 전자부품(300)으로 내부에 전자회로가 집적된 반도체칩을 사용하며, 반도체칩의 일면에는 전자부품(300)에 전기 신호를 인출하는 외부접속단자(310)가 형성되어 있다.
다음, 도 3에 도시된 바와 같이, 전자부품(300)을 감싸도록 전자부품(300) 및 전자부품 지지부(100) 상부에 절연재(900)를 도포한다. 전자부품 지지부(100) 상부에 전자부품(300)이 배치되면 바람직하게는 에폭시계 수지를 포함하는 프리프레그로 이루어진 절연재(900)를 도포한다.
다음, 도 4에 도시된 바와 같이 부착필름(500) 및 절연재(900)를 동시에 경화한다. 부착필름(500) 및 절연재(900)를 동시에 초음파 경화하여 전자부품(300)을 전자부품 지지부(100)에 고정한다.
이때, 전자부품(300)의 배치 및 부착필름(500)과 절연재(900)의 경화는 전자부품(300) 픽업툴(710)과 초음파 경화기(730)가 결합된 전자부품(300) 실장장치(700)에 의해 수행된다. 여기서 픽업툴(710)은 전자부품(300)을 옮길 수 있는 진공흡착기(711)를 포함하여 구성되며, 진공흡착기(711)의 흡착력에 의해 전자부품(300)을 들어올려 원하는 위치에 배치시킬 수 있다.
초음파 경화기(730)는 초음파를 종방향 또는 횡방향으로 발생시키는 초음파 혼(735; 도 12 참조)을 포함하는 구성이다. 도 12에는 본 실시예에 사용되는 전자부품(300) 실장장치(700)에 포함된 초음파 경화기(730)의 개략적인 구성도가 개시되며, 이를 참조하여 초음파 경화기(730)를 간단하게 설명한다.
도 12에 나타낸 바와 같이, 초음파 경화기(730)는 크게 전원과 액츄에이터(미도시), 컨버터(731), 부스터(733), 및 초음파혼(735)으로 구성된다. 컨버터(731)는 초음파 장치의 일부로서 액츄에이터에 장착되어 있다. 컨버터(731; 트랜스듀서)는 전원으로부터 초음파 전기 에너지를 공급받는다. 고주파 전기 진동을 전 기 진동과 동일한 주파수의 기계 진동으로 변환시키며, 컨버터(731)의 핵심 부분은 피에조 전기 세라믹 소자로 되어 있다. 이 요소에 교류 전압을 공급하면 팽창과 수축을 반복하면서 결과적으로 전기적인 주파수와 90% 이상 동일한 기계적인 주파수 발진을 하는 기계적인 에너지로의 변환이 가능하게 된다.
부스터(733)는 혼(735)을 통해서 재료에 전달되는 진폭을 증감시키는 기계적 변환기로서 이용될 수 있다. 초음파 조립체의 성능은 정확한 혼(735) 표면의 진폭에 달려있는데, 진폭은 혼(735) 형태의 함수로서 용착재료의 사이즈와 형태에 의해서 크게 영향을 받는다. 부스터(733)는 알루미늄 또는 티타늄 재의 공명성 반 파장 섹션으로 되어 있으며, 초음파 스택의 한 부분으로서 컨버터(731)와 혼(735) 사이에 장착된다. 부스터(733)는 함꼐 사용되는 컨버터(731)와 동일한 주파수로 공명되도록 설계되어 진다.
초음파혼(735)은 전형적으로 반 파장 섹션으로 조율되어 필요한 힘과 진동을 용착 재료에 균일하게 작용시키는 구성이다. 초음파혼(735)은 컨버터(731)로부터 접합 재료에 진동을 전달한다. 초음파혼(735)은 용도에 따라서 티타늄 합금, 알루미늄, 또는 강철로 제작될 수 있다.
이에 더하여, 도시되지는 않았지만 초음파 경화기(730)는 재료에 작용하는 힘을 측정하여 초음파를 가동시키고 접합 조건을 기록하는 로드셀을 더 포함할 수 있다.
초음파 경화기(730)의 작동 전에 시차주사열량계(DSC)로 경화 대상물의 엔탈피를 측정하고, 초음파 경화기(730)를 작동하여 측정한 엔탈피 만큼의 열량을 가하 는 방법으로 초음파의 진폭을 조절하여 재료의 유리전이 온도(glass transition temperatures, Tg) 이상, 분해온도 (decomposition temperatures, Td) 이하의 온도를 인가한다. 이로써 초음파를 이용하여 에폭시 분자의 진동을 유발, 재료 자체의 발열 반응을 통해 경화를 진행할 수 있다.
상술한 구성의 픽업툴(710)과 초음파 경화기(730)를 결합하여 일체화함으로써 픽업툴(710)에 의해 반도체 칩이 실장된 위치에 초음파 경화기(730)가 배치되어장비 배치와 경화에 소요되는 시간을 단축할 수 있는 장점이 있다. 이때, 본 실시예의 도면에서는 이해를 돕기 위해 픽업툴(710) 및 초음파 경화기(730)가 전자부품(300) 및 절연재(900)와 부착하는 면적이 매우 작은 것으로 도시되었으나, 픽업툴(710)의 진공흡착기(711)는 흡착대상물인 전자부품(300)에 비해 면적이 넓은 것이 바람직하고, 초음파 경화기(730)의 초음파 혼(735)은 경화대상물인 부착필름(500) 및 절연재(900)의 넓이의 약 90%의 면적을 갖는 것이 바람직함을 이해하여야 한다.
한편, 상술한 공정에서는 절연재(900)를 적층한 후 부착필름(500)과 절연재(900)를 동시에 초음파 경화하는 공정에 대해서만 서술하였으나, 도 5a에 도시된 바와 같이, 절연재(900) 적층 전에 부착필름(500)을 초음파 경화하고나서, 도 5b에 도시된 바와 같이, 절연재(900)를 적층하는 것도 가능하다. 이때 절연재(900)는 반드시 초음파 경화하여야 하는 것은 아니고 열경화 방식으로 경화할 수 있다.
다음, 도 6에 도시된 바와 같이, 절연재(900)의 양면에 전자부품(300)에 형성된 외부접속단자(310)와 전기적으로 접속하는 비아(910) 및 회로패턴(930)을 형 성한다.
부착필름(500) 및 절연재(900)의 경화가 완료되면 YAG 레이저 또는 CO2 레이저를 이용한 레이저 드릴링으로 절연재(900)에 일면에 전자부품(300)의 외부접속단자(310)를 노출하는 블라인드 비아홀을 형성하고, 통상적인 세미어디티브공법(SAP)으로 비아(910) 및 회로패턴(930)을 형성할 수 있다. 이때, 전자부품(300) 하부에는 매탈시트로 이루어진 지지부(100)를 에칭하여 회로패턴(930)을 형성할 수 있으며, 도시되지는 않았지만 절연재(900)의 상하를 전기적으로 도통하는 비아를 추가형성할 수 있음은 물론이다.
본 실시예에서는 메탈시트를 이용하여 회로패턴(930)을 형성하고 세미어디티브 공법으로 전자부품(300)과 접속하는 비아 및 회로패턴(930)을 형성하는 공정에 대해서만 서술하였지만, 본 발명이 이에 제한되는 것은 아니다. 본 기술분야의 당업자라면 매탈시트로 이루어진 전자부품 지지부(100) 하부에 추가의 하부 절연층을 적층하고 하부 절연층에 회로패턴(930)을 형성하거나, 추가 빌드업층을 형성하는 방식 등으로 전자부품 내장형 인쇄회로기판을 구성할 수 있음을 용이하게 이해할 수 있을 것이다.
도 7 내지 도 11은 본 발명의 바람직한 제2 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다. 이하에서는 이를 참조하여 제2 실시예를 설명하며, 제1 실시예와 중복되는 서술은 생략한다.
먼저, 인쇄회로기판(200)의 전자부품(300) 형성용 캐비티(270) 바닥면에 형 성된 전자부품 지지부(210)에 전자부품(300)을 위치시키는 단계이다.
도 7에 도시된 바와 같이, 전자부품 지지부(210)를 갖는 양면 인쇄회로기판(200)이 제공된다. 본 실시예의 전자부품 지지부(210)는 절연부재의 양면에 형성된 회로패턴(230), 절연부재의 양면을 전기적으로 도통하는 비아(250), 절연재(900)를 관통하는 전자부품(300) 실장용 캐비티(270)를 포함하는 인쇄회로기판(200)의 캐비티(270) 바닥면에 형성된다. 이러한 지지부(210)는 인쇄회로기판(200)에 형성된 금속패턴 또는 인쇄회로기판(200)의 하부에 부착된 지지테잎이 될 수 있다. 본 실시예에서는 양면 인쇄회로기판(200)에 대해 예시적으로 도시 및 서술하지만 본 발명이 이에 제한되는 것은 아니며, 단면 또는 다층 인쇄회로기판에도 동일하게 본 발명의 기술적 특징이 적용될 수 있음을 밝혀둔다. 인쇄회로기판(200)에 형성되는 캐비티(270)는 CNC 드릴링 또는 레이저 드릴링으로 가공할 수 있으며, 인쇄회로기판(200)의 제조는 공지의 기술에 의해 수행되므로 여기에서는 상세한 설명은 생략한다.
전자부품 지지부(210)가 제공되면 도 8에 도시된 바와 같이, 하부면 부착필름(500)이 도포된 전자부품(300)을 전자부품 지지부(210) 상부에 위치시킨다. 여기서, 부착필름(500)은 에폭시(epoxy)계의 수지 포함하는 다이 어태치 필름(die attach film)인 것이 바람직하다.
다음, 도 9에 도시된 바와 같이, 전자부품(300)을 감싸도록 전자부품(300) 및 전자부품 지지부(210) 상부에 절연재(900)를 도포하고, 부착필름(500) 및 절연재(900)를 동시에 경화한다.
전자부품 지지부(210) 상부에 전자부품(300)이 배치되면 바람직하게는 에폭시계 수지를 포함하는 프리프레그로 이루어진 절연재(900)를 도포하고, 부착필름(500) 및 절연재(900)를 초음파 경화하여 전자부품(300)을 전자부품 지지부(210)에 고정한다. 절연재(900)의 도포에 의해 인쇄회로기판(200)의 캐비티(270)는 절연재(900)로 충전되게 된다.
상술한 전자부품(300)의 배치 및 부착필름(500)과 절연재(900)의 경화는 전자부품(300) 픽업툴(710)과 초음파 경화기(730)가 결합된 전자부품(300) 실장장치(700)에 의해 수행된다.
한편, 상술한 공정에서는 절연재(900)를 적층한 후 부착필름(500)과 절연재(900)를 동시에 초음파 경화하는 공정에 대해서만 서술하였으나, 도 10에 도시된 바와 같이, 절연재(900) 적층 전에 부착필름(500)을 초음파 경화한 후에 절연재(900)를 적층하는 것도 가능하다. 이때 절연재(900)는 반드시 초음파 경화하여야 하는 것은 아니고 열경화 방식으로 경화할 수 있다.
다음, 도 11에 도시된 바와 같이, 절연재(900)의 양면에 전자부품(300)에 형성된 외부접속단자(310)와 전기적으로 접속하는 비아(910) 및 회로패턴을 형성한다.
부착필름(500) 및 절연재(900)의 경화가 완료되면 YAG 레이저 또는 CO2 레이저를 이용한 레이저 드릴링으로 절연재(900)에 일면에 전자부품(300)의 외부접속단자(310) 및 양면인쇄회로기판(200)의 회로층을 노출하는 블라인드 비아홀을 형성하고, 무전해 시드층을 형성한후 도금 레지스트층을 적층하고, 전해도금을 수행하는 통상적인 세미어디티브공법(SAP)으로 비아(910) 및 회로층을 형성할 수 있다.
상술한 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법에 의하면, 초음파를 이용하여 절연층을 경화하기 때문에 분해온도(Td) 이하의 온도로 수분 내지 수십분으로 경화 시간을 단축시킬 수 있어 공업적 견지에서 경제적이다.
또한, 부착필름(500)을 먼저 초음파로 경화시키는 방식에 따르면, 부착필름(500)의 경화 시간을 1초 미만으로 줄일 수 있어, 공정 시간이 단축될 뿐만 아니라 전자부품(300)의 쉬프트 등의 유발을 방지할 수 있다.
또한, 본 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조는 픽업툴(710)과 초음파 경화기(730)가 결합된 전자부품(300) 실장장치(700)에 의해 수행되므로 제조공정시간이 단축되는 장점이 있다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1 내지 도 6은 본 발명의 바람직한 제1 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.
도 7 내지 도 11는 본 발명의 바람직한 제2 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.
도 12는 도 1에 도시된 전자부품 실장장치의 초음파 경화기의 구성을 개략적으로 도시하는 도면이다.
< 도면의 주요 부호에 대한 설명 >
100, 210 전자부품 지지부 200 인쇄회로기판
210 전자부품 지지부 230 회로패턴
250 비아 270 캐비티
300 전자부품 310 외부접속단자
500 부착필름 700 전자부품 실장장치
710 픽업툴 711 진공흡착기
730 초음파 경화기 731 컨버터
733 부스터 735 초음파 혼
900 절연재 910 비아
930 회로패턴

Claims (10)

  1. (A) 전자부품 지지부 상부에, 하면에 부착필름이 도포된 전자부품을 배치하는 단계; 및
    (B) 상기 부착필름을 초음파 경화하여 상기 전자부품을 상기 전자부품 지지부에 고정하는 단계;
    를 포함하는 전자부품 내장형 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 (A) 단계 내지 상기 (B) 단계는,
    전자부품 픽업툴과 초음파 경화기가 결합된 전자부품 실장 장치에 의해 수행되는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  3. 제1항에 있어서,
    상기 (A) 단계 이후에,
    상기 전자부품을 감싸도록 상기 전자부품 및 상기 전자부품 지지부 상부에 절연재를 도포하는 단계를 더 포함하고,
    상기 (B) 단계의 상기 전자부품을 상기 전자부품 지지부에 고정하는 단계는, 상기 절연재와 상기 부착필름을 동시에 초음파 경화하여 수행되는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 부착필름은 에폭시계 수지를 포함하여 이루어진 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  5. 제1항에 있어서,
    상기 전자부품 지지부는 인쇄회로기판의 캐비티 바닥면에 형성된 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  6. 제1항에 있어서,
    상기 전자부품 지지부는 메탈시트인 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  7. 제1항에 있어서,
    상기 (B) 단계 이후에,
    (ⅰ) 상기 전자부품을 감싸도록 상기 전자부품 및 상기 전자부품 지지부 상부에 절연재를 도포하는 단계; 및
    (ⅱ) 상기 절연재 상부에 상기 전자부품에 형성된 외부접속단자와 접속하는 비아 및 회로패턴을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방 법.
  8. 제2항에 있어서,
    상기 전자부품 실장장치는, 진공흡착기를 포함하는 상기 픽업툴 일측에 결합된 컨버터, 부스터 및 초음파 혼을 포함하는 초음파 경화기를 포함하여 구성된 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  9. 제2항에 있어서,
    상기 절연재는 에폭시계 수지를 포함하여 이루어진 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  10. 제1항에 있어서,
    상기 (B) 단계 이후에,
    상기 절연재 상부에 상기 전자부품에 형성된 외부접속단자와 접속하는 비아 및 회로패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
KR1020080117625A 2008-11-25 2008-11-25 전자소자 내장 인쇄회로기판의 제조방법 KR101022921B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080117625A KR101022921B1 (ko) 2008-11-25 2008-11-25 전자소자 내장 인쇄회로기판의 제조방법
JP2009030734A JP4783835B2 (ja) 2008-11-25 2009-02-13 電子素子内蔵プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080117625A KR101022921B1 (ko) 2008-11-25 2008-11-25 전자소자 내장 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20100059010A true KR20100059010A (ko) 2010-06-04
KR101022921B1 KR101022921B1 (ko) 2011-03-16

Family

ID=42330145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080117625A KR101022921B1 (ko) 2008-11-25 2008-11-25 전자소자 내장 인쇄회로기판의 제조방법

Country Status (2)

Country Link
JP (1) JP4783835B2 (ko)
KR (1) KR101022921B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160007213A (ko) 2014-07-11 2016-01-20 삼성전기주식회사 전자소자 내장기판 및 그 제조 방법
KR20160009371A (ko) 2014-07-16 2016-01-26 삼성전기주식회사 전자소자 내장기판 및 그 제조 방법
KR20160032625A (ko) 2014-09-16 2016-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR20160081590A (ko) 2014-12-31 2016-07-08 삼성전기주식회사 방열형 인쇄회로기판 및 그 제조 방법
KR20160084143A (ko) 2015-01-05 2016-07-13 삼성전기주식회사 전자소자 내장기판 및 그 제조 방법
KR20160140198A (ko) 2015-05-29 2016-12-07 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR20200143300A (ko) * 2019-06-13 2020-12-23 신혜중 하이브리드형 무선충전용 수신안테나 장치 및 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224635A (ja) * 1985-07-24 1987-02-02 Matsushita Electric Ind Co Ltd フリツプチツプボンダ−
JPH05235531A (ja) * 1992-02-24 1993-09-10 Matsushita Electric Ind Co Ltd 電子部品実装方法および実装装置
EP1448034A1 (en) 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JP2003188505A (ja) * 2001-12-21 2003-07-04 Matsushita Electric Ind Co Ltd 電子部品実装体の製造方法
JP2005112916A (ja) * 2003-10-03 2005-04-28 Nitto Denko Corp アンダーフィル接着フィルム及びこれを用いた半導体装置
JP5191627B2 (ja) * 2004-03-22 2013-05-08 日立化成株式会社 フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2007073655A (ja) * 2005-09-06 2007-03-22 Cmk Corp チップ抵抗器並びに部品内蔵型プリント配線板及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160007213A (ko) 2014-07-11 2016-01-20 삼성전기주식회사 전자소자 내장기판 및 그 제조 방법
KR20160009371A (ko) 2014-07-16 2016-01-26 삼성전기주식회사 전자소자 내장기판 및 그 제조 방법
KR20160032625A (ko) 2014-09-16 2016-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR20160081590A (ko) 2014-12-31 2016-07-08 삼성전기주식회사 방열형 인쇄회로기판 및 그 제조 방법
KR20160084143A (ko) 2015-01-05 2016-07-13 삼성전기주식회사 전자소자 내장기판 및 그 제조 방법
KR20160140198A (ko) 2015-05-29 2016-12-07 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR20200143300A (ko) * 2019-06-13 2020-12-23 신혜중 하이브리드형 무선충전용 수신안테나 장치 및 그 제조방법

Also Published As

Publication number Publication date
KR101022921B1 (ko) 2011-03-16
JP4783835B2 (ja) 2011-09-28
JP2010129994A (ja) 2010-06-10

Similar Documents

Publication Publication Date Title
KR101022921B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법
KR100656751B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP5013973B2 (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
JP4205749B2 (ja) 電子モジュールの製造方法及び電子モジュール
JP4794458B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR101156657B1 (ko) 전자 부품 실장 구조의 제조 방법
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
US20110127076A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
KR100714196B1 (ko) 전기소자를 내장한 인쇄회로기판 및 그 제조방법
JP2006520093A (ja) 電子モジュールの製造方法
JP4537995B2 (ja) 電子モジュールを製造する方法
KR101253514B1 (ko) 열팽창수축률 차이로 인한 기판 휨 문제 해결방법 및 이를 적용한 전자부품 내장형 인쇄회로기판
US20090283302A1 (en) Printed circuit board and manufacturing method thereof
JP5153417B2 (ja) 部品内蔵基板および実装構造体
JP2010251688A (ja) 部品内蔵印刷配線板及びその製造方法
JP2006261387A (ja) モジュールとその製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP2001144212A (ja) 半導体チップ
EP3878826A1 (en) Component carrier and method of manufacturing the same
KR20060134512A (ko) 임베디드 인쇄회로기판 제조방법
JP4786914B2 (ja) 複合配線基板構造体
JP2006237233A (ja) 複合配線基板構造体及びその製造方法
JP2010129725A (ja) 配線基板、実装構造体及び電子装置
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP2003282774A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee