JP5153417B2 - 部品内蔵基板および実装構造体 - Google Patents
部品内蔵基板および実装構造体 Download PDFInfo
- Publication number
- JP5153417B2 JP5153417B2 JP2008094465A JP2008094465A JP5153417B2 JP 5153417 B2 JP5153417 B2 JP 5153417B2 JP 2008094465 A JP2008094465 A JP 2008094465A JP 2008094465 A JP2008094465 A JP 2008094465A JP 5153417 B2 JP5153417 B2 JP 5153417B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- semiconductor element
- resin
- cavity
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
また、図5は、図4に示した部品内蔵基板2の他の実施形態である。図5に示すように、凸部11は、半導体素子6と半導体素子6の外周に沿って連続的に当接していても構わない。すなわち、切り欠き部C1が基体5に形成されていなくてもよい。この場合、半導体素子6をキャビティC内にて位置ずれを抑制することができるとともに、内壁面5axおよび対向面5ayの両面から突出した凸部11を半導体素子6の側面とより圧着させることができる。なお、図5は、図2の点線A‐Aにおける平面方向における断面図である。また、図4および図5においては、スルーホールは2つ設けられているが、多数設けられていても構わない。
2 部品内蔵基板
3 バンプ
4 実装部品
5 基体
5a 内壁面
6 半導体素子
6a 端子部
7a 導電層
7ax 信号線路
7ay グランド層
7b ビア導体
7c スルーホール導体
8 絶縁体
9 フィルム層
10 接着層
11 凸部
12 充填用樹脂
13 フィラー
14 コア基板
15 絶縁層
S スルーホール
C キャビティ
C1 切り欠き部
G1 隙間
G2 間隙
P 貫通孔
V ビア孔
Claims (6)
- フィラーを含有する第1樹脂層とフィラーを含有しない第2樹脂層とを交互に複数層積層したものであって、キャビティが形成され、該キャビティの内壁面において前記第1樹脂層に対して前記第2樹脂層の一部が前記キャビティの内方へ突出するようにして形成された複数の凸部を厚み方向に配列してなる基体と、
前記キャビティに設けられ、且つ前記複数の凸部の少なくとも2つ以上と当接する電子部品と、
前記複数の凸部の間の隙間に充填されて前記電子部品と接着している樹脂と、を備え、
前記キャビティの内壁面において、前記第1樹脂層から露出した前記フィラーの一部が前記樹脂で被覆されており、
前記凸部は頂部の表面が湾曲しているとともに、その湾曲面の一部が前記電子部品と当接していることを特徴とする部品内蔵基板。 - 請求項1に記載の部品内蔵基板において、
前記樹脂の一部は、前記凸部の前記湾曲面における当接部の周辺部と前記電子部品の側面との間の隙間に充填されていることを特徴とする部品内蔵基板。 - 請求項1に記載の部品内蔵基板において、
前記電子部品は直方体形状であって、
前記キャビティの内壁面および該内壁面と対向する対向面の両面から突出した前記凸部が、前記電子部品の側面と当接していることを特徴とする部品内蔵基板。 - 請求項3に記載の部品内蔵基板において、
前記凸部が前記電子部品の4つの側面と当接していることを特徴とする部品内蔵基板。 - 請求項4に記載の部品内蔵基板において、
前記凸部が前記電子部品と該電子部品の外周に沿って連続的に当接していることを特徴とする部品内蔵基板。 - 請求項1から請求項5のいずれかに記載の部品内蔵基板と、
該部品内蔵基板の主面に搭載され、前記電子部品と電気的に接続される実装部品と、
を備えたことを特徴とする実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094465A JP5153417B2 (ja) | 2008-04-01 | 2008-04-01 | 部品内蔵基板および実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094465A JP5153417B2 (ja) | 2008-04-01 | 2008-04-01 | 部品内蔵基板および実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246315A JP2009246315A (ja) | 2009-10-22 |
JP5153417B2 true JP5153417B2 (ja) | 2013-02-27 |
Family
ID=41307860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008094465A Expired - Fee Related JP5153417B2 (ja) | 2008-04-01 | 2008-04-01 | 部品内蔵基板および実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5153417B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012216575A (ja) * | 2011-03-31 | 2012-11-08 | Nec Toppan Circuit Solutions Inc | 部品内蔵印刷配線板及びその製造方法 |
JP2013020993A (ja) * | 2011-07-07 | 2013-01-31 | Murata Mfg Co Ltd | 部品内蔵基板の製造方法 |
US8716859B2 (en) * | 2012-01-10 | 2014-05-06 | Intel Mobile Communications GmbH | Enhanced flip chip package |
WO2013129154A1 (ja) * | 2012-02-27 | 2013-09-06 | 株式会社村田製作所 | 部品内蔵基板の製造方法 |
JP6029342B2 (ja) * | 2012-06-15 | 2016-11-24 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP5400235B1 (ja) * | 2012-11-09 | 2014-01-29 | 太陽誘電株式会社 | 電子部品内蔵基板 |
JP2014150128A (ja) * | 2013-01-31 | 2014-08-21 | Denso Corp | 電子装置 |
JP6070290B2 (ja) * | 2013-03-05 | 2017-02-01 | 株式会社村田製作所 | 樹脂多層部品およびその製造方法 |
KR101609264B1 (ko) * | 2014-12-09 | 2016-04-05 | 삼성전기주식회사 | 전자소자 내장 기판 및 그 제조 방법 |
KR102139755B1 (ko) | 2015-01-22 | 2020-07-31 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3672169B2 (ja) * | 1999-03-05 | 2005-07-13 | 日本特殊陶業株式会社 | コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法 |
JP2003078251A (ja) * | 2001-06-18 | 2003-03-14 | Tdk Corp | セラミックチップ内蔵基板とその製造方法 |
JP2005223223A (ja) * | 2004-02-06 | 2005-08-18 | Tdk Corp | 半導体ic内蔵基板及びその製造方法、並びに、半導体ic内蔵モジュール |
JP2006073763A (ja) * | 2004-09-01 | 2006-03-16 | Denso Corp | 多層基板の製造方法 |
-
2008
- 2008-04-01 JP JP2008094465A patent/JP5153417B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009246315A (ja) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5153417B2 (ja) | 部品内蔵基板および実装構造体 | |
JP5013973B2 (ja) | プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法 | |
JP5066192B2 (ja) | 配線基板及び実装構造体 | |
KR101097816B1 (ko) | 전자 부품 내장형 기판의 제조 방법 | |
JP5395360B2 (ja) | 電子部品内蔵基板の製造方法 | |
JP4291279B2 (ja) | 可撓性多層回路基板 | |
KR101160498B1 (ko) | 프린트 배선판 및 그 제조 방법 | |
KR101739401B1 (ko) | 배선 기판 및 이것을 사용한 실장 구조체 | |
US8284557B2 (en) | Circuit board, mounting structure, and method for manufacturing circuit board | |
JP2015076599A (ja) | 電子部品内蔵印刷回路基板及びその製造方法 | |
JP2009054689A (ja) | 配線基板、実装基板および実装構造体、並びに配線基板の製造方法 | |
TW201444440A (zh) | 配線基板及其製造方法 | |
JP4954120B2 (ja) | 配線基板および実装構造体 | |
JP4939519B2 (ja) | 多層回路基板の製造方法 | |
JP5019995B2 (ja) | 配線基板、実装基板および実装構造体、並びに配線基板の製造方法 | |
JP5127431B2 (ja) | 配線基板及びその製造方法、並びに実装構造体 | |
JP2010034260A (ja) | 配線基板及びその製造方法、並びに実装構造体 | |
JP2014160705A (ja) | 配線基板、これを用いた実装構造体、これを用いた電子装置および配線基板の製造方法 | |
JPWO2007043165A1 (ja) | 多層配線基板及びその製造方法 | |
JP2009289853A (ja) | 配線基板の製造方法及び実装構造体の製造方法 | |
JP4912234B2 (ja) | 複合基板、配線基板および実装構造体 | |
JP2009200400A (ja) | 部品内蔵基板の製造方法 | |
KR100888562B1 (ko) | 능동소자 내장형 인쇄회로기판 제조 방법 | |
JP4429712B2 (ja) | 基板前駆体の製造方法 | |
JP2007115951A (ja) | インターポーザ基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |