JP2009200400A - 部品内蔵基板の製造方法 - Google Patents

部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP2009200400A
JP2009200400A JP2008042746A JP2008042746A JP2009200400A JP 2009200400 A JP2009200400 A JP 2009200400A JP 2008042746 A JP2008042746 A JP 2008042746A JP 2008042746 A JP2008042746 A JP 2008042746A JP 2009200400 A JP2009200400 A JP 2009200400A
Authority
JP
Japan
Prior art keywords
substrate
component
resin
terminal portion
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008042746A
Other languages
English (en)
Inventor
Tadashi Nagasawa
忠 長澤
Katsura Hayashi
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008042746A priority Critical patent/JP2009200400A/ja
Publication of JP2009200400A publication Critical patent/JP2009200400A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

【課題】本発明は、製造歩留まりを向上させることが可能な配線基板の製造方法を提供することを目的とする。
【解決手段】上面に端子部１２を有する電子部品を内蔵した基板を準備する工程と、端子部１２の直上に位置する基板の一部に対し減圧雰囲気中にてレーザー光を照射し、該基板の一部を取り除いて端子部１２を露出する工程と、端子部１２上に導電部材を形成する工程と、を備えたことを特徴とする部品内蔵基板の製造方法。
【選択図】図２

Description

本発明は、各種オーディオビジュアル機器や家電機器、通信機器、コンピュータ機器又はその周辺機器などの電子機器に使用される部品内蔵基板の製造方法に関するものである。
従来より、ＩＣ（Integrated Circuit）又はＬＳＩ（Large Scale Integration）等の半導体素子を実装することが可能な配線基板が知られている。
近年では、電子機器の小型化を目的として、基体内部に半導体素子を内蔵した部品内蔵基板が開発されている（下記特許文献１，２参照）。
なお、特許文献１，２に記載の技術では、レーザーを照射して、基体内部に内蔵した半導体素子の端子部上の樹脂を除去して、露出した端子部に導電部材を接続させている。
特開平４−２３３２６６号公報 特開２００７−２８１１１６号公報
しかしながら、上述した特許文献１に記載の技術では、レーザーの出力を大きくすると、レーザーの熱によって半導体素子が破壊することがある。また、レーザーの出力を小さくすると、半導体素子の端子部上に形成された樹脂を取り除くことができずに、導電部材と端子部との間にて接続不良が発生することがある。これらの結果により、製造歩留まりが低下してしまう。
本発明は、上述した課題に鑑みなされたものであって、製造歩留まりを向上させることが可能な配線基板の製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の部品内蔵基板の製造方法は、上面に端子部を有する電子部品を内蔵した基板を準備する工程と、前記端子部の直上に位置する基板の一部に対し減圧雰囲気中にてレーザー光を照射し、該基板の一部を取り除いて前記端子部を露出する工程と、前記端子部上に導電部材を形成する工程と、を備えたことを特徴とする。
また、本発明の部品内蔵基板の製造方法において、前記レーザー光はｆθレンズを通過して、前記基板の上面に対して垂直に入射して、前記端子部の直上に位置する前記基板の一部を取り除くことを特徴とする。
また、本発明の部品内蔵基板の製造方法において、前記減圧雰囲気とは、０．８×１０５Ｐａ以下の気圧であることを特徴とする。
また、本発明の部品内蔵基板の製造方法において、前記端子部の直上に位置する前記基板の一部に照射するレーザー光は、０．２μＪ以上３００μＪ以下の出力であることを特徴とする。
また、本発明の部品内蔵基板の製造方法において、前記電子部品は、前記基板に設けられたキャビティ内に載置されているとともに、前記電子部品を被覆するように前記電子部品上に樹脂が形成されており、該樹脂の一部は、前記電子部品の端面と前記キャビティの側壁との間の空隙に充填されていることを特徴とする。
本発明は、製造歩留まりを向上させることが可能な部品内蔵基板の製造方法を提供することができる。
以下に、本発明の実施形態に係る部品内蔵基板を図面に基づいて詳細に説明する。図１は、部品内蔵基板の平面図であって、図２は、部品内蔵基板の断面図である。
部品内蔵基板１は、電子部品を内蔵した基板としての配線基板２と、配線基板２に半田等のバンプ３を介してフリップチップ実装された、ＩＣ又はＬＳＩ等の実装素子４と、を含んで構成されている。
また、配線基板２は、コア基板５と、コア基板５の一主面及び他主面に交互に積層される導電層６と、絶縁層７と、を含んで構成されている。かかるコア基板５は、例えばガラス繊維、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂等を縦横に織り込んだ基材に、エポキシ樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂などの熱硬化性樹脂を含浸させたシートを積層して固化することによって作製される。
また、コア基板５は基材を用いずに低熱膨張樹脂から作製することもできる。低熱膨張樹脂としては、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂、ポリイミド樹脂又は液晶ポリマー樹脂等を用いることができる。なかでもポリパラフェニレンベンズビスオキサゾール樹脂を使用することが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、熱膨張率が−５ｐｐｍ／℃以上５ｐｐｍ／℃以下と小さい。このような低熱膨張樹脂を使用することによって、コア基板５自体の熱膨張を抑制することができる。その結果、実装素子４の熱膨張に近づけることができ、実装素子４が破壊されるのを効果的に防止することができる。なお、熱膨張率は、ＪＩＳＫ７１９７に準ずる。
コア基板５には、上下方向に貫通するスルーホールＳと、スルーホールＳの内壁面に沿って形成されるスルーホール導体８と、スルーホール導体８によって囲まれる領域に充填される絶縁体９が形成されている。スルーホール導体８は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料から成る。また、絶縁体９は、スルーホールＳによって囲まれる残存空間を埋めるためのものである。絶縁体９は、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、フッ素樹脂、シリコン樹脂、ポリフェニレンエーテル樹脂又はビスマレイミドトリアジン樹脂等から成る。絶縁体９がスルーホールＳによって囲まれる残存空間を埋めることによって、絶縁体９の直上直下に後述するビア導体１０を形成することができ、スルーホール導体８から導電層６まで引き回す配線の距離を短くすることができ、配線基板２の小型化を実現することができる。また、配線の距離を短くすることによって、配線抵抗を小さくすることができ、消費電力を低減することができる。
以下に、導電層６及び絶縁層７について説明する。導電層６は、所定の電気信号を伝達する機能を備えたライン状の信号線路６ａと、実装素子４を共通の電位、例えばアース電位にする機能を備えた平板状のグランド層６ｂとを含んでいる。また、信号線路６ａは、グランド層６ｂに対して、絶縁層７を介して対向するように配置されている。また、導電層６は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。
絶縁層７は、接着層７ａとフィルム層７ｂとを交互に複数積層して構成されている。接着層７ａは、熱硬化性樹脂又は熱可塑性樹脂等が使用される。かかる熱硬化性樹脂としては、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂のうち少なくともいずれか一つを使用することができる。熱可塑性樹脂としては、半田リフロー時の加熱に耐える耐熱性を有する必要があることから、構成する材料の軟化温度が２００℃以上であることが望ましく、例えば、液晶ポリマー等を使用することができる。なお、接着層７ａの熱膨張率は、例えば１５ｐｐｍ／℃以上８０ｐｐｍ／℃以下である。また、接着層７ａは、乾燥後の厚みが例えば１μｍ以上１５μｍ以下となるように設定されている。
また、接着層７ａには、多数のフィラーが含有されていても構わない。接着層７ａにフィラーが含有されていることによって、接着層７ａの硬化前の粘度を調整することができ、接着層７ａの厚み寸法を所望の値に近づけて接着層７ａを形成することができる。フィラーは球状であって、フィラーの径は例えば０．０５μｍ以上６μｍ以下に設定されており、フィラーの熱膨張率は例えば−５ｐｐｍ／℃以上５ｐｐｍ／℃以下である。なお、フィラーは、例えば酸化珪素（シリカ）、炭化珪素、酸化アルミニウム、窒化アルミニウム又は水酸化アルミニウム等から成る。
フィルム層７ｂは、導電層６に対して、接着層７ａとなる接着材を介して貼り合わされており、例えば加熱プレス装置を用いて加熱しながら加圧した後、冷却することによって導電層５上に積層される。
フィルム層７ｂは、配線基板２の平坦性を確保するために精密に厚さが制御されている。また、フィルム層７ｂは、弾性変形可能であって、耐熱性と硬さに優れた特性の材料であることが望ましい。この様な特性を有するフィルム層７ｂとしては、例えば、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂又は液晶ポリマー樹脂等、あるいはこれらの樹脂の混合物を用いることができる。なお、液晶ポリマーとは、溶融時に液晶状態あるいは光学的に複屈折する性質を有するポリマーを指し、一般に溶液状態で液晶性を示すリオトロピック液晶ポリマーや溶融時に液晶性を示すサーモトロピック液晶ポリマー、あるいは熱変形温度で分類される１型・２型・３型すべての液晶ポリマーを含むものである。
なかでもポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂、あるいはポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂フィルムを使用することが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、熱膨張率が−５ｐｐｍ／℃以上５ｐｐｍ／℃以下と小さい。このような低熱膨張樹脂を使用することによって、実装素子４を実装する基板自体の熱膨張を抑制することができる。その結果、実装素子４の熱膨張率に近づけることができ、実装素子４が破壊されるのを効果的に防止することができる。なお、熱膨張率は、ＪＩＳＫ７１９７に準ずる。
また、ポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂、あるいはポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂フィルムは、ポリイミドフイルムに比較して吸水率が低いため、積層した場合でも内部の層に水分が蓄積されにくいため、大気中に長期間保存された状態であっても、水分を除去する処理を行う必要がなく、製造工程を単純化することができる。
また、フィルム層７ｂの厚みは、例えば２μｍ以上２０μｍ以下となるように設定されており、接着層７ａとの厚みの差が７μｍ以下となるように形成されている。ここで、フィルム層７ｂと接着層７ａとの厚みの差は、接着層７ａが乾燥した後の両者の厚みの差とする。なお、フィルム層７ｂの厚みは、接着層７ａの厚みよりも大きくなるように設定されている。
図２に示すように、絶縁層７には、貫通孔Ｐが形成されており、貫通孔Ｐに上部から下部に向けて幅広となるビア導体１０が埋設されている。ビア導体１０は、上下位置の異なる導電層６同士を電気的に接続することができる。ビア導体１０同士を直上直下に配置することによって、引き回す配線の距離を短くすることができ、配線基板２の小型化を実現することができる。また、配線の距離を短くすることによって、配線抵抗を小さく抑えることができ、消費電力の低減に寄与することができる。なお、ビア導体１０は、例えば、銅、銀、金、白金、アルミニウム、ニッケル又はクロム等の導電材料から成る。
ビア導体１０には、接着層７ａから突出したフィラーの一部が埋入している。すなわちフィラーの一部が貫通孔Ｐの内壁面から突出しており、接着層７ａとビア導体１０の接する面が凹凸状に形成されている。また、ビア導体１０の一部が、フィラーの一部を被覆するように形成されることによって、フィラーとビア導体１０との接触面積を大きくし、両者の接着力を強くすることができ、ビア導体１０と接着層７ａとの剥離を抑制することができる。すなわち、貫通孔Ｐの内壁面に対するフィラーの一部によるアンカー効果によって、貫通孔Ｐの内壁面からビア導体１０が剥離するのを抑制することができる。
また、絶縁層７のうち、少なくとも１層には、キャビティとしての凹部Ｈが形成されている。凹部Ｈは、電子部品としての半導体素子１１を収容することができる大きさである。本実施形態においては、凹部Ｈは、半導体素子１１の形状に対応するように矩形状に形成されている。なお、凹部Ｈは、上述のような形状に限定されず、半導体素子１１を収容できるのであれば、多角形状等であっても構わない。
また、凹部Ｈの側壁と半導体素子１１の端面との間には、空隙ｇが設けられている。かかる空隙ｇは、平面視して凹部Ｈに収容した半導体素子１１の周囲の少なくとも一部に形成されている。なお、空隙ｇには、接着層７ａの一部が充填されている。
また、平面視して、空隙ｇにおける半導体素子１１の端面から凹部Ｈの側壁までの垂直線の距離は、５０μｍから０．５ｍｍに設定されていることが好ましい。距離を５０μｍ以上とすることで、空隙ｇに溶融した接着剤を容易に流入させることができる。また、距離を０．５ｍｍ以下とすることで、半導体素子１１が凹部Ｈ内で大きく位置ずれすることがなく、半導体素子１１を凹部Ｈ内で所望する領域に配置することができる。これにより、半導体素子１１と導電層７とを適切に電気接続することができ、半導体素子１１を正常に作動させることができる。
また、半導体素子１１の上面には、端子部１２が形成されている。端子部１２は、電源及び信号の入出力部としての機能、並びに半導体素子１１を機械的に保持する機能を有している。端子部１２は、その直上に位置するビア導体１０の下端と電気的に接続されている。なお、端子部１２は、例えばアルミニウム、金、銀、白金、ニッケル、クロム又は銅等の導電性金属から成る。
また、凹部Ｈは、平面視して実装素子４と重なる箇所に形成される。半導体素子１１と実装素子４との距離を短くし、半導体素子１１と実装素子４に形成されるパッドの位置を、両者を接続する配線の距離が短くなるように、対応させて形成することで、配線の引き回しが長くなるのを抑制することができ、配線レイアウトを単純化することができる。
また、空隙ｇには、接着層８ａの一部が充填されているため、半導体素子１１の端面を凹部Ｈの側壁に固着させることができ、半導体素子１１とその端面に位置する層との接着力を向上させることができる。その結果、半導体素子１１が配線基板２内にて位置ずれしにくくすることができ、半導体素子１１が位置ずれによって電気的に誤作動を起こすのを抑制することができる。この結果、半導体素子１１を正常に作動させることができ、部品内蔵基板１の信頼性を向上させることができる。
なお、半導体素子１１には、絶縁層７の熱膨張率と近似する材料が使用され、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いることができる。なお、半導体素子１１の厚み寸法は、例えば０．１ｍｍから１ｍｍのものを使用することができる。
また、配線基板２に実装する実装素子４は、半導体素子１１と同様に、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いることができる。
次に、上述した部品内蔵基板１の製造方法について、図３から図１３を用いて説明する。
まず、上面に端子部１２を有する半導体素子１１を内蔵した基板を準備する。図３（Ａ）に示すように、基材に熱硬化性樹脂を含浸させたシートを複数枚準備し、それらのシートを積層した積層構造体を熱プレスして固化させてコア基板５を作製することができる。なお、コア基板５の厚みは、例えば０．３ｍｍ以上１．５ｍｍ以下に設定されている。
次に、図３（Ｂ）に示すように、コア基板５に対して、従来周知のドリル加工等によって、上下方向に貫通するスルーホールＳを形成する。スルーホールＳは、複数形成され、直径が例えば０．１ｍｍから１ｍｍに設定されている。そして、図３（Ｃ）に示すように、無電界めっき等により、コア基板５の表面にメッキ６ｗを被着させ、スルーホールＳの内周面にスルーホール導体８を形成する。なお、メッキ６ｗは、後述するように、パターニングすることによって、グランド層６ｂとなる。
そして、図４（Ａ）に示すように、スルーホール導体８によって囲まれる領域に、例えば印刷法を用いて、エポキシ樹脂、ポリイミド樹脂等の樹脂を充填し絶縁体９を形成する。さらに、図４（Ｂ）に示すように、絶縁体９の直上及び直下を被覆するように、従来周知の蒸着法、ＣＶＤ法又はスパッタリング法等によって、導電層を構成する材料を被着させる。そして、図４（Ｃ）に示すように、その表面にレジストを塗布し、露光現像を行った後、メッキ６ｗをエッチング処理してコア基板５の上面及び下面にグランド層６ｂを形成する。
さらに、図５（Ａ）に示すように、グランド層６ｂ上に、ポリイミド樹脂等を介してフィルム層７ｂを貼り合わせる。そして、例えば加熱プレス機を用いて、加熱・加圧することで、フィルム層７ｂをコア基板５に固着する。なお、フィルム層７ｂに接着させた樹脂は、硬化後に接着層７ａとなる。このようにして、接着層７ａとフィルム層７ｂとから成る絶縁層７を形成することができる。
そして、図５（Ｂ）に示すように、絶縁層７に、例えばＹＡＧレーザー装置又は炭酸ガスレーザー装置を用いて、貫通孔Ｐを形成する。貫通孔Ｐは、絶縁層７の一主面に対して垂直方向から、絶縁層７の一主面に向けてレーザー光が照射されることによって形成される。レーザー光が照射されることによって、貫通孔Ｐの内壁面から接着層６ａに含有されているフィラーの一部が露出する。接着層６ａには、レーザー光が照射されることによって、貫通孔Ｐからフィラーが露出するように、フィラーの含有量が調整されている。なお、貫通孔Ｐは、レーザーの出力を調整することによって、上部よりも下部が幅狭な逆テーパー状に形成することができる。
さらに、図５（Ｃ）に示すように、貫通孔Ｐに、従来周知のめっき処理を施し、導電材料を充填することによってビア導体１０を形成する。そして、貫通孔Ｐから露出したフィラーの一部をビア導体１０に埋入することができる。また、ビア導体１０を形成するとともに、絶縁層７上にメッキ６ｘを形成することができる。
そして、その表面にレジストを塗布し、露光現像を行った後、図６（Ａ）に示すように、メッキ６ｘをエッチング処理して信号線路６ａを形成する。信号線路６ａは、絶縁層７を介してグランド層６ｂと対向する箇所に形成される。
次に、図６（Ｂ）に示すように、信号線路６ａ上に、ポリイミド樹脂等を介してフィルム層７ｂを貼り合わせる。そして、例えば加熱プレス機を用いて、加熱・加圧することで、フィルム層７ｂを下層の絶縁層７に固着する。そして、図６（Ｃ）に示すように、絶縁層７に、例えばＹＡＧレーザー装置又は炭酸ガスレーザー装置を用いて、貫通孔Ｐを形成する。貫通孔Ｐは、絶縁層７の一主面に対して垂直方向から、絶縁層７の一主面に向けてレーザー光が照射されることによって形成される。なお、後述するように、凹部Ｈを形成する箇所には、貫通孔Ｐを形成しないようにする。
さらに、図７（Ａ）に示すように、貫通孔Ｐに、従来周知のめっき処理を施し、導電材料を充填することによってビア導体１０を形成する。また、ビア導体１０を形成するとともに、絶縁層７上にメッキ６ｙを形成することができる。そして、メッキ６ｙの表面にレジストを塗布し、露光現像を行った後、図７（Ｂ）に示すように、メッキ６ｙをエッチング処理してグランド層６ｂを形成する。なお、後述するように、凹部Ｈが形成される箇所Ｈｘの直上に位置するメッキ６ｙの一部は、凹部Ｈを形成しやすいようにエッチングしておく。
次に、図７（Ｃ）に示すように、凹部Ｈを形成する箇所に対応する絶縁層７の一部Ｈｘに対して、エンドミル等の機械加工又はレーザー加工を用いて、絶縁層７の一部Ｈｘを除去し、凹部Ｈを形成する。
そして、図８（Ａ）に示すように、凹部Ｈに、端子部１２を有する半導体素子１１を設ける。凹部Ｈに載置された半導体素子１１は、その上面に端子部１２が位置するように凹部Ｈに設けられる。なお、半導体素子１１の端面と凹部Ｈの側壁との間には、空隙ｇが設けられている。
さらに、図８（Ｂ）に示すように、半導体素子１１上に、ポリイミド樹脂等を介してフィルム層７ｂを貼り合わせる。なお、ポリイミド樹脂等は、空隙ｇに進入して、空隙ｇに充填される。そして、例えば加熱プレス機を用いて、加熱・加圧することで、フィルム層７ｂを下層の絶縁層７に固着する。このようにして、上面に端子部１２を有する半導体素子１１を内蔵した基板を準備することができる。
次に、準備した基板を減圧雰囲気中に設ける。ここで、基板を減圧雰囲気中に設けることが可能な減圧容器は、レーザー装置Ｌとしてのレーザー光発振機構、レーザー光調質機構及びレーザー光照射位置調整機構を備えている。
レーザー光発振機構は、炭酸ガス等のガス又はＹＡＧなどの固体を発振源として、レーザー光を発振する機構を有している。また、レーザー光調質機構は、発振したレーザー光のエネルギー分布を調整し、レーザー光を細く絞り、レーザー光の波長を変換する機構を有している。また、レーザー光照射位置地要請機構は、ガルバノミラー等により、レーザー光の方向を任意に変更し、所定の位置に照射する機構を有している。
減圧容器は、レーザー光を容器内に導入する窓としてｆθレンズが取り付けられている。ｆθレンズの内側には、配線基板等の被照射物から、レーザー光で飛散した材料がｆθレンズに付着することを防止する機構を有する。この機構は透明な樹脂フィルムでｆθレンズをカバーし、定期的にフィルムを巻き取って新規なフィルムを出すなどの機構が備えられている。また、減圧容器内には、配線基板等の被照射物を移動するためのＸＹテーブルが備えられている。ＸＹテーブルは、配線基板等の被照射物の所定の部分にレーザー光を照射するため、ガルバノミラーと同期して移動する。
具体的には、減圧容器内に基板を配置する。そして、その容器内の圧力を０．８×１０５Ｐａ以下に設定し、基板を減圧雰囲気中に設ける。なお、容器内の圧力は、０．５×１０５Ｐａ程度で加工の効果が顕著になり、圧力が低い程、加工の効果が認められるが、１×１０２Ｐａ以下では、ＸＹテーブル等の可動部の損傷が発生しやすくなる傾向にある。そのため、容器内の圧力は、０．５×１０４Ｐａ以上０．５×１０５Ｐａ以下が適している。
そして、図９に示すように、減圧雰囲気の状態を維持したまま、端子部１２の直上に位置する絶縁層７の一部Ｐｘに対してレーザー装置Ｌからレーザー光を照射し、絶縁層７の一部Ｐｘを取り除いて端子部１２を露出させる。レーザー光は、ガルバノミラーＭに反射させて、ｆθレンズを介して、基板上に照射される。ガルバノミラーＭは、レーザー光を位置精度良く、基板上に照射させるための機能を有している。ガルバノミラーＭの反射面は、ステップモーター等の駆動機構によって、レーザー光の反射角度を微調整することができる。また、ｆθレンズは、ガルバノミラーＭによって反射されたレーザー光を、基板の表面に対して垂直に入射させる機能を有している。ｆθレンズを介してレーザー光を基板に照射することによって、図１０に示すように、貫通孔Ｐｓを垂直に形成することができる。
また、レーザー光の出力は、１パルスあたり０．０１μＪ以上３００μＪ以下に設定されている。さらに、レーザー光の出力は、１パルスあたり１００μＪ以下であって、０．２μＪ以上１０μＪ以下であることが好ましい。
また、１秒間に照射されるレーザー光の１パルスあたりの出力を集積して得られるレーザー光の集積出力は、５０Ｗ以下であって、０．１Ｗ以上１０Ｗ以下が好ましい。このように、レーザー光の出力を、半導体素子１１を破壊しないような小さい値にすることができる。また、減圧雰囲気中であるため、レーザー光の出力が小さくても、絶縁層７の一部を十分に除去することができ、端子部１２を露出させて貫通孔Ｐを形成することができる。
そして、図１１に示すように、半導体素子１１の別の端子部１２を露出させるために、ガルバノミラーＭの角度を微調整して、レーザー装置Ｌからレーザー光を照射する。その結果、絶縁層７の一部を除去して、半導体素子１１の別の端子部１２を露出させることができる。その結果、過マンガン酸等の薬品で残存する樹脂を溶解除去する工程が削減でき、これらの薬品によって半導体素子の端子が汚染されることを防止できる。
次に、減圧容器から基板を取り出す。そして、図１２（Ａ）に示すように、例えばＹＡＧレーザー装置又は炭酸ガスレーザー装置を用いて、絶縁層７に貫通孔Ｐを形成する。貫通孔Ｐは、絶縁層７の一主面に対して垂直方向から、絶縁層７の一主面に向けてレーザー光が照射されることによって形成される。このように、半導体素子１１のない部分は、ＹＡＧレーザー装置又は炭酸ガスレーザー装置など公知の装置を用いて加工しても良い。
さらに、図１２（Ｂ）に示すように、貫通孔Ｐ及び貫通孔Ｐｓに、従来周知のめっき処理を施し、導電材料を充填することによってビア導体１０を形成する。また、ビア導体１０を形成するとともに、絶縁層７上にメッキ６ｚを形成することができる。そして、メッキ６ｚの表面にレジストを塗布し、露光現像を行った後、図１３（Ａ）に示すように、メッキ６ｙをエッチング処理して信号線路６ａを形成する。このようにして、端子部１２上に導電部材としての信号線路６ａを形成することができる。
上述した方法を用いて、コア基板５の下面側にも絶縁層７及び導電層６の積層工程を繰り返すことで、多層基板の配線基板を作製することができる。そして、配線基板２に対してバンプ３を介して半導体素子４をフリップチップ実装することによって、部品内蔵基板１を作製することができる。
上述した実施形態においては、半導体素子１１の端子部１２を露出させるのに、半導体素子１１を破壊しないような低い出力のレーザー光を用いて、端子部１２の直上に位置する絶縁層７の一部を除去することができる。そのため、半導体素子１１が破壊することなく端子部１２を露出させることができるため、端子部１２の直上に形成する導電部材としての導電層と端子部１２との接触性を良好にすることができ、両者の接続不良が発生するのを低減することもでき、製造歩留まりを向上させることができる。
また、仮に、半導体素子の端子部上に形成された樹脂残渣を除去するため、過マンガン酸等の薬品での処理を行う場合、薬品に含まれる成分によって半導体素子の端子が汚染されることがある。これらの結果により、半導体素子の機能が損なわれ製造歩留まりが低下してしまうことがある。本実施形態によれば、過マンガン酸等の薬品処理を行わないため、半導体素子の機能を損なうことがなく、製造歩留まりを向上させることができる。
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。上述した実施形態においては、電子部品として半導体素子を用いたが、積層セラミックコンデンサ、スパッタ等の真空プロセスによって作製された薄膜コンデンサ、薄膜抵抗又はインピーダンス、並びにこれらを組み合わせて作製された高周波フィルター又はバラン等の機能素子、ＭＥＭＳ等であっても構わない。
また、半導体素子はコア基板の表面に固着しても良く、コア基板の表面に凹部を形成して凹部に収容しても良く、コア基板に貫通孔を形成してその部分に収容しても良い。また、本発明の部品内蔵基板は、半導体素子を表面に実装して作製した基板を厚さ方向に複数枚重ね、相互を電気的に接続して一体化したものであっても構わない。
本発明の実施形態に係る部品内蔵基板の平面図である。 本発明の実施形態に係る部品内蔵基板の断面図である。 図３（Ａ）、図３（Ｂ）、図３（Ｃ）は、本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。 図４（Ａ）、図４（Ｂ）、図４（Ｃ）は、本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。 図５（Ａ）、図５（Ｂ）、図５（Ｃ）は、本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。 図６（Ａ）、図６（Ｂ）、図６（Ｃ）は、本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。 図７（Ａ）、図７（Ｂ）、図７（Ｃ）は、本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。 図８（Ａ）、図８（Ｂ）は、本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。 図９は、本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。 図１０は、本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。 図１１は、本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。 図１２（Ａ）、図１２（Ｂ）は、本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。 図１３（Ａ）、図１３（Ｂ）は、本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。
符号の説明
１ 部品内蔵基板
２ 配線基板
３ バンプ
４ 実装素子
５ コア基板
６ 導電層
６ａ 信号線路
６ｂ グランド層
７ 絶縁層
７ａ 接着層
７ｂ フィルム層
８ スルーホール導体
９ 絶縁体
１０ ビア導体
１１ 半導体素子
１２ 端子部
Ｓ スルーホール
Ｐ 貫通孔
Ｈ 凹部
ｇ 空隙

Claims (5)

  1. 上面に端子部を有する電子部品を内蔵した基板を準備する工程と、
    前記端子部の直上に位置する基板の一部に対し減圧雰囲気中にてレーザー光を照射し、該基板の一部を取り除いて前記端子部を露出する工程と、
    前記端子部上に導電部材を形成する工程と、を備えたことを特徴とする部品内蔵基板の製造方法。
  2. 請求項１に記載の部品内蔵基板の製造方法において、
    前記レーザー光はｆθレンズを通過して、前記基板の上面に対して垂直に入射して、前記端子部の直上に位置する前記基板の一部を取り除くことを特徴とする部品内蔵基板の製造方法。
  3. 請求項１に記載の部品内蔵基板の製造方法において、
    前記減圧雰囲気とは、０．８×１０５Ｐａ以下の気圧であることを特徴とする部品内蔵基板の製造方法。
  4. 請求項１に記載の部品内蔵基板の製造方法において、
    前記端子部の直上に位置する前記基板の一部に照射するレーザー光は、０．２μＪ以上３００μＪ以下の出力であることを特徴とする部品内蔵基板の製造方法。
  5. 請求項１に記載の部品内蔵基板の製造方法において、
    前記電子部品は、前記基板に設けられたキャビティ内に載置されているとともに、前記電子部品を被覆するように前記電子部品上に樹脂が形成されており、該樹脂の一部は、前記電子部品の端面と前記キャビティの側壁との間の空隙に充填されていることを特徴とする部品内蔵基板の製造方法。
JP2008042746A 2008-02-25 2008-02-25 部品内蔵基板の製造方法 Pending JP2009200400A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008042746A JP2009200400A (ja) 2008-02-25 2008-02-25 部品内蔵基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008042746A JP2009200400A (ja) 2008-02-25 2008-02-25 部品内蔵基板の製造方法

Publications (1)

Publication Number Publication Date
JP2009200400A true JP2009200400A (ja) 2009-09-03

Family

ID=41143557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008042746A Pending JP2009200400A (ja) 2008-02-25 2008-02-25 部品内蔵基板の製造方法

Country Status (1)

Country Link
JP (1) JP2009200400A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156453A (ja) * 2011-01-28 2012-08-16 Kyocera Corp 配線基板およびその実装構造体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156453A (ja) * 2011-01-28 2012-08-16 Kyocera Corp 配線基板およびその実装構造体

Similar Documents

Publication Publication Date Title
JP5066192B2 (ja) 配線基板及び実装構造体
JP5153417B2 (ja) 部品内蔵基板および実装構造体
KR100982795B1 (ko) 전자소자 내장형 인쇄회로기판 제조방법
KR101739401B1 (ko) 배선 기판 및 이것을 사용한 실장 구조체
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2011071417A (ja) 配線基板の製造方法
JP2008277392A (ja) 部品内蔵基板およびその製造方法
JP2009054689A (ja) 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP6105316B2 (ja) 電子装置
JP2010034260A (ja) 配線基板及びその製造方法、並びに実装構造体
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP4954120B2 (ja) 配線基板および実装構造体
JP2002204045A (ja) 配線基板の製造方法
JP5127431B2 (ja) 配線基板及びその製造方法、並びに実装構造体
JP2009054761A (ja) 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP2009200400A (ja) 部品内蔵基板の製造方法
JP2009289853A (ja) 配線基板の製造方法及び実装構造体の製造方法
JP4912234B2 (ja) 複合基板、配線基板および実装構造体
JP2009289805A (ja) 部品内蔵基板
JP5111132B2 (ja) 配線基板の製造方法
JP2008186964A (ja) 配線基板およびその製造方法
JP5171226B2 (ja) 配線基板の製造方法
JP5127622B2 (ja) 配線基板、実装構造体及び配線基板の製造方法