JP2008186964A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2008186964A
JP2008186964A JP2007018604A JP2007018604A JP2008186964A JP 2008186964 A JP2008186964 A JP 2008186964A JP 2007018604 A JP2007018604 A JP 2007018604A JP 2007018604 A JP2007018604 A JP 2007018604A JP 2008186964 A JP2008186964 A JP 2008186964A
Authority
JP
Japan
Prior art keywords
layer
film layer
hole
adhesive
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007018604A
Other languages
English (en)
Other versions
JP4804374B2 (ja
Inventor
Katsura Hayashi
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007018604A priority Critical patent/JP4804374B2/ja
Publication of JP2008186964A publication Critical patent/JP2008186964A/ja
Application granted granted Critical
Publication of JP4804374B2 publication Critical patent/JP4804374B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】本発明は、フィルム層に貫通孔を形成することによって、フィルム層と導体層との間に混在する空気を抜き易くすることができ、フィルム層の破壊を抑制し、生産性に優れた配線基板及びその製造方法を提供することを目的とする。
【解決手段】フィルム層6bと、フィルム層6bの上面に形成された信号線路5aと、フィルム層6bの下面に接着層6aを介して形成されたグランド層5bと、を備えた配線基板であって、フィルム層6bは、該フィルム層6bの上面から該フィルム層6bの下面まで貫通する貫通孔12が形成されており、接着層6aの一部が貫通孔12に充填されていることを特徴とする配線基板。
【選択図】図2

Description

本発明は、配線基板およびその製造方法に関する。
従来より、IC(Integrated Circuit)又はLSI(Large Scale Integration)等の半導体素子を上面に実装可能な配線基板が知られている。
かかる配線基板として、近年の電子機器の小型化にともなって、絶縁層と該絶縁層上に形成された導体層とを上下に複数積層したものが用いられている。ここで、導体層は、必要に応じて、所望の電気信号を送信するための信号線路と、基準電位に接続されたグランド層とがある。
なお、配線基板は、グランド層と信号線路との間に介在される絶縁層の上下方向の厚み寸法を調整することによって、所望の電気特性を得ることができる。そこで、絶縁層に上下方向の厚み寸法を調整容易なフィルム層を使用したものがある(下記特許文献1参照)。
特開2003−69224号公報
ところが、上述した従来の配線基板は、導体層上に接着層を介してフィルム層を貼り合わせて形成されている。そのため、フィルム層を貼り合わせる際に、フィルム層と導体層との間に空気が混在することがあり、フィルム層と導体層との間に混在した空気による空隙ができるといった問題点があった。その結果、フィルム層と導体層との間の空気が半田リフロー時などの加熱工程で膨張し、フィルム層が導体層とともに破壊されるといった現象が起き、製品不良が増加する結果、生産性が低下する問題があった。
本発明は、上述した課題に鑑みなされたものであって、フィルム層の破壊を抑制し、生産性に優れた配線基板及びその製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の配線基板は、フィルム層と、前記フィルム層の上面に形成された信号線路と、前記フィルム層の下面に接着層を介して形成されたグランド層と、を備えた配線基板であって、前記フィルム層は、該フィルム層の上面から該フィルム層の下面まで貫通する貫通孔が形成されており、前記接着層の一部が前記貫通孔に充填されていることを特徴とする。
また、本発明の配線基板は、前記貫通孔の直上には、前記接着層を構成する材料と同一材料からなる被覆層が形成されており、前記貫通孔に充填された前記接着層の一部は、前記被覆層と接着していることを特徴とする。
また、本発明の配線基板は、前記貫通孔が、平面視して前記信号線路と重ならないように形成されていることを特徴とする。
また、本発明の配線基板は、前記貫通孔が、上部よりも下部が幅広なテーパー状となっていることを特徴とする。
また、本発明の配線基板は、前記フィルム層が、ポリパラフェニレンベンズビスオキサゾール樹脂からなることを特徴とする。
また、本発明の配線基板は、前記貫通孔の直径が、50μmから2mmであることを特徴とする。
また、本発明の配線基板の製造方法は、上面に導体層が形成された基板と、貫通孔を有するフィルム層とを準備する工程と、
前記基板上に接着剤を被着させる工程と、前記接着剤が被着した前記導体層上に、前記フィルム層を張り合わせる工程と、前記フィルム層を前記基板に向かって押圧するとともに、前記貫通孔に前記接着剤の一部を流入させて、前記貫通孔に前記接着剤の一部を充填する工程と、前記貫通孔に前記接着剤の一部が充填している状態で、前記接着剤を硬化し、前記フィルム層を前記基板に固着する工程と、を備えたことを特徴とする。
本発明によれば、フィルム層に貫通孔を形成することによって、フィルム層と導体層との間に混在する空気を貫通孔から排出し、フィルム層と導体層との間に混在する空気を低減することによって、フィルム層の破損発生率を少なくすることができ、生産性に優れた配線基板及びその製造方法を提供することができる。
以下に、本発明にかかる配線基板及びその製造方法の実施形態について図面に基づいて詳細に説明する。かかる配線基板と、その配線基板に実装される半導体素子とを備えた半導体素子の実装構造体は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置又はその周辺機器などの電子機器に使用されるものである。
図1は本発明の実施形態に係る半導体素子の実装構造体の平面図、図2は図1に示す半導体素子の実装構造体の断面図である。
本実施形態に係る半導体素子の実装構造体は、配線基板1と、配線基板1上に実装されるIC、LSI等の例えばシリコンから成る矩形状の半導体素子2とを含んで構成されている。ここでは、半導体素子2は、半田等のバンプ3を介して配線基板1に実装されている。なお、半導体素子2は、平面視して配線基板1の中央に配置されている。
配線基板1は、平板状に形成されたコア基板4と、コア基板4の上面及び下面に積層された導体層5と絶縁層6とを含んで構成されている。
コア基板4は、例えばガラス繊維を縦横に織り込んだガラスクロスからなる基材に、エポキシ樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂などの熱硬化性樹脂を含浸させたシートを積層して固化することによって作製される。
また、コア基板4は基材を用いずに繊維樹脂から作製することもできる。繊維樹脂としては、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂、ポリイミド樹脂又は液晶ポリマー樹脂等の低熱膨張樹脂を用いることができる。なかでもポリパラフェニレンベンズビスオキサゾール樹脂を使用することが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、熱膨張率が−5ppm/℃から5ppm/℃と低く、このような低熱膨張樹脂を使用することによって、コア基板4自体の熱膨張を抑制することができる。
コア基板4には、コア基板4を上下方向に貫通するスルーホール8が形成されている。かかるスルーホール8の内壁面には、導電性を有する銅めっき等からなるスルーホール導体9が形成されている。また、スルーホール8には、コア基板4の平坦性を良好にするために絶縁性の樹脂からなる絶縁体10が充填されている。なお、スルーホール導体9は、コア基板4の上面又は下面に形成された導体層5同士を電気的に接続している。絶縁体10をスルーホール8に充填することによって、スルーホール8の直上又は直下にビア導体7を形成することができ、配線基板1の小型化に寄与することができる。
導体層5は、電気信号を伝達する機能を備えたライン状の信号線路5aと、半導体素子2の基準電位を共通にする機能を備えた平板状のグランド層5bから構成されている。
また、信号線路5aとグランド層5bとは、絶縁層6を介して互いに対向するように配置されている。なお、信号線路5aと、その信号線路5aに対向するグランド層5bからなるものを回路配線Kとする。また、信号線路5aとグランド層5bとは、同一平面状に形成されることもある。
また、導体層5は、少なくともコア基板4の上面又は下面に形成され、コア基板4の表面上に部分的に形成される。また、導体層5は、絶縁層6の上面にも形成される。かかる導体層5は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。
絶縁層6は、コア基板4又は導体層5の表面上を覆うように形成される。そして、所望の導体層5の数に応じて、絶縁層6と導体層5が交互に積層される。
絶縁層6は、接着層6aとフィルム層6bを上下に積層して形成されている。かかる絶縁層6には、その上下方向を貫くビア導体7が形成されている。かかるビア導体7は、上下の異なる絶縁層6間に形成された導体層5同士を電気的に接続するためのものであって、導電性を有する。なお、ビア導体7は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。
接着層6aは、フィルム層6bを導体層5に対して固着させるためのものであって、熱硬化性樹脂又は熱可塑性樹脂が使用される。熱硬化性樹脂としては、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂のうち少なくともいずれか一つを使用することができる。熱可塑性樹脂としては、半田リフロー時の加熱に耐える耐熱性を有する必要があることから、構成する材料の軟化温度が200℃以上であることが望ましく、ポリエーテルケトン樹脂、ポリエチレンテレフタレート樹脂、ポリフェニレンエーテル樹脂等を使用することができる。また、これらの材料から成る接着層6aの比誘電率は、例えば3.5から4.5となる。
接着層6aは、フィルム層6bを張り合わせた状態で、コア基板4及び導体層5に対して積層し、例えば加熱プレス装置を用いて加熱しながら加圧した後、冷却することによって、固着される。また、接着層6aは、乾燥後の厚みが例えば1μmから10μmとなるように設定されている。
図3は、図2のX部分を拡大した断面図である。図3に示すように、接着層6aには、非金属無機フィラ11が含有されている。かかる非金属無機フィラ11は、例えばシリカ(二酸化ケイ素)、又は酸化アルミニウム等の無機材料からなり、本実施の形態では、シリカが用いられている。
非金属無機フィラ11の形状は、例えば略球状、多角形状などがあり、接着層6aに均等に分布させる観点から、略球状に設定されている。かかる略球状の粒子径は、例えば300nm以上3μm以下である。
なお、非金属無機フィラ11は、信号線路5aの上面とフィルム層6bの下面との距離dを一定にし、後述する特性インピーダンスZを調整する観点から、接着層6aに多数個含有されている。
ここで、特性インピーダンスZについて説明する。特性インピーダンスZは、半導体素子2を実装する配線基板1における回路配線Kの信号伝送特性を表すものであって、回路配線Kの単位長さ当たりの容量をC、インダクタンスをLとするとき、Z=(L/C)1/2で定義される。容量CやインダクタンスLの値は、回路配線Kにおける信号線路5aの上面からグランド層5bの下面までの距離dや、絶縁層6の比誘電率等に依存する。かかる特性インピーダンスZは、配線基板に実装される半導体素子の有する入力,出力インピーダンスと整合していないと、信号の反射が生じやすく、該信号の反射が雑音となって伝送信号の質が低下する。なお、絶縁層6の比誘電率は小さくなるにつれて、回路配線Kの伝送信号の速度が速くなり半導体素子2の高速演算が実現できる。
上述した従来の配線基板は、一般的に信号線路とグランド層との間に位置する絶縁層に硬化性樹脂を用いており、該絶縁層が硬化する前は、絶縁層の粘土が低下しているため、基板周辺部から絶縁層を構成する材料が流れ出ることがある。そのため、基板周辺部は基板中央よりも絶縁層の厚み寸法が小さくなりやすい。なお、本明細書における基板とは、配線基板が作製される前の導体層又は絶縁層を積層可能な基板のことをいう。
また、導体層は、コア基板の上面又は絶縁層の上面にパターニングして形成されるため、導体層が存在しない領域も存在し、接着層を形成する領域に凹凸が形成されている。そのため、導体層が存在しない領域は、導体層が存在する領域よりも厚み寸法が小さくなりやすい。
これらの事情から、場所によって距離dが異なることがあり、回路配線Kの容量CやインダクタンスLの値がばらつくため、特性インピーダンスZを所望の値に精度よく調整することは難しい。
また、上述した従来の配線基板は、基板の上面に接着層を介してフィルム層を貼り合わせると、フィルム層と基体との間に空気が混在することがあって、フィルム層と基体との間に空隙ができることがある。そして、かかる空隙が、フィルム層と基体との接合箇所に介在されることによって、絶縁層に凹凸が形成される。そのため、その凹凸が原因となって回路配線における信号線路の上面からグランド層の下面までの距離が、一定にならない領域が多くなってしまい、回路配線の特性インピーダンスZの調整が難しい。
そこで、特性インピーダンスZを調整するために、距離dを一定にし、特性インピーダンスZを所望の値に近づけることができる。
距離dを一定にする方法としては、フィルム層6bを接着層6aを介して信号線路5aに押圧し、非金属無機フィラ11を信号線路5aに対して接触させて、非金属無機フィラ11をスペーサとすることによって、フィルム層6bの下面と信号線路5aの上面との距離dを調整する。具体的には、非金属無機フィラ11を、信号線路5aの上面とフィルム層6bの下面とに当接させ、非金属無機フィラ11の径を変えることによって、距離dを調整することができる。その結果、距離dを所望の距離となるように調整することによって、回路配線Kの特性インピーダンスZを調整することができる。なお、接着層6aに対する非金属無機フィラ11の体積は、10%〜30%に設定されている。また、フィルム層6bは、非金属無機フィラ11よりも硬いものとする。
ここで、絶縁層6を構成するフィルム層6bについて説明する。フィルム層6bは、精密に厚さが制御されている。また、フィルム層6bは、印加される温度や圧力によって厚み寸法が変化するのを防止するために、耐熱性と硬さに優れた特性の材料であることが望ましい。この様な特性を有するフィルム層6bとしては、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂、ポリイミド樹脂又は液晶ポリマー樹脂のうち少なくともいずれか一つを用いることができる。なお、フィルム層6bは、フィルム層6bの強度を保持するために、ポリパラフェニレンベンズビスオキサゾール樹脂とポリイミド樹脂の混合樹脂であることが望ましい。また、フィルム層6bの上下方向の厚み寸法は、例えば1μmから10μmとなるように設定されている。
フィルム層6bには、その上面から下面まで貫通する貫通孔12が形成されている。
その貫通孔12には、接着層6aの一部が充填されている。また、樹脂は、貫通孔12において、貫通孔12の下端から貫通孔12の上端まで充填されている。なお、貫通孔12の直径は、例えば50μmから2mmに設定されている。ここで、貫通孔12の直径は、貫通孔12の上端の直径とする。
貫通孔12は、その上部よりも下部が幅広なテーパー状に形成されている。そのため、フィルム層6bの貫通孔12が広がっている側を下に向けて、下方に位置する接着層6aに貼り合わせた場合、接着層6aを構成する樹脂が広がった貫通孔12に流入しやすい。また、貫通孔12に流入した樹脂は、貫通孔12が狭まっていくことによって、フィルム層6bの上面から流出しにくく、必要以上に樹脂がフィルム層6bの上面から流れ出ることを抑制することができる。
そして、貫通孔12に充填された接着層6aの一部によって、貫通孔12の内周面と接着層6aの一部が接着し、接着層6aとフィルム層6bとの接触面積を大きくすることができ、接着層6aとフィルム層6bとの接着力を大きくすることができる。その結果、接着層6aとフィルム層6bとを剥離しにくくすることができる。
また、基板に被着した接着剤に対してフィルム層6bを貼り合わせる場合、接着剤とフィルム層6bとの間に空気が混入しようとするが、フィルム層6bに形成された貫通孔12によって、接着剤とフィルム層6bとの間の空気を貫通孔12から排出しやすくすることができる。すなわち、混入しようとする空気が、基板の端部以外にも、貫通孔12を通過してフィルム層6bの上面に放出されることによって、接着層6aとフィルム層6bとの間に介在する空気を少なくすることができる。
また、接着層6aとフィルム層6bとの間に介在する空気を少なくし、接着層6aとフィルム層6bとの間の空隙を小さくすることができる。その結果、接着層6aとフィルム層6bの間に介在される空気の量が少なくなったため、半田リフロー時の加熱工程や、半導体素子2から発生する熱に起因して、両者間に介在される空気が膨張しても、その絶縁層に与える影響を小さくすることができ、絶縁層の破壊を低減することができる。
貫通孔12は、平面視して信号線路5aと重ならないように形成されている。仮に、信号線路5aの直下であって、平面上に二種類の樹脂が連続して形成されていると、樹脂同士の比誘電率(比誘電率X、比誘電率Y)が異なるため、回路配線Kの特性インピーダンスを調整することが難しい。すなわち、信号線路5aに沿って伝達される伝送信号が、比誘電率Xの領域から比誘電率がYの領域に進行するため、特性インピーダンスZの値が変化し、伝送信号の質が低下してしまう。そこで、信号線路5aの直下には貫通孔12を形成しないことによって、信号線路5aの伝送信号の劣化を抑制することができる。さらに、信号線路5aを平坦なフィルム層6bの上面に形成することができ、信号線路5aを平坦に形成することができる。その結果、信号線路5aの下面からグランド層5bの上面までの距離を、調整しやすくすることができる。
また、貫通孔12の直上には、接着層6aを構成する材料と同一材料からなる被覆層6a’が形成されており、貫通孔12に充填された接着層6aの一部は、接着層6aと被覆層6a’とを接続している。被覆層6a’は、接着層6aと同一材料から構成されており、貫通孔12に充填された接着層6aの一部との接着力は大きい。そのため、接着層6aと被覆層6a’は、フィルム層6bを介在させて、強固に接合することができる。
また、貫通孔12は、フィルム層6bの中央領域よりも外部領域に多く形成されている。ここで、中央領域とは、平面視して半導体素子2と重なる領域のことをいい、外部領域とは、平面視して半導体素子2と重ならない領域のことをいう。貫通孔12を外部領域に多く設けたことによって、フィルム層6bを接着層6aに貼り合わせて押圧したときに、基板の中央から基板の外部に向かって流出する接着層6aを構成する接着剤の余りは、外部領域に多く形成した貫通孔12に向かって流れやすい。その結果、貫通孔12を接着剤の余りで充填するとともに、接着層6aの上下方向の厚み寸法も調整することができる。
本実施形態に係る配線基板1は、例えば、以下の工程を経て作製される。
まず、コア基板4を準備する。かかるコア基板4は、ガラス繊維を縦横に織り込んだガラスクロスにエポキシ樹脂及びビスマレイミドトリアジン樹脂又はシアネート樹脂等の熱硬化性樹脂を含浸させたシートを銅箔とともに熱プレスして硬化することによって形成する。また、配線基板1の低熱膨張化を行うために、全芳香族ポリアミド、全芳香族ポリエステル又は液晶ポリマーなどの低熱膨張の繊維を用いたものであっても構わない。コア基板4は、厚み寸法が例えば0.3mm以上1.5mm以下に設定されている。
次に、コア基板4に、従来周知のドリル加工などによって、上下方向にスルーホール8を形成し、電解めっきなどにより、スルーホール8の内周面にスルーホール導体9を形成する。スルーホール8は、複数形成され、直径が例えば0.1mm以上1mm以下に設定されている。そのあと、スルーホール8に例えばポリイミド等の樹脂を充填し、絶縁体10を形成する。次に、コア基板4の上面及び下面に、従来周知の蒸着法、CVD法又はスパッタリング法等によって、導体層5を構成する材料を被着する。そして、その表面にレジストを塗布し、露光現像を行った後、エッチング処理をしてコア基板4の上面及び下面にグランド層5bを形成する。
次に、貫通孔12を有するフィルム層6bを準備する。かかるフィルム層6bは、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂、ポリイミド樹脂又は液晶ポリマー樹脂のうち少なくともいずれか一つを用いたシートである。
フィルム層6bは、作製予定の配線基板1の設計寸法に応じた大きさのものを使用するとともに、予め貫通孔12を所定位置に形成しておく。かかる貫通孔12は、従来周知のレーザー加工によって、形成することができる。また、貫通孔12は、レーザーの出力を調整することによって、上述したようにテーパー状に形成することができる。
次に、グランド層5bに対応する導体層5の上面に対して、従来周知のスピンコート法等によって、例えばシリカを含有するポリイミドからなる接着剤を被着させる。
図4は、接着剤が被着した導体層5に対して、フィルム層6bを位置決めし、貼り合わせようとする状態を示した図である。そして、図4に示すように、接着剤が被着した導体層5を有する基板に、準備したフィルム層6bを貼り合わせる。このとき、接着剤が被着した導体層5を下方に配置している状態で、上方から下方に向かってフィルム層6bを貼り合わせる。かかるフィルム層6bは、その貫通孔12が下部よりも上部が幅狭なテーパー状となっている状態で、接着剤に貼り合わす。
図5は、接着剤に対してフィルム6bを押圧している状態を示した図である。さらに、図5に示すように、フィルム層6bを基板に向かって押圧するとともに、接着剤とフィルム層6bとの間に介在される空気を貫通孔12を介してフィルム層6bの上面に放出するとともに、余分な接着剤を貫通孔12に充填する。なお、貫通孔12はフィルム層6bの中央領域よりも外部領域に多く形成しているため、接着剤が中央領域から外部領域に向かって流れ、外部領域に形成された貫通孔12に流入することによって、貫通孔12を接着剤の一部で充填することができる。
そして、図6に示すように、貫通孔12接着剤が充填されている状態で、加熱プレス装置で熱を接着剤とフィルム層6bに印加することによって、接着剤を硬化し、フィルム層6bを基板に固着する。さらに、接着剤を硬化してことによって、接着層6aを形成することができる。なお、フィルム層6bの上下方向の厚み寸法は、例えば7.5μmであって、接着層6aの上下方向の厚み寸法は3μmとなるように設定されている。そして、フィルム層6bと接着層6aからなる絶縁層6を形成することができる。
次に、絶縁層6に、例えばYAGレーザー装置、又はCOレーザー装置を用いて、ビア孔を形成する。ビア孔は、絶縁層6の表面に対して垂直方向から、絶縁層6の表面に向けてレーザー光が照射されることによって、形成される。さらに、ビア孔に、例えば従来周知のめっき処理を施し、導電性材料を充填することによってビア導体7を形成する。
さらに、フィルム6bの上面に対して、従来周知の蒸着法、CVD法又はスパッタリング法等によって、信号線路5aを構成する材料を被着する。そして、その表面にレジストを塗布し、露光現像を行った後、エッチング処理をして信号線路5aを形成する。かかる信号線路5aは、平面視して貫通孔12と重ならないように形成する。なお、信号線路5aは、フィルム層6bの上面に接着層6aを介してグランド層5bと対向する箇所に、形成される。
さらに、信号線路5a上に、上述したように接着層6aを介してフィルム層6bを形成して、絶縁層6を形成することができる。そして、接着層6a(被覆層6a’)を下面に形成された貫通孔12に充填されている接着層6aの一部と被着させて、接着層6a(被覆層6a’)と貫通孔12に充填された接着層6aの一部とを固着する。
さらに、上述した積層工程を繰り返すことで、配線基板1を作製することができる。そして、配線基板1に対してバンプ3を介して半導体素子2を実装することによって、半導体素子の実装構造体を実現することができる。
なお、上述した実施形態において、接着剤が被着した導体層5を有する基板に、フィルム層6bを貼り合わせて配線基板1を作製したが、絶縁層6の凹凸が低減する観点から、フィルム層6bに予め接着剤を被着させて、導体層5上に貼り合わせても構わない。
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
上述した実施形態において、コア基板4を有する配線基板1を説明したが、導体層5とフィルム層6bとの間に混在する空気を少なくする観点から、コア基板4を有さないコアレスの配線基板であっても構わない。
本発明の実施形態に係る半導体素子の実装構造体の平面図である。 本発明の実施形態に係る半導体素子の実装構造体の断面図である。 本発明の実施形態に係る配線基板の一部の拡大断面図である。 本発明の実施形態に係る配線基板の製造工程を説明する断面図である。 本発明の実施形態に係る配線基板の製造工程を説明する断面図である。 本発明の実施形態に係る配線基板の製造工程を説明する断面図である。
符号の説明
1 配線基板
2 半導体素子
3 バンプ
4 コア基板
5 導体層
5a 信号線路
5b グランド層
6 絶縁層
6a 接着層
6a’被覆層
6b フィルム層
7 ビア導体
8 スルーホール
9 スルーホール導体
10 絶縁体
11 非金属無機フィラ
12 貫通孔
K 回路配線
d 距離

Claims (7)

  1. フィルム層と、前記フィルム層の上面に形成された信号線路と、前記フィルム層の下面に接着層を介して形成されたグランド層と、を備えた配線基板であって、
    前記フィルム層は、該フィルム層の上面から該フィルム層の下面まで貫通する貫通孔が形成されており、
    前記接着層の一部が前記貫通孔に充填されていることを特徴とする配線基板。
  2. 請求項1に記載の配線基板において、
    前記貫通孔の直上には、前記接着層を構成する材料と同一材料からなる被覆層が形成されており、
    前記貫通孔に充填された前記接着層の一部は、前記被覆層と接着していることを特徴とする配線基板。
  3. 請求項1又は請求項2に記載の配線基板において、
    前記貫通孔は、平面視して前記信号線路と重ならないように形成されていることを特徴とする配線基板。
  4. 請求項1乃至請求項3のいずれかに記載の配線基板において、
    前記貫通孔は、上部よりも下部が幅広なテーパー状となっていることを特徴とする配線基板。
  5. 請求項1乃至請求項4のいずれかに記載の配線基板において、
    前記フィルム層は、ポリパラフェニレンベンズビスオキサゾール樹脂からなることを特徴とする配線基板。
  6. 請求項1乃至請求項5のいずれかに記載の配線基板において、
    前記貫通孔の直径は、50μmから2mmであることを特徴とする配線基板。
  7. 上面に導体層が形成された基板と、貫通孔を有するフィルム層とを準備する工程と、
    前記基板上に接着剤を被着させる工程と、
    前記接着剤が被着した前記導体層上に、前記フィルム層を張り合わせる工程と、
    前記フィルム層を前記基板に向かって押圧するとともに、前記貫通孔に前記接着剤の一部を流入させて、前記貫通孔に前記接着剤の一部を充填する工程と、
    前記貫通孔に前記接着剤の一部が充填している状態で、前記接着剤を硬化し、前記フィルム層を前記基板に固着する工程と、
    を備えたことを特徴とする配線基板の製造方法。
JP2007018604A 2007-01-30 2007-01-30 配線基板およびその製造方法 Expired - Fee Related JP4804374B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007018604A JP4804374B2 (ja) 2007-01-30 2007-01-30 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007018604A JP4804374B2 (ja) 2007-01-30 2007-01-30 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008186964A true JP2008186964A (ja) 2008-08-14
JP4804374B2 JP4804374B2 (ja) 2011-11-02

Family

ID=39729808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007018604A Expired - Fee Related JP4804374B2 (ja) 2007-01-30 2007-01-30 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4804374B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015199330A (ja) * 2014-04-08 2015-11-12 佳勝科技股▲ふん▼有限公司 複合基板
CN114830840A (zh) * 2019-12-17 2022-07-29 日本发条株式会社 层叠体、粘结方法及电路基板用半成品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878572A (ja) * 1994-08-31 1996-03-22 Hitachi Ltd 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JPH10229255A (ja) * 1997-02-14 1998-08-25 Iwaki Electron Corp Ltd 平板付きフレキシブルプリント基板
JP2001352171A (ja) * 2000-06-09 2001-12-21 Matsushita Electric Ind Co Ltd 接着シート、接着シートを用いた回路基板及びその製造方法
JP2005101269A (ja) * 2003-09-25 2005-04-14 Toyobo Co Ltd 多層プリント配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878572A (ja) * 1994-08-31 1996-03-22 Hitachi Ltd 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JPH10229255A (ja) * 1997-02-14 1998-08-25 Iwaki Electron Corp Ltd 平板付きフレキシブルプリント基板
JP2001352171A (ja) * 2000-06-09 2001-12-21 Matsushita Electric Ind Co Ltd 接着シート、接着シートを用いた回路基板及びその製造方法
JP2005101269A (ja) * 2003-09-25 2005-04-14 Toyobo Co Ltd 多層プリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015199330A (ja) * 2014-04-08 2015-11-12 佳勝科技股▲ふん▼有限公司 複合基板
CN114830840A (zh) * 2019-12-17 2022-07-29 日本发条株式会社 层叠体、粘结方法及电路基板用半成品
CN114830840B (zh) * 2019-12-17 2024-04-05 日本发条株式会社 层叠体、粘结方法及电路基板用半成品

Also Published As

Publication number Publication date
JP4804374B2 (ja) 2011-11-02

Similar Documents

Publication Publication Date Title
US9153553B2 (en) IC embedded substrate and method of manufacturing the same
JP5066192B2 (ja) 配線基板及び実装構造体
JP2010205772A (ja) Ic搭載基板、プリント配線板、及び製造方法
US20100224397A1 (en) Wiring board and method for manufacturing the same
JP2013128118A (ja) 印刷回路基板及び印刷回路基板の製造方法
JP2015026689A (ja) 回路基板、回路基板の製造方法及び電子機器
US20100226110A1 (en) Printed wiring board, printed IC board having the printed wiring board, and method of manufacturing the same
JP6117790B2 (ja) 配線基板、それを備えた実装構造体
JP5019995B2 (ja) 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
KR19990045430A (ko) 회로기판의 평탄화방법 및 반도체장치의 제조방법
JP2008277392A (ja) 部品内蔵基板およびその製造方法
JP2009054689A (ja) 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP4804374B2 (ja) 配線基板およびその製造方法
JP4969257B2 (ja) 配線基板およびそれを用いた半導体素子の実装構造体
JP5110858B2 (ja) 配線基板およびその製造方法
JP4912234B2 (ja) 複合基板、配線基板および実装構造体
JP4836830B2 (ja) 電子部品およびその製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP4179407B2 (ja) 配線基板
JP2002118368A (ja) 配線基板およびその製造方法
JP2002084108A (ja) 伝送線路チップとその製造方法及びマルチチップモジュール
US20230397335A1 (en) Wiring substrate
JP2016167637A (ja) 積層配線基板および積層体
JP2009045915A (ja) 複合基板、配線基板および実装構造体、並びに複合基板の製造方法
JP2012009730A (ja) 配線基板及びその実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees