JPH0878572A - 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器 - Google Patents

半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器

Info

Publication number
JPH0878572A
JPH0878572A JP6206573A JP20657394A JPH0878572A JP H0878572 A JPH0878572 A JP H0878572A JP 6206573 A JP6206573 A JP 6206573A JP 20657394 A JP20657394 A JP 20657394A JP H0878572 A JPH0878572 A JP H0878572A
Authority
JP
Japan
Prior art keywords
semiconductor package
semiconductor chip
wiring board
chip
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6206573A
Other languages
English (en)
Inventor
Hideo Arima
英夫 有馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6206573A priority Critical patent/JPH0878572A/ja
Publication of JPH0878572A publication Critical patent/JPH0878572A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】部品点数が少なく低コストで、他の電子部品と
同時にリフローできる実装が容易なＢＧＡタイプの半導
体パッケージを提供する。 【構成】半導体チップ１を内蔵し、半導体チップ１と電
気的に接続された基板接続用端子４によって、実装基板
１０に接続される半導体パッケージ１３において、上面
には半導体チップ１がチップ接続用端子２を介して配設
され、下面には、上面の半導体チップ１搭載領域以外の
領域と対向する領域に、基板接続用端子４が配設された
配線板３と、少なくともチップ接続用端子２と配線板３
上面を被覆する樹脂層１５からなり、配線板３上面に
は、基板接続用端子４と対向する位置に、各々基板接続
用端子４と電気的に接続された上面側端子１９が配設さ
れ、樹脂層１５は上面側端子１９を露出させる開口部１
６を有する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体パッケージ、特
にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプに
好適な半導体パッケージ、及びその製造方法と、これを
実装基板に搭載、実装した回路ボード及び電子機器に関
する。
【０００２】
【従来の技術】半導体パッケージの一つとしてＢＧＡタ
イプのパッケージがある。このパッケージは、ＰＧＡ
（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）と同様に端子がパッ
ケージ搭載面に面状に配置されている点、及び端子とし
てピンより短いはんだボールが用いられている点が特徴
である。このため、多ピン・高速用半導体のパッケージ
として注目されている。
【０００３】図１３は、従来の代表的なＢＧＡパッケー
ジの一例を示す断面図である。以下、この図に従って、
説明する。図１３に示すように、半導体チップ１をはん
だバンプ２５を介してフィルム回路３上に搭載、接続し
ている。半導体チップ１とフィルム回路３間は、少なく
ともはんだバンプ２５を覆うように封止樹脂５で封止し
ている。また、フィルム回路３は、多ピンの半導体チッ
プ１から各端子への配線が高密度にできるという理由で
用いられ、変形しにくい様に、接着剤７で固定した補強
金属板６で補強されている。半導体チップ１の背面及び
補強金属板６の上面には良熱伝導性の接着剤８を用いて
放熱板９が接着されており、半導体チップ１からの熱を
効率よく逃がすよう工夫されている。この半導体パツケ
ージ１３の端子にはんだボール（以下、ボール端子と称
する）４を用いており、実装に際しては、実装基板１０
の銅パッド１１上に印刷等で形成したはんだペースト１
２により搭載、接続される。
【０００４】なお、この種の技術に関連するものとして
は、たとえば、「アイ・ビー・エムテクノロジ プロダ
クツ（ＩＢＭ ＴＥＣＨＮＯＬＯＧＹ ＰＲＯＤＵＣＴ
Ｓ）」（１９９３年２月、３月発行の添付図面）が挙げ
られる。
【０００５】
【発明が解決しようとする課題】図１３に示す従来例で
は、半導体チップ１以外の半導体パッケージ１３の部品
は、フィルム回路３、補強金属板６、接着剤７、はんだ
バンプ２５、封止樹脂５、パッケージの端子となるボー
ル端子４の６種類である。放熱板を付ける場合には、良
熱伝導性の接着剤８と放熱板９を追加した８種類であ
る。このように、構成部品が多く、組立て性に劣り低コ
スト化が困難である。
【０００６】更に、プリント基板等の実装基板１０上に
半導体パッケージ１３を搭載する場合、ＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の他の部品を同時に
搭載することも困難である。ＢＧＡの場合、ボール端子
４はフィルム回路３の下に隠れており、熱は補強金属板
６、接着剤７、フィルム回路３を介して伝わる。そのた
め、熱伝導が悪く、赤外線等の一般的なリフロー炉を用
いてはんだ付けする場合、ＱＦＰ等の部品より高温ある
いは長時間加熱しないと接続しないからである。従っ
て、まずＢＧＡをリフロー炉ではんだ付けしてから、Ｑ
ＦＰ等の他の電子部品をはんだ付けするという２重の手
間がかかることになり、工数、コストの点からも問題が
あった。
【０００７】従って、本発明の目的は、上記従来の問題
点を解消することにあり、第１の目的は、低コストで、
実装が容易なＢＧＡタイプの半導体パッケージを提供す
ることにあり、第２の目的は、上記半導体パッケージの
製造方法を、第３の目的は、これを実装基板に搭載した
回路ボードを、そして第４の目的はこの回路ボードを実
装した電子機器を、それぞれ提供することにある。
【０００８】
【課題を解決するための手段】上記第１の目的を達成す
るために、本発明では、半導体チップを内蔵し、半導体
チップと電気的に接続された基板接続用端子によって、
実装基板に接続される半導体パッケージに、上面には半
導体チップがチップ接続用端子を介して配設され、下面
には、上面の半導体チップ搭載領域以外の領域と対向す
る領域に、基板接続用端子が配設された配線板と、少な
くともチップ接続用端子と配線板上面とを被覆する樹脂
層とを有してなり、配線板上面には、基板接続用端子と
対向する位置に、各々基板接続用端子と電気的に接続さ
れた上面側端子が配設されると共に、樹脂層は上面側端
子を露出させる開口部を有し、ハニカム構造を形成する
ようにした。
【０００９】樹脂層が、チップの封止と配線板の補強を
兼ねているため、部品点数、組立工数を削減でき、低コ
スト化が可能になる。さらに、リフロー時、加えられた
熱は、樹脂層に設けた開口部、上面側端子を介して、基
板接続用端子に加わり効率良い加熱ができるようにな
り、他の電子部品と同時リフローが可能になる。このと
き、ハニカム構造を形成する開口部の形状は、例えば矩
形、円形などどのようなものでも良い。また、本発明の
半導体パッケージは、上面側端子が露出するように、樹
脂層の開口部と同じ位置に開口部を有する放熱部材を、
半導体パッケージ上面に装着したものである。
【００１０】放熱部材の開口部が樹脂層の開口部と同じ
位置にあるので、リフロー時、加えられた熱が上面側端
子へ直接加わる。したがって、効率良い加熱が可能にな
る。また、本発明の半導体パッケージの配線板は、半導
体チップ底面部分に、半導体チップ底面とほぼ同じか、
それ以内の大きさの開口部を有し、開口部には樹脂層が
形成されているものである。開口部により、樹脂層形成
の際の流動抵抗を下げることができる。そのため一回の
工程で樹脂を注型することができる。また、本発明の半
導体パッケージの配線板は、半導体チップ底面部分に、
複数個の開口部を有しているものである。これらの開口
部は、空気抜きとして働くので、一回の工程で被覆樹脂
を上部のみから充填する場合でも、チップ下部へ充填で
きるようになる。
【００１１】また、上記第２の目的を達成するために、
本発明の半導体パッケージは、 上面に半導体チップ搭載領域が形成され、下面には上
面の半導体チップ搭載領域以外の領域と対向する領域
に、基板接続用端子を接続するパッドが配設され、上面
の半導体チップ搭載領域以外の領域には、基板接続用端
子を接続するパッドと電気的に接続された上面パッド
（上面側端子）が配設された配線板を準備する工程と、 前記配線板の半導体チップ搭載領域に、チップ接続用
端子を介して、半導体チップを搭載接続する工程と、 前記半導体チップを搭載接続した配線板を配置した際
に、配線板上方の空間と、半導体チップの下方の空間と
が連続して、かつ、上面パッド上の樹脂層形成を邪魔す
る注型空間を持つ注型金型に、前記半導体チップを搭載
接続した配線板を配置し、前記注型空間に樹脂を注型し
て、少なくとも上面パッド上を除く配線板上面とチップ
接続用端子とを被覆する工程と、 配線板下面のパッドに、基板接続用のボール端子を接
続する工程とにより製造するものである。
【００１２】開口部を持つ配線板を用いることにより、
注型時の樹脂への流動抵抗が減り、樹脂の充填が一回で
可能になる。この開口部のため、直接半導体チップ下部
へ被覆樹脂の充填が可能になり、流動抵抗を下げること
ができる。したがって、充填工程が一回でも済むように
なり、工数削減、低コスト化が可能になる。また、上記
第３の目的を達成するために、本発明では、パッケージ
下面以外に基板接続用端子を有する電子部品と、前記半
導体パッケージとを同一実装基板面上に搭載接続されて
成る回路ボードを提供するものである。前記半導体パッ
ケージの樹脂層に設けた開口部、上面パッドにより、基
板接続用端子への加熱が効率良く行なわれ、他の電子部
品と同様のリフロー温度で接続可能になる。また、上記
第４の目的を達成するために、本発明では、前記回路ボ
ードを備えて成る電子機器を提供するものである。
【００１３】
【作用】樹脂層が、チップの封止と配線板の補強を兼ね
ているため、部品点数、組立工数を削減でき、低コスト
化が可能になる。また、樹脂層は複数の開口部を持ち、
ハニカム構造を有しているため、軽量で熱容量が小さ
い。さらに、樹脂体を介さずに、薄くて半透明なフィル
ム回路やはんだボールと電気的に接続された上面パッド
を介して、はんだボールを上部から加熱できるため、加
熱温度が低くてよい。この結果、本発明のＢＧＡでは、
ＱＦＰ等の他の電子部品のはんだリフロー条件で接続・
搭載が可能となる。また、配線板に開口部を設けること
で、樹脂層形成時の流動抵抗を下げることができる。そ
の結果、一回の充填でチップの上部下部を被覆すること
が可能になり、工数の削減、低コスト化が可能になる。
【００１４】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。 ＜実施例１＞ （１）構造 図１（ａ）は、製造した２２ｍｍ角の半導体パッケージ
１３を上面から見た平面図であり、図１（ｂ）は図１
（ａ）のＡ−Ａ’における断面図である。この図におい
て、１は、２００本のチップ接続用端子を下部周辺に配
置してある６．５ｍｍ角のゲートアレイ方式の半導体チ
ップ、２は、チップ接続用端子である金バンプ、３は、
配線板で２層のフィルム回路、４は、はんだボールを用
いた基板接続用端子（以下、ボール端子と称す。）、１
５は、樹脂層、１６は、樹脂層１５に開けられた樹脂層
開口部、１７は、フィルム中央部の約３．５ｍｍ角のフ
ィルム開口部、１８は、はんだボール４用の銅製の端子
用パッド、１９は、端子用１８パッドと対向していて、
かつ電気的に接続している銅製の表面パッド（上面側端
子）である。
【００１５】図２は、フィルム回路３の構成断面図であ
る。２０は、膜厚５０μｍのポリイミドフィルムで、２
１、２２は、ポリイミドフィルム２０の両面に形成した
膜厚約３０μｍの銅配線で、このフィルム回路３の面方
向の熱膨張率は実測値で１３ｐｐｍ／Ｋである。また２
１には主に信号、２２には電源及びグランドを形成した
（以下、信号銅配線２１、電源銅配線２２と称す）。端
子用パッド１８及び表面パッド１９のピッチは１．２７
ｍｍ格子であり、端子用パッド１８、表面パッド１９の
直径は各々０．６ｍｍ、０．４５ｍｍである。
【００１６】（２）製造フロー （ａ）予め製作したフィルム回路３に半導体チップ１を
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）技術により金バンプ２で接続する。 （ｂ）この半導体チップ１を搭載したフィルム回路を、
図１に示すように少なくとも表面パッド１９上に開口部
を形成しつつ、フィルム回路３の上側表面とチップ接続
用端子２を樹脂層１５で被覆するように作られた注型金
型にセットする。そして、熱膨張係数が約１０ｐｐｍ／
Ｋのビフェニール系樹脂を用いて、注型温度１８０℃で
注型する。このとき、フィルム回路３の上側表面への樹
脂層１５の注型と同時に、フィルム開口部１７を通して
注型してチップ下部に樹脂層１５を形成する。表面パッ
ド１９上に形成した樹脂層開口部１６は矩形で、５ｍｍ
角である。この状態での半導体パッケージ１３の厚さは
約０．９ｍｍである。 （ｃ）直径０．７５ｍｍの共晶はんだボール（Ｐｂ３７
ｗｔ％、Ｓｎ６３ｗｔ％）をフラックスを用いて最高温
度２３０℃で端子用パッド１８に接続してボール端子４
とした。
【００１７】（３）接続テスト この半導体パッケージ１３を４層で２００×３００ｍｍ
2のガラスエポキシプリント基板上にはんだペーストを
用いて、４個の２５６ピンのＱＦＰ、８個の１２８ピン
のＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇ
ｅ）と同時に最高温度２３０℃でリフロー炉を用いて搭
載し、回路ボードを製造した。製造した回路ボードは計
２０枚である。製造した回路ボードを洗浄後、半導体パ
ッケージ１３、ＱＦＰ及びＤＩＰの接続検査をしたとこ
ろ、２０枚での未接続部は１点も存在しなかった。半導
体パッケージ１３の接続検査は、樹脂層開口部１６にプ
ローブを挿入し、表面パッド１９に接触させ、他のプロ
ーブを回路ボード上の対応パッドに接触させることによ
り実施した。更に、この回路ボード２０枚を−５０℃と
１２５℃の気相に交互に曝す１時間の温度サイクル試験
を１、０００サイクル実施した。その結果、半導体パッ
ケージ１３での断線は１点も発生しなかった。
【００１８】（４）効果 この半導体パッケージ１３の構成部品は、半導体チップ
１、フィルム回路３、ボール端子４、樹脂層１５、金バ
ンプ２の５種類である。従来に比べると、補強材、接着
剤の２種類が不要になり、低コスト化に効果がある。さ
らに、フィルム開口部１７を通して、チップ下部へも樹
脂を注型することができるため、一回の工程で半導体チ
ップ１を上下から覆うことができた。従って、工数を削
減し、コストを低減できる。
【００１９】＜実施例２＞ （１）構造 図３（ａ）は、製造した半導体パッケージ１３を上面か
ら見た平面図であり、図３（ｂ）は図３（ａ）のＡ−
Ａ’における断面図である。半導体チップ１は、実施例
１と同一種類のものを使用した。実施例１と異なる点
は、樹脂層１５が半導体チップ１全体を被覆するのでは
なく、チップ上面を露出させた点である。それ以外は実
施例１と同じである。図４は、本実施例で使用したフィ
ルム回路３の構成断面図である。実施例１のフィルム回
路３と異なる点は、金バンプ２、端子用パッド１８及び
表面パッド１９の接続部を除いた部分に、膜厚約２５μ
ｍのポリイミド絶縁膜２４を被覆し、上記接続部には銅
導体上にニッケル及び金めっき膜２３を形成した点であ
る。尚、フィルム回路３及び樹脂層１５の実測熱膨張率
は、それぞれ１４ｐｐｍ／Ｋ、８ｐｐｍ／Ｋであった。
【００２０】（２）接続テスト この半導体パッケージ１３を実施例１と同様に、１０枚
のプリント基板に最高温度２３０℃でリフロー炉を用い
て搭載し、回路ボードを製造した。洗浄後、製造した１
０枚の中で半導体パッケージ１３、ＱＦＰ及びＤＩＰの
接続検査を実施例１と同様に行なったところ、未接続部
は１点も存在しなかった。更に、この回路ボード１０枚
を前記実施例と同一条件で温度サイクル試験を実施し
た。その結果、半導体パッケージ１３での断線は１点も
発生しなかった。
【００２１】（３）効果 半導体チップ１上面が露出しているため、実施例１に比
べて放熱性が高いという効果がある。また、信号銅配線
２１、電源銅配線２２をニッケル、金で覆ったため、耐
酸化・腐食性等を向上させることができるという効果も
ある。この半導体パッケージ１３の構成部品は、半導体
チップ１、フィルム回路３、ボール端子４、樹脂層１
５、金バンプ２の５種類であり、従来に比べると、補強
剤、接着剤の２種類が不要になり、低コスト化に効果が
ある。さらに、実施例１と同様に、フィルム開口部１７
側からチップ下部へ樹脂層１５を形成することができる
ため、一回の工程で半導体チップ１を上下から覆うこと
ができた。従って、工数を削減し、コストを低減でき
る。
【００２２】＜実施例３＞ （１）構造 図５は、製造した２２ｍｍ角の半導体パッケージ１３の
断面図である。実施例１、２と異なる点は、まず、金バ
ンプ２ではなく、はんだバンプ２５を、半導体チップ１
下部全面に、０．４ｍｍピッチでアレイ状に配置したこ
とである。これにともない、図示していないが、半導体
チップ製造では絶縁層と配線層を１層ずつ追加した。次
に、フィルム回路３のほぼ中央に、フィルム開口部１７
ではなく、直径０．２ｍｍの配線板貫通孔３４を８個設
けたことである。
【００２３】図６は、フィルム回路３の構成断面図で、
３層のフィルム回路で構成されている。２６は、はんだ
バンプ用パッドである。また、中央層が主として信号銅
配線２１であり、表裏面が主として端子用パッド１８、
表面パッド１９及びはんだバンプ用パッド２６、並びに
電源銅配線２２である。実施例２の図４と異なる点は、
まず、半導体チップ１との接続部分である。はんだバン
プ２５に対応して、はんだバンプ用パッド２６をアレイ
状に配置し、且つはんだバンプ用パッド２６と端子用パ
ッド１８間を接続するための配線を形成した。はんだバ
ンプ用パッド２６のピッチは半導体チップ１のピッチと
同一で０．４ｍｍ格子である。
【００２４】尚、フィルム回路３及び樹脂層１５の実測
熱膨張率は、それぞれ２０ｐｐｍ／Ｋ、１５ｐｐｍ／Ｋ
であった。端子用パッド１８、表面パッド１９及びはん
だバンプ用パッド２６の表面には実施例２と同様にニッ
ケルと金のめっき膜２３を形成した。このフィルム回路
の面方向の熱膨張率は実測値で１３ｐｐｍ／Ｋであっ
た。
【００２５】（２）製造フロー （ａ）直径０．３ｍｍのＳｎ９７ｗｔ％Ａｇ３ｗｔ％か
ら成るはんだボールを用いて、最高温度２５０℃でリフ
ロー炉を通すことにより、フィルム回路３に半導体チッ
プ１を接続した。 （ｂ）これを洗浄後、上述の実施例と同様に熱膨張係数
が約１０ｐｐｍ／Ｋのビフェニール系樹脂を用いて図５
に示す形状に注型した。 （ｃ）直径０．７５ｍｍの共晶はんだボール（Ｐｂ３７
ｗｔ％、Ｓｎ６３ｗｔ％）をフラックスを用いて最高温
度２１５℃で接続してボール端子４とした。
【００２６】（３）接続テスト この半導体パッケージ１３を、実施例１と同様に、１０
枚のプリント基板に最高温度２１５℃でリフロー炉を用
いて搭載し、回路ボードを製造した。洗浄後、製造した
回路ボード１０枚の半導体パッケージ１３、ＱＦＰ及び
ＤＩＰの接続検査を実施例１と同様に行なったところ、
未接続部は１点も存在しなかった。更に、この回路ボー
ド１０枚を、上記実施例と同一条件にて、温度サイクル
試験を実施した。その結果、半導体パッケージ１３での
断線は１点も発生しなかった。
【００２７】（４）効果 この半導体パッケージ１３の構成部品は、半導体チップ
１、フィルム回路３、はんだバンプ２５、樹脂層１５、
ボール端子４の５種類であり、従来に比べると、補強
剤、接着剤の２種類が不要になり、低コスト化に効果が
ある。また、チップ上面が露出しているため、実施例１
と比べて放熱性が高いという効果がある。また、信号銅
配線２１、電源銅配線２２をニッケル、金で覆ったた
め、耐酸化・腐食性等を向上させることができるという
効果もある。さらに、樹脂の注型時に、配線板貫通孔３
４を通して空気が抜けるため、半導体チップ１の下部へ
も樹脂が流動して注型することができる。そのため、一
回の工程で半導体チップ１を上下から覆うことができ
た。従って、工数を削減し、コスト低減に効果がある。
【００２８】＜実施例４＞ （１）構造 図７（ａ）は、製造した半導体パッケージ１３を上面か
ら見た平面図であり、図７（ｂ）は図７（ａ）のＡ−
Ａ’における断面図である。半導体チップ１は、実施例
１と同一種類のものを使用した。 上述の実施例と異な
る点は、フィルム回路３の中央部付近に直径０．５ｍｍ
の配線板貫通孔３４を５個設けた点である。更に、樹脂
層開口部１６は円形であり、しかも底面の径が０．５ｍ
ｍに対して上面の径は０．６ｍｍと広がっている。図８
は、フィルム回路３の構成断面図で、実施例３と異なる
点は、端子用パッド１８、表面パッド１９表面にはニッ
ケルと金のめっき膜を形成した点である。このフィルム
回路３及び樹脂層１５の実測熱膨張率は、それぞれ８ｐ
ｐｍ／Ｋ、１０ｐｐｍ／Ｋであった。
【００２９】（２）製造フロー （ａ）直径０．０７ｍｍのＳｎ９７ｗｔ％Ａｇ３ｗｔ％
から成るはんだボールを用いて、最高温度２５０℃でリ
フロー炉を通すことにより、フィルム回路３に半導体チ
ップ１を接続した。 （ｂ）これを洗浄後、上述の実施例と同様に熱膨張係数
が約１０ｐｐｍ／Ｋのビフェニール系樹脂を用いて図５
に示す形状に注型した。 （ｃ）直径０．７５ｍｍの共晶はんだボール（Ｐｂ３７
ｗｔ％、Ｓｎ６３ｗｔ％）をフラックスを用いて最高温
度２１５℃で接続してボール端子４とした。
【００３０】（３）接続テスト この半導体パッケージ１３を、実施例１と同様に、１０
枚のプリント基板に最高温度２１５℃でリフロー炉を用
いて搭載し、回路ボードを製造した。洗浄後、製造した
１０枚の中で半導体パッケージ１３、ＱＦＰ及びＤＩＰ
の接続検査を実施例１と同様に行なったところ、未接続
部は１点も存在しなかった。更に、この回路ボード１０
枚を上記実施例と同一条件で温度サイクル試験を実施し
た。その結果、半導体パッケージ１３での断線は１点も
発生しなかった。
【００３１】（４）効果 この半導体パッケージ１３の構成部品は、半導体チップ
１、フィルム回路３、はんだバンプ２５、樹脂層１５、
ボール端子４の５種類であり、従来に比べると、補強
剤、接着剤の２種類が不要になり、低コスト化に効果が
ある。また、チップ上面が露出しているため、露出して
いない場合に比べ、さらに放熱性に優れるという効果が
ある。また、信号銅配線２１、電源銅配線２２をニッケ
ル、金で覆ったため、耐酸化・腐食性等を向上させるこ
とができるという効果もある。さらに、樹脂の注型時
に、配線板貫通孔３４を通して空気が抜けるため、チッ
プ下部へも樹脂が流動して注型するできる。そのため、
一回の工程で半導体チップ１を上下から覆うことができ
た。従って、工数を削減し、コスト低減に効果がある。
【００３２】＜実施例５＞ （１）構造 ＢＴ（ビスマレイミドトリアジン）とガラス繊維を用い
た有機樹脂基板（以下、ＢＴ基板と称する）と銅配線
で、実施例４のフィルム回路３と同様の機能を持つ配線
板を４層配線で形成した。この配線板の板厚は約０．６
ｍｍで実測した熱膨張率は１６ｐｐｍ／Ｋであった。こ
の配線板を用いて、実施例４同様の半導体パッケージ１
３を製造した。用いた注型樹脂の実測熱膨張率は１０ｐ
ｐｍ／Ｋであった。
【００３３】（２）接続テスト この半導体パッケージ１３を、実施例１と同様に、１０
枚のプリント基板に最高温度２２０℃でリフロー炉を用
いて搭載し、回路ボードを製造した。洗浄後、製造した
１０枚の半導体パッケージ１３、ＱＦＰ及びＤＩＰの接
続検査を実施例１と同様に行なったところ、未接続部は
１点も存在しなかった。更に、この回路ボード１０枚を
上記実施例と同一条件で温度サイクル試験を実施した。
その結果、半導体パッケージ１３での断線は１点も発生
しなかった。 （３）効果 実施例４と同一の効果を得た。
【００３４】＜実施例６＞ （１）製造フロー 実施例５の配線板を用いて半導体パッケージ１３を製造
した。実施例５と異なるのは、注型樹脂の種類を２種と
し、（ｂ）の注型工程を２段階に分けた点である。 （ｂ１）直径５０μｍ以下の微細フィラー入りのビフェ
ニール系樹脂を用いて、半導体チップ１とＢＴ基板間に
充填する。 （ｂ２）硬化後に直径１００μｍ以下のフィラー入りの
ビフェニール系樹脂を用いて、ＢＴ基板上に樹脂層開口
部１６を持つ樹脂層１５を形成した。これらの樹脂の実
測した熱膨張率は前者が８ｐｐｍ／Ｋで後者が１５ｐｐ
ｍ／Ｋであった。
【００３５】（２）接続テスト この半導体パッケージ１３を、実施例１と同様に、１０
枚のプリント基板に最高温度２２０℃でリフロー炉を用
いて搭載し、回路ボードを製造した。洗浄後、製造した
回路ボードの半導体パッケージ１３、ＱＦＰ及びＤＩＰ
の接続検査を実施例１と同様に行なったところ、未接続
部は１点も存在しなかった。更に、この回路ボード１０
枚を上記実施例と同一条件で温度サイクル試験を実施し
た。その結果、半導体パッケージ１３での断線は１点も
発生しなかった。
【００３６】（３）効果 この半導体パッケージ１３の構成部品は、半導体チップ
１、フィルム回路３、はんだバンプ２５、樹脂層１５、
ボール端子４の５種類であり、従来に比べると、補強
剤、接着剤の２種類が不要になり、低コスト化に効果が
ある。また、樹脂の注型を２回に分けて、半導体チップ
１下部の樹脂層１５の形成にはより細かいフィラー入り
の樹脂を用いても、チップ下部へも樹脂が流動して注型
することができることがわかった。また、ＢＴ基板上面
への樹脂層１５の形成には大きいフィラー入りの樹脂が
使えるので、樹脂層１５の強度が増すという効果があ
る。
【００３７】＜実施例７＞ （１）構造 図９（ａ）は、製造した半導体パッケージ１３を上面か
ら見た平面図であり、図９（ｂ）は図９（ａ）のＡ−
Ａ’における断面図である。実施例４の半導体パッケー
ジの上面に放熱板２７を取り付けたものである。放熱板
２７は中央部付近に５個の貫通孔２８を設け、樹脂層１
５の樹脂層開口部１６に対応した部分にも穴が開いてい
る。
【００３８】（２）製造フロー （ａ）実施例４と同様に製造したフィルム回路３に半導
体チップ１を金バンプ２で接続する。 （ｂ）放熱板２７と一緒に注型金型にセットし、熱膨張
係数が約１０ｐｐｍ／Ｋのビフェニール系樹脂を用いて
図９に示す形状に注型する。注型時に、放熱板２７は樹
脂層１５と密着する。また、半導体チップ１の背面にも
膜厚約０．１ｍｍの樹脂が回り込み半導体チップ１と放
熱板２７が密着する。
【００３９】（３）接続テスト この様にして製造した半導体パッケージ１３を、実施例
１と同様に、１０枚の基板に、最高温度２１５℃でリフ
ロー炉を用いて搭載し、回路ボードを製造した。洗浄
後、製造した１０枚の中で半導体パッケージ１３、ＱＦ
Ｐ及びＤＩＰの接続検査を実施例１と同様に行なったと
ころ、未接続部は１点も存在しなかった。更に、この回
路ボード１０枚を上記実施例と同一条件で温度サイクル
試験を実施した。その結果、半導体パッケージ１３での
断線は１点も発生しなかった。 （４）効果 実施例４と同じ効果に加え、放熱板２７を半導体パッケ
ージ１３の上面に取り付けたので、さらに放熱性に優れ
るという効果がある。
【００４０】＜実施例８＞ （１）構造 図１０は製造した半導体パッケージ１３の断面図であ
る。実施例４でプリント基板に搭載後、半導体パッケー
ジ１３の上面にシリコーン系の良熱伝導性接着剤２９を
用いてアルミ製で高さ約１０ｍｍの放熱フィン３０を取
り付けたものである。３１はガラスエポキシプリント基
板である。 （２）接続テスト この状態で、上記実施例と同一条件で、温度サイクル試
験を実施した。その結果、半導体パッケージ１３での断
線は１点も発生しなかった。 （４）効果 実施例４の半導体パッケージ１３に加えて、放熱フィン
３０を加えたので、さらに放熱性に優れるという効果が
ある。
【００４１】＜実施例９＞ （１）構造 図１１は、製造した半導体パッケージ１３の断面図であ
る。半導体チップ１は、１２ｍｍ角のＭＰＵであり、５
１２本の端子が半導体チップ１下面にアレイ状に配置し
てある。端子のパッドは０．４５ｍｍ格子ピッチで、半
導体パッケージ１３外形は３４ｍｍ角である。半導体パ
ッケージ１３の回路は図６と同様に３層のフィルム回路
３から構成されている。このフィルム回路の面方向の熱
膨張率は実測値で２０ｐｐｍ／Ｋであった。端子用パッ
ド１８及び表面パッド１９のピッチは１．２７ｍｍ格子
であり、フィルム中央部付近には１６個の直径０．１ｍ
ｍの貫通孔１７を形成してある。端子用パッド１８の直
径は０．６ｍｍで、表面パッド１９の直径は０．４５ｍ
ｍである。
【００４２】図１２は、電子機器の構成例を示した斜視
図である。半導体パッケージ１３の上面にシリコーン系
の良熱伝導性接着剤２９を用いてアルミ製の放熱フィン
３０を取り付け、さらに、ガラスエポキシプリント基板
３１に搭載したものである。放熱フィン３０の高さは約
１５ｍｍである。３２は、同時に搭載したＳＲＡＭ、３
３はコネクタに差し込むための端子部である。
【００４３】（２）製造フロー 半導体チップ１を接続するはんだボールＳｎ９７ｗｔ％
Ａｇ３ｗｔ％の直径を０．３ｍｍとした以外は、実施例
４と同一条件にて半導体パッケージ１３を製造した。樹
脂層１５の熱膨張率は実測値で１５ｐｐｍ／Ｋであっ
た。
【００４４】（３）接続テスト この半導体パッケージ１３を７５×１５０ｍｍ2の１０
層ガラスエポキシプリント基板上にはんだペーストを用
いて、ＤＩＰタイプのＳＲＡＭ３２を６個を同時に最高
温度２１５℃でリフロー炉を用いて搭載し、回路ボード
を製造した。製造した回路ボードを洗浄後、２０枚抜き
取り、半導体パッケージ１３及びＤＩＰの接続検査を実
施例１と同様に行なったところ、未接続部は１点も存在
しなかった。このチェック後に、図１２に示す様に、放
熱フィン３０を取付け、上記実施例と同一条件で、温度
サイクル試験を実施した。その結果、半導体パッケージ
１３での断線は１点も発生しなかった。
【００４５】（４）効果 この半導体パッケージ１３の構成部品は、半導体チップ
１、フィルム回路３、はんだバンプ２５、樹脂層１５、
ボール端子４の５種類であり、従来に比べると、補強
剤、接着剤の２種類が不要になり、低コスト化に効果が
ある。また、半導体チップ１上面が露出しているため、
露出しない場合に比べ、さらに放熱性が高いという効果
がある。また、信号銅配線２１、電源銅配線２２をニッ
ケル、金で覆ったため、耐酸化・腐食性等を向上させる
ことができるという効果もある。さらに、樹脂の注型時
に、配線板貫通孔３４を通して空気が抜けるため、チッ
プ下部へも樹脂が流動して注型するできる。そのため、
一回の工程で半導体チップ１を上下から覆うことができ
た。従って、工数を削減し、コスト低減に効果がある。
【００４６】＜実施例１０＞ （１）構造 ＢＴ基板と銅配線で、図８のフィルム回路３と同様の機
能を持つ配線板を６層配線で形成した。基板の板厚は約
０．９５ｍｍであり、面方向の実測した熱膨張率は１４
ｐｐｍ／Ｋであった。この基板をフィルム回路３の代わ
りに用いて、図１０と同様の半導体パッケージ１３を製
造した。用いた注型樹脂の実測熱膨張率は２０ｐｐｍ／
Ｋであった。
【００４７】（２）接続テスト この半導体パッケージ１３を７５×１５０ｍｍ2の１０
層ガラスエポキシプリント基板上にはんだペーストを用
いて、ＤＩＰタイプのＳＲＡＭ３２を６個と同時に最高
温度２２０℃でリフロー炉を用いて搭載し、回路ボード
を製造した。製造した回路ボード１０枚を洗浄後、半導
体パッケージ１３及びＤＩＰの接続検査を実施例１と同
様に行なったところ、２０枚での未接続部は１点も存在
しなかった。 （３）効果 実施例９と同様の効果が得られた。
【００４８】＜その他の実施例＞実施例９で製造した図
１２の回路ボードに通電して、実際に使用するのと同様
にファンにより放熱フィン３０上に風速約２ｍ／ｓの風
を当てて、室温及び８５℃で８５％ＲＨの高温恒湿中の
両条件で１０００時間試験した。各試験枚数を１０枚と
したが、この試験により断線、短絡等の故障は発生しな
いことを確認した。これにより、実用可能な回路ボード
を製造できることを確認した。さらに、この回路ボード
をＣＰＵボードとして、他に、画像処理、通信、外部メ
モリ制御等の機能を持つ回路ボードと組み合わせて小形
計算機を構成した。この計算機を動作させ所望の性能を
持つことを確認した。
【００４９】
【発明の効果】以上詳述したように、本発明により、所
期の目的を達成することができた。すなわち、本発明の
効果を整理すると以下の通りとなる。 （１）低コスト化 各実施例に示す様に、本発明のパッケージを構成する樹
脂層は、半導体チップの封止とフィルム回路の補強を兼
ねているので、部品点数を、従来より、少なくとも２種
類減らすことができる。この部品点数の低減は、部品点
数の低減は勿論、その組み立て工程の低減になり、パッ
ケージの低コスト化になる。さらに、フィルム回路また
は、ＢＴ基板に、フィルム開口部や配線板貫通孔を設け
たので、樹脂層形成時の樹脂の流動抵抗が減少し、注型
し易くなった。組立て工数が削減でき、低コスト化が実
現できる。
【００５０】（２）実装の容易性 また、各実施例に示す様に、本発明でのパッケージは樹
脂層開口部を有するため、ボール端子への加熱が大幅に
容易となる。その結果、ＱＦＰ等従来の他の電子部品と
同じリフロー条件で、接続・搭載が可能となる。つま
り、プリント基板等の実装基板への電子部品の搭載が１
回のリフローで可能となり、実装の容易性、工数削減、
低コスト化が達成できるという効果がある。 （３）接続検査の容易性 本発明では、樹脂層開口部内に、ボール端子と電気的に
接続した表面パッドを設けている。放熱フィンを付けな
い状態で、この表面パッドにプローブを当て、更にプリ
ント基板上の対応接続配線にプローブを当てることによ
り、容易に接続検査ができる。その結果、従来は不可能
であった、半導体パッケージを基板に搭載した時点での
電気的接続検査が可能になるという効果がある。
【００５１】（４）結線・組立自由度の増加 配線変更や他の部品・基板への結線の際に、放熱フィン
を付けない状態で、樹脂層開口部内の表面パッドから配
線を引き出すことにより、従来より容易にこのための結
線をすることができるという効果がある。 （５）高接続信頼性 チップと配線板を樹脂層で一体化したので、パッケージ
に加わる応力が分散される。またボール端子を、フィル
ム回路あるいはＢＴ基板、さらに樹脂層という剛性の低
い物と接続したので、歪に強くなり、パッケージの接続
信頼性が高くなった。また、フィルム回路あるいはＢＴ
基板からなる配線板のチップ搭載部に開口部を設けたの
で、チップとフィルム回路の熱膨張係数の不整合により
発生する応力が低減でき、さらに、フィルム回路とチッ
プとの密着性向上に効果がある。
【図面の簡単な説明】
【図１】実施例１の半導体パッケージの平面図、断面
図。
【図２】実施例１のフィルム回路の断面拡大図。
【図３】実施例２の半導体パッケージの平面図、断面
図。
【図４】実施例２のフィルム回路の断面拡大図。
【図５】実施例３の半導体パッケージの断面図。
【図６】実施例３のフィルム回路の断面拡大図。
【図７】実施例４の半導体パッケージの平面図、断面
図。
【図８】実施例４のフィルム回路の断面拡大図。
【図９】実施例７の半導体パッケージの平面図、断面
図。
【図１０】実施例８の放熱フィンを付けた半導体パッケ
ージの基板搭載断面図。
【図１１】実施例９の半導体パッケージの断面図。
【図１２】実施例９の小形計算機用のＣＰＵ回路ボー
ド。
【図１３】従来のＢＧＡパッケージの断面図。
【符号の説明】
１…半導体チップ、 ２…金バンプ、 ３
…フィルム回路、４…ボール端子、 ５…封止樹
脂、 ６…補強材、７…補強材用接着剤樹脂、
８…良熱伝導性接着剤、 ９…放熱板、１０…実装基
板、 １１…実装基板上の銅パッド、１２…共晶
はんだペースト、 １３…半導体
パッケージ、１５…樹脂体、 １６…樹脂体開
口部、 １７…フィルム開口部、１８…端子用パッ
ド、 １９…表面パッド、２０…ポリイミドフィル
ム、 ２１…信号銅配線、２２…
電源銅配線、 ２３…ニッケル／金めっき膜、２４
…ポリイミド絶縁膜、２５…はんだバンプ、 ２６…
チップ用パッド、２７…放熱板、 ２８…放熱
板貫通孔、 ２９…良熱伝導性接着剤、３０…放熱フ
ィン、 ３１…ガラスエポキシプリント基板、３２
…ＳＲＡＭ、 ３３…端子部、 ３４…
配線板貫通孔。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 Ｚ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】半導体チップを内蔵し、半導体チップと電
    気的に接続された基板接続用端子によって、実装基板に
    接続される半導体パッケージにおいて、 上面には半導体チップがチップ接続用端子を介して配設
    され、下面には、上面の半導体チップ搭載領域以外の領
    域と対向する領域に、基板接続用端子が配設された配線
    板と、 少なくともチップ接続用端子と配線板上面とを被覆する
    樹脂層とを有してなり、 配線板上面には、基板接続用端子と対向する位置に、各
    々基板接続用端子と電気的に接続された上面側端子が配
    設されると共に、 樹脂層は上面側端子を露出させる開口部を有してハニカ
    ム構造を形成して成る半導体パッケージ。
  2. 【請求項２】上面側端子が露出するように、樹脂層の開
    口部と同じ位置に開口部を有する放熱部材を、半導体パ
    ッケージ上面に装着してなる請求項１記載の半導体パッ
    ケージ。
  3. 【請求項３】配線板は、半導体チップ底面部分に、半導
    体チップ底面とほぼ同じか、それ以内の大きさの開口部
    を有し、開口部には樹脂層が形成されて成る請求項１も
    しくは２記載の半導体パッケージ。
  4. 【請求項４】配線板は、半導体チップ底面部分に、複数
    個の開口部を有してなる請求項１もしくは２記載の半導
    体パッケージ。
  5. 【請求項５】樹脂層は、半導体チップ上面をも被覆して
    成る請求項１ないし４いずれか一に記載の半導体パッケ
    ージ。
  6. 【請求項６】配線板は、両面に接続端子を有する厚さ１
    ｍｍ以下の有機樹脂基板で構成して成る請求項１ないし
    ５いずれか一に記載の半導体パッケージ。
  7. 【請求項７】基板接続用端子と上面側端子とにそれぞれ
    ニッケルもしくは、金めっき層を形成して成る請求項１
    ないし６いずれか一に記載の半導体パッケージ。
  8. 【請求項８】配線板および、樹脂層との熱膨張率をほぼ
    等しくして成る請求項１ないし７いずれか一に記載の半
    導体パッケージ。
  9. 【請求項９】配線板および、樹脂層の線膨張率を８〜２
    ０ｐｐｍ／Ｋとして成る請求項１ないし８いずれか一に
    記載の半導体パッケージ。
  10. 【請求項１０】上面に半導体チップ搭載領域が形成さ
    れ、下面には上面の半導体チップ搭載領域以外の領域と
    対向する領域に、基板接続用端子を接続するパッドが配
    設され、上面の半導体チップ搭載領域以外の領域には、
    基板接続用端子を接続するパッドと電気的に接続された
    上面パッドが配設された配線板を準備する工程と、 前記配線板の半導体チップ搭載領域に、チップ接続用
    端子を介して、半導体チップを搭載接続する工程と、 前記半導体チップを搭載接続した配線板を配置した際
    に、配線板上方の空間と、半導体チップの下方の空間と
    が連続して、かつ、上面パッド上の樹脂層形成を邪魔す
    る注型空間を持つ注型金型に、前記半導体チップを搭載
    接続した配線板を配置し、前記注型空間に樹脂を注型し
    て、少なくとも上面パッド上を除く配線板上面とチップ
    接続用端子とを被覆する工程と、 配線板下面のパッドに、基板接続用のボール端子を接
    続する工程とを有して成る半導体パッケージの製造方
    法。
  11. 【請求項１１】パッケージ下面以外に基板接続用端子を
    有する電子部品と請求項１ないし９いずれか一に記載の
    半導体パッケージとが、同一実装基板面上に搭載・接続
    されて成る回路ボード。
  12. 【請求項１２】請求項１１記載の回路ボードを備えて成
    る電子機器。
JP6206573A 1994-08-31 1994-08-31 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器 Pending JPH0878572A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6206573A JPH0878572A (ja) 1994-08-31 1994-08-31 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6206573A JPH0878572A (ja) 1994-08-31 1994-08-31 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器

Publications (1)

Publication Number Publication Date
JPH0878572A true JPH0878572A (ja) 1996-03-22

Family

ID=16525649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6206573A Pending JPH0878572A (ja) 1994-08-31 1994-08-31 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器

Country Status (1)

Country Link
JP (1) JPH0878572A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321085A (ja) * 1996-05-30 1997-12-12 Toshiba Corp 半導体装置とその組み立て方法
JP2002246761A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵した多層プリント配線板
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
JP2007165585A (ja) * 2005-12-14 2007-06-28 Denso Corp 電子回路装置
JP2008186964A (ja) * 2007-01-30 2008-08-14 Kyocera Corp 配線基板およびその製造方法
US7842887B2 (en) 2000-02-25 2010-11-30 Ibiden Co., Ltd. Multilayer printed circuit board
US7852634B2 (en) 2000-09-25 2010-12-14 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
JP2011061234A (ja) * 2005-03-17 2011-03-24 Panasonic Corp モジュール基板
JP2012129437A (ja) * 2010-12-17 2012-07-05 Fujitsu Ltd 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法
JP2014175642A (ja) * 2013-03-13 2014-09-22 Sony Corp 半導体装置、半導体装置の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321085A (ja) * 1996-05-30 1997-12-12 Toshiba Corp 半導体装置とその組み立て方法
US7842887B2 (en) 2000-02-25 2010-11-30 Ibiden Co., Ltd. Multilayer printed circuit board
US8438727B2 (en) 2000-02-25 2013-05-14 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US8186045B2 (en) 2000-02-25 2012-05-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US7893360B2 (en) 2000-09-25 2011-02-22 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7852634B2 (en) 2000-09-25 2010-12-14 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US8959756B2 (en) 2000-09-25 2015-02-24 Ibiden Co., Ltd. Method of manufacturing a printed circuit board having an embedded electronic component
US9245838B2 (en) 2000-09-25 2016-01-26 Ibiden Co., Ltd. Semiconductor element
JP2002246761A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵した多層プリント配線板
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
JP2011061234A (ja) * 2005-03-17 2011-03-24 Panasonic Corp モジュール基板
US8675369B2 (en) 2005-03-17 2014-03-18 Panasonic Corporation Module board
JP2007165585A (ja) * 2005-12-14 2007-06-28 Denso Corp 電子回路装置
JP2008186964A (ja) * 2007-01-30 2008-08-14 Kyocera Corp 配線基板およびその製造方法
JP2012129437A (ja) * 2010-12-17 2012-07-05 Fujitsu Ltd 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法
JP2014175642A (ja) * 2013-03-13 2014-09-22 Sony Corp 半導体装置、半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5638597A (en) Manufacturing flexible circuit board assemblies with common heat spreaders
JP2595909B2 (ja) 半導体装置
KR100225468B1 (ko) 반도체 집적회로의 전극구조 및 그 패키지 형성방법
JP3400877B2 (ja) 半導体装置及びその製造方法
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US5841194A (en) Chip carrier with peripheral stiffener and semiconductor device using the same
JP2570637B2 (ja) Ｍｃｍキャリア
JP3844032B2 (ja) 半導体装置及びその製造方法
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
JPH07170098A (ja) 電子部品の実装構造および実装方法
KR19990023924A (ko) 전자장치 및 반도체 패키지
JPH0878572A (ja) 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JP2000138317A (ja) 半導体装置及びその製造方法
GB2317269A (en) Chip package device mountable on a printed circuit board, and a multi-chip module
JP3450477B2 (ja) 半導体装置及びその製造方法
JP2002057238A (ja) 集積回路パッケージ
JPH07302866A (ja) 半導体装置および該装置用ヒートスプレッダー
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
JP3938017B2 (ja) 電子装置
JP2000031319A (ja) 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置
JPH1117064A (ja) 半導体パッケージ
JPH09148484A (ja) 半導体装置及びその製造方法
JPH11204565A (ja) 半導体装置
JPH0358455A (ja) 半導体パッケージ