JP2012129437A - 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法 - Google Patents
電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法 Download PDFInfo
- Publication number
- JP2012129437A JP2012129437A JP2010281352A JP2010281352A JP2012129437A JP 2012129437 A JP2012129437 A JP 2012129437A JP 2010281352 A JP2010281352 A JP 2010281352A JP 2010281352 A JP2010281352 A JP 2010281352A JP 2012129437 A JP2012129437 A JP 2012129437A
- Authority
- JP
- Japan
- Prior art keywords
- resin material
- electronic component
- insulating resin
- electronic components
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 229920005989 resin Polymers 0.000 claims abstract description 115
- 239000011347 resin Substances 0.000 claims abstract description 115
- 239000000463 material Substances 0.000 claims description 103
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 abstract description 83
- 239000000758 substrate Substances 0.000 abstract description 47
- 238000000034 method Methods 0.000 abstract description 31
- 238000000465 moulding Methods 0.000 abstract description 18
- 230000008569 process Effects 0.000 abstract description 6
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】複数の良品半導体チップの裏面と側面を、絶縁樹脂によってウエハ構造で多数接続一体化された後、それをスクライブして個片化して形成されるチップ状電子部品を、歩留良く製造する手段を提供する。
【解決手段】例えばアライメント可能な載置台上に、表面に電極が形成された複数の良品半導体チップ５を、間隔をもって配置し固定し、載置台上において、絶縁樹脂材によって、例えばモールド成型工法を用いて、半導体チップの側面及び裏面が連続して覆われ一体化し、かつ裏面に突起状の金型を用いるなどして複数の溝を有する絶縁樹脂材成型体（モールド基板）１３を形成する。そして、それを載置台から分離し、更にダイシングして複数の電子部品を有する個別の電子部品２１に分割する。裏面の溝２２によってモールド基板の反りの発生が大幅に抑制される。
【選択図】図７
【解決手段】例えばアライメント可能な載置台上に、表面に電極が形成された複数の良品半導体チップ５を、間隔をもって配置し固定し、載置台上において、絶縁樹脂材によって、例えばモールド成型工法を用いて、半導体チップの側面及び裏面が連続して覆われ一体化し、かつ裏面に突起状の金型を用いるなどして複数の溝を有する絶縁樹脂材成型体（モールド基板）１３を形成する。そして、それを載置台から分離し、更にダイシングして複数の電子部品を有する個別の電子部品２１に分割する。裏面の溝２２によってモールド基板の反りの発生が大幅に抑制される。
【選択図】図７
Description
本発明は、電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法に関する。
携帯用電子機器などの小型・軽量化、高機能化の要求に対し、搭載するＩＣの高集積化、微細化を図り、さらに、複数のＩＣ機能をワンチップ（システムＬＳＩ）化する方法が用いられている。しかし、この方法は、大規模ＬＳＩ化に伴う歩留低下などから、低コストで製造することは容易ではない。
他のアプローチとして、複数の半導体チップを同一基板上に搭載してワンパッケージとする、ＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）化の方法も行われている。ＭＣＭは、多層配線基板に複数の半導体チップを配置するが、搭載半導体チップの接続端子ピッチが狭くなるに従って配線基板の製造歩留が低下し、基板製造コストが全体のコストアップの重要なファクターとなる。また、半導体チップと配線基板との接続を、バンプやワイヤーボンディング、タブなどで行うが、確保できる接続領域の制限や端子の微細化への製造限界などから、接続端子数に制限がある。当然ながら、平面視面積は搭載半導体チップの平面視面積より大きくなってしまい、ＭＣＭ化によっての面積縮小の効果は必ずしも高くない。更に、信号伝達速度の低下などの全体性能の低下を伴うといった課題がある。
これらの短所を補う観点から幾つかの提案がなされている。例えば、予め複数の良品の半導体チップを選択し、これを先ず、半導体チップの回路形成面（＝電極形成面）側を中間板上の所定の位置にそれぞれ貼付し、この中間板を用いて貼付半導体チップ全体を、一度に、支持基板（Ｓｉ基板など）上に形成した絶縁膜（ポリイミド膜など）上に貼付し、中間板を取り除いた後、さらに半導体チップ上からポリイミド液を滴下して半導体チップ間を埋めて貼付状態を強化するといった方法が提案されている。この、いわば、支持基板上チップ貼付形成方法では、その後、支持基板上に貼付された、回路形成面が表面に出ている半導体チップ上の余分な貼付用絶縁膜を除去後、半導体プロセスを用いて半導体チップ間接続用の配線を形成する。
一方、「擬似ウエハ」を形成する方法も提案されている。複数の良品半導体チップなどの組み合わせた電子部品セットを、半導体チップの回路形成面（＝電極形成面）側を、透明基板（石英基板など）上の粘着シート上の所定の位置にそれぞれ貼付する。そのとき、多数の同一の電子部品セットを、所定の間隔を空けて、半導体ウエハにチップが整列形成されるように、粘着シート上に整列貼付する。
そして、それら整列貼付された電子部品セット群の全体上に絶縁性の樹脂を流し込んで、回路形成面以外の半導体チップの周辺部と裏面部と樹脂で固化し一体化させることで、複数の良品半導体チップからなる電子部品セット群が固化樹脂上に固定され、複数のチップがＳｉウエハ中に形成されたものと類似した、複数の電子部品セットからなるチップが樹脂からなるウエハ中に作製された「擬似ウエハ」が形成される。
この「擬似ウエハ」形成方法では、その後、粘着シートの粘着力を弱めて透明基板から「擬似ウエハ」を剥離し、これの、回路面上に配線形成などを行って複数の良品半導体チップなどを組み合わせた電子部品セットとし、さらに電子部品セット毎にダイシングし、個別のチップ状電子部品として完成する。
上記の二方法は、いずれも不良チップの排除を事前の行うことができ、この面での歩留は向上される上に、形成された半導体チップ組み合わせモジュール上で、各半導体チップの回路形成面が同一平面内に保持されているため、その面上で上部多層配線の形成とチップ間接続がスムーズに行うことができる。従って、これらの方法では、通常のＭＣＭで行われるチップ搭載の多層配線基板経由での半導体チップ間の接続を避けることができ、配線基板自体の高精細化などによる製造歩留低下などを考慮する必要が無い、といったメリットも有している。
しかし、前述二方法に関し、前者の支持基板上チップ貼付形成方法では、支持基板上の絶縁膜（ポリイミド膜など）にチップを一括貼付する方法であるため、形成された半導体チップ組み合わせモジュールの支持基板厚みが厚くなること、貼付用絶縁膜がチップ表面に付着するため、この付着物の除去によるチップ表面の劣化が避け得ないこと、といった課題がある。
他方、「擬似ウエハ」形成方法は、半導体チップなどの電子部品の回路形成（＝電極形成）面以外を樹脂で覆って「擬似ウエハ」を作製するため、回路形成面は基本的に大きな汚染を受けないこと、ダイシングされて個別化したチップ状電子部品は軽量で薄い樹脂基板上形成されていること、またチップ状電子部品に搭載された複数の半導体チップの電極形成面は同一面上にあるため、これら電極上へのバンプ形成などが一括形成可能であること、といった利点も有している。
しかし、この「擬似ウエハ」形成方法によって形成されたチップ状電子部品の構造は、片方の面側に半導体チップなどが配列され、他方の面を含む基板側が樹脂で形成される。このため、半導体チップなどと樹脂の線膨張係数に大きな差がある場合、樹脂による「擬似ウエハ」の形成に伴う蓄積熱、および「擬似ウエハ」形成後や個別のチップ状電子部品の配線加工などの加熱に対する内部応力などが生じる結果、でき上がった擬似ウエハ、および個別のチップ状電子部品において、半導体チップなどの搭載側が凹に反りが発生しやすい。このため、配線形成時などでの微細加工プロセスで、大幅な歩留低下を招くといった問題が生じる。
そこで本発明の課題は、このような反りの発生を大幅に抑制した、基板側が絶縁性の樹脂（＝半導体チップなどの保護材）で、その材料で半導体チップなどの側面及び裏面が覆われた、チップ状などの電子部品を提供することにある。
本発明の電子部品は、
電極が形成された電極形成面を有する複数の電子部品と、
前記電極形成面を露出するように前記複数の電子部品が埋め込まれ、一体形成された絶縁樹脂材と、
前記複数の電子部品の裏面側に配置され、前記絶縁樹脂材中に形成された複数の溝とを有することを特徴とする。
また、本発明の電子部品の製造方法は、
載置台上に、電極が形成された電極形成面を有する複数の電子部品を、前記電極形成面に絶縁樹脂材が接しないように、互いに離間して配置し固定する工程と、
前記載置台上において、前記絶縁樹脂材によって、前記複数の電子部品の側面及び裏面を覆って一体化し、かつ前記裏面に複数の溝を有するように絶縁樹脂材成型体を形成する工程と、
前記絶縁樹脂材成型体を前記載置台から分離する工程と
を含むことを特徴とする。
また、本発明の電子機器は、
電極が形成された電極形成面を有する複数の電子部品と、
前記電極形成面を露出するように前記複数の電子部品が埋め込まれ、一体形成された絶縁樹脂材と、
前記複数の電子部品の裏面側に配置され、前記絶縁樹脂材中に形成された複数の溝とを有することを特徴とする。
また、本発明の電子機器の製造方法は、
載置台上に、電極が形成された電極形成面を有する複数の電子部品を、前記電極形成面に絶縁樹脂材が接しないように、互いに離間して配置し固定する工程と、
前記載置台上において、前記絶縁樹脂材によって、前記複数の電子部品の側面及び裏面を覆って一体化し、かつ前記裏面に複数の溝を有するように絶縁樹脂材成型体を形成する工程と、
前記絶縁樹脂材成型体を前記載置台から分離する工程と
を含むことを特徴とする。
電極が形成された電極形成面を有する複数の電子部品と、
前記電極形成面を露出するように前記複数の電子部品が埋め込まれ、一体形成された絶縁樹脂材と、
前記複数の電子部品の裏面側に配置され、前記絶縁樹脂材中に形成された複数の溝とを有することを特徴とする。
また、本発明の電子部品の製造方法は、
載置台上に、電極が形成された電極形成面を有する複数の電子部品を、前記電極形成面に絶縁樹脂材が接しないように、互いに離間して配置し固定する工程と、
前記載置台上において、前記絶縁樹脂材によって、前記複数の電子部品の側面及び裏面を覆って一体化し、かつ前記裏面に複数の溝を有するように絶縁樹脂材成型体を形成する工程と、
前記絶縁樹脂材成型体を前記載置台から分離する工程と
を含むことを特徴とする。
また、本発明の電子機器は、
電極が形成された電極形成面を有する複数の電子部品と、
前記電極形成面を露出するように前記複数の電子部品が埋め込まれ、一体形成された絶縁樹脂材と、
前記複数の電子部品の裏面側に配置され、前記絶縁樹脂材中に形成された複数の溝とを有することを特徴とする。
また、本発明の電子機器の製造方法は、
載置台上に、電極が形成された電極形成面を有する複数の電子部品を、前記電極形成面に絶縁樹脂材が接しないように、互いに離間して配置し固定する工程と、
前記載置台上において、前記絶縁樹脂材によって、前記複数の電子部品の側面及び裏面を覆って一体化し、かつ前記裏面に複数の溝を有するように絶縁樹脂材成型体を形成する工程と、
前記絶縁樹脂材成型体を前記載置台から分離する工程と
を含むことを特徴とする。
本発明の、多くの溝を有する絶縁性の樹脂材成型体を形成し、一括配線形成を行った後、ダイシングして得られるチップ状などの電子部品や電子機器の製造方法は、樹脂材成型体の反りが大きく抑制されているために、多層で微細なチップ間の配線などをモールド基板面上の一括処理で、高い歩留で行うことが可能である。
そして、樹脂材成型体の形成を経由して製造され、薄く軽量な（樹脂）基板上に多様多種な半導体チップなどの電子部品を、高密度多層配線を用いて、高歩留で高集積に一体デバイス化するといった本発明のチップ状などの電子部品や電子機器は、従来のワンチップシステムＬＳＩや従来の電子機器に比べ高歩留が期待でき、また従来のＭＣＭなどに比べ、とくに高集積化、配線工程での高歩留化などが可能となる。
以下に、本発明の実施の形態を、添付図を参照しつつ説明する。
（実施例）
図１〜７の（１）〜（１０）に示した各図は、本発明の電子部品の製造工程を説明するための断面模式図である。
図１〜７の（１）〜（１０）に示した各図は、本発明の電子部品の製造工程を説明するための断面模式図である。
図１において、電子部品を作製するための、載置台およびその周辺の構成を示す。図１（１）（ａ）はその構成の上面図、また図中Ａ−Ｂ間の断面図を、図１（１）（ｂ）に示す。図において、載置台１は載置台ホルダ２上にセットされる。この載置台１は、下部側からの図示しないUV光に対して透明で、線膨張係数が小さく熱プロセスによる変形の小さい、例えば、石英基板、ガラス基板、セラミック基板などを適用できる。載置台１の表面には、UV粘着シート３を貼付し、いわゆる「疑似ウエハ」形成後にUVを照射することにより、「疑似ウエハ」の剥離を容易にする。
また、載置台１上に、その外周部を囲むように、樹脂材型枠４を配する。これにより、後述の樹脂材によるモールド成型工法を適用する時において、樹脂材が載置台１の外縁に漏れるのを防ぐ。樹脂材型枠４の形状は、載置台１の形状が、例えば、オリエンテーション・フラット付の円形のウエハ形状であればそれに沿った型枠とし、矩形であるならば、適宜それに合わせて矩形型枠とする。
図２（２）は、載置台１上に半導体チップなどの複数の電子部品を搭載する状況を示す図である。図２（２）（ａ）において、ベアチップの半導体チップ５を、その電極形成面（＝回路形成側の面）６を下に、裏面７を上にし、図示しない、例えば光学的な測定システムと、半導体チップ５および載置台ホルダ２の駆動システムを用いて所定位置へのアライメントを行って、所定の間隔で所定の位置の載置し、載置台１上のUV粘着シート３に固定する。その状況を、図２（２）（ｂ）に示す。このとき、図示するように、各半導体チップ５の電極形成面６は載置台１に面して、その反対側の各半導体チップ５の裏面７および側面８は接しない。
図３（３）に示すように、樹脂材型枠４内に、全ての半導体チップ５を覆うように樹脂材９を導入する。この樹脂材９は、半導体素子５を覆うため絶縁性を有する、熱硬化性の樹脂（シリカフィラー含有エポキシ）が好ましい。例えばアクリル系の樹脂やエポキシ樹脂などの有機系絶縁性樹脂が挙げられる。
次いで、図３（４）に示すように、樹脂材９上に、予め搭載される半導体チップ５の配置や樹脂材９の厚さを考慮して設計された突出構造１０を有する裏面形成用金型１１を樹脂材９中に送出する。
図４（５）に示すように、載置台ホルダ２上の樹脂材型枠４で停止するまで裏面形成用金型１１を送出して固定し、この状態で、半導体チップ５とともに樹脂材９を加熱・加圧などして成型する。金型系全体の空気冷却後、図４（６）に示すように、裏面形成用金型１１よび樹脂材型枠４を取り外すことにより、載置台１に配置固定した全半導体チップ５が、その裏面７および側面８において、樹脂材９からなる上記裏面形成用金型１１の突出構造１０を反映した樹脂材成型支持板１２と固定一体化した状態で、載置台１上に形成されることとなる。
次に、図５（７）に示すように、載置台１の粘着シート３を介して固着している半導体チップ５を、シートにUV光を照射してその粘着性を解消して半導体チップ５（及び樹脂材９）を粘着シート３から分離して、樹脂材成型支持板１２と多数の半導体チップ５とが一体化した絶縁性の樹脂を用いた樹脂材成型体１３を分離形成する。なお、本発明の説明においては、半導体ウエハ表面全体に多数のベアチップが配置形成された状態の半導体基板との類似から、上記のようにモールド成型工法によって製作可能なことから、この樹脂材成型体１３を、本明細書においては、モールド基板１３とも称する。またこれは、先に述べた、「擬似ウエハ」と、材料構成において類似する。
このモールド基板（樹脂材成型体）１３の半導体チップ５の表面側は、電極が形成された回路形成面である。また各半導体チップ５の表面はモールド基板１３において同一平面上にある。従って、半導体ウエハ上に形成されたベアチップの電極を用いてチップ間配線を行うのと同様な配線製造方法を適用できる。モールド基板１３においては、多くの場合、搭載された半導体チップ間を配線接続して、複数の半導体チップを有する一つのチップ状などの電子部品を構成する。
図５（８）（ａ）は多数の（そして各種の）半導体チップ５がモールド基板１３上に形成された状況を示し、この一部の、この場合は、隣り合う２つの（異なる）半導体チップの領域で、単一電子部品領域１４を形成するものとする。（８）（ｂ）は、その単一電子部品領域１４の拡大断面模式図である。各半導体チップ５の表面には、埋め込み形成された回路から導出されている個所に、例えば、所定の大きさのアルミ（Ａｌ）電極１５が形成され、半導体チップ５の表面は電極の開口部を除いて、パッシベーション膜１６で覆われている。
図６（９）は、（２つの半導体チップ５からなる）単一電子部品領域において、配線形成された後の、配線形成単一電子部品領域１７の例の断面模式図を示す。図において、アルミ電極１５及びパッシベーション膜１６上に、更に多層に形成するパッシベーション膜１８と金属配線のパターニング形成により、一方半導体チップ５のアルミ電極１５からの配線を他方の半導体チップ５のアルミ電極１５とを接続するチップ間配線１９や、パッシベーション膜１８の面上に電極を引き出す引き出しパッド２０などが、従来から標準的に行われる多層配線形成技術を用いて形成される。このようにして配線形成されたモールド基板１３を、半導体基板をチップ単位にダイシングするように、配線形成単一電子部品領域１７毎にダイシングして、個別の電子部品を形成する。
図７（１０）（ａ）は、配線済みのモールド基板１３を単一電子部品単位にダイシングした状態に断面模式図であり、（１０）（ｂ）は、個別となった、本発明の電子部品２１の断面模式図を示す。
図７（１０）（ｂ）に示した、本実施例の電子部品２１は、樹脂材で形成した樹脂材成型支持板１２の部分に関し、裏面の全面に、溝２２を形成している。この例では、溝の深さは半導体チップ５の背面まで達し、半導体チップ５のチップ間隔の裏面側のチップ間隔樹脂材２３の部分も溝２２が形成されている。
図８は、同様に製作され、但し樹脂材成型支持板１２に溝を形成しない、溝無し電子部品２４の断面模式図である。こうした構造の電子部品では、図示するように、半導体チップ５形成側に圧縮ストレスＳが働いて、その面を凹にして、反り量△Ｓが発生しており、この反り量△Ｓは、樹脂材成型支持板１２の厚さＴに依存する。こうしたチップ状電子部品のモールド基板（図７（１０）のモールド基板１３において、溝２２が形成されない形状の基板）を一括配線したとき、配線歩留まりが大きく低下している。
図９は、配線前の、モールド基板（樹脂材成型体）における、反り量と樹脂材成型支持板厚の関係の実験結果を示す。本図において、縦軸は、配線前のモールド基板の反り量を示し、横軸は、樹脂材成型支持板の厚さを示す。使用したモールド基板の構造は、直径１５０ｍｍの円盤状をしており、これに、１０ｍｍ（長）×５ｍｍ（幅）×（０．５ｍｍ、０．４ｍｍ、０．３ｍｍ）（厚）の半導体チップ（同一種類）を７個×１８個、配列しているものを用いた。また、樹脂材としては、シリカフィラー含有エポキシ樹脂を用いた。
図中、折れ線で示したものは、モールド基板の樹脂材成型支持板が溝無しで、厚さが０．１ｍｍ、０．２ｍｍ、０．３ｍｍの場合を示す。但し、同じく、配線形成前である。これらの場合、反り量が、２ｍｍ〜４ｍｍ程度と大きな反りが発生することがわかる。一方、図中、溝ありで示した測定点は、同じ構成・材料を用い、モールド成型支持板の厚さは０．２５ｍｍ、そこに溝を上記の実施例と同様な型で溝を形成する方法によった、溝形状は円柱形で溝の直径２．５ｍｍ、隣接する円柱中心間距離３．０ｍｍで、溝の深さはチップ裏面に達する深さ（０．３mm）として樹脂材成型支持板全面に一様に分布したものによる測定点である。同様に配線形成前である。このとき、反り量は０．２ｍｍないしそれ以下でモールド基板に殆ど歪みは発生せず、この溝の導入の効果が顕著に見られる。
溝の導入は、モールド基板の裏面側（樹脂材成型支持板側）の樹脂材の全体量を減らし、表裏での熱線膨張係数の差による表面側の圧縮ストレス量を大きく減少させる効果をもたらしているものと考えることができる。従って、この溝の体積を、モールド基板の強度を損なわせない範囲で効果的の減少させることが重要である。
このように、樹脂材成型支持板に多くの溝を有するモールド基板（樹脂材成型体）を形成し、一括配線形成を行った後、ダイシングして得られる本発明の電子部品の製造方法は、モールド基板の反りが大きく抑制されているために、多層で微細なチップ間の配線などをモールド基板面上の一括処理で、高い歩留で行うことが可能であり、勿論、ダイシングされたチップ状などの電子部品単体にも反りが殆ど無い。
そして、モールド基板形成を経由して製造され、薄く軽量な（樹脂）基板上に多様多種な半導体チップなどの電子部品を、高密度多層配線を用いて、高歩留で高集積に一体デバイス化するといった本発明の電子部品は、従来のワンチップシステムＬＳＩに比べ高歩留が期待でき、また従来のＭＣＭに比べ、とくに高集積化、配線工程での高歩留化などが可能と考えられる。
上記実施例で述べた、本発明の電子部品の構成、及びその製造方法は一例に過ぎず、本発明の趣旨に沿った他の構成や製造方法があることは言うまでもない。
図１０は、他の電子部品例（１）２５の断面模式図である。図１０において、この電子部品では、樹脂材成型支持板１２部分において、溝２２は半導体チップ５の裏面部分のみ形成され、チップ間隔樹脂材２３の領域には形成されていない。この構成は、図７（１０）（ｂ）の電子部品２１に比べ、樹脂材の絶対量は多く、そのため熱線膨張係数ギャップ緩和作用は劣るが、反面、隣接する半導体チップ５の間の接続強度はより強化されており、溝２２の多数形成によるチップ状などのこの電子部品自体の物理的強度の低下、特に半導体チップ間の強度劣化を防ぐ有力な方法である。
図１１に、他の電子部品例（２）２６の断面模式図を示す。図において、この電子部品では、樹脂材成型支持板１２部分において、溝２２は裏面全体に一様に形成されているが、その深さは、半導体チップ５の裏面部分に達していない。この構成も、図７（１０）（ｂ）の電子部品２１に比べ、樹脂材の絶対量は多く、そのため熱線膨張係数ギャップ緩和作用は劣るが、溝２２の多数形成による電子部品自体の全体的な物理的強度の低下を防ぐ効果がある。勿論、この変形として、溝２２は半導体チップ５の裏面部分のみ形成され、チップ間隔樹脂材２３の領域には形成されない構成もあろう。
図１２に、本発明の他の電子部品例（３）２７の断面模式図を示す。図において、この電子部品では、半導体チップ５−１と半導体チップ５−２の厚さが異なり（勿論、両者の電極形成面の水平面は一致）、溝２２の深さは厚い半導体チップ５−１の裏面に達し、同じ深さの溝２２は、薄い半導体チップ５−２の裏面に達していない。チップ間隔樹脂材２３の領域には形成されていない。勿論、溝２２の深さを変えて、両方の半導体チップ５−１、−２の裏面に達する構成にすれば、樹脂材の絶対量はより少なくなって、歪みの抑制効果が増大する一方、物理的強度の劣化は避けられない。チップ間隔樹脂材２３の領域に溝を形成するバリエーションも考えられる。
上記の実施例においては、搭載されるチップ部品に関し、半導体チップを用いた場合について述べた。半導体チップに関し、ベアチップである必要は無く、モールドパッケージ、セラミックパッケージなどのパッケージ化された半導体製品でも、チップ製品（部品）と見做されハンドリングできるものであるなら、上記実施例において採用可能である。さらに、半導体チップ製品に限らず、抵抗・容量素子などチップ状パッケージされたものも適用する事ができ、半導体チップと述べたものは、一般にチップ形状などの電子部品全般を適用できる。
本発明で適用される溝の形状に関し、実施例で述べたような円柱状に限る必要は無い。例えば、三角や四角、多角形格子、さらに円筒状を組み合わせた格子などの枠内の角柱・円柱が溝となるもの、逆にそれら枠自体が溝をなすもの、またそのサイズ、溝密度なども適宜設計可能である。また、絶縁樹脂材の厚さについても、樹脂材料自体の反り発生に関わる特性、搭載電子部品のサイズ、数、配置状況、製作電子部品の大きさなどをもとに、許容反りを考慮して適宜決定することができる。
本発明のモールド基板の製造方法は、上記実施例においては、載置台上に半導体チップをフェイスダウンに位置合わせして配置し、金型を用いた樹脂モールド工法により、チップの裏面・側面で一度に一体化する方法を述べたが、採りうる製造工程はこれに限らない。例えば、チップ間は載置台上で主に側面を用いて絶縁樹脂材により一体化して「チップ一体化板」を形成し、他方、「裏面貼付用絶縁樹脂材板」を用いて、これにエンボス工法などで所要の溝を形成し、これと前記「チップ一体化板」を熱や接着用絶縁樹脂材などにより、接合することでも形成できるなど、他の方法も適用可能である。
これまでの記述においては、完成する製品は、例えば、チップ形状などを含む電子部品とし、また電子部品の製造方法としてきた。しかし、上記と同様な形態で、これに搭載されるものが半導体等チップ形状部品に限らず、各種部品が集積・システム化されたパッケージ（状部品）等を複数種・複数個搭載して特定の機器機能をもったものを完成させたとき、完成した製品は電子機器を形成することとなる。即ち、本発明の形態によって電子機器をなすことができ、また本発明の同等の方法で、電子機器を製造することができることは言うまでもない。
以上の実施例を含む実施の形態に関し、以下の付記を開示する。
（付記１）
電極が形成された電極形成面を有する複数の電子部品と、
前記電極形成面を露出するように前記複数の電子部品が埋め込まれ、一体形成された絶縁樹脂材と、
前記複数の電子部品の裏面側に配置され、前記絶縁樹脂材中に形成された複数の溝とを有することを特徴とする電子部品。
（付記２）
前記電子部品によって画定される領域にのみ、前記複数の溝は形成されることを特徴とする付記１記載の電子部品。
（付記３）
前記複数の溝の少なくとも一部は、前記複数の電子部品の裏面に達する深さを有することを特徴とする付記１または２記載の電子部品。
（付記４）
前記絶縁樹脂材は前記複数の電子部品の保護材であることを特徴とする付記１ないし３のいずれかに記載の電子部品。
（付記５）
前記複数の電子部品は、厚さが互いに異なる電子部品を含むことを特徴とする付記１ないし４のいずれかに記載の電子部品。
（付記６）
載置台上に、電極が形成された電極形成面を有する複数の電子部品を、前記電極形成面に絶縁樹脂材が接しないように配置し固定する工程と、
前記載置台上において、前記絶縁樹脂材によって、前記複数の電子部品の側面及び裏面を覆って一体化し、かつ前記裏面に複数の溝を有するように絶縁樹脂材成型体を形成する工程と、
前記絶縁樹脂材成型体を前記載置台から分離する工程と
を含むことを特徴とする電子部品の製造方法。
（付記７）
さらに、前記絶縁樹脂材成型体をダイシングして複数の電子部品を有する個別の電子部品に分割する工程と
を含むことを特徴とする付記６記載の電子部品の製造方法。
（付記８）
前記複数の溝は、前記間隔の領域の前記裏面を覆う前記絶縁樹脂材領域を除いて形成されることを特徴とする付記６または７記載の状電子部品の製造方法。
（付記９）
前記複数の溝の少なくとも一部は、前記複数の電子部品の前記裏面に達する深さを有することを特徴とする付記６ないし８のいずれかに記載の電子部品の製造方法。
（付記１０）
前記絶縁樹脂材は、前記複数の電子部品の保護材であることを特徴とする請求項６ないし９のいずれかに記載の電子部品の製造方法。
（付記１１）
電極が形成された電極形成面を有する複数の電子部品と、
前記電極形成面を露出するように前記複数の電子部品が埋め込まれ、一体形成された絶縁樹脂材と、
前記複数の電子部品の裏面側に配置され、前記絶縁樹脂材中に形成された複数の溝とを有することを特徴とする電子機器。
（付記１２）
載置台上に、電極が形成された電極形成面を有する複数の電子部品を、前記電極形成面に絶縁樹脂材が接しないように配置し固定する工程と、
前記載置台上において、前記絶縁樹脂材によって、前記複数の電子部品の側面及び裏面を覆って一体化し、かつ前記裏面に複数の溝を有するように絶縁樹脂材成型体を形成する工程と、
前記絶縁樹脂材成型体を前記載置台から分離する工程と
を含むことを特徴とする電子機器の製造方法。
（付記１）
電極が形成された電極形成面を有する複数の電子部品と、
前記電極形成面を露出するように前記複数の電子部品が埋め込まれ、一体形成された絶縁樹脂材と、
前記複数の電子部品の裏面側に配置され、前記絶縁樹脂材中に形成された複数の溝とを有することを特徴とする電子部品。
（付記２）
前記電子部品によって画定される領域にのみ、前記複数の溝は形成されることを特徴とする付記１記載の電子部品。
（付記３）
前記複数の溝の少なくとも一部は、前記複数の電子部品の裏面に達する深さを有することを特徴とする付記１または２記載の電子部品。
（付記４）
前記絶縁樹脂材は前記複数の電子部品の保護材であることを特徴とする付記１ないし３のいずれかに記載の電子部品。
（付記５）
前記複数の電子部品は、厚さが互いに異なる電子部品を含むことを特徴とする付記１ないし４のいずれかに記載の電子部品。
（付記６）
載置台上に、電極が形成された電極形成面を有する複数の電子部品を、前記電極形成面に絶縁樹脂材が接しないように配置し固定する工程と、
前記載置台上において、前記絶縁樹脂材によって、前記複数の電子部品の側面及び裏面を覆って一体化し、かつ前記裏面に複数の溝を有するように絶縁樹脂材成型体を形成する工程と、
前記絶縁樹脂材成型体を前記載置台から分離する工程と
を含むことを特徴とする電子部品の製造方法。
（付記７）
さらに、前記絶縁樹脂材成型体をダイシングして複数の電子部品を有する個別の電子部品に分割する工程と
を含むことを特徴とする付記６記載の電子部品の製造方法。
（付記８）
前記複数の溝は、前記間隔の領域の前記裏面を覆う前記絶縁樹脂材領域を除いて形成されることを特徴とする付記６または７記載の状電子部品の製造方法。
（付記９）
前記複数の溝の少なくとも一部は、前記複数の電子部品の前記裏面に達する深さを有することを特徴とする付記６ないし８のいずれかに記載の電子部品の製造方法。
（付記１０）
前記絶縁樹脂材は、前記複数の電子部品の保護材であることを特徴とする請求項６ないし９のいずれかに記載の電子部品の製造方法。
（付記１１）
電極が形成された電極形成面を有する複数の電子部品と、
前記電極形成面を露出するように前記複数の電子部品が埋め込まれ、一体形成された絶縁樹脂材と、
前記複数の電子部品の裏面側に配置され、前記絶縁樹脂材中に形成された複数の溝とを有することを特徴とする電子機器。
（付記１２）
載置台上に、電極が形成された電極形成面を有する複数の電子部品を、前記電極形成面に絶縁樹脂材が接しないように配置し固定する工程と、
前記載置台上において、前記絶縁樹脂材によって、前記複数の電子部品の側面及び裏面を覆って一体化し、かつ前記裏面に複数の溝を有するように絶縁樹脂材成型体を形成する工程と、
前記絶縁樹脂材成型体を前記載置台から分離する工程と
を含むことを特徴とする電子機器の製造方法。
１ 載置台
２ 載置台ホルダ
３ UV粘着シート
４ 樹脂材型枠
５ 半導体チップ
６ 電極形成面
７ 裏面
８ 側面
９ 樹脂材
１０ 突出構造
１１ 裏面形成用金型
１２ 樹脂材成型支持板
１３ 樹脂材成型体・モールド基板
１４ 単一電子部品領域
１５ アルミ電極
１６ パッシベーション膜
１７ 配線形成単一電子部品領域
１８ パッシベーション膜
１９ チップ間配線
２０ 引き出しパッド
２１ 電子部品
２２ 溝
２３ チップ間隔樹脂材
２４ 溝無し電子部品
２５ 電子部品例（１）
２６ 電子部品例（２）
２７ 電子部品例（３）
２ 載置台ホルダ
３ UV粘着シート
４ 樹脂材型枠
５ 半導体チップ
６ 電極形成面
７ 裏面
８ 側面
９ 樹脂材
１０ 突出構造
１１ 裏面形成用金型
１２ 樹脂材成型支持板
１３ 樹脂材成型体・モールド基板
１４ 単一電子部品領域
１５ アルミ電極
１６ パッシベーション膜
１７ 配線形成単一電子部品領域
１８ パッシベーション膜
１９ チップ間配線
２０ 引き出しパッド
２１ 電子部品
２２ 溝
２３ チップ間隔樹脂材
２４ 溝無し電子部品
２５ 電子部品例（１）
２６ 電子部品例（２）
２７ 電子部品例（３）
Claims (7)
- 電極が形成された電極形成面を有する複数の電子部品と、
前記電極形成面を露出するように前記複数の電子部品が埋め込まれ、一体形成された絶縁樹脂材と、
前記複数の電子部品の裏面側に配置され、前記絶縁樹脂材中に形成された複数の溝とを有することを特徴とする電子部品。 - 前記電子部品によって画定される領域にのみ、前記複数の溝は形成されることを特徴とする請求項１記載の電子部品。
- 前記複数の溝の少なくとも一部は、前記複数の電子部品の裏面に達する深さを有することを特徴とする請求項１または２記載の電子部品。
- 載置台上に、電極が形成された電極形成面を有する複数の電子部品を、前記電極形成面に絶縁樹脂材が接しないように配置し固定する工程と、
前記載置台上において、前記絶縁樹脂材によって、前記複数の電子部品の側面及び裏面を覆って一体化し、かつ前記裏面に複数の溝を有するように絶縁樹脂材成型体を形成する工程と、
前記絶縁樹脂材成型体を前記載置台から分離する工程と
を含むことを特徴とする電子部品の製造方法。 - さらに、前記絶縁樹脂材成型体をダイシングして複数の電子部品を有する個別の電子部品に分割する工程と
を含むことを特徴とする請求項４記載の電子部品の製造方法。 - 電極が形成された電極形成面を有する複数の電子部品と、
前記電極形成面を露出するように前記複数の電子部品が埋め込まれ、一体形成された絶縁樹脂材と、
前記複数の電子部品の裏面側に配置され、前記絶縁樹脂材中に形成された複数の溝とを有することを特徴とする電子機器。 - 載置台上に、電極が形成された電極形成面を有する複数の電子部品を、前記電極形成面に絶縁樹脂材が接しないように配置し固定する工程と、
前記載置台上において、前記絶縁樹脂材によって、前記複数の電子部品の側面及び裏面を覆って一体化し、かつ前記裏面に複数の溝を有するように絶縁樹脂材成型体を形成する工程と、
前記絶縁樹脂材成型体を前記載置台から分離する工程と
を含むことを特徴とする電子機器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010281352A JP5609617B2 (ja) | 2010-12-17 | 2010-12-17 | 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010281352A JP5609617B2 (ja) | 2010-12-17 | 2010-12-17 | 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012129437A true JP2012129437A (ja) | 2012-07-05 |
| JP5609617B2 JP5609617B2 (ja) | 2014-10-22 |
Family
ID=46646152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010281352A Expired - Fee Related JP5609617B2 (ja) | 2010-12-17 | 2010-12-17 | 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5609617B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824820A (zh) * | 2012-11-19 | 2014-05-28 | 联合测试和装配中心有限公司 | 引线框区域阵列封装技术 |
| JP2016174101A (ja) * | 2015-03-17 | 2016-09-29 | 株式会社東芝 | 半導体装置およびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI761297B (zh) * | 2021-11-03 | 2022-04-11 | 友達光電股份有限公司 | 封裝結構 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06349893A (ja) * | 1993-06-02 | 1994-12-22 | Citizen Watch Co Ltd | フリップチップ接続半導体パッケージ |
| JPH0878572A (ja) * | 1994-08-31 | 1996-03-22 | Hitachi Ltd | 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器 |
| JPH09172137A (ja) * | 1995-11-30 | 1997-06-30 | Lockheed Martin Corp | 応力減少成形基板の一部としてコンプライアント層を有する高密度相互接続回路モジュール |
| JP2000252391A (ja) * | 1999-02-26 | 2000-09-14 | Kyocera Corp | 半導体素子実装配線基板およびその実装構造 |
| JP3143888U (ja) * | 2008-05-29 | 2008-08-07 | 株式会社村田製作所 | 部品内蔵モジュール |
-
2010
- 2010-12-17 JP JP2010281352A patent/JP5609617B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06349893A (ja) * | 1993-06-02 | 1994-12-22 | Citizen Watch Co Ltd | フリップチップ接続半導体パッケージ |
| JPH0878572A (ja) * | 1994-08-31 | 1996-03-22 | Hitachi Ltd | 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器 |
| JPH09172137A (ja) * | 1995-11-30 | 1997-06-30 | Lockheed Martin Corp | 応力減少成形基板の一部としてコンプライアント層を有する高密度相互接続回路モジュール |
| JP2000252391A (ja) * | 1999-02-26 | 2000-09-14 | Kyocera Corp | 半導体素子実装配線基板およびその実装構造 |
| JP3143888U (ja) * | 2008-05-29 | 2008-08-07 | 株式会社村田製作所 | 部品内蔵モジュール |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824820A (zh) * | 2012-11-19 | 2014-05-28 | 联合测试和装配中心有限公司 | 引线框区域阵列封装技术 |
| JP2016174101A (ja) * | 2015-03-17 | 2016-09-29 | 株式会社東芝 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5609617B2 (ja) | 2014-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5995695B2 (ja) | Ｌｅｄ装置の製造方法 | |
| TWI337387B (en) | Leadframe for leadless package, package structure and manufacturing method using the same | |
| JPH1154658A (ja) | 半導体装置及びその製造方法並びにフレーム構造体 | |
| JP2005033141A (ja) | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造 | |
| JP2010199148A (ja) | 半導体センサデバイス及びその製造方法、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器 | |
| JP2011077108A (ja) | 半導体装置 | |
| US20180114739A1 (en) | Package carrier and manufacturing method thereof | |
| JP2010010301A (ja) | 半導体装置及びその製造方法 | |
| JP5998792B2 (ja) | 半導体ｉｃ内蔵基板及びその製造方法 | |
| JP2010050406A (ja) | 半導体装置、半導体装置製造方法、および電子機器 | |
| KR20150135412A (ko) | 반도체 장치 | |
| JP5609617B2 (ja) | 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法 | |
| KR101755814B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| JP2007518275A (ja) | 光センサを実装するための方法 | |
| US9601470B2 (en) | Stacked semiconductor device, printed circuit board, and method for manufacturing stacked semiconductor device | |
| KR20120031423A (ko) | 반도체 장치 및 그 제조 방법 | |
| US8878070B2 (en) | Wiring board and method of manufacturing a semiconductor device | |
| JPH07335680A (ja) | 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法 | |
| JP2007165836A (ja) | 半導体装置 | |
| JP2013074108A (ja) | 半導体パッケージの製造方法 | |
| JP3908689B2 (ja) | 半導体装置 | |
| JP2010238994A (ja) | 半導体モジュールおよびその製造方法 | |
| JP4451874B2 (ja) | 半導体装置の製造方法 | |
| JPH06196614A (ja) | リードフレーム | |
| JP5149694B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5609617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |