JPH07335680A - 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法 - Google Patents

回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法

Info

Publication number
JPH07335680A
JPH07335680A JP6132227A JP13222794A JPH07335680A JP H07335680 A JPH07335680 A JP H07335680A JP 6132227 A JP6132227 A JP 6132227A JP 13222794 A JP13222794 A JP 13222794A JP H07335680 A JPH07335680 A JP H07335680A
Authority
JP
Japan
Prior art keywords
wire
bonding
dummy
circuit board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6132227A
Other languages
English (en)
Inventor
Shigeo Natsume
茂夫 棗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP6132227A priority Critical patent/JPH07335680A/ja
Publication of JPH07335680A publication Critical patent/JPH07335680A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】封止材の落下によってボンディングワイヤの変
形を防止することを目的とする。 【構成】ワイヤボンディングによってプリント配線板２
に実装されたＩＣチップ６上に、板状のタブレットレジ
ン（封止材）を載置して溶融することにより、そのＩＣ
チップ６を封止したプリント回路板１である。ＩＣチッ
プ６に設けられた第１ダミーパッドと、プリント配線板
に設けられた第２ダミーパッド１０との間に、通常のボ
ンディングワイヤ８のＩＣチップ６のボンディング面６
ａから頂点までの高さＨ1 よりも高い頂点までの高さＨ
2 を有するダミーの保護ワイヤ１１を形成した。そし
て、ＩＣチップ６を封止するときに、保護ワイヤ１１で
タブレットレジンを支持させるようにした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は回路基板及びその製造方
法、並びに半導体装置のワイヤボンディング方法及び半
導体装置の封止方法に係り、詳しくは、半導体装置を搭
載する回路基板及びその製造方法、並びに半導体装置を
搭載する際のワイヤボンディング方法、及びワイヤボン
ディング後、半導体装置を板状の封止材を溶融させたの
ち固化させて封止する封止方法に関するものである。
【０００２】近年、半導体装置の大集積化に伴い、その
形状が大型化するとともに入出力パッドの数が増大して
いる。従って、半導体装置をワイヤボンディンクによっ
て直接回路基板上に搭載する場合、ボンディングワイヤ
の数が増大するとともに、半導体装置を封止する封止材
の量も増大する傾向にある。このため、半導体装置を封
止材で封止する際に、ボンディングワイヤの変形を防止
する技術が要求されている。
【０００３】
【従来の技術】近年、ＩＣカードや各種電子機器は、高
性能化及び軽薄短小化のために、半導体装置としてのＩ
Ｃチップ等のベアチップを直接プリント配線板に搭載し
た、所謂ＰＣＢと呼ばれるプリント回路板を採用してい
る。このＰＣＢは、ＣＯＢ（チップ・オン・ボード）方
式によって、ベアチップがワイヤボンディングによって
直接プリント配線板上に実装されたものである。このた
め、ＰＣＢでは、実装されたベアチップをワイヤボンデ
ィングの後、封止材によって封止する必要がある。
【０００４】ベアチップの封止には、例えば、エポキシ
樹脂がベアチップの平面形状よりも大きめの板状に形成
された封止材（以下、タブレットレジンという）を使用
する方法がある。このタブレットレジンは、ワイヤボン
ディングが終了した後、ベアチップ上にボンディングワ
イヤで支持された状態で載置される。このとき、タブレ
ットレジンは、例えば、ボンディングワイヤの頂点に高
さ位置より数ミリ程度高い位置から落下させる方法で載
置される。そして、タブレットレジンを載置した状態
で、約１５０℃の雰囲気で該タブレットレジンを溶融さ
せた後、再び固化させることによりベアチップが封止さ
れる。
【０００５】
【発明が解決しようとする課題】ところで、半導体装置
の大型化が進むにつれて、そのタブレットレジンもレジ
ン量が増加して大型化するとともに重量が増す。この結
果、タブレットレジンを落下させてボンディングワイヤ
に支持させるときに、落下の際の衝撃でそのボンディン
グワイヤが変形する。ワイヤの変形は、隣接するワイヤ
との接触又はベアチップの端部との接触につながり、そ
の結果、ワイヤが電気的にショートしてしまうという問
題点がある。このため、タブレットレジンの使用が問題
となってきている。
【０００６】ボンディングワイヤの頂点の高さは、引き
出されるワイヤの長さが異なることによってバラツキが
生じ、最も頂点の高いワイヤがタブレットレジンを支持
することになるので、そのワイヤが最も変形し易い。特
に、ベアチップのコーナ部分に設けられたパッドから基
板側のパッドまでの距離は長くなるため、その両パッド
間に設けられるボンディングワイヤの長さが長くなり、
その頂点の高さも他のワイヤより高くなる傾向にある。
又、近年の半導体装置の大集積化に伴い、入出力パッド
の数が増大してその間隔が狭くなるとともに、ボンディ
ングワイヤの太さもより細くなって、ワイヤの変形が発
生し易くなる。このため、ボンディングワイヤの配線の
長さを短くするために、ベアチップのコーナ部分におい
て基板側のパッドからベアチップのパッドへの入射角度
が少なくなるような配線パターン設計を行わなければな
らず、設計の自由度が低下するという問題点がある。
【０００７】そこで、タブレットレジンを落下させると
きのボンディングワイヤの頂点との間隔を狭くすること
が考えられる。しかしながら、タブレットレジンを落下
させる際には、位置合わせ装置が把持しているタブレッ
トレジンをボンディングワイヤの頂点に接触しないよう
な高さに配置するので、この間隔を狭くするには限界が
ある。
【０００８】本発明は上記問題点を解決するためになさ
れたものであって、その目的はワイヤボンディングによ
って実装された半導体装置上に、板状の封止材を載置し
て溶融することによりその半導体装置を封止する封止方
法において、封止材の落下によってボンディングワイヤ
の変形を防止することができる回路基板及びその製造方
法、並びに半導体装置のワイヤボンディング方法及び半
導体装置の封止方法を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、ワイヤ接続工程において回路基板上に搭
載された半導体装置と該回路基板とをボンディングワイ
ヤで電気的に接続する。又、ダミーワイヤ形成工程にお
いて、そのボンディングワイヤの半導体装置のボンディ
ング面から頂点までの高さよりも高い頂点までの高さを
有するようなダミーボンディングワイヤを形成する。前
記ダミーワイヤ形成工程は、前記半導体装置に設けられ
た第１ダミーパッドと、前記回路基板に設けられた第２
ダミーパッドとの間で行われてもよい。前記ダミーワイ
ヤ形成工程は、前記回路基板に設けられたダミーパッド
上で行われてもよい。又、ダミーボンディングワイヤが
形成された後、封止工程によって、そのダミーボンディ
ングワイヤに樹脂製の封止材が支持された後、該封止材
を溶融して半導体装置を封止し、その封止材を再び固化
する。
【００１０】又、本発明では、回路基板上に半導体装置
を載置し、該半導体装置と前記回路基板とをボンディン
グワイヤで電気的に接続し、前記半導体装置を封止材で
封止した回路基板において、前記ボンディングワイヤの
半導体装置のボンディング面から頂点までの高さよりも
高い頂点までの高さを有する複数のダミーボンディング
ワイヤを別途設けた。又、前記ダミーボンディングワイ
ヤは、前記半導体装置に設けられた第１ダミーパッド
と、前記回路基板に設けられた第２ダミーパッドとの間
に設けられていてもよく、前記回路基板に設けられたダ
ミーパッド上に設けられていてもよい。
【００１１】
【作用】本発明によれば、ボンディングワイヤの半導体
装置のボンディング面から頂点までの高さよりも高い頂
点までの高さを有するようなダミーボンディングワイヤ
で樹脂製の封止材が支持される。従って、封止材を半導
体装置の上方から落下させても通常のボンディングワイ
ヤがその封止材を支持しないので、そのボンディングワ
イヤの変形が防止される。
【００１２】
【実施例】以下、本発明を具体化した一実施例を図１〜
図５に従って説明する。図１，図２に示すように、回路
基板としてのプリント回路板（以下、ＰＣＢという）１
は、プリント配線板２を備えている。プリント配線板２
は、ポリイミド製のフレキシブル基板（以下、基板とい
う）３を備え、その基板３上には、略四角状のＩＣチッ
プの搭載部４が形成されている。基板３上には搭載部４
の長手方向の２辺に沿って、図示しない配線部に接続さ
れた複数のボンディングパッド（以下、第２パッドとい
う）５が配列されている。
【００１３】搭載部４上には、半導体装置としてのＩＣ
チップ６が搭載されている。ＩＣチップ６のボンディン
グ面６ａには、複数のボンディングパッド（以下、第１
パッドという）７が第２パッド５と対応して形成されて
いる。各第１パッド７と各第２パッド５とは、金線から
なるボンディングワイヤ（以下、ワイヤという）８によ
ってそれぞれ電気的に接続されている。
【００１４】ＩＣチップ６のボンディング面６ａの四箇
所のコーナ部には、第１ダミーパッド９（図２のみ図
示）がそれぞれ設けられている。第２パッド５が設けら
れていない側の搭載部４の近傍には、各２箇所、計４箇
所の第２ダミーパッド１０が第１ダミーパッド９と対応
して設けられている。第１及び第２ダミーパッド９，１
０は回路上、未接続となっている。各第１ダミーパッド
９と各第２ダミーパッド１０との間には、ワイヤ８と同
じ金線で同径の保護用ワイヤ１１がそれぞれ両パッド
９，１０を接続した状態で形成されている。保護用ワイ
ヤ１１は、ダミーワイヤであってボンディング面６ａか
らその頂点までの高さＨ2 （この場合、３００μｍ）
が、全てのワイヤ８のボンディング面６ａからその頂点
までの高さＨ1（この場合、２００μｍ）よりも高くな
っている。この保護用ワイヤ１１は、ＩＣチップ６を封
止する際に用いられる封止材としてのタブレットレジン
１２を、溶融させる前の板状の状態で支持して、通常の
ワイヤ８を保護する役割を有している。従って、保護用
ワイヤ１１がタブレットレジン１２を支持したときに
は、そのレジン１２がワイヤ８の頂点と接触しないよう
になっている。又、保護用ワイヤ１１は、タブレットレ
ジン１２を支持したときにもし変形して隣接するワイヤ
８と接触してもショートしないようになっている。
【００１５】そして、ＩＣチップ６、第１及び第２パッ
ド７，５、第１及び第２ダミーパッド９，１０、ワイヤ
８及び保護ワイヤ１１が、一度溶融して固化した状態の
エポキシ樹脂製のタブレットレジン１２（図２には２点
鎖線にて図示）によって封止されてＰＣＢ１が構成され
ている。
【００１６】次に、上記のように構成されたＰＣＢ１の
製造方法を説明する。まず、基板３の搭載部４上に、銀
ペーストを用いたダイ・ボンディングによってＩＣチッ
プ６を搭載する（図３）。
【００１７】続いて、ワイヤボンディング装置によって
常法のワイヤボンディングを行って、各第１パッド７と
各第２パッド５とを、ワイヤ８にてそれぞれ電気的に接
続する（ワイヤ接続工程）。同時に、各第１ダミーパッ
ド９と、第２ダミーパッド１０との間でもワイヤボンデ
ィングを行って保護用ワイヤ１１を形成する（ダミーワ
イヤ形成工程，図４）。このとき、ワイヤボンディング
は、保護用ワイヤ１１の頂点がワイヤ８の頂点よりも高
くなるように行われる。
【００１８】次に、ＩＣチップ６の平面形状よりも大き
めで、第２パッド５を覆うことが可能な板状に形成され
たタブレットレジン１２を、ＩＣチップ６上に搬送した
後、落下させて、保護用ワイヤ１１に支持させる（図
５）。このとき、タブレットレジン１２は、保護用ワイ
ヤ１１の頂点から距離Ｄだけ離れた図５に二点鎖線にて
示す上方位置から落下される。このタブレットレジン１
２が落下したときの衝撃は、保護用ワイヤ１１によって
全て吸収されるため、通常のワイヤ８はその衝撃を受け
ることがない。
【００１９】そして、タブレットレジン１２が保護ワイ
ヤ１１に支持された状態で、約１５０℃の雰囲気でその
タブレットレジン１２を溶融させた後、再び固化させる
（封止工程）。そして、ＩＣチップ６、第１及び第２パ
ッド７，５、第１及び第２ダミーパッド９，１０、ワイ
ヤ８及び保護ワイヤ１１がタブレットレジン１２によっ
て封止されたＰＣＢ１を得る。
【００２０】上記したように本実施例においては、ワイ
ヤボンディングによって実装されたＩＣチップ６上に、
板状のタブレットレジン１２を落下により載置させると
きにワイヤ８よりも頂点が高い保護ワイヤ１１を形成し
て支持させるようにした。従って、落下の際の衝撃を全
て保護ワイヤ１１が吸収することになるので、通常のワ
イヤ８が衝撃を受けることがなく、そのワイヤ８の変形
を防止することができる。
【００２１】又、ＩＣチップ６のコーナ部分におけるワ
イヤ８の長さを長くして、ワイヤ８の頂点の高さＨ1 が
ばらついても、最も頂点の高いワイヤ８が保護ワイヤ１
１の頂点の高さＨ2 を越えることはない。従って、ワイ
ヤ８の長さを特に考慮せずに配線パターンの設計を行う
ことができ、設計の自由度が向上する。
【００２２】更に、もし保護ワイヤ１１がタブレットレ
ジン１２を落下されたときに変形して隣接するワイヤ８
と接触しても、第１及び第２ダミーパッド９，１０が回
路上、未接続となっているため、ショートすることはな
い。
【００２３】又、第１ダミーパッド９はＩＣチップ６に
設けられ、第２ダミーパッド１０はプリント配線板２に
設けられているので、両パッド９，１０間での保護ワイ
ヤ１１の形成は、第１パッド７と第２パッド５との間の
ワイヤ８の接続と同時に簡単に行われる。又、第１ダミ
ーパッド９の形成は、第１パッド７の形成と同時に、第
２ダミーパッド１０の形成は、第２パッド５の形成と同
時でよく、別途新たな工程を必要としない。
【００２４】なお、本発明は以下のように具体化するこ
ともできる。 （１）上記実施例における保護用ワイヤ１１のボンディ
ング面６ａから頂点までの高さＨ2 を、ワイヤ８の高さ
Ｈ1 との差が１００μ程度以上となるように任意に変更
してもよい。
【００２５】（２）上記実施例では、フレキシブル基板
３を採用したが、代わりにガラスエポキシ基板、メタル
コア基板、セラミック基板等を採用してもよい。 （３）上記実施例では、第１及び第２ダミーパッド９，
１０を４組設けて保護ワイヤ１１を形成してタブレット
レジン１２を支持するようにしたが、そのパッド９，１
０を３組あるいは５組以上設けてもよい。３組設ける場
合には、タブレットレジン１２を支持したときにバラン
スが崩れないようにする必要がある。
【００２６】（４）上記実施例では、ワイヤ８と保護用
ワイヤ１１とを同じ金線のボンディングワイヤを使用し
たが、保護用ワイヤ１１をワイヤ８よりも太いボンディ
ングワイヤを使用して形成してもよい。このようにすれ
ば、保護用ワイヤ１１の剛性をより高めることができ、
タブレットレジン１２の落下の際の衝撃の吸収性が向上
する。
【００２７】（５）図６に示すように、ＩＣチップ６に
第１ダミーパッド９を設けずに、第２ダミーパッド１０
のみを設け、その第２ダミーパッド１０内でワイヤボン
ディングを行って、凸状の保護ワイヤ１１を形成するよ
うにしてもよい。このようにすれば、第１ダミーパッド
９を設ける必要がなくなる。
【００２８】（６）図７，図８に示すように、搭載部４
の第２ダミーパッド１０と近接する位置に、パッド１３
をそれぞれ形成し、そのパッド１３と第２ダミーパッド
１０とをワイヤボンディングによって接続して保護用ワ
イヤ１１を形成してもよい。この場合、パッド１３と搭
載部４との間を離間させて絶縁を図ることが好ましい。
【００２９】（７）図示はしないが、隣接した第１ダミ
ーパッド９、隣接した第２ダミーパッド１０、隣接した
パッド１３同士をワイヤボンディングによって接続して
台形状の保護用ワイヤ１１を２箇所形成してもよい。こ
のようにすれば、少ない数の保護用ワイヤ１１でタブレ
ットレジン１２を支持することができる。
【００３０】（８）上記実施例では、プリント配線板に
具体化したが、代わりに、ＢＧＡ（Ball Grid Array)に
用いられる回路基板や、ＭＣＭ（Multi Chip Module)に
用いられる回路基板に本発明を適用してもよい。
【００３１】
【発明の効果】以上詳述したように、本発明によればワ
イヤボンディングによって実装された半導体装置上に、
板状の封止材を載置して溶融することによりその半導体
装置を封止する封止方法において、封止材の落下によっ
てボンディングワイヤの変形を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施例のプリント回路板を示す概略断
面図である。
【図２】プリント回路板を示す概略平面図である。
【図３】プリント配線板にＩＣチップを搭載した状態を
示す概略断面図である。
【図４】ワイヤボンディングを行った状態を示す概略断
面図である。
【図５】保護ワイヤにタブレットレジンを支持させた状
態を示す概略断面図である。
【図６】その他の実施例のワイヤボンディングを行った
状態を示す概略断面図である。
【図７】別のその他の実施例のワイヤボンディングを行
った状態を示す概略断面図である。
【図８】プリント回路板を示す概略平面図である。
【符号の説明】
１ プリント回路板 ６ 半導体装置としてのＩＣチップ ６ａ ボンディング面 ８ ボンディングワイヤ ９ 第１ダミーパッド １０ 第２ダミーパッド １１ ダミーワイヤとしての保護用ワイヤ １２ 封止材としてのタブレットレジン

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 回路基板上に半導体装置を載置し、該半
    導体装置と前記回路基板とをボンディングワイヤで電気
    的に接続し、前記半導体装置を封止材で封止した回路基
    板において、 前記ボンディングワイヤの半導体装置のボンディング面
    から頂点までの高さよりも高い頂点までの高さを有する
    複数のダミーボンディングワイヤを別途設けた回路基
    板。
  2. 【請求項２】 前記ダミーボンディングワイヤは、前記
    半導体装置に設けられた第１ダミーパッドと、前記回路
    基板に設けられた第２ダミーパッドとの間に設けられて
    いる請求項１に記載の回路基板。
  3. 【請求項３】 前記ダミーボンディングワイヤは、前記
    回路基板に設けられたダミーパッド上に設けられている
    請求項１に記載の回路基板。
  4. 【請求項４】 回路基板上に搭載された半導体装置と該
    回路基板とをボンディングワイヤで電気的に接続するワ
    イヤ接続工程と、そのボンディングワイヤの半導体装置
    のボンディング面から頂点までの高さよりも高い頂点ま
    での高さを有するようなダミーボンディングワイヤを形
    成するダミーワイヤ形成工程とを備えた半導体装置のワ
    イヤボンディング方法。
  5. 【請求項５】 前記ダミーワイヤ形成工程は、前記半導
    体装置に設けられた第１ダミーパッドと、前記回路基板
    に設けられた第２ダミーパッドとの間で行われる請求項
    ４に記載のワイヤボンディング方法。
  6. 【請求項６】 前記ダミーワイヤ形成工程は、前記回路
    基板に設けられたダミーパッド上で行われる請求項４に
    記載のワイヤボンディング方法。
  7. 【請求項７】 請求項４に記載のワイヤボンディング方
    法によって形成されたダミーボンディングワイヤに樹脂
    製の封止材を支持させた後、該封止材を溶融させて半導
    体装置を封止し、その封止材を再び固化させるようにし
    た半導体装置の封止方法。
  8. 【請求項８】 回路基板上に搭載された半導体装置と該
    回路基板とをボンディングワイヤで電気的に接続するワ
    イヤ接続工程と、そのボンディングワイヤの半導体装置
    のボンディング面から頂点までの高さよりも高い頂点ま
    での高さを有するようなダミーボンディングワイヤを形
    成するダミーワイヤ形成工程と、前記ダミーボンディン
    グワイヤに樹脂製の封止材を支持させた後、該封止材を
    溶融させて半導体装置を封止し、その封止材を再び固化
    させる封止工程とを備えた回路基板の製造方法。
JP6132227A 1994-06-14 1994-06-14 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法 Pending JPH07335680A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6132227A JPH07335680A (ja) 1994-06-14 1994-06-14 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6132227A JPH07335680A (ja) 1994-06-14 1994-06-14 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法

Publications (1)

Publication Number Publication Date
JPH07335680A true JPH07335680A (ja) 1995-12-22

Family

ID=15076359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6132227A Pending JPH07335680A (ja) 1994-06-14 1994-06-14 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法

Country Status (1)

Country Link
JP (1) JPH07335680A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19801252C1 (de) * 1997-11-21 1999-06-10 Samsung Electronics Co Ltd Halbleiterkomponente
JP2002076168A (ja) * 2000-09-01 2002-03-15 Toppan Printing Co Ltd 半導体装置用基板
DE19732807B4 (de) * 1997-01-24 2004-11-25 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Integriertes Schaltungsbauelement
JP2011251416A (ja) * 2010-05-31 2011-12-15 Canon Inc 液体吐出ヘッドおよび液体吐出ヘッドの製造方法
CN103378046A (zh) * 2012-04-26 2013-10-30 鸿富锦精密工业（深圳）有限公司 芯片组装结构及芯片组装方法
US8573748B2 (en) 2010-03-01 2013-11-05 Canon Kabushiki Kaisha Recording head
JP2017092212A (ja) * 2015-11-09 2017-05-25 株式会社東芝 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57128143U (ja) * 1981-02-03 1982-08-10
JPS6143436A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd ボンデイング方法
JPS6333852A (ja) * 1986-07-28 1988-02-13 Matsushita Electric Works Ltd 半導体素子の封止構造
JPS63215058A (ja) * 1987-03-04 1988-09-07 Sanken Electric Co Ltd 絶縁物封止型半導体装置
JPH0456336U (ja) * 1990-09-25 1992-05-14

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57128143U (ja) * 1981-02-03 1982-08-10
JPS6143436A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd ボンデイング方法
JPS6333852A (ja) * 1986-07-28 1988-02-13 Matsushita Electric Works Ltd 半導体素子の封止構造
JPS63215058A (ja) * 1987-03-04 1988-09-07 Sanken Electric Co Ltd 絶縁物封止型半導体装置
JPH0456336U (ja) * 1990-09-25 1992-05-14

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19732807B4 (de) * 1997-01-24 2004-11-25 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Integriertes Schaltungsbauelement
DE19801252C1 (de) * 1997-11-21 1999-06-10 Samsung Electronics Co Ltd Halbleiterkomponente
JP2002076168A (ja) * 2000-09-01 2002-03-15 Toppan Printing Co Ltd 半導体装置用基板
JP4560920B2 (ja) * 2000-09-01 2010-10-13 凸版印刷株式会社 半導体装置用基板
US8573748B2 (en) 2010-03-01 2013-11-05 Canon Kabushiki Kaisha Recording head
JP2011251416A (ja) * 2010-05-31 2011-12-15 Canon Inc 液体吐出ヘッドおよび液体吐出ヘッドの製造方法
US8608285B2 (en) 2010-05-31 2013-12-17 Canon Kabushiki Kaisha Liquid discharge head and manufacturing method therefor
CN103378046A (zh) * 2012-04-26 2013-10-30 鸿富锦精密工业（深圳）有限公司 芯片组装结构及芯片组装方法
JP2017092212A (ja) * 2015-11-09 2017-05-25 株式会社東芝 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US7368821B2 (en) BGA semiconductor chip package and mounting structure thereof
US5608262A (en) Packaging multi-chip modules without wire-bond interconnection
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US7309624B2 (en) Semiconductor device and method for the fabrication thereof including grinding a major portion of the frame
KR100343432B1 (ko) 반도체 패키지 및 그 패키지 방법
JP3420057B2 (ja) 樹脂封止型半導体装置
KR100324708B1 (ko) 반도체장치
US20020056899A1 (en) Semiconductor chip and semiconductor device having a chip-on-chip structure
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2009506571A (ja) インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JPH07263587A (ja) 半導体パッケージ
US6677219B2 (en) Method of forming a ball grid array package
US20060102998A1 (en) Flip-chip component
US6261869B1 (en) Hybrid BGA and QFP chip package assembly and process for same
US20090108471A1 (en) Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus
US9601470B2 (en) Stacked semiconductor device, printed circuit board, and method for manufacturing stacked semiconductor device
JPH07335680A (ja) 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法
JP2000232186A (ja) 半導体装置およびその製造方法
JPH11317468A (ja) 半導体装置及びその実装方法並びに半導体チップ及びその実装方法
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR19980083733A (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
KR20040078807A (ko) 볼 그리드 어레이 적층 패키지
JPH09293755A (ja) 半導体装置及びその製造方法並びにその実装方法
JP2001156249A (ja) 集積回路アセンブリ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020416