DE19801252C1 - Halbleiterkomponente - Google Patents

Halbleiterkomponente

Info

Publication number
DE19801252C1
DE19801252C1 DE1998101252 DE19801252A DE19801252C1 DE 19801252 C1 DE19801252 C1 DE 19801252C1 DE 1998101252 DE1998101252 DE 1998101252 DE 19801252 A DE19801252 A DE 19801252A DE 19801252 C1 DE19801252 C1 DE 19801252C1
Authority
DE
Germany
Prior art keywords
bond
wires
bond wires
chip
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1998101252
Other languages
English (en)
Inventor
Je Bong Kang
Young Hee Song
Si Chan Sung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of DE19801252C1 publication Critical patent/DE19801252C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

Die Erfindung betrifft eine Halbleiterkomponente nach dem Oberbegriff des Anspruchs 1.
Die Chips von Halbleiterkomponenten besitzen gewöhnlich Bond­ inseln zum elektrischen Verbinden mit externen Schaltkreisen - üblicher­ weise über Bonddrähte, die die Bondinseln mit entsprechenden Zuleitungen (oder einem verdrahteten Muster) eines Substrats (einem Leiterrahmen oder einer gedruckten Leiterplatte) verbinden. Die Bonddrähte bestehen gewöhnlich aus Gold, Aluminium oder deren Legierungen.
Während einerseits die Miniaturisierung fortschreitet, nimmt andererseits die Anzahl von Bondinseln und Zuleitungen zu, während deren Größe und Abstand voneinander reduziert wird, wobei dies lediglich durch die Herstellungsbedingungen begrenzt wird. Durch Vergrößerung des Ab­ standes zwischen den Zuleitungen und dem Chip kann die Anzahl von Zulei­ tungen erhöht werden, die um den Chip herum angeordnet werden kann, wo­ durch jedoch eine Vergrößerung der Länge der Bonddrähte, die die Zulei­ tungen mit dem Chip verbinden, erforderlich wird. Längere Bonddrähte unterliegen aber leichter einer Verschiebung beim Auftreffen der Front des Gießharzes, das in einen Formhohlraum eingespritzt wird, um den Halbleiterbaustein zu kapseln, wodurch benachbarte Bonddrähte kontak­ tiert und hierdurch Kurzschlüsse hervorgerufen werden können. Auf diese Weise wird die Reduzierung der Größe der Halbleiterkomponente entschei­ dend begrenzt, obwohl eine weitere Reduzierung der Größe der Halbleiter­ komponente die Anzahl von einzelnen Komponenten pro Wafer vergrößern und damit die Produktivität und die Produktionskosten insbesondere bei Kom­ ponenten mit vielen Anschlüssen vergrößern würde. Bei Halbleiterkompo­ nenten mit einer großen Anzahl von Anschlüssen und bei dünnen Halblei­ terkomponenten ist das Problem der Drahtablenkung beim Kapseln von be­ sonderer Bedeutung.
Die derzeitige Massenproduktion ermöglicht eine maximale Länge der Bonddrähte von 0,5 cm, welche durch die Kapselungstechnologie be­ stimmt wird. Obwohl Bonddrähte mit einer Länge von etwa 0,625 cm möglich wären, verhindert die Drahtablenkung ein Umspritzen mit Kapselungsharz die Verwendung von Längen von mehr als 0,5 cm.
Bei dem in Fig. 12 dargestellten Halbleiterbaustein handelt es sich um ein quadratisches Flachgehäuse mit einer Vielzahl von Anschlüs­ sen, wobei ein Chip 10 mit einem Leiterrahmen 20 über Bonddrähte 30 ver­ bunden und damit zum Kapseln bereit ist. Der Chip 10 ist auf einer Chip­ bondstelle 22 des Leiterrahmens aufgebracht, die mit dem Leiterrahmen 20 über mehrere, beispielsweise vier, Stege 26, die an den Ecken des Lei­ terrahmens 20 ausgebildet sind, verbunden ist. Zuleitungen 24 des Lei­ terrahmens sind über die Bonddrähte 30 mit entsprechenden Bondinseln 12 des Chips 10 verbunden.
Beim Kapseln werden der Chip, die elektrischen Verbindungen und die Chipbondinsel in einem Kapselungsharz in dem Bereich, der sich innerhalb der gestrichelten Linie 40 befindet, eingebettet. Zu diesem Zweck wird der soweit montierte Halbleiterbaustein in einem Formhohlraum 50 angeordnet, vergleiche Fig. 13. Ein Zuführkanal 52, durch den das Kapselungsmaterial einströmt, befindet sich nahe einem der vier Stege 26 von Fig. 12. Das Kapselungsharz gelangt in den Formhohlraum 54 über den Zuführkanal 52 und strömt entsprechend den Pfeilen 42, um den Formhohl­ raum 54, der von zwei Formhälften 50a, 50b gebildet wird, zu füllen.
Das Kapselungsharz ist hochgradig viskos und Bonddrähte werden in Fließrichtung des in den Formhohlraum 54 eindringenden Kapselungs­ harzes verbogen. Die hierdurch bewirkte Drahtablenkung ist in Fig. 14 dargestellt. Diese wirkt sich insbesondere auf den Draht 30a aus, der am nächsten zu dem Steg 26 angeordnet ist, so daß dieser einen benachbarten Draht 30b kontaktieren und einen Kurzschluß S hervorrufen kann. Die in Fig. 15 dargestellte Verschiebung der Bonddrähte 30a, 30b, 30c, gestri­ chelt gezeichnet, wirkt sich auf den äußersten Draht 30a stärker als auf die anderen Drähte 30b, 30c aus, die im allgemeinen keinen Kurzschluß bewirken.
Der Abstand d1 vom äußersten Draht 30a zu seinem benachbarten Draht mit dazwischenliegendem Steg 26 ist größer als der Abstand d2 von einem Draht 30b zu seinem benachbarten Draht 30c, da sich dort der Steg 26 an der Leiterrahmenecke befindet. Der äußerste Draht 30a unterliegt einer stärkeren Verbiegung durch das eintretende Kapselungsharz als die anderen Drähte 30b, 30c. Der Grad der Drahtablenkung beträgt 4 bis 6% für den äußersten Draht 30a und 2 bis 3% für die anderen Drähte 30b, 30c (wobei der Grad der Drahtablenkung definiert ist als Verschiebung des Mittelpunktes des Drahtes/Drahtlänge × 100).
Für die in den Fig. 13 bis 15 dargestellten Halbleiterkompo­ nenten beträgt der Abstand der Bondinseln 12 75 µm und der Abstand der Zuleitungen 24 200 µm (an den inneren Enden der Zuleitungen 24), so daß der Abstand zwischen benachbarten Bonddrähten etwa 136,5 µm in deren mittleren Bereich beträgt. Die Länge des äußersten Drahtes 30a beträgt 0,55 cm. Wenn dementsprechend der Ablenkungsgrad des äußersten Drahtes 30a und seines benachbarten Drahtes 30b 6% bzw. 3% betragen, beträgt die Ablenkung des äußersten Drahtes 30a und seines benachbarten Drahtes 325 µm bzw. 162,5 µm. Dementsprechend ist der Ablenkungsunterschied ( = 162,5 µm) zwischen diesen beiden Drähten 30a und 30b größer als ihr Ab­ stand (136,5 µm), wodurch ein Drahtkontakt entsteht.
Um dieses Problem zu vermeiden, ist es bekannt, den Abstand der Bondinseln an den Ecken des Chips zu vergrößern, um so einen genü­ gend großen Zwischenraum zwischen benachbarten Bonddrähten sicherzu­ stellen, damit kein Kurzschluß entsteht, selbst wenn die Bonddrähte ab­ gelenkt werden. Hierdurch wird jedoch die Chipgröße vergrößert anstatt reduziert.
Ferner ist es aus US 5 302 850 bekannt, zum Beseitigen dieses Problems eine geänderte Gießform zu verwenden, bei der Einspritzöffnun­ gen zentral in der oberen und unteren Formhälfte vorgesehen sind, so daß der Kapselungsharzfluß mit der Richtung der Bonddrähte übereinstimmt, die sich näherungsweise radial vom Chip zu den Zuleitungen erstrecken. Jedoch besitzen die Halbleiterkomponenten nach dem Kapseln ober- und unterseitig in der Mitte einen Gießansatz aufgrund der entsprechend der in der Gießform vorgesehenen Einlaßöffnungen. Dies beeinträchtigt die Zuverlässigkeit der nachfolgenden Markierung und Beschriftung, abgesehen davon, daß eine neue Einrichtung zum Kapseln benötigt wird.
Aus JP 7-335 680 A ist es bekannt, an zwei gegenüberliegenden Stirnseiten in Eckbereichen angeordnete Blindbonddrähte zu verwenden, deren Höhe diejenige der Bonddrähte, die sich an den beiden verbleibenden Seiten befinden, übersteigt. Hierdurch soll bewirkt werden, daß die Bonddrähte durch das Herabsinken von Harz verformt werden. Ein Ablenken und ein damit verbundenes eventuelles Kurzschließen von Bonddrähten durch in eine Form einströmendes Harz wird hierdurch jedoch nicht bewirkt.
Aus JP 8-236 564 A (Abstract) ist es bekannt, die Deformation von Bonddrähten durch eingespritztes Harz dadurch gering zu halten, daß teilweise Bonddrähte größerer Dicke verwendet werden.
Aus JP 1-170034 A (Abstract) ist es bekannt, die Deformation von Bonddrähten durch eingespritztes Harz dadurch gering zu halten, daß die Bonddrähte im wesentlichen senkrecht zum Harzfluß verlaufend angeordnet werden.
Aus JP 1-268 161 A (Abstract) ist es bekannt, Kurzschlüsse von Bonddrähten beim Einspritzen von Harz dadurch zu vermeiden, daß unter Zulassung einer Deformation der Bonddrähte deren Höhen variiert werden.
Aus JP 4-134 853 A (Abstract) ist es bekannt, den Harzstrom in Eckbereichen zwischen den dortigen Bonddrähten und damit deren Deformation zu reduzieren, indem ein die Einspritzrichtung kreuzender, breiter Leiter zwischen einem Innenanschluß und der den Halbleiterchip aufnehmenden Insel vorgesehen wird.
Aufgabe der Erfindung ist es daher, eine Halbleiterkomponente nach dem Oberbegriff des Anspruchs 1 zu schaffen, bei der das Auftreten von Kurzschlüssen beim Kapseln infolge von Drahtablenkung vermieden wird.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand von in den beigefügten Abbildungen dargestellten Ausführungsbeispielen näher erläutert.
Fig. 1 zeigt perspektivisch eine Anordnung von Bonddrähten in einem Simulationsexperiment zur Analyse der Drahtablenkung.
Fig. 2 zeigt eine perspektivische Ansicht der Bonddrähte von Fig. 1 nach dem Kapseln.
Fig. 3 zeigt teilweise aufgeschnitten eine Halbleiterkompo­ nente.
Fig. 4 zeigt einen Ausschnitt der Halbleiterkomponente von Fig. 3 während des Kapselns.
Fig. 5 zeigt einen Schnitt längs der Linie X-X von Fig. 4.
Fig. 6 zeigt einen Ausschnitt einer weiteren Ausführungsform einer Halbleiterkomponente.
Fig. 7 zeigt einen Schnitt längs der Linie XII-XII von Fig. 6.
Fig. 8 zeigt eine zusätzliche Ausführungsform einer Halblei­ terkomponente.
Fig. 9 zeigt einen Ausschnitt der Halbleiterkomponente von Fig. 8.
Fig. 10 zeigt einen Schnitt längs der Linie XV-XV von Fig. 9.
Fig. 11 zeigt einen Ausschnitt einer weiteren Ausführungsform.
Fig. 12 zeigt eine Draufsicht auf einen bekannten Halbleiter­ baustein.
Fig. 13 zeigt einen Schnitt längs der Linie II-II von Fig. 12.
Fig. 14 zeigt ausschnittweise das Auslenken von Bonddrähten aufgrund der Einführung von Kapselungsharz.
Fig. 15 zeigt einen Schnitt längs der Linie IV-IV von Fig. 14.
Die Parameter, die die Drahtablenkung beeinflussen, umfassen die Viskosität des Kapselungsharzes und dessen Einströmgeschwindigkeit, die Länge und Höhe der Bonddrähte, den Winkel des Kapselungsharzflusses in bezug auf die Bonddrähte und dergleichen. Der wichtigste Punkt für das Auslenken des äußersten Drahtes ist der Abstand oder das Intervall zum benachbarten Draht. Dementsprechend hat der Grad der Drahtablenkung eine enge Beziehung dazu, inwieweit die Drähte der Front des Kapselungs­ harzstromes ausgesetzt werden.
Wie in Fig. 1 dargestellt, wurde eine der vier Seiten eines Chips 110 in vier Segmente A, B, C und D unterteilt. Segment A enthält Bonddrähte mit einer relativ geringen Höhe, Segmente B und D enthalten Bonddrähte mit größeren Höhen und Segment C enthält keinen Bonddraht. Nach Vervollständigung des Kapselns gemäß Fig. 2 ergibt sich, daß Kurz­ schlüsse mit den äußersten Drähten 130a, 130b, 130d gebildet wurden, die direkt der Front des Kapselungsharzstromes 142 ausgesetzt waren.
Die Bedingungen und Ergebnisse dieses Simulationsexperiments waren folgende:
Komponententyp: 208QFP
Teilungsabstand der Zuleitungen 124 des Leiterrahmens 120: 200 µm
Größe des Chips 110: 4675 µm × 4675 µm
Teilungsabstand der Bondinseln 112: 75 µm
Durchmesser der Bonddrähte 130: 32,5 µm
Höhe der Bonddrähte 130:
180 bis 200 µm (h1)
450 bis 470 µm (h2)
Länge der Bonddrähte 130: 182 bis 218 µm
Drahtablenkungsgrad:
2,6% (für 130a)
1,0 bis 1,3% (für alle Bonddrähte im Segment A außer für den äußersten Bonddraht 130a)
5,8% (für 130b)
1 bis 3% (für alle Drähte des Segments B außer für den äußersten Draht 130b)
4% (für 130d)
1 bis 2% (für alle Bonddrähte des Seg­ ments D außer für den äußer­ sten Bonddraht 130d)
Die Ergebnisse zeigen, daß die äußersten Drähte 130a, 130b, 130d, die zuerst mit der Front des Kapselungsharzstroms in Berührung gelangen, der stärksten Ablenkung unterliegen und daher Kurzschlüsse bewirken. Die Bonddrähte des Segments B, die einen ähnlichen Abstand zwischen benachbarten Bonddrähten wie die Bonddrähte des Segments A be­ sitzen, jedoch gegenüber den anderen benachbarten Bonddrähten unter­ schiedliche Höhe besitzen, unterliegen einer starken Drahtablenkung von nahezu demselben Ausmaß wie die Bonddrähte im Segment D. Das Segment D befindet sich hinter dem Segment C, wo keine Bonddrähte vorhanden sind, so daß der Bonddraht 130d in Segment D einer entsprechend starken und unmittelbaren Biegekraft durch den Kapselungsharzfluß unterworfen wird. Andererseits unterliegen die Bonddrähte im Segment A einer relativ ge­ ringen Auslenkung gegenüber den Bonddrähten in anderen Segmenten. Je­ doch besitzen die Bonddrähte im Segment A eine zu geringe Höhe, um eine ausreichende Bondfestigkeit zu liefern, so daß sie Schwierigkeiten in der Massenproduktion bereiten.
Bei der in den Fig. 3 bis 5 dargestellten Halbleiterkomponente ist ein integrierte Schaltkreise aufweisender Chip 110 vorgesehen, der eine aktive Oberfläche 114 aufweist, die eine Vielzahl von Seiten (bei­ spielsweise vier) und eine Vielzahl von Bondinseln 112 aufweist, die entlang der Seiten der aktiven Oberfläche 114 angeordnet sind. Der Chip 110 ist auf einer Chipkontaktstelle 122 eines Leiterrahmens 120 befe­ stigt. Stege 126 erstrecken sich von den Ecken der Chipkontaktstelle 122, um die Chipkontaktstelle 122 und den Chip 110 während der Montage zu tragen. Zuleitungen 124 des Leiterrahmens 120 enden mit Abstand vom Chip 110 und sind um diesen herum angeordnet. Die Zuleitungen 124 er­ strecken sich im wesentlichen radial zum Chip 110.
Die Zuleitungen 124 sind elektrisch mit entsprechenden Bond­ inseln 112 über Bonddrähte 130 verbunden. Der Chip 110, die Zuleitungen 124 und die Bonddrähte 130 sind gekapselt, um ein Gehäuse 140 zu lie­ fern. Der Teil der Zuleitungen 124, die sich aus dem Gehäuse 140 heraus­ erstrecken, sind so geformt, daß sie sich in einer geeigneten Konfigu­ ration befinden, um auf einer Leiterplatte montiert werden zu können. Der Halbleiterbaustein von Fig. 3 ist ein Beispiel für ein quadratisches Flachgehäuse. Alle Bonddrähte 130 außer den äußersten 130e, 130f besit­ zen den gleichen Abstand zu benachbarten Bonddrähten 130. Die äußersten Bonddrähte 130e und 130f zu beiden Seiten des Stegs 126 besitzen einen größeren Abstand als die anderen. Wenn dementsprechend Kapselungsharz in den Gießhohlraum eintritt, wird der äußerste Draht 130e, der der Front des Kapselungsharzflusses 142 am frühesten ausgesetzt wird, einer star­ ken Drahtablenkung und einem Kurzschluß mit einem benachbarten Bond­ draht unterworfen. Um diese Drahtablenkung und die Kurzschlußausbildung zu vermeiden, sind jedoch mehrere, beispielsweise zwei, Blindbonddrähte 132a, 132b benachbart zum Steg 126 angeordnet, um den Abstand zwischen den äußersten Bonddrähten 130e, 130f zu reduzieren und dadurch den Ablenkungsgrad des äußersten Drahtes 130e auf einen Wert ähnlich von denjenigen der anderen Bonddrähte 130 zu verringern und damit einen Kurzschluß zu vermeiden.
Die Blindbonddrähte 132a, 132b können dadurch ausgebildet wer­ den, daß der Steg 126 mit dem verbleibenden Teil der Chipbondstelle 122 gekoppelt wird, wo der Chip 110 nicht angebracht ist. Um den auf den äußersten Draht 130e von dem Kapselungsharzstrom ausgeübten Druck zu reduzieren, wird die Höhe der Blindbonddrähte 132a, 132b praktisch gleich derjenigen des äußersten Bonddrahtes 132e gemacht. Da das Bonden automatisiert ist, ist eine Steuerung der Höhe der Blindbond­ drähte 132a, 132b einfach.
Die Blindbonddrähte 132a, 132b sollten so angebracht sein, daß der Abstand zwischen diesen und dem äußersten Bonddraht 130e praktisch gleich oder gleich demjenigen zwischen den anderen Bonddrähten 130 wird. Dagegen hat der Abstand zwischen den Blindbonddrähten 132a, 132b und dem gegenüberliegenden äußersten Bonddraht 130f keine derartige Signifikanz. Selbst wenn der Blindbonddraht 132a, der zunächst der Front des Kapse­ lungsharzstroms ausgesetzt wird, einer starken Auslenkung unterliegt und dann mit dem nächsten benachbarten Blindbonddraht 132b in Kontakt ge­ langt, ergibt sich keinerlei Kurzschlußproblem, da die Blindbonddrähte 132a und 132b mit dem Steg 126 gekoppelt sind und keine elektrische Funktion besitzen. Dies erläutert auch, warum zwei Blindbonddrähte 132a und 132b bevorzugt sind.
Bei der in Fig. 6 und 7 dargestellten Ausführungsform sind die Blindbonddrähte 134 in einer anderen Konfiguration vorgesehen. Eine Blindbondinsel 116 ist zusätzlich auf der aktiven Oberfläche 114 des Chips 110 an einer Stelle neben einer äußersten Bondinsel 112e benach­ bart zur Ecke des Chips 110 ausgebildet. Die Blindbondinsel 116 hat die gleiche Funktion wie die äußerste Bondinsel 112e. Die Blindbondinsel 116 ist mit der äußersten Zuleitung 124e über einen Blindbonddraht 134 ver­ bunden. Dementsprechend ist die äußerste Zuleitung 124 mit der äußersten Bondinsel 112e und der Blindbondinsel 116 verbunden. Wenn der Kapse­ lungsharzstrom den Formhohlraum erreicht, gelangt er zunächst mit dem Blindbonddraht 134 in Kontakt, wobei dieser einer entsprechend starken Drahtablenkung unterliegt. Da jedoch der äußerste Bonddraht 130e sowohl mit der Blindbondinsel 116 als auch mit der äußersten Bondinsel 112e verbunden ist, die unabhängig von ihrer unterschiedlichen lokalen Anord­ nung die gleiche Funktion besitzen, bereitet ein Kontaktieren des äußer­ sten Bonddrahtes 130e mit dem Blindbonddraht 134 keinerlei Problem.
Die Halbleiterkomponente 110 kann anstatt als quadratisches Flachgehäuse auch als Plastchipträger, als dünne Packung wie als SO-Ge­ häuse, TSO-Gehäuse oder TQF-Gehäuse und als Gehäuse mit Kugelgitter­ anordnung wie die in Fig. 8 dargestellte Halbleiterkomponente 200 ausge­ bildet sein, bei der eine Leiterplatte 220 zum Verbinden mit externen Schaltkreisen dient. Die Leiterplatte 220 umfaßt eine Chipbondstelle 222, auf der der Chip 110 befestigt ist, und Zuleitungen 224 (oder ein Verdrahtungsmuster), das mit dem Chip 110 über Bonddrähte 130 verbunden ist. Die Leiterplatte 220 umfaßt einen isolierenden Kunstharzkörper 221, wobei die Zuleitungen 224 mit Lötkugeln 228 über Bohrungen 225 in dem Kunstharzkörper 221 verbunden sind. Ein Gehäusekörper 240 aus Kapse­ lungsharz ist außerdem vorgesehen.
Da der Halbleiterbaustein 200 ebenfalls Kurzschlüssen aufgrund von Drahtablenkung unterliegen kann, können Blindbonddrähte wie bei den beiden vorhergehenden Ausführungsformen eingesetzt werden, um Kurz­ schlüsse zu vermeiden. Der Halbleiterbaustein 200 kann Stromversorgungs- oder Erdungsanschlüsse zwischen der Chipbondstelle 222 und den Zulei­ tungen 224 aufweisen. Diese verlaufen gewöhnlich ringförmig um die Chip­ bondstelle 222 und sind elektrisch mit einer oder mehreren Bondinseln auf dem Chip 110 verbunden.
Die Bonddrähte, die mit den Stromzuführ- oder Erdungsanschlüs­ sen verbunden sind, besitzen allgemein eine geringere Höhe als die anderen Bonddrähte. Bonddrähte mit geringerer Höhe liefern jedoch den gleichen Effekt, wenn keine Bonddrähte mit größerer Höhe vorhanden sind.
Gemäß Fig. 9 und 10 ist ein Stromversorgungsanschluß 223 (oder Erdungsanschluß) zwischen der Chipbondstelle 222, auf der der Chip 110 befestigt ist, und den Zuleitungen 224 vorgesehen. Eine Bondinsel 112g ist elektrisch mit dem Stromzuführungsanschluß 223 über Bonddrähte 130g verbunden, wobei die Bonddrähte 130g eine geringere Höhe h1 als die Höhe h2 der anderen Bonddrähte besitzen. Daher wird der Bonddraht 130h be­ nachbart zum Bonddraht 130g direkt von der Front des eindringenden Kap­ selungsharzstromes 142 ausgesetzt und dementsprechend stark abgelenkt und kurzgeschlossen.
Um eine Drahtablenkung aufgrund der Differenz in den Draht­ höhen zu vermeiden, ist ein Blindbonddraht 136 zwischen dem Bonddraht 130h und dem Bonddraht 130g geringerer Höhe vorgesehen. Der Blindbond­ draht 136 verbindet eine isolierende Insel 222a mit der Zuleitung 222h, mit der der Bonddraht 130h verbunden ist. Der Blindbonddraht 136 besitzt die gleiche Höhe h2 wie der Bonddraht 130h. Die Ablenkung des Blind­ bonddrahtes 136 und die Kontaktierung des Bonddrahtes 130h hierdurch bereitet somit kein Problem.
Im Gegensatz zu der vorhergehenden Ausführungsform verbindet der Blindbonddraht 138 von Fig. 11 die isolierende Insel 222a mit einer Blindzuleitung 224i. Die Blindzuleitung 224i ist eine isolierte Zulei­ tung, die keine Verbindung zu äußeren Kontakten wie zu einer Lötkugel 228 von Fig. 8 besitzt.
Dementsprechend ist es möglich, eine Drahtablenkung und Kurz­ schlußausbildung durch Bonddrähte während des Kapselns von Halbleiter­ bausteinen durch Blindbonddrähte zu verhindern, wobei die Grenzen in bezug auf eine Vergrößerung der Länge der Bonddrähte wirksam reduziert werden können. Hierdurch läßt sich die Größe der Chips verringern und daher die Anzahl von Chips pro Wafer vergrößern, so daß sich eine er­ höhte Produktionsausbeute ergibt.
Dabei ist die Verwendung der Blindbonddrähte nicht auf einen Gehäusetyp beschränkt.

Claims (9)

1. Halbleiterkomponente mit einem integrierte Schaltkreise aufweisenden Chip (110), der eine aktive Oberfläche (144) aufweist, entlang deren Rand eine Vielzahl von Bondinseln (112) angeordnet ist, einem Substrat (120, 220) mit einer Vielzahl von Zuleitungen (124, 224), die sich zum Chip (110) und von diesem weg erstrecken, einer Vielzahl von Bonddrähten (130), die die Zuleitungen (124, 224) mit zugehörigen Bondinseln (112) elektrisch verbinden, und einem den Chip (110), das Substrat (120) und die Bonddrähte (130) kapselnden Gehäuse (140, 240) aus einem Harz, wobei ein oder mehrere Bonddrähte (130e, 130f) beim Spritzen direkt dem in die Spritzform eindringenden Harz ausgesetzt sind, dadurch gekennzeichnet, daß wenigstens ein Blindbonddraht (132a, 132b; 134; 136; 138) vorgesehen ist, der ansonsten dem eindringenden Harz direkt ausgesetzte Bonddrähte (130e, 130f; 130h) schützt, wobei der wenigstens eine Blindbonddraht (132a, 132b; 134; 136; 138) die gleiche Höhe wie die ansonsten dem eindringenden Harz direkt ausgesetzten Bonddrähte (130e, 130f; 130h) besitzen.
2. Halbleiterkomponente nach Anspruch 1, dadurch ge­ kennzeichnet, daß bei Bondinseln (112) an den Ecken des Chips (110) die damit verbundenen Bonddrähte (130e, 130f) durch Blindbonddrähte (132a, 132b; 134) geschützt sind.
3. Halbleiterkomponente nach Anspruch 1 oder 2, da­ durch gekennzeichnet, daß das Substrat (120) eine Chipbondstelle (122) für den Chip (120) umfaßt und sich Stege (126) von den Ecken der Chip­ bondstelle (122) nach außen erstrecken und ein Steg (126) an einer Ecke ist, an der sich die ansonsten dem eindringenden Harz direkt ausgesetz­ ten Bonddrähte (130e, 130f) befinden, wobei zwei benachbarte Blindbond­ drähte (132a, 132b) die Chipbondstelle (122) mit diesem Steg (126) ver­ binden.
4. Halbleiterkomponente nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß Blindbondinseln (116) benachbart zur äußersten Bondinsel (112e) mit gleicher Funktion wie diese vorgesehen sind und die Blindbonddrähte (134) die Blindbondinseln (116) mit einer zugehörigen Zuleitung (124e) verbinden.
5. Halbleiterkomponente nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß die Blindbonddrähte (136) isolierte Bondinseln (222a) mit Zuleitungen (224h) verbinden, die mit den ansonsten dem eindringenden Harz direkt ausgesetzten Bonddrähten (130e, 130f; 130h) ver­ bunden sind.
6. Halbleiterkomponente nach einem der Ansprüche 1 bis 5, da­ durch gekennzeichnet, daß die Blindbonddrähte (136) isolierte Bondin­ seln (222a) mit zwischen Zuleitungen (224) angeordneten Blindzuleitungen (224i) ver­ binden, wobei die Zuleitungen (224) mit den ansonsten dem eindringenden Harz direkt ausgesetzten Bonddrähten (130e, 130f; 130h) verbunden sind.
7. Halbleiterkomponente nach einem der Ansprüche 1 bis 6, da­ durch gekennzeichnet, daß die Bonddrähte (124, 224) einen oder mehrere bestimmte Bonddrähte umfassen, die von benachbarten Bonddrähten einen gegenüber anderen benachbarten Bonddrähten vergrößerten Abstand haben, wobei wenigstens ein Blindbonddraht gleicher Höhe wie die bestimmten Bonddrähte zwischen diesen und den benachbarten Bonddrähten vorgesehen ist.
8. Halbleiterkomponente nach einem der Ansprüche 1 bis 7, da­ durch gekennzeichnet, daß die Bonddrähte (124, 224) einen oder mehrere bestimmte Bonddrähte umfassen, die gegenüber wenigstens einem benachbar­ ten Bonddraht eine geringere Höhe haben, wobei wenigstens ein Blindbonddraht gleicher Höhe wie die bestimmten Bonddrähte zwischen diesen und den be­ nachbarten Bonddrähten vorgesehen ist.
9. Halbleiterkomponente nach Anspruch 8, dadurch gekennzeich­ net, daß wenigstens ein Stromversorgungs- oder Erdungsanschluß (223) die Chipbondinsel (222) umgebend vorgesehen und mit dem Chip (110) über we­ nigstens einem Bonddraht (130g) verbunden ist, benachbart zu dem der Blindbonddraht (138) angeordnet ist.
DE1998101252 1997-11-21 1998-01-15 Halbleiterkomponente Expired - Fee Related DE19801252C1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970061644A KR100265461B1 (ko) 1997-11-21 1997-11-21 더미본딩와이어를포함하는반도체집적회로소자

Publications (1)

Publication Number Publication Date
DE19801252C1 true DE19801252C1 (de) 1999-06-10

Family

ID=19525226

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998101252 Expired - Fee Related DE19801252C1 (de) 1997-11-21 1998-01-15 Halbleiterkomponente

Country Status (7)

Country Link
US (1) US6031281A (de)
JP (1) JP3621819B2 (de)
KR (1) KR100265461B1 (de)
CN (1) CN1218290A (de)
DE (1) DE19801252C1 (de)
FR (1) FR2771550B1 (de)
TW (1) TW409328B (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3455092B2 (ja) * 1997-10-27 2003-10-06 株式会社新川 半導体装置及びワイヤボンディング方法
JP3741184B2 (ja) * 1998-07-27 2006-02-01 日本テキサス・インスツルメンツ株式会社 半導体装置
US6261869B1 (en) * 1999-07-30 2001-07-17 Hewlett-Packard Company Hybrid BGA and QFP chip package assembly and process for same
US6338813B1 (en) * 1999-10-15 2002-01-15 Advanced Semiconductor Engineering, Inc. Molding method for BGA semiconductor chip package
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
US6441501B1 (en) 2000-09-30 2002-08-27 Siliconware Precision Industries Co., Ltd. Wire-bonded semiconductor device with improved wire arrangement scheme for minimizing abnormal wire sweep
US6992378B2 (en) * 2000-12-30 2006-01-31 Intel Corporation Socket and package power/ground bar apparatus that increases current carrying capacity resulting in higher IC power delivery
TW544894B (en) 2002-04-10 2003-08-01 Siliconware Precision Industries Co Ltd Chip carrier with dam bar
US6992377B2 (en) * 2004-02-26 2006-01-31 Freescale Semiconductor, Inc. Semiconductor package with crossing conductor assembly and method of manufacture
JP4091562B2 (ja) * 2004-03-29 2008-05-28 ファナック株式会社 モータ駆動装置
JP4923494B2 (ja) * 2005-09-22 2012-04-25 富士通株式会社 多層回路基板設計支援方法、プログラム、装置及び多層回路基板
US7936053B2 (en) * 2005-11-17 2011-05-03 Stats Chippac Ltd. Integrated circuit package system with lead structures including a dummy tie bar
US7550828B2 (en) * 2007-01-03 2009-06-23 Stats Chippac, Inc. Leadframe package for MEMS microphone assembly
US8035205B2 (en) * 2007-01-05 2011-10-11 Stats Chippac, Inc. Molding compound flow controller
US7612444B2 (en) * 2007-01-05 2009-11-03 Stats Chippac, Inc. Semiconductor package with flow controller
KR20090043898A (ko) 2007-10-30 2009-05-07 삼성전자주식회사 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
KR101561934B1 (ko) * 2007-11-16 2015-10-21 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
CN101540289B (zh) * 2008-03-19 2012-12-19 飞思卡尔半导体公司 半导体集成电路封装及封装半导体集成电路的方法和模具
JP5595694B2 (ja) * 2009-01-15 2014-09-24 パナソニック株式会社 半導体装置
JP5237900B2 (ja) * 2009-08-11 2013-07-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103579161B (zh) * 2012-08-07 2016-02-03 扬智科技股份有限公司 芯片封装结构
US9082759B2 (en) * 2012-11-27 2015-07-14 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
CN103000543A (zh) * 2012-12-18 2013-03-27 可天士半导体（沈阳）有限公司 高信赖性键合方法
WO2014119477A1 (ja) * 2013-01-29 2014-08-07 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及び半導体装置の製造方法
JP6316086B2 (ja) * 2014-05-09 2018-04-25 三菱電機株式会社 樹脂封止型電力用半導体装置及びその製造方法
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
US20170238416A1 (en) 2016-02-17 2017-08-17 Multek Technologies Limited Dummy core restrict resin process and structure
US9999134B2 (en) 2016-03-14 2018-06-12 Multek Technologies Limited Self-decap cavity fabrication process and structure
US10064292B2 (en) * 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI
JP6538602B2 (ja) * 2016-03-25 2019-07-03 日立オートモティブシステムズ株式会社 樹脂成形体
JP2018110169A (ja) * 2016-12-28 2018-07-12 富士電機株式会社 半導体装置および半導体装置製造方法
CN107889355B (zh) * 2017-11-10 2020-12-01 Oppo广东移动通信有限公司 一种电路板组件以及电子设备
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
KR20230016089A (ko) 2021-07-22 2023-02-01 삼성전자주식회사 반도체 패키지
US12068228B2 (en) * 2021-12-15 2024-08-20 Nxp Usa, Inc. Leadless semiconductor package with shielded die-to-pad contacts

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302850A (en) * 1989-09-18 1994-04-12 Seiko Epson Corporation Semiconductor sealing mold
JPH07335680A (ja) * 1994-06-14 1995-12-22 Fujitsu Ltd 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928162A (en) * 1988-02-22 1990-05-22 Motorola, Inc. Die corner design having topological configurations
JP2637247B2 (ja) * 1989-09-12 1997-08-06 株式会社東芝 樹脂封止型半導体装置
JPH03226786A (ja) * 1990-01-31 1991-10-07 Matsushita Electric Ind Co Ltd ピッチ表示装置
US5296744A (en) * 1991-07-12 1994-03-22 Vlsi Technology, Inc. Lead frame assembly and method for wiring same
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
US5457340A (en) * 1992-12-07 1995-10-10 Integrated Device Technology, Inc. Leadframe with power and ground planes
US5296743A (en) * 1993-05-07 1994-03-22 National Semiconductor Corporation Plastic encapsulated integrated circuit package and method of manufacturing the same
US5684332A (en) * 1994-05-27 1997-11-04 Advanced Semiconductor Engineering, Inc. Method of packaging a semiconductor device with minimum bonding pad pitch and packaged device therefrom
JPH08236564A (ja) * 1995-02-28 1996-09-13 Nec Kyushu Ltd 半導体装置
JP2888183B2 (ja) * 1995-11-13 1999-05-10 ヤマハ株式会社 樹脂封止型半導体装置
US5780772A (en) * 1997-01-24 1998-07-14 National Semiconductor Corporation Solution to mold wire sweep in fine pitch devices
US5869898A (en) * 1997-04-25 1999-02-09 Nec Corporation Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302850A (en) * 1989-09-18 1994-04-12 Seiko Epson Corporation Semiconductor sealing mold
JPH07335680A (ja) * 1994-06-14 1995-12-22 Fujitsu Ltd 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 1-170034 A. In: Patent Abstracts of Japan *
JP 1-268161 A. In: Patent Abstracts of Japan *
JP 4-134853 A. In: Patent Abstracts of Japan *
JP 8-236564 A. In: Patent Abstracts of Japan *

Also Published As

Publication number Publication date
JP3621819B2 (ja) 2005-02-16
FR2771550B1 (fr) 2003-01-24
KR100265461B1 (ko) 2000-09-15
TW409328B (en) 2000-10-21
JPH11176865A (ja) 1999-07-02
KR19990041097A (ko) 1999-06-15
CN1218290A (zh) 1999-06-02
US6031281A (en) 2000-02-29
FR2771550A1 (fr) 1999-05-28

Similar Documents

Publication Publication Date Title
DE19801252C1 (de) Halbleiterkomponente
DE68929251T2 (de) Halbleiteranordnung mit Leiterrahmen
DE19709295B4 (de) Halbleiterbaugruppe
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE10221891C5 (de) Leistungshalbleitervorrichtung
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE69226398T2 (de) Halbleiterchip-Verpackung
DE69413602T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE19644297A1 (de) Halbleiterbauelement
DE3913221A1 (de) Halbleiteranordnung
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE19736139B4 (de) Leiterplatte
DE69024731T2 (de) Verfahren zur Herstellung einer plastikumhüllten Halbleiteranordnung
EP0867932B1 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE19652395A1 (de) Integrierte Schaltkreisanordnung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE4234700A1 (de) Halbleiterkompaktanordnung
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE19732807B4 (de) Integriertes Schaltungsbauelement
DE4130569A1 (de) Ic-paketiereinrichtung
DE19929215A1 (de) Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement
DE69120356T2 (de) Halbleiteranordnung mit mehreren Halbleiterchips

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee