JP5595694B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5595694B2
JP5595694B2 JP2009198116A JP2009198116A JP5595694B2 JP 5595694 B2 JP5595694 B2 JP 5595694B2 JP 2009198116 A JP2009198116 A JP 2009198116A JP 2009198116 A JP2009198116 A JP 2009198116A JP 5595694 B2 JP5595694 B2 JP 5595694B2
Authority
JP
Japan
Prior art keywords
wiring
point
connection point
bending
bending point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009198116A
Other languages
English (en)
Other versions
JP2010186980A (ja
Inventor
麻衣子 菱岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009198116A priority Critical patent/JP5595694B2/ja
Priority to US12/687,531 priority patent/US8278768B2/en
Publication of JP2010186980A publication Critical patent/JP2010186980A/ja
Application granted granted Critical
Publication of JP5595694B2 publication Critical patent/JP5595694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置に関し、特に、半導体チップ上の電極とインナーリードとを接続する複数の金属細線を有する半導体装置に関する。
近年、携帯電話、ＤＶＤ、デジタルテレビ及びカーナビゲーション等の電化製品の小型化、高性能化及び多機能化に伴い、半導体デバイスも多ピン化、小型化及び高密度化さらには低コスト化のパッケージ技術の開発が求められている。組立工程において、狭ピッチ化された電極とインナーリードとを金属細線で接続し、封止工程時の封止樹脂の注入により金属細線に変形が生じた場合であっても、隣接する金属細線同士の間隔を十分に確保することが可能となれば、低コストの狭ピッチ化に対応した半導体装置を実現することができる。
この問題に対応するために、従来、複数の半導体チップがリードフレームのアイランドに積層してマウントされ、半導体チップ上に設けられた電極とリードフレームのインナーリードとを金属細線で接続している半導体装置が、例えば特許文献１に提示されている。
以下、図面を参照しながら従来の半導体装置を説明する。
図９は複数の半導体チップ上の電極とインナーリードとが電気的に接続されている一部分の断面図であり、図１０は金属細線により、半導体チップ上の電極とインナーリードとが電気的に接続されている一部分の平面図である。
図９はリードフレーム１０３のアイランド１０２の上に半導体チップ１０５Ａ、１０５Ｂ、１０５Ｃが順次積層され、半導体チップ１０５Ａ、１０５Ｂ、１０５Ｃそれぞれの電極上の第１ボンド点１０７Ａ、１０７Ｂ、１０７Ｃとインナーリード１０１の上のそれぞれの第２ボンド点１１１Ａ、１１１Ｂ、１１１Ｃとが金属細線１０８、１０９、１１０によりそれぞれ接続された構成を示している。
従来の金属細線の形状（屈曲形状）は、それぞれの第１屈曲点１０８ａ、１０９ａ、１１０ａから連なる部分は台形状であり、これらを台形部１０８ｂ、１０９ｂ、１１０ｂとし、且つ、上段の金属細線１１０以外は第２屈曲点１０８ｃ、１０９ｃ以降の傾斜部に第３屈曲点１０８ｅ、１０９ｅを形成し、２つの傾斜部である台形部側傾斜部１０８ｄ、１０９ｄとリード側傾斜部１０８ｆ、１０９ｆとを有する形状を持つ。
特開２００１−３４５３３９号公報
しかしながら、前記従来の半導体装置には次のような問題がある。
従来の金属細線では、上段の金属細線の傾斜部分とその下方の金属細線の傾斜部分との間隔は確保されているものの、封止樹脂の注入時の影響が無視されており、封止工程後の金属細線同士の間隔を保持することは困難である。また、第１屈曲部と第２屈曲部との間の台形部分の斜辺は金属細線同士の間隔は十分でなく金属細線の接触の可能性が大きい等の問題がある。
そこで、本発明は、前記従来の問題に鑑み、その目的は、狭ピッチ化に対応した金属細線同士の接触を防ぐと共に、封止樹脂の注入条件の拡大及び封止樹脂からなるパッケージ表面からの金属細線の露出の防止が可能となる半導体装置を得られるようにすることにある。
前記の目的を達成するために、本発明は、半導体装置を、半導体チップ上の電極とリードフレームのインナーリードとを接続する第１の配線と第２の配線とが異なる屈曲形状を採る構成とする。
具体的には、本発明に係る半導体装置は、アイランド及びインナーリードを有するリードフレームと、アイランドの上に固着された半導体チップと、半導体チップの上に形成された複数の電極と、各電極と前記インナーリードとを接続し、且つそれぞれ複数の屈曲点を有する複数の配線とを備え、複数の配線のうちの第１の配線は、電極上の第１接続点から電極の上方に立ち上がるネック立ち上がり部分の上端の第１屈曲点から第２屈曲点に向かって高くなる傾斜を持ち、第１の配線の第２屈曲点は、第１の配線のうち最も高い屈曲点であり、複数の配線のうちの第２の配線は、電極上の第１接続点から電極の上方に立ち上がるネック立ち上がり部分の上端の第１屈曲点から第２屈曲点に向かって低くなる傾斜を持ち、第２の配線の第２屈曲点は、第２の配線のうち最も低い屈曲点である。
本発明の半導体装置によると、第１の配線は、電極上の第１接続点から電極の上方に立ち上がるネック立ち上がり部分の上端の第１屈曲点から第２屈曲点に向かって高くなる傾斜を有し、第２の配線は、電極上の第１接続点から電極の上方に立ち上がるネック立ち上がり部分の上端の第１屈曲点から第２屈曲点に向かって低くなる傾斜を有するため、配線間の間隔を拡大する配線の屈曲形状を持つ。このため、封止工程時の封止樹脂の注入により配線の変形が発生して該配線同士が接触することを防止できる。これにより、第１の配線のネック立ち上がり部分の高さを抑えることができるため、パッケージ表面からの配線の露出を防止できる。また、これにより、封止樹脂の注入条件の拡大が可能となる。
本発明の半導体装置において、第１の配線の第２屈曲点は、第１の配線の第１接続点とインナーリードと接続される第２接続点との距離の約５０％よりも半導体チップに近い位置に設けられ、第２の配線の第２屈曲点は、第２の配線の第１接続点とインナーリードと接続される第２接続点との距離の約５０％よりも半導体チップに近い位置に設けられていることが好ましい。
本発明の半導体装置において、第１の配線は、第２屈曲点と第２接続点との間に、第３屈曲点が設けられていることが好ましい。
本発明の半導体装置において、第２の配線は、第２屈曲点と第１接続点との間に中間屈曲点が設けられていることが好ましい。
本発明の半導体装置において、第１の配線は、第２屈曲点と第２接続点との間に、第３屈曲点が設けられており、第２の配線は、第２屈曲点と第１接続点との間に中間屈曲点が設けられており、第１の配線の第２屈曲点と第３屈曲点との間の傾斜角は、第２の配線の中間屈曲点と第２屈曲点との間の傾斜角よりも小さいことが好ましい。
本発明の半導体装置において、第１接続点の高さは、第２接続点の高さと同一か又は第２接続点よりも高く設定されており、第１の配線の第２屈曲点から第２接続点との間の傾斜角は、第２の配線の第２屈曲点から第２接続点との間の傾斜角よりも大きいことが好ましい。
本発明の半導体装置において、第１接続点の高さは、第２接続点の高さよりも低く設定されており、第１の配線は、第２屈曲点から第２接続点に向かって低くなり、第２の配線は、第２屈曲点から第２接続点に向かって高くなることが好ましい。
本発明の半導体装置において、複数の配線のうち、第１の配線と第２の配線との少なくとも１組は、互いに隣接して設けられていることが好ましい。
本発明の半導体装置において、第１の配線は、第２の配線よりも第１接続点からのネック立ち上がり部分の上端の高さが高いか又は同一であることが好ましい。
本発明の半導体装置において、半導体チップは、アイランドの上に複数設けられ、第１の配線と第２の配線とは、異なる半導体チップと接続されていることが好ましい。
本発明の半導体装置において、半導体チップとインナーリードとの間は、互いの屈曲形状が異なる少なくとも３種類の配線によって接続されており、第１の配線の上方に位置する第３の配線は、半導体チップ上の第１接続点から上方に立ち上がるネック立ち上がり部分の上端の第１屈曲点から第２屈曲点に向かって高くなり、第３の配線の第２屈曲点は、第３の配線の第１接続点と第２接続点との距離の５０％部分の位置よりも半導体チップに近い位置に設けられ且つ最も高い屈曲点であり、且つ第１の配線の第２屈曲点よりもインナーリード側に位置することが好ましい。
この場合に、半導体チップは、アイランドの上に複数設けられ、第１の配線と第３の配線とは、異なる半導体チップと接続されていることが好ましい。
本発明に係る半導体装置によると、隣接する配線同士の間隔の拡大及び配線のネック立ち上がり部分の高さを抑えることが可能となるため、半導体チップの狭ピッチ化に対応でき、封止工程時の封止樹脂の影響を受けにくくなるので、封止樹脂の注入条件の拡大及びパッケージ表面からの配線の露出の防止が可能となる。
本発明の第１の実施形態に係る半導体装置を示す断面図である。 本発明の第１の実施形態に係る半導体装置であって、チップとインナーリードとを接続する配線の特性を示すグラフである。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置であって、隣接する配線同士の接触位置をシミュレーションした結果を示し、（ａ）はチップのセンター部におけるシミュレーション結果を示す図であり、（ｂ）はチップのコーナー部におけるシミュレーション結果を示す図である。 本発明の第１の実施形態の第１の変形例に係る半導体装置を示す断面図である。 本発明の第１の実施形態の第２の変形例に係る半導体装置を示す断面図である。 本発明の第２の実施形態に係る半導体装置を示す断面図である。 本発明の第２の実施形態の第１の変形例に係る半導体装置を示す断面図である。 本発明の第３の実施形態に係る半導体装置を示す断面図である。 従来例に係る半導体装置を示す断面図である。 従来例に係る半導体装置を示す平面図である。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について、図１を参照しながら説明する。
図１は本発明の第１の実施形態における半導体装置の断面構成を示している。
図１に示すように、インナーリード１及びアイランド２を有するリードフレーム３におけるアイランド２の上には、半導体チップ５Ａがダイスボンド材４Ａを介して固着されている。半導体チップ５Ａの上面に形成された電極６Ａ、６Ｂとインナーリード１とは、互いに隣接し且つ屈曲形状が異なる第１の金属細線８と第２の金属細線９とにより接続されている。
第１の金属細線８は、半導体チップ５Ａの電極６Ａとの接続点である第１ボンド点７Ａから電極６Ａの上方に垂直に立ち上がるネック立ち上がり部分８ａの第１屈曲点８ｂから第２屈曲点８ｄまでの間が徐々に高くなる傾斜部８ｃを持つ。なお、傾斜部８ｃは必ずしも直線状でなくても構わない。第２屈曲点８ｄは、第１の金属細線８が接続される第１ボンド点７Ａと第２ボンド点１１Ａとの距離の５０％部分よりも半導体チップ５Ａに近い位置に設けられ且つ最も高い屈曲点である。また、第１の金属細線８は、第２屈曲点８ｄから第２ボンド点１１Ａまでの間が徐々に低くなる傾斜部８ｅを持つ。
第２の金属細線９は、半導体チップ５Ａの電極６Ｂとの接続点である第１ボンド点７Ｂから電極６Ｂの上方に垂直に立ち上がるネック立ち上がり部分９ａの第１屈曲点９ｂから第２屈曲点９ｄまでの間が徐々に低くなる傾斜部９ｃを持つ。なお、傾斜部９ｃは必ずしも直線状でなくても構わない。第２屈曲点９ｄは、第２の金属細線９が接続される第１ボンド点７Ｂと第２ボンド点１１Ｂとの距離の５０％部分よりも半導体チップ５Ａに近い位置に設けられ且つ最も低い屈曲点である。
ここで、第１の金属配線８の第２屈曲点８ｄ及び第２の金属配線９の第２屈曲点９ｄが設けられる位置において、上記の５０％の数値根拠について、図２及び図３を参照しながら説明する。図２に示すワイヤ特性を有する配線を用いて、チップとインナーリードとを接続する互いに隣接する２本の配線が、どの位置において互いに接触するかシミュレーションした結果を図３（ａ）及び（ｂ）に示している。図３（ａ）に示すように、チップのセンター部において、隣接する配線のうち一方をスイープさせた場合、配線長に対して、チップ上のボンド点から４９．８％の位置において、配線同士の接触が起こる。また、図３（ｂ）に示すように、チップのコーナー部において、互いに隣接する配線のうちの一方をスイープさせると、配線長に対して、チップ上のボンド点から１２．６％の位置において、配線同士の接触が起こる。このシミュレーションの結果から、隣接する配線同士が封止樹脂等に起因して変形することにより、配線長に対して、チップ上のボンド点から１２．６％から４９．８％の間の位置において、互いに隣接する配線同士が接触することが分かる。このため、第２屈曲点８ｄ及び９ｄのそれぞれを、第１ボンド点７Ａ及び７Ｂと第２ボンド点１１Ａ及び１１Ｂとの距離の約１３％から５０％の間の半導体チップ５Ａに近い位置に設けることが好ましい。
第２の金属細線９は、第２屈曲点９ｄから第２ボンド点１１Ｂまでの間が徐々に低くなる傾斜部９ｅを持つ。
なお、第１ボンド点７Ａ、７Ｂは第２ボンド点１１Ａ、１１Ｂよりも高く、且つ、第１の金属細線８の第２屈曲点８ｄから第２ボンド点１１Ａまでの傾斜部８ｅにおける傾斜角は、第２の金属細線９の第２屈曲点９ｄから第２ボンド点１１Ｂまでの傾斜部９ｅにおける傾斜角よりも大きい。
また、第１の金属細線８のネック立ち上がり部分８ａの高さは、第２の金属細線９のネック立ち上がり部分９ａの高さよりも高い。
以上のような半導体装置の構造により、隣接する第１の金属細線８と第２の金属細線９との間隔を十分に確保することが可能となるため、封止工程後の第１の金属細線８と第２の金属細線９との接触を容易に回避できる。さらに、第１の金属細線８のネック立ち上がり部分８ａの高さを低くすることが可能となるので、第１の金属細線８の高さが全体的に低くなる。従って、第１の金属細線８の高さのばらつきを小さくでき、また、封止樹脂（図示せず）からなるパッケージ表面までの間隔が大きくなることにより、パッケージ表面から金属細線が露出するおそれが小さくなるため、高品質で且つ自由度がある半導体装置を得られる。
（第１の実施形態の第１の変形例）
以下、本発明の第１の実施形態の第１の変形例に係る半導体装置について、図４を参照しながら説明をする。
図４は本発明の第１の実施形態の第１の変形例に係る半導体装置の断面構成を示している。
図４において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。
第１の実施形態との相違点は、次の通りである。
図４に示すように、第１の金属細線８は、第２屈曲点８ｄと第２ボンド点１１Ａとの間に、第３屈曲点８ｇを有し、第３屈曲点８ｇは、第２屈曲点８ｄよりも低い位置にある。なお、第２屈曲点８ｄから第３屈曲点８ｇまでの傾斜部８ｆは、必ずしも直線状でなくても構わない。さらに、第３屈曲点８ｇの他に複数の屈曲点を有しても構わない。さらに第３屈曲点８ｇから第２ボンド点１１Ａは傾斜がついた形状となっている。
第２の金属細線９は、第１屈曲点９ｂと第２屈曲点９ｄとの間に、中間屈曲点９ｇを有し、中間屈曲点９ｇは、第２屈曲点９ｄよりも高い位置、また第１屈曲点９ｂよりも低い位置にあり、中間屈曲点９ｇから第２屈曲点９ｄまでの傾斜部９ｆは、必ずしも直線状でなくても構わない。さらに第２屈曲点９ｄから第２ボンド点１１Ｂは傾斜がついた形状であり、中間屈曲点９ｇの他に複数の屈曲点を有しても構わない。
なお、第１ボンド点７Ａ、７Ｂは第２ボンド点１１Ａ、１１Ｂよりも高く、且つ、第１の金属細線８の第３屈曲点８ｇから第２ボンド点１１Ａまでの傾斜部８ｈにおける傾斜角は、第２の金属細線９の第２屈曲点９ｄから第２ボンド点１１Ｂまでの傾斜部９ｈにおける傾斜角よりも大きく、第１の金属細線８の第２屈曲点８ｄから第３屈曲点８ｇまでの傾斜部８ｆにおける傾斜角は、第２の金属細線９の中間屈曲点９ｇから第２屈曲点９ｄまでの傾斜部９ｆにおける傾斜角よりも小さい。
また、第１の金属配線８のネック立ち上がり部分８ａの高さは、第２の金属細線９のネック立ち上がり部分９ａの高さよりも高い。
以上のような半導体装置の構造により、隣接する第１の金属細線８と第２の金属細線９との間隔を十分に確保することが可能となるため、封止工程後の第１の金属細線８と第２の金属細線９との接触を容易に回避できる。さらに、第１の金属細線８のネック立ち上がり部分８ａの高さを低くすることが可能となるので、第１の金属細線８の高さが全体的に低くなる。従って、第１の金属細線８の高さのばらつきを小さくでき、また、封止樹脂（図示せず）からなるパッケージ表面までの間隔が大きくなることにより、パッケージ表面から金属細線が露出するおそれが小さくなるため、高品質で且つ自由度がある半導体装置を得られる。
（第１の実施形態の第２の変形例）
以下、本発明の第１の実施形態の第２の変形例に係る半導体装置について、図５を参照しながら説明をする。
図５は本発明の第１の実施形態の第２の変形例に係る半導体装置の断面構成を示している。
図５において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。
第１の実施形態との相違点は、次の通りである。
図５に示すように、インナーリード１及びアイランド２を有するリードフレーム３におけるアイランド２の上には、半導体チップ５Ａがダイスボンド材４Ａを介して固着されている。半導体チップ５Ａの上面に形成された電極６Ｂとインナーリード１とは第２の金属細線９により接続されている。半導体チップ５Ａの上面には、半導体チップ５Ｂがダイスボンド材４Ｂを介して固着されており、半導体チップ５Ｂの上面に形成された電極６Ａとインナーリード１とは第１の金属細線８により接続されている。
また、第１の金属配線８のネック立ち上がり部分８ａの高さは、第２の金属細線９のネック立ち上がり部分９ａの高さよりも高い。
以上のような半導体装置の構造により、隣接する第１の金属細線８と第２の金属細線９との間隔を十分に確保することが可能となるため、封止工程後の第１の金属細線８と第２の金属細線９の接触を容易に回避できる。さらに、第１の金属細線８のネック立ち上がり部８ａの高さを低くすることが可能となるので、第１の金属細線８の高さが全体的に低くなる。従って、第１の金属細線８の高さばらつきを小さくでき、また、封止樹脂（図示せず）からなるパッケージ表面までの間隔が大きくなることにより、パッケージ表面から金属細線が露出するおそれが小さくなるため、高品質で且つ自由度がある半導体装置を得られる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について、図６を参照しながら説明をする。
図６は本発明の第２の実施形態に係る半導体装置の断面構成を示している。
図６において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。
第１の実施形態との相違点は、次の通りである。
図６に示すように、インナーリード１及びアイランド２を有するリードフレーム３におけるアイランド２の上には、半導体チップ５Ａがダイスボンド材４Ａを介して固着されている。半導体チップ５Ａの上面に形成された電極６Ａ、６Ｂ及び６Ｃとインナーリード１とは、互いに隣接し且つ屈曲形状が異なる第１の金属細線８と第２の金属細線９と第３の金属細線１０とにより接続されている。
第３の金属細線１０は、第１の金属細線８の上方に位置し、第２屈曲点１０ｄは、第３の金属細線１０が接続される第１ボンド点７Ｃと第２ボンド点１１Ｃとの距離の５０％部分よりも半導体チップ５Ａに近い位置に設けられ且つ最も高い屈曲点である。
なお、第１ボンド点７Ａ、７Ｂ、７Ｃは第２ボンド点１１Ａ、１１Ｂ、１１Ｃよりも高く、且つ、第１の金属細線８の第２屈曲点８ｄから第２ボンド点１１Ａまでの傾斜部８ｅにおける傾斜角は、第２の金属細線９の第２屈曲点９ｄから第２ボンド点１１Ｂまでの傾斜部９ｅにおける傾斜角よりも大きい。第３の金属細線１０の第１屈曲点１０ｂから第２屈曲点１０ｄまでの傾斜部１０ｃにおける傾斜角は、第１の金属細線８の第１屈曲点８ｂから第２屈曲点８ｄまでの傾斜部８ｃにおける傾斜角よりも大きい。
また、第１の金属配線８のネック立ち上がり部分８ａの高さは、第２の金属細線９のネック立ち上がり部分９ａの高さよりも高い。
以上のような半導体装置の構造により、隣接する第１金属細線８、第２の金属細線９及び第３の金属細線１０の互いの間隔を十分に確保することが可能となるため、封止工程後の第１の金属細線８と第２の金属細線９と第３の金属細線１０の接触を容易に回避できる。
さらに、第１の金属細線８と第３の金属細線１０ネック立ち上がり部分８ａ、１０ａの高さを低くすることが可能となるので、第１の金属細線８及び第３の金属細線１０の高さが全体的に低くなる。従って、第１の金属細線８及び第３の金属細線１０の高さばらつきを小さくでき、また、封止樹脂（図示せず）からなるパッケージ表面までの間隔が大きくなることにより、パッケージ表面から金属細線が露出するおそれが小さくなるため、高品質で且つ自由度がある半導体装置を得られる。
（第２の実施形態の第１の変形例）
以下、本発明の第２の実施形態の第１の変形例に係る半導体装置について、図７を参照しながら説明をする。
図７は本発明の第２の実施形態の第１の変形例に係る半導体装置の断面構成を示している。
図７において、図６と同一の構成部材には同一の符号を付すことにより説明を省略する。
第２の実施形態との相違点は、次の通りである。
図７に示すように、インナーリード１及びアイランド２を有するリードフレーム３におけるアイランド２の上には、半導体チップ５Ａがダイスボンド材４Ａを介して固着されている。半導体チップ５Ａの上面に形成された電極６Ａ、６Ｂとインナーリード１とは、屈曲形状が異なり、互いに隣接する第１の金属細線８と第２の金属細線９とにより接続されている。さらに、半導体チップ５Ａの上には、半導体チップ５Ｂがダイスボンド材４Ｂを介し固着されており、半導体チップ５Ｂの上面に形成された電極６Ｃとインナーリード１とは第３の金属細線１０により接続されている。
以上のような半導体装置の構造により、隣接する第１の金属細線８と第２の金属細線９と第３の金属細線１０との間隔を十分に確保することが可能となるため、封止工程後の第１の金属細線８と第２の金属細線９と第３の金属細線１０の接触を容易に回避できる。さらに、第１の金属細線８と第３の金属細線１０のネック立ち上がり部分８ａ、１０ａの高さを低くすることが可能となるので、第１の金属細線８及び第３の金属細線１０の高さが全体的に低くなる。従って、第１の金属細線８及び第３の金属細線１０の高さばらつきを小さくでき、また、封止樹脂（図示せず）からなるパッケージ表面までの間隔が大きくなることにより、パッケージ表面から金属細線が露出するおそれが小さくなるため、高品質で且つ自由度がある半導体装置を得られる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について、図８を参照しながら説明をする。
図８は本発明の第３の実施形態に係る半導体装置の断面構成を示している。
図８において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。
第１の実施形態との相違点は、次の通りである。
図８に示すように、半導体チップ５Ａ上の第１ボンド点７Ａ、７Ｂは、インナーリード１の第２ボンド点１１Ａ、１１Ｂよりも低くなっている。これにより、第１の金属細線８の第２屈曲点８ｄから第２ボンド点１１Ａまでの傾斜部は８ｅは、低くなる傾斜を持ち、第２の金属細線９の第２屈曲点９ｄから第２ボンド点１１Ｂまでの傾斜部９ｅは、高くなる傾斜を持つ。
また、第１の金属配線８のネック立ち上がり部分８ａの高さは、第２の金属細線９のネック立ち上がり部分９ａの高さよりも高くなっている。
以上のような半導体装置の構造により、隣接する第１の金属細線８と第２の金属細線９との間隔を十分に確保することが可能となるため、封止工程後の第１の金属細線８と第２の金属細線９の接触を容易に回避できる。さらに、第１の金属細線８のネック立ち上がり部分８ａの高さを低くすることが可能となるので、第１の金属細線８の高さが全体的に低くなる。従って、第１の金属細線８の高さばらつきを小さくでき、また、封止樹脂（図示せず）からなるパッケージ表面までの間隔が大きくなることにより、パッケージ表面から金属細線が露出するおそれが小さくなるため、高品質で且つ自由度がある半導体装置を得られる。
本発明に係る半導体装置は、隣接する配線同士の間隔の拡大及び配線のネック立ち上がり部分の高さを抑えることが可能となるため、半導体チップの狭ピッチ化に対応でき、封止工程時の封止樹脂の影響を受けにくくなるので、封止樹脂の注入条件の拡大及びパッケージ表面からの配線の露出の防止が可能となり、特に、半導体チップ上の電極とインナーリードとを接続する複数の金属細線を有する半導体装置等に有用である。
１ インナーリード
２ アイランド
３ リードフレーム
４Ａ ダイボンド材
４Ｂ ダイボンド材
５Ａ 半導体チップ
５Ｂ 半導体チップ
６Ａ 電極
６Ｂ 電極
６Ｃ 電極
７Ａ 第１ボンド点（接続点）
７Ｂ 第１ボンド点（接続点）
７Ｃ 第１ボンド点（接続点）
８ 第１の金属細線（配線）
８ａ ネック立ち上がり部分
８ｂ 第１屈曲点
８ｃ 傾斜部
８ｄ 第２屈曲点
８ｅ 傾斜部
８ｆ 傾斜部
８ｇ 第３屈曲点
８ｈ 傾斜部
９ 第２の金属細線（配線）
９ａ ネック立ち上がり部分
９ｂ 第１屈曲点
９ｃ 傾斜部
９ｄ 第２屈曲点
９ｅ 傾斜部
９ｆ 傾斜部
９ｇ 中間屈曲点
９ｈ 傾斜部
１０ 第３の金属細線（配線）
１０ａ ネック立ち上がり部分
１０ｂ 第１屈曲点
１０ｃ 傾斜部
１０ｄ 第２屈曲点
１０ｅ 傾斜部
１１Ａ 第２ボンド点（接続点）
１１Ｂ 第２ボンド点（接続点）
１１Ｃ 第２ボンド点（接続点）

Claims (14)

  1. アイランド及びインナーリードを有するリードフレームと、
    前記アイランドの上に固着された半導体チップと、
    前記半導体チップの上に形成された第１の電極及び第２の電極と、
    前記各電極と前記インナーリードとを接続し、且つそれぞれ複数の屈曲点を有する第１の配線及び第２の配線とを備え、
    前記第１の配線は、前記第１の電極との接続点である、第１の配線の第１接続点から前記電極の上方に立ち上がる第１のネック立ち上がり部分を有し、前記第１のネック立ち上がり部分の上端にある第１の配線の第１屈曲点から第１の配線の第２屈曲点に向かって高くなる傾斜を持ち、前記第１の配線の第２屈曲点は、前記第１の配線のうち最も高い屈曲点であり、
    前記第２の配線は、前記第２の電極との接続点である、第２の配線の第１接続点から前記電極の上方に立ち上がる第２のネック立ち上がり部分を有し、前記第２のネック立ち上がり部分の上端にある第２の配線の第１屈曲点から第２の配線の第２屈曲点に向かって低くなる傾斜を持ち、前記第２の配線の第２屈曲点は、前記第２の配線のうち最も低い屈曲点であり、
    前記第１の配線は、前記インナーリードの上面との接続点である、第１の配線の第２接続点を有し、前記第２の配線は、前記インナーリードの上面と接続点である、第２の配線の第２接続点を有することを特徴とする半導体装置。
  2. 前記第１の配線は、前記第１の配線の第２屈曲点から、前記第１の配線の第２接続点に向かって低くなる傾斜を持つことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の配線の第２屈曲点は、前記第１の配線の第１接続点と前記第１の配線の第２接続点との距離の５０％よりも前記半導体チップに近い位置に設けられ、
    前記第２の配線の第２屈曲点は、前記第２の配線の第１接続点と前記第２の配線の第２接続点との距離の５０％よりも前記半導体チップに近い位置に設けられていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第１の配線の第２屈曲点と、前記第１の配線の第２接続点との間に、第１の配線の第３屈曲点が設けられていることを特徴とする請求項１に記載の半導体装置。
  5. 前記第２の配線の第１屈曲点と前記第２の配線の第２屈曲点との間に、第２の配線の中間屈曲点が設けられており、
    前記第１の配線の第２屈曲点と前記第１の配線の第３屈曲点との間の傾斜角は、前記第２の配線の中間屈曲点と前記第２の配線の第２屈曲点との間の傾斜角よりも小さいことを特徴とする請求項４に記載の半導体装置。
  6. 前記第１の配線の第１接続点の高さは、前記第１の配線の第２接続点の高さと同一か又は高く設定されており、
    前記第２の配線の第１接続点の高さは、前記第２の配線の第２接続点の高さと同一か又は高く設定されており、
    前記第１の配線の第２屈曲点から前記第１の配線の第２接続点との間の傾斜角は、前記第２の配線の第２屈曲点から前記第２の配線の第２接続点との間の傾斜角よりも大きいことを特徴とする請求項２又は３に記載の半導体装置。
  7. 前記第１の配線の第１接続点の高さは、前記第１の配線の第２接続点の高さよりも低く設定されており、
    前記第２の配線の第１接続点の高さは、前記第２の配線の第２接続点の高さよりも低く設定されており、
    前記第１の配線の第２屈曲点から前記第１の配線の第２接続点に向かって低くなり、前記第２の配線の第２屈曲点から前記第２の配線の第２接続点に向かって高くなることを特徴とする請求項２乃至５のいずれか１項に記載の半導体装置。
  8. 前記複数の配線のうち、前記第１の配線と前記第２の配線との少なくとも１組は、互いに隣接して設けられていることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 前記第１の配線の前記第１のネック立ち上がり部分は、前記第２の配線の前記第２のネック立ち上がり部分と比べ、その上端の高さが高いか又は同一であることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
  10. 前記半導体チップは、前記アイランドの上に複数設けられ、第１の半導体チップと第２の半導体チップとを含み、
    前記第１の配線は第１の半導体チップと、前記第２の配線は第２の半導体チップと接続されていることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
  11. 前記半導体チップの上に形成された第３の電極と、
    前記第１の配線の上方に位置する第３の配線とをさらに備え、
    前記第３の配線は、前記第３の電極との接続点である、第３の配線の第１接続点から上方に立ち上がる第３のネック立ち上がり部分を有し、前記第３のネック立ち上がり部分の上端にある第１屈曲点から第３の配線の第２屈曲点に向かって高くなり、
    前記第３の配線の第２屈曲点は、前記第３の配線の第１接続点と、前記第３の配線と前記インナーリードの上面との接続点である、第３の配線の第２接続点との距離の５０％部分の位置よりも、前記半導体チップに近い位置に設けられ、且つ最も高い屈曲点であり、且つ前記第１の配線の第２屈曲点よりも前記インナーリード側に位置することを特徴とする請求項１に記載の半導体装置。
  12. 前記半導体チップと前記インナーリードとの間に配置された、前記第１の配線、前記第２の配線、前記第３の配線はそれぞれ、互いの屈曲形状が異なることを特徴とする請求項１１に記載の半導体装置。
  13. 前記半導体チップは、前記アイランドの上に複数設けられ、第１の半導体チップと第２の半導体チップとを含み、
    前記第１の配線は第１の半導体チップと、前記第３の配線は第２の半導体チップと接続されていることを特徴とする請求項１１又は１２に記載の半導体装置。
  14. 前記第１及び第２の半導体チップは、前記アイランドの同じ側に搭載されていることを特徴とする請求項１０又は１３に記載の半導体装置。
JP2009198116A 2009-01-15 2009-08-28 半導体装置 Active JP5595694B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009198116A JP5595694B2 (ja) 2009-01-15 2009-08-28 半導体装置
US12/687,531 US8278768B2 (en) 2009-01-15 2010-01-14 Semiconductor device including wires connecting electrodes to an inner lead

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009006987 2009-01-15
JP2009006987 2009-01-15
JP2009198116A JP5595694B2 (ja) 2009-01-15 2009-08-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2010186980A JP2010186980A (ja) 2010-08-26
JP5595694B2 true JP5595694B2 (ja) 2014-09-24

Family

ID=42318468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009198116A Active JP5595694B2 (ja) 2009-01-15 2009-08-28 半導体装置

Country Status (2)

Country Link
US (1) US8278768B2 (ja)
JP (1) JP5595694B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5595694B2 (ja) * 2009-01-15 2014-09-24 パナソニック株式会社 半導体装置
US20140070235A1 (en) * 2012-09-07 2014-03-13 Peter Scott Andrews Wire bonds and light emitter devices and related methods
USD753612S1 (en) 2012-09-07 2016-04-12 Cree, Inc. Light emitter device
CN103904207A (zh) * 2014-04-04 2014-07-02 利亚德光电股份有限公司 晶片电路
EP3166142B1 (en) * 2015-11-06 2021-07-21 Nxp B.V. Bond wire connection and method of manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167809A (ja) * 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 半導体装置
JP3172472B2 (ja) * 1997-08-29 2001-06-04 三洋電機株式会社 半導体装置
KR100265461B1 (ko) * 1997-11-21 2000-09-15 윤종용 더미본딩와이어를포함하는반도체집적회로소자
US6159754A (en) * 1998-05-07 2000-12-12 Intel Corporation Method of making a circuit edit interconnect structure through the backside of an integrated circuit die
JP3741184B2 (ja) * 1998-07-27 2006-02-01 日本テキサス・インスツルメンツ株式会社 半導体装置
US6161753A (en) * 1999-11-01 2000-12-19 Advanced Semiconductor Engineering, Inc. Method of making a low-profile wire connection for stacked dies
JP3370646B2 (ja) 2000-06-02 2003-01-27 株式会社新川 半導体装置
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
JP4663179B2 (ja) 2001-08-27 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置及びワイヤボンディング装置
SG117395A1 (en) * 2001-08-29 2005-12-29 Micron Technology Inc Wire bonded microelectronic device assemblies and methods of manufacturing same
JP4738675B2 (ja) 2001-09-14 2011-08-03 ルネサスエレクトロニクス株式会社 半導体装置
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
US6841858B2 (en) * 2002-09-27 2005-01-11 St Assembly Test Services Pte Ltd. Leadframe for die stacking applications and related die stacking concepts
JP2005268497A (ja) * 2004-03-18 2005-09-29 Denso Corp 半導体装置及び半導体装置の製造方法
US7777353B2 (en) 2006-08-15 2010-08-17 Yamaha Corporation Semiconductor device and wire bonding method therefor
JP4967524B2 (ja) 2006-08-15 2012-07-04 ヤマハ株式会社 半導体装置及びワイヤーボンディング方法
JP5481769B2 (ja) * 2006-11-22 2014-04-23 日亜化学工業株式会社 半導体装置及びその製造方法
JP5595694B2 (ja) * 2009-01-15 2014-09-24 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
US8278768B2 (en) 2012-10-02
US20100176500A1 (en) 2010-07-15
JP2010186980A (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
JP5595694B2 (ja) 半導体装置
US7547626B2 (en) Semiconductor package and method of forming wire loop of semiconductor package
JP5001872B2 (ja) 半導体装置
US20060049523A1 (en) Wire-bonding method for connecting wire-bond pads and chip and the structure formed thereby
KR20080022452A (ko) Ｐｏｐ 패키지 및 그의 제조 방법
US20050072833A1 (en) Method of forming low wire loops and wire loops formed using the method
JP2008103685A (ja) 半導体装置及びその製造方法
JP3741184B2 (ja) 半導体装置
JP3370646B2 (ja) 半導体装置
KR100604840B1 (ko) 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체
JP2009043793A (ja) 半導体装置、およびその半導体装置の製造方法
JP5164490B2 (ja) 半導体装置及びその製造方法
US20070182026A1 (en) Semiconductor device
JP2007150144A (ja) 半導体装置およびその製造方法
US20110070729A1 (en) Method of manufacturing semiconductor device
JP4105996B2 (ja) ワイヤボンディング方法
US6998295B2 (en) Method of manufacturing a device package
KR100884520B1 (ko) 범프 구조, 그 형성 방법, 및 그것을 이용한 반도체 장치
KR100350084B1 (ko) 반도체 패키지의 와이어 본딩방법
JPH06302638A (ja) 半導体装置
CN103650131A (zh) 半导体装置
JP5048990B2 (ja) 半導体装置及びその製造方法
JP2008177424A (ja) 半導体装置
JP2005116916A (ja) 半導体装置及びその製造方法
JP2010073747A (ja) ワイヤボンディング方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120510

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140806

R151 Written notification of patent or utility model registration

Ref document number: 5595694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250