KR100884520B1 - 범프 구조, 그 형성 방법, 및 그것을 이용한 반도체 장치 - Google Patents

범프 구조, 그 형성 방법, 및 그것을 이용한 반도체 장치 Download PDF

Info

Publication number
KR100884520B1
KR100884520B1 KR1020070042092A KR20070042092A KR100884520B1 KR 100884520 B1 KR100884520 B1 KR 100884520B1 KR 1020070042092 A KR1020070042092 A KR 1020070042092A KR 20070042092 A KR20070042092 A KR 20070042092A KR 100884520 B1 KR100884520 B1 KR 100884520B1
Authority
KR
South Korea
Prior art keywords
wire
bump structure
electrode pad
loop
capillary
Prior art date
Application number
KR1020070042092A
Other languages
English (en)
Other versions
KR20070106935A (ko
Inventor
유지 야노
가즈오 다마키
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20070106935A publication Critical patent/KR20070106935A/ko
Application granted granted Critical
Publication of KR100884520B1 publication Critical patent/KR100884520B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

범프 구조는, 전극 패드 상에 설치된 압착 볼과 압착 볼 상에 설치되는 와이어를 갖는다. 그리고, 와이어는, 압착 볼의 단부에서 비어져 나오도록 형성된 루프 형상의 와이어 루프로 이루어져 있다. 이로써, 접합 패드와 범프 구조의 사이에서 높은 접속 신뢰성을 확보한다.
전극 패드, 압착 볼, 범프 구조, 와이어

Description

범프 구조, 그 형성 방법, 및 그것을 이용한 반도체 장치{BUMP STRUCTURE, METHOD OF FORMING BUMP STRUCTURE, AND SEMICONDUCTOR APPARATUS USING THE SAME}
도 1 (a) 는 본 발명에서의 범프 구조의 일 실시형태를 나타내는 단면도.
도 1 (b) 는 상기 범프 구조의 평면도.
도 2 (a) 는 본 발명에서의 범프 구조의 다른 실시형태를 나타내는 단면도.
도 2 (b) 는 상기 범프 구조의 그 평면도.
도 3 은 본 발명에서의 범프 구조의 또 다른 실시형태를 나타내는 평면도.
도 4 (a) 내지 도 4 (d) 는 본 발명에서의 범프 구조의 형성 방법을 나타내는 모식도.
도 5 (a) 내지 도 5 (d) 는 본 발명에서의 다른 실시 형태의 범프 구조의 형성 방법을 나타내는 모식도.
도 6 (a) 는 상기 범프 구조를 이용하여 플립 칩 접속한 본 발명에서의 반도체 장치의 일 실시형태를 나타내는 모식도.
도 6 (b) 는 상기 반도체 장치의 X1-Y1 부분의 단면도.
도 6 (c) 는 상기 반도체 장치의 X2-Y2 부분의 단면도.
도 6 (d) 는 상기 반도체 장치의 X3-Y3 부분의 단면도.
도 7 (a) 내지 도 7 (d) 는 종래의 범프 구조 및 그 형성 방법을 나타내는 모식도.
도 8 (a) 는 종래의 플립 칩 접속 구조를 나타내는 모식도.
도 8 (b) 는 종래의 플립 칩 접속 구조를 나타내는 모식도.
특허 문헌 1: 일본 공개특허공보 평8-264540호
특허 문헌 2: 일본 공개특허공보 2004-247672호
특허 문헌 3: 일본 공개특허공보 2002-76048호
특허 문헌 4: 일본 공개특허공보 2002-329742호
특허 문헌 5: 일본 공개특허공보 2001-176908호
본 발명은, 범프 구조 및 그 형성 방법, 그리고 그것을 이용한 반도체 장치에 관한 것이다. 보다 상세하게는, 반도체 칩의 전극 패드를 미세화할 수 있는 플립 칩 접속에 바람직하게 이용할 수 있는 범프 구조 및 그 형성 방법, 그리고 그것을 이용한 반도체 장치에 관한 것이다.
최근, 반도체 장치를 회로 기판에 실장하는 방법으로서 플립 칩 접속을 이용한 패키지의 검토가 이루어지고 있다. 상기 플립 칩 접속에는, 범프 구조가 이용되고 있다.
특허 문헌 1 (일본 공개특허공보 평8-264540호; 공개일: 평성 8년 10월 11 일) 에 기재되어 있는 바와 같이, 종래부터, 상기 범프 구조로서 전극상에 저면이 고착된 거의 원통 형상인 도전재료로 이루어지는 제 1 범프와, 이 제 1 범프의 상면에 저면이 고착된 제 1 범프와 동종의 도전재료로 이루어진 거의 원통 형상의 제 2 범프를 포함한 범프 구조가 이용되고 있다.
또, 특허 문헌 2 (일본 공개특허공보 2004-247672호; 공개일: 평성 16년 9월 2일) 에 기재되어 있는 바와 같이, 종래부터, 상기 범프 구조의 형성 방법으로서 캐필러리에 삽입관통(揷通)된 와이어의 선단에 볼을 형성하고, 이 볼을 도체에 접합시켜 압착 볼로 하는 제 1 공정과, 다음에 캐필러리를 상승 및 횡 방향으로 이동시켜 캐필러리의 하단의 평탄부를 상기 압착 볼에 대응하여 위치시키는 제 2 공정과, 이어서 캐필러리를 하강시켜 상기 압착 볼을 압압 (押壓) 하여 제 1 범프를 형성하는 제 3 공정과, 다음에 캐필러리를 상승 및 상기 제 2 공정에서의 횡 방향 이동과 반대의 횡 방향으로 이동시켜 캐필러리의 하단의 평탄부를 상기 제 1 범프에 대응하여 위치시키는 제 4 공정과, 이어서 캐필러리를 하강시켜 와이어를 접어 구부리고 상기 제 1 범프 상에 압압하여 제 2 범프를 형성하는 제 5 공정과, 다음에 와이어를 상기 제 2 범프로부터 절단하는 제 6 공정으로 이루어지는 범프 형성 방법이 이용되고 있다.
또, 특허 문헌 3 (일본 공개특허공보2002-76048호; 공개일: 평성 14년 3월 15일) 에 기재되어 있는 바와 같이, 종래부터, 상기 범프 구조의 배치 방법으로서, 칩 부품의 표면에 전극이 되는 복수의 패드가 나열되어 형성되어 있고, 이들 패드 상에 형성된 돌기 전극인 범프를 통하여, 칩 부품과 배선 기판이 플립 칩 접속될 때의 범프의 배치 방법으로서, 상기 복수의 범프를 상기 복수의 패드가 나열되는 방향에 대해서 대략 직교하는 방향으로 교대로 어긋나게 한 배치로 하는 범프의 배치 방법이 이용되고 있다.
또, 특허 문헌 4 (일본 공개특허공보 2002-329742호; 공개일: 평성 14년 11월 15일) 에 기재되어 있는 바와 같이, 종래부터, 상기 범프 구조를 이용하여 회로 기판에 실장되는 반도체 장치로서, 반도체 칩 상의 외부 접속용 와이어 또는 범프를 본딩하는 전극인 본딩용 패드를 지그재그 형상으로 배열한 반도체 장치에서, 웨이퍼 테스트시에 프로브를 접촉시키기 위한 테스트용 패드를, 상기 지그재그 형상으로 배열된 본딩용 패드의 잉여 스페이스에 형성하는 반도체 장치가 이용되고 있다.
또, 특허 문헌 5 (일본 공개특허공보 2001-176908호; 공개일: 평성 13년 6월 29일) 에 기재되어 있는 바와 같이, 상기 반도체 장치의 제조 방법으로서 반도체 캐리어 상에서, 도전성 접착제의 인접하는 전극 방향의 퍼짐을 없애고, 또한 범프의 두정부 (상단부) 면적을 크게 함으로써 범프에 대해서 충분한 양의 도전성 접착제를 부설할 수 있고, 인접하는 전극 간의 쇼트가 없는 전기적으로 안정된 접속 구조를 갖는 반도체 장치의 제조 방법이 이용되고 있다.
이하에, 특허 문헌 5 에 개시되어 있는 종래의 플립 칩 접속용 범프 구조 및 그 형성 방법, 그리고 플립 칩 접속 구조를, 도 7 (a)∼도 7 (d) 및 도 8 (a) (b) 를 이용하여 상세하게 설명한다.
우선, 도 7 (a)∼ 도 7 (d) 에, 범프 구조 및 그 형성 방법에 대해 나타낸 다. 도 7 (a) 에 나타내는 바와 같이, 전극 패드 (102) 에 대해서, 와이어 본딩법을 이용하여, 캐필러리 (114) 의 선단부에 위치하는 와이어 (115) 의 선단에, 볼 (116) 을 형성한다. 다음에, 도 7 (b) 에 나타내는 바와 같이, 전극 패드 (102) 에 초음파를 인가하면서, 캐필러리 (114) 를 이용하여 볼 (116) 을 열압착함으로써, 압착 볼 (117a) 을 형성한다. 그 후, 도 7 (c) 에 나타내는 바와 같이, 캐필러리 (114) 를 상승시키면서, 평행 또는 비스듬히 상방으로 이동시킴으로써 와이어 (115) 를 잡아 찢고, 테일부 (117b) 를 형성한다. 그리고 도 7 (d) 에 나타내는 바와 같이, 높이를 균일화하기 위해서 레벨링을 실시하고, 압착 볼 (117a) 상에 테일부 (117b) 가 형성된 범프 구조 (118) 를 형성한다.
이어서, 도 8 (a) (b) 에, 상기 범프 구조를 이용한 플립 칩 접속 구조를 나타낸다. 반도체 칩 (201) 의 전극 패드 (202) 상에 형성된 대좌부 (217a) 와 테일부 (217b) 로 이루어지는 범프 구조 (218) 가, 베이스 기판 (211) 에 형성된 접속 패드 (207) 에 도전성 수지 (212) 를 개재시켜 접속된다. 이 때, 반도체 칩 (201) 은 베이스 기판 (211) 에 페이스 다운으로 탑재되어 있다. 반도체 칩 (201) 과 베이스 기판 (211) 의 간극에는 밀봉 수지 (213) 가 주입되어 경화된다.
상기 플립 칩 접속에 이용되는 범프 구조 (218) 는, 도 8 (b) 에 나타내는 바와 같이, 테일부 (217b) 의 방향을 지그재그로 배열시킴으로써, 접속 패드 (207) 간의 거리를 넓힐 수 있으므로, 인접하는 전극 간에서의 쇼트 위험성을 저감시킬 수 있다.
그러나, 상기 종래의 범프 구조 및 그 형성 방법, 그리고 그것을 이용한 반 도체 장치에서는, 범프 구조와 접속 패드의 접속 신뢰성이 낮다는 문제점, 접속 패드 등으로 대표되는 반도체 장치 구성의 설계 자유도가 낮다는 문제점, 및 기계적 응력을 효율적으로 흡수할 수 없다는 문제점 등을 갖고 있다.
예를 들어, 도 7 (a)∼도 7 (d) 에 나타내는 방법에서는, 와이어 (115) 를 잡아 찢음으로써 테일부 (117b) 를 형성하기 때문에, 테일부 (117b) 의 길이가 안정되지 않는다. 그 결과, 테일부 (117b) 와 접속 패드 (도시생략) 의 접속 신뢰성이 낮다는 문제점을 갖고 있다. 또, 상기 방법에서, 테일부 (117b) 의 길이를 안정시키려고 하면, 레벨링의 공정이 필요하기 때문에, 비용 상승으로 이어진다는 문제점을 갖고 있다.
또, 상기 종래의 방법에서는 테일부의 길이나 방향의 조정이 매우 곤란하기 때문에, 도 8 (b) 에 나타내는 바와 같이 범프 구조 (218) 를 지그재그로 배열한 경우에도, 접속 패드 간의 거리를 충분히 유지하는 것이 어렵고, 쇼트의 위험성이 남는다. 또 도 8 (a) 에 나타내는 바와 같이, 반도체 칩 (201) 상의 전극 패드 (202) 의 위치에 의해, 필연적으로 접속 패드 (207) 의 위치가 정해지기 때문에, 배선 (208) 의 설계 자유도도 작다는 문제점을 갖고 있다. 또, 반도체 칩 (201) 상의 전극 패드 (202) 의 협(狹)피치화 (예를 들어, 전극 패드 (202) 간의 거리가 60㎛ 이하) 를 진행하려고 하면, 접속 패드 (207) 간의 거리를 전극 패드 (202) 간의 거리와 동등하게 하기가 어려워지거나, 또는 베이스 기판 (211) 의 비용이 매우 높아진다는 문제점을 갖고 있다. 또, 접속 패드 (207) 의 폭을 넓게 형성할 수 없게 되기 때문에, 접속 패드 (207) 와 범프 구조 (218) 의 접합 면적이 감소함과 함께, 범프 구조 (218) 의 체적이 줄어든다. 그 결과, 접속 패드 (207) 와 범프 구조 (218) 의 접속부의 접속 신뢰성이 저하된다. 또, 범프 구조 (218) 와 전극 패드 (202) 의 접속부, 및 범프 구조 (218) 와 접속 패드 (207) 의 접속부에 걸리는 기계적 응력을 범프 구조 (218) 에서 흡수하기 어려워진다는 문제점을 갖고 있다.
본 발명의 목적은, 범프가 기계적 응력을 효율적으로 흡수함으로써, 접합 패드와 범프 구조의 사이에서 높은 접속 신뢰성을 갖는 범프 구조 및 그 형성 방법, 그리고 그것을 이용한 반도체 장치를 제공하는 것에 있다.
상기의 목적을 달성하기 위해서, 본 발명의 범프 구조는, 전극 패드 상에 설치되는 압착 볼과 그 압착 볼 상에 설치되는 와이어로 구성되는 범프 구조에서, 그 와이어는, 그 압착 볼의 단부에서 비어져 나오도록 형성된 루프 형상을 갖는 와이어 루프인 것을 특징으로 하고 있다.
상기 구성에 의하면, 와이어 루프가 압착 볼의 단부에서 비어져 나오도록 형성되므로, 떨어진 위치에 존재하는 전극 패드와 접속 패드를 접속하도록 범프 구조를 형성할 수 있다. 이로써, 반도체 칩 상의 전극 패드의 위치에 제약받는 일 없이, 베이스 기판에 형성되는 접속 패드의 위치를 자유롭게 설정할 수 있다. 예를 들어, 인접하는 접속 패드 간의 거리를 넓힐 수 있으므로, 그 결과, 접속 패드 사이로 배선을 통과시키거나, 접속 패드 간의 쇼트의 위험성을 저감시킬 수 있 다. 또, 접속 패드를 크게 설계할 수 있기 때문에, 그 결과, 범프 구조와 접속 패드의 접속 신뢰성을 향상시킬 수 있다. 또, 상기 서술한 바와 같이 베이스 기판의 배선의 자유도를 올릴 수 있으므로, 그 결과, 베이스 기판의 비용을 저감시킬 수 있다. 또, 본 발명의 범프 구조는, 루프 형상의 와이어 루프를 구비하고 있으므로, 접속 신뢰성을 더욱 향상시킬 수 있음과 함께, 기계적 응력을 효율적으로 흡수할 수 있다.
또, 상기의 목적을 달성하기 위해서, 본 발명의 범프 구조는, 상기 과제를 해결하기 위해서, 전극 패드 상에 설치되는 압착 볼과 그 압착 볼 상에 설치되는 복수의 와이어로 구성되는 범프 구조에서, 그 복수의 와이어는, 모두 그 압착 볼의 단부에서 비어져 나오도록 형성된 루프 형상을 갖는 와이어 루프로 이루어져 있음과 함께, 그 와이어 루프는, 루프 형상의 와이어에 의해 둘러싸여 형성되는 평면이, 상기 전극 패드의 표면에 대해서 직교하도록 형성되어 있거나, 또는 상기 전극 패드의 표면면 (表面面) 에 대해서 대략 평행하게 형성되어 있는 것 중 어느 일방인 것을 특징으로 하고 있다.
상기 구성에 의하면, 하나의 압착 볼에서 복수의 와이어 루프가 신장되어 있으므로, 하나의 와이어 루프만이 신장되어 있는 경우와 비교하여, 보다 큰 기계적 응력을 흡수할 수 있기 때문에, 범프 구조와 접속 패드의 접속 신뢰성을 향상시킬 수 있다. 예를 들어, 반도체 칩의 코너부는, 특히 기계적 응력이 높다. 이 때문에, 전극 패드의 코너부에 당해 범프 구조를 형성하고, 전극 패드와 접속 패드의 접속 개소를 복수 형성함으로써, 오픈 불량이 되는 확률을 저감시킬 수 있어, 그 결과, 접속 신뢰성을 향상시킬 수 있다.
또, 상기의 목적을 달성하기 위해서, 본 발명의 반도체 장치는, 상기 범프 구조를 구비하는 반도체 장치로서, 반도체 칩에 형성된 전극 패드와 베이스 기판에 형성된 접속 패드가, 상기 범프 구조를 통하여 플립 칩 접속되고 있는 것을 특징으로 하고 있다.
상기 구성에 의하면, 범프 구조와 접속 패드의 접합 면적이 증가하고, 또한 와이어 루프가 루프 형상의 와이어에 의해 형성되어 있으므로 기계적 응력을 효율적으로 흡수할 수 있기 때문에 범프 구조와 접속 패드 간의 접속 신뢰성을 향상시킬 수 있다.
또, 상기의 목적을 달성하기 위해서, 본 발명의 범프 구조의 형성 방법은, 캐필러리에 통과시킨 와이어의 선단에 볼을 형성하고, 그 캐필러리를 하강시켜 그 볼을 전극 패드에 압압하여 형성한 압착 볼을 그 전극 패드에 고착시키는 제 1 공정과, 그 캐필러리를 상승 및 횡 방향으로 이동시켜, 그 캐필러리의 선단부가, 그 압착 볼의 단부에서 비어져 나오도록 위치시키는 제 2 공정과, 그 캐필러리의 선단부가, 그 압착 볼을 압압하지 않도록 그 캐필러리를 하강시키는 제 3 공정과, 그 캐필러리를 상승, 및 제 2 공정에서의 횡 방향으로의 이동과는 반대의 횡 방향으로 이동시키는 제 4 공정과, 그 캐필러리를 하강시켜 그 와이어를 그 압착 볼에 압압하여 고착시켜, 루프 형상의 와이어로 이루어지는 와이어 루프를 그 압착 볼 상에 형성하는 제 5 공정과, 그 와이어를 그 와이어 루프로부터 절단하는 제 6 공정을 포함하는 것을 특징으로 하고 있다.
상기 구성에 의하면, 루프 형상인 것과 함께, 압착 볼의 단부에서 비어져 나오도록 형성되어 있는 와이어 루프를 재현성 좋게 저비용으로 형성할 수 있다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은, 이하에 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또, 본 발명의 이점은, 첨부 도면을 참조한 다음의 설명으로 명백하게 될 것이다.
본 발명의 일 실시형태에 대해 도 1∼도 6 에 기초하여 설명하면, 이하와 같다.
〔실시형태 1〕
도 1 (a) 는, 본 발명의 제 1 실시형태의 범프 구조의 단면도이고, 도 1 (b) 는 그 평면도이다. 도 1 (a) (b) 에 나타내는 바와 같이, 본 실시형태의 범프 구조에서는, 반도체 칩 (1) 상에 전극 패드 (2) 가 설치되어 있다. 전극 패드 (2) 상에는 압착 볼 (3a) 이 설치되고, 또한 압착 볼 (3a) 로부터 루프 형상의 와이어로 이루어지는 와이어 루프 (3b) 가 신장되어 있다. 이 때 상기 와이어 루프 (3b) 는, 압착 볼 (3a) 의 단부에서 비어져 나오도록 형성되어 있다. 또한, 본 명세서 중에서 「압착 볼의 단부에서 비어져 나온다」란, 압착 볼로부터 신장되어 있는 와이어 루프가, 압착 볼 상뿐만 아니라, 압착 볼의 단부보다 외측에도 존재하는 상태를 의도한다.
또, 상기 서술한 것처럼 본 실시형태의 범프 구조에서는, 와이어 루프 (3b) 는 루프 형상의 와이어로 이루어진다. 상기 루프 형상이란, 와이어 루프의 시점 근방과 종점 근방이 연결되어 있는 상태이면 되고, 특별히 한정되지 않는다. 예를 들어, 루프 형상으로서는, 타원형 또는 원형인 것이 바람직하다. 또, 상기 범프 구조를 형성하는 와이어로서는, 범프 구조를 형성하기 위해서 이용하는 공지된 와이어를 적절하게 이용할 수 있다.
또, 본 실시형태의 범프 구조에서는, 상기 와이어 루프가, 루프 형상의 와이어에 의해 둘러싸여 형성되는 평면이 전극 패드 (2) 의 표면에 대해서 수직이 되도록 배치되어 있다. 또한, 상기 전극 패드 (2) 의 표면이란, 압착 볼 (3a) 과 접하는 전극 패드 (2) 의 면을 의도한다.
또, 도 1 (b) 에 나타내는 바와 같이, 와이어 루프 (3b) 는, 길이 (5) 를 가짐과 함께, 전극 패드 (2) 에 대해서 각도 (6) 를 갖도록 설치되어 있다. 와이어 루프 (3b) 의 길이 (5) 는, 와이어 루프 (3b) 가 압착 볼 (3a) 의 단부에서 비어져 나오는 길이면 되고, 특별히 한정되지 않는다. 예를 들어, 상기 길이 (5) 는, 범프 구조 (4) 가 형성되는 전극 패드 (2) 와, 당해 전극 패드 (2) 를 접속시켜야 할 접속 패드 (도시생략) 를 접속시킬 수 있는 길이면 되고, 특별히 한정되지 않는다.
또, 와이어 루프 (3b) 의 각도 (6) 도, 범프 구조 (4) 가 형성되는 전극 패드 (2) 와, 당해 전극 패드 (2) 를 접속시켜야 할 접속 패드 (도시생략) 를 접속시킬 수 있는 각도이면 되고, 특별히 한정되지 않는다.
이하에, 본 실시형태의 범프 구조의 형성 방법을, 도 4 (a)∼도 4 (d) 를 이용하여 설명한다.
본 실시형태의 범프 구조의 형성 방법은, 제 1 공정∼제 6 공정을 포함한다.
우선, 도 4 (a) 에 나타내는 바와 같이, 제 1 공정에서는, 캐필러리 (54) 에 통과시킨 와이어 (55) 의 선단부에 볼 (56) 을 형성한다. 상기 볼 (56) 을 형성하는 방법은 특별히 한정되지 않고, 적절하게 공지된 방법을 이용할 수 있다. 예를 들어, 방전 스파크 등의 방법에 따라 볼 (56) 을 형성할 수 있다. 이어서, 도 4 (b) 에 나타내는 바와 같이, 캐필러리 (54) 를 하강시켜 볼 (56) 을 전극 패드 (52) 에 압압한다. 이 때, 캐필러리 (54) 를 이용하여 전극 패드 (52) 에 초음파를 인가하면서 볼 (56) 을 열압착함으로써 압착 볼 (53a) 이 형성된다.
이어서, 제 2 공정∼제 5 공정에서, 루프 형상의 와이어 루프가 형성된다. 그 상세를 도 4 (c) (d) 를 이용하여 설명한다. 또한, 도 4 (c) 에서, 캐필러리 (54) 의 선단부 (54a) 의 이동 경로를 화살표 (S1∼S6) 로 나타낸다. 또, 도 4 (c) 에서, 위치 (A)∼위치 (C) 는, 선단부 (54a) 의 이동 경로상의 위치를 나타내고, 상기 위치 (A) 는, 와이어 루프 (53b) 가 압착 볼 (53a) 로부터 신장될 때의 시점의 상방에 위치하고, 위치 (A) 의 전극 패드 (52) 로부터의 높이는 특별히 한정되지 않는다. 또, 위치 (B) 는, 와이어 루프 (53b) 를 접속 패드에 접속시켰을 경우의 접속 패드의 위치에 대응한다. 또, 위치 (C) 는, 위치 (B) 의 하방에 위치한다. 위치 (C) 의 전극 패드 (52) 로부터의 높이는, 특별히 한정되지 않지만, 상기 시점의 전극 패드 (52) 로부터의 높이에, 대략 동일한 것이 바람직하다.
도 4 (c) 에 나타내는 바와 같이, 우선 제 2 공정에서는, 캐필러리 (54) 를 상승 (S1) 시켜 위치 (A) 로 이동시킨 후, 추가로 횡 방향 (S2) 으로 이동시켜 위 치 (B) 에 위치시킨다. 이 경우, 횡 방향으로의 이동이란, 전극 패드 (52) 의 표면을 규정할 수 있을 방향을 X 축 방향 및 Y 축 방향으로 하고, 당해 표면에 대해서 수직인 방향을 Z 축 방향으로 했을 경우, X 축 방향 또는 Y 축 방향으로의 이동만으로 이루어지는 이동으로서, 위치 (A) 로부터 위치 (B) 로의 직선적인 이동이 의도된다.
이 때, 상기 S1 및 S2 의 이동거리를 조절함으로써, 와이어 루프 (53b) 의 길이를 조절할 수 있다. 또한 상기 S2 에서 캐필러리 (54) 를 이동시킬 방향을 선택함으로써, 와이어 루프 (53b) 가 형성될 방향을 조절할 수 있다. 이 때, 이동 후의 캐필러리 (54) 의 선단부 (54a) 는, 압착 볼 (53a) 의 단부에서 비어져 나오도록 위치된다.
이어서, 제 3 공정에서는, 캐필러리 (54) 의 선단부 (54a) 가 압착 볼 (53a) 을 압압하지 않도록, 캐필러리 (54) 를 위치 (B) 로부터 위치 (C) 까지 하강시킨다 (S3).
상기 제 2 공정 및 제 3 공정에서, 캐필러리 (54) 를 횡 방향 (S2) 으로 이동시켜 위치 (B) 에 도달했을 때에, 캐필러리 (54) 의 선단부 (54a) 가 압착 볼 (53a) 의 단부에서 비어져 나오도록 위치되고, 이어서, 캐필러리 (54) 를 위치 (C) 까지 하강시킬 (S3) 때에, 선단부 (54a) 가 압착 볼 (53a) 을 압압하지 않도록 이동시킴으로써, 전극 패드 (52) 와 압착 볼 (53a) 의 접합부에 대한 기계적 스트레스를 줄일 수 있다.
이어서, 제 4 공정에서는, 캐필러리 (54) 를 상승 (S4) 시켜 위치 (B) 로 이 동시킨 후, 제 2 공정에서의 횡 방향으로의 이동과는 반대의 횡 방향 (S5) 으로 이동시킨다. 이로써, 캐필러리 (54) 를 위치 (A) 로 이동시킨다.
이어서, 제 5 공정에서는, 캐필러리 (54) 를 하강시켜 와이어 (55) 를 압착 볼 (53a) 에 압압하여 고착시키고, 도 4 (d) 에 나타내는 바와 같은, 루프 형상의 와이어로 이루어지는 와이어 루프 (53b) 를 압착 볼 (53a) 상에 형성한다.
이어서, 제 6 공정에서는, 와이어 (55) 를 범프 구조 (57) 로부터 절단한다. 와이어 (55) 의 절단 방법은, 특별히 한정되지 않고, 적절하게 공지된 방법을 이용할 수 있다. 예를 들어, 클램퍼 (도시생략) 와 캐필러리 (54) 를 함께 상승키고, 이 상승 도중에서 클램퍼를 닫음으로써, 와이어 (55) 를 범프 구조 (57) 의 근원에서 절단해도 된다.
이상과 같이, 본 실시형태의 범프 구조의 형성 방법에서는, 도 4 (c) 에 나타내는 바와 같이, 캐필러리 (54) 를, X 축 방향 및 Z 축 방향으로 이동시킴으로써, 범프 구조 (57) 을 형성하는 것이다. 이로써, 루프 형상의 와이어에 의해 둘러싸여 형성되는 와이어 루프의 평면이, 전극 패드 (52) 의 표면에 대해서 수직이 되도록 배치되어 있는 범프 구조를 형성할 수 있다.
〔실시형태 2〕
도 2 (a) 는, 본 발명의 제 2 실시형태의 범프 구조의 단면도이고, 도 2 (b) 는 그 평면도이다. 도 2 (a) (b) 에 나타내는 바와 같이, 본 실시형태의 범프 구조에서는, 반도체 칩 (11) 상에 전극 패드 (12) 가 설치되어 있다. 전극 패드 (12) 상에는 압착 볼 (13a) 이 설치되고, 또한 압착 볼 (13a) 로부터 루프 형상 의 와이어로 이루어지는 와이어 루프 (13b) 가 신장되어 있다. 이 때 상기 와이어 루프 (13b) 는, 압착 볼 (13a) 상으로부터 비어져 나오도록 형성되어 있다.
또, 상기 서술한 바와 같이 본 실시형태의 범프 구조에서는, 와이어 루프 (13b) 는 루프 형상의 와이어로 이루어진다. 상기 루프 형상이란, 와이어의 시점 근방과 종점 근방이 연결되어 있는 상태이면 되고, 특별히 한정되지 않는다. 예를 들어, 루프 형상으로서는, 타원형 또는 원형인 것이 바람직하다. 또, 상기 범프 구조를 형성하는 와이어로서는, 범프 구조를 형성하기 위해서 이용하는 공지된 와이어를 적절하게 이용할 수 있다.
또, 본 실시형태의 범프 구조에서는, 루프 형상의 와이어에 의해 둘러싸여 형성되는 와이어 루프의 평면이, 전극 패드 (12) 의 표면에 대해서, 나란히 배치되어 있다. 또한, 상기 전극 패드 (12) 의 표면이란, 압착 볼 (13a) 과 접하는 전극 패드 (12) 의 면을 의도한다.
또, 도 2 (b) 에 나타내는 바와 같이, 와이어 루프 (13b) 는, 길이 (15) 를 가짐과 함께, 전극 패드 (12) 에 대해서 각도 (16) 를 갖도록 설치되어 있다. 상기 길이 (15) 는, 범프 구조 (14) 가 형성되는 전극 패드 (12) 와, 당해 전극 패드 (12) 를 접속시켜야 할 접속 패드 (도시생략) 를 접속시킬 수 있는 길이면 되고, 특별히 한정되지 않는다.
또, 와이어 루프 (13b) 의 각도 (16) 도, 범프 구조 (14) 가 형성되는 전극 패드 (12) 와, 당해 전극 패드 (12) 를 접속시켜야 할 접속 패드 (도시생략) 를 접속시킬 수 있는 각도이면 되고 특별히 한정되지 않는다.
이하에, 본 실시형태의 범프 구조의 형성 방법을, 도 5 (a)∼ 도 5 (d) 를 이용하여 설명한다.
본 실시형태의 범프 구조의 형성 방법은, 제 1 공정∼ 제 6 공정을 포함한다. 상기 제 1 공정 및 제 6 공정은, 각각, 본 발명의 제 1 실시형태의 범프 구조의 형성 방법에서의 제 1 공정, 제 5 공정 및 제 6 공정과 동일한 공정을 이용할 수 있으므로, 여기에서는 설명을 생략한다. 따라서, 이하에는, 제 2 공정∼제 5 공정에 관해서 설명하는 것으로 한다. 또한, 도 5 (c) 에서, 캐필러리 (64) 의 선단부 (64a) 의 이동 경로를 화살표 (S1∼S6) 로 나타낸다. 또, 이 때, 실시형태 1 에서의 캐필러리의 선단부의 이동 경로를 점선으로 나타낸다.
도 5 에 나타내는 바와 같이, 우선 제 2 공정에서는, 캐필러리 (64) 를 상승 (S1) 시켜 위치 (A) 로 이동시킨 후, 횡 방향 (S2) 으로 이동시켜, 위치 (B) 와 각도 (α) 의 각도를 이루는 위치 (D) 로 이동시킨다. 이 경우, 횡 방향으로의 이동이란, 전극 패드 (52) 의 표면을 규정할 수 있는 방향을 X 축 방향 및 Y 축 방향으로 하고, 당해 표면에 대해서 수직인 방향을 Z 축 방향으로 했을 경우, X 축 방향 및 Y 축 방향으로의 이동으로 이루어지는 이동으로서, 위치 (A) 로부터 위치 (D) 로의 직선적인 이동이 의도된다.
이 때, 상기 S2 에서, 상기 S1 및 S2 의 이동거리를 조절함으로써, 와이어 루프 (63b) 의 길이를 조절할 수 있다. 또, 상기 S2 에서 캐필러리 (64) 를 이동시킬 방향을 선택함으로써, 와이어 루프 (63b) 가 형성되는 각도를 조절할 수 있다. 또, 이 때, 이동 후의 캐필러리 (64) 의 선단부 (64a) 는, 압착 볼 (63a) 의 단부에서 비어져 나오도록 위치된다.
이어서, 제 3 공정에서는, 캐필러리 (64) 의 선단부 (64a) 가 압착 볼 (63a) 을 압압하지 않도록, 캐필러리 (64) 를 위치 (D) 에서 위치 (C) 까지 거의 수직으로 하강시킨다 (S3).
이어서, 제 4 공정에서는, 캐필러리 (64) 를 상승 (S4) 시켜 위치 (E) 로 이동시킨 후, 제 2 공정에서의 횡 방향으로의 이동과는 반대의 횡 방향 (S5) 으로 이동시킨다. 이로써, 캐필러리 (64) 를 위치 (A) 로 이동시킨다. 이 때 상기 S4 에서, 캐필러리 (64) 는, 위치 (C) 로부터 각도 (β) 의 위치에 있는 위치 (E) 를 향하여, 비스듬하게 위를 향해 상승하게 된다. 위치 (E) 의 위치는 위치 (B) 와 동일한 높이가 아니어도 되고, 선 DB 의 연장 상이 아니어도 된다. 위치 (E) 의 위치에 의해, 와이어 루프 (63b) 가 형성되는 각도를 조절할 수 있다.
상기 제 4 공정의 후, 제 5 공정에 의해, 캐필러리 (64) 를, 위치 (E) 로부터 위치 (A) 로 이동시킨다.
그 후, 제 6 공정을 거쳐, 본 실시형태의 범프 구조는 형성되지만, 제 6 공정에 관해서는, 본 발명의 실시형태 1 범프 구조의 형성 방법에서의 제 6 공정을 이용할 수 있으므로, 그 설명은 생략한다.
이상과 같이, 본 실시형태의 범프 구조의 형성 방법으로는, 도 5 (c) 에 나타내는 바와 같이, 캐필러리 (64) 를, X 축 방향 및 Z 축 방향으로 이동시킬 뿐만 아니라, Y 축 방향으로 이동시킴으로써, 도 5 (d) 에 나타내는 바와 같은 범프 구조 (67) 를 형성하는 것이다. 이로써, 루프 형상의 와이어에 의해 둘러싸여 형 성되는 평면이, 전극 패드 (62) 의 표면에 대해서, 대략 나란히 배치되어 있는 범프 구조를 형성할 수 있다.
〔실시형태 3〕
도 3 은, 본 발명의 제 3 실시형태의 범프 구조의 평면도이다. 도 3 에 나타내는 바와 같이, 본 실시형태의 범프 구조에서는, 반도체 칩 (도시생략) 상에 전극 패드 (22) 가 설치되어 있다. 전극 패드 (22) 상에는 압착 볼 (23a) 이 설치되고, 추가로 압착 볼 (23a) 로부터 루프 형상의 와이어로 이루어지는 복수의 와이어 루프 (23b) 가 신장되어 있다. 즉, 하나의 압착 볼 (23a) 상에 복수의 와이어 루프 (23b) 가 형성되어 있다. 또한, 본 실시형태의 범프 구조는, 실시형태 1 에서 설명한 와이어 루프 (3b) 를 복수 갖는 것이어도 되고, 실시형태 2 에서 설명한 와이어 루프 (13b) 를 복수 갖는 것이어도 된다. 혹은, 실시형태 1 에서 설명한 와이어 루프 (3b) 와 실시형태 2 에서 설명한 와이어 루프 (13b) 양쪽 모두를 갖는 것이어도 된다. 또, 본 실시형태의 범프 구조는, 하나의 압착 볼 (23a) 상에 복수의 와이어 루프 (23b) 가 형성되어 있는 것이면 되고, 압착 볼 (23a) 상에 형성되는 와이어 루프 (23b) 의 수는 특별히 한정되지 않는다. 또, 실시형태 1 에서 설명한 와이어 루프 (3b) 와 실시형태 2 에서 설명한 와이어 루프 (13b) 양쪽 모두를 갖는 경우, 각각의 와이어 루프의 수도 특별히 한정되지 않는다. 또, 상기 와이어 루프 (23b) 의 각각은, 압착 볼 (23a) 의 단부에서 비어져 나오도록 형성되어 있다.
또, 상기 서술한 바와 같이 본 실시형태의 범프 구조에서는, 와이어 루프 (23b) 는 루프 형상의 와이어로 이루어진다. 상기 루프 형상이란, 와이어의 시점 근방과 종점 근방이 연결되어 있는 상태이면 되고, 특별히 한정되지 않는다. 예를 들어, 루프 형상으로서는, 타원형 또는 원형인 것이 바람직하다. 또, 상기 와이어 루프 (23b) 를 형성하는 와이어로서는, 범프 구조를 형성하기 위해서 이용하는 공지된 와이어를 적절하게 이용할 수 있다.
또, 도 3 에 나타내는 바와 같이, 각각의 와이어 루프 (23b) 는, 길이 (25) 를 가짐과 함께, 전극 패드 (22) 에 대해서 각도 (26) 를 갖도록 설치되어 있다.
상기 길이 (25) 는, 와이어 루프 (23b) 가 압착 볼 (23a) 의 단부에서 비어져 나오는 길이면 되고, 특별히 한정되지 않는다. 또, 각각의 와이어 루프 (23b) 의 길이 (25) 는, 각각의 와이어 루프 (23b) 에 따라 설정하면 된다. 즉, 각각의 와이어 루프 (23b) 의 길이 (25) 는, 상이한 길이이어도 되고, 동일한 길이이어도 되고, 특별히 한정되지 않는다. 또, 각각의 와이어 루프 (23b) 의 각도 (26) 도, 각각의 와이어 루프 (23b) 에 따라 설정하면 되고, 특별히 한정되지 않는다. 또한, 상기 각도 (26) 는, 각각의 와이어 루프 (23b) 가 상이한 방향을 향해 신장하도록 설정되어 있는 것이 바람직하다. 각각의 와이어 루프 (23b) 의 길이 (25) 는, 전극 패드 (22) 와 당해 전극 패드 (22) 를 접속시켜야 할 각 접속 패드 (도시생략) 를 접속시킬 수 있는 길이이면 되고, 특별히 한정되지 않는다. 또, 각각의 와이어 루프 (23b) 의 각도 (26) 도, 전극 패드 (22) 와 당해 전극 패드 (22) 를 접속시켜야 할 각 접속 패드 (도시생략) 를 접속시킬 수 있는 각도이면 되고, 특별히 한정되지 않는다.
이하에, 본 실시형태의 범프 구조의 형성 방법을 설명한다. 본 실시형태의 범프 구조는, 하나의 압착 볼 상에, 실시형태 1 에서 설명한 와이어 루프 (3b) 및 실시형태 2 에서 설명한 와이어 루프 (13b) 를, 각각의 수에 따라 형성한 후, 마지막에 한 번만 제 6 공정을 실시하여 와이어를 범프 구조로부터 절단하면 된다. 즉, 와이어를 절단하는 일 없이, 복수의 와이어 루프를 형성한 후, 마지막에 한 번만 와이어를 절단하면 된다.
예를 들어, 우선, 실시형태 1 의 와이어 루프 (3b) 또는 실시형태 2 의 와이어 루프 (13b) 의 형성 방법에서의 제 1 공정∼제 5 공정을 실시한 후, 캐필러리를 압착 볼의 상면에 세컨드 본딩하여, 제 1 와이어 루프를 형성한다. 이어서, 와이어를 절단하는 일 없이, 실시형태 1 의 와이어 루프 (3b) 또는 실시형태 2 의 와이어 루프 (13b) 의 형성 방법에서의 제 2 공정∼제 5 공정을 실시하는 것에 의해 제 2 와이어 루프를 형성한다. 그 후, 실시형태 1 의 와이어 루프 (3b) 또는 실시형태 2 의 와이어 루프 (13b) 의 형성 방법에서의 제 2 공정∼제 5 공정을 반복함으로써, 하나의 압착 볼 상에 복수의 와이어 루프를 형성할 수 있다. 마지막으로, 캐필러리를 압착 볼의 상면에 세컨드 본딩하여 와이어를 절단함으로써, 본 실시형태의 범프 구조를 형성할 수 있다. 또한, 상기 와이어를 절단하는 방법은, 실시형태 1 의 범프 구조의 형성 방법에서의 제 6 공정에 따라 실시할 수 있다.
〔실시형태 4〕
본 발명의 반도체 장치는, 실시형태 1∼실시형태 3 에서 설명한 범프 구조를 이용하여 플립 칩 접속한 반도체 장치이다. 도 6 (a)∼도 6 (d) 에, 본 발명의 반도체 장치를 나타낸다. 도 6 (a) 는, 본 발명의 반도체 장치의 평면도이고, 도 6 (b) 는, 도 6 (a) 에 나타내는 X1-Y1 부분의 단면도이다. 또, 도 6 (c) 는, 도 6 (a) 의 X2-Y2 부분의 단면도이다. 또, 도 6 (d) 는, 도 6 (a) 에 나타내는 X3-Y3 부분의 단면도이다.
도 6 (b)∼도 6 (d) 에 나타내는 바와 같이, 본 발명의 반도체 장치는, 반도체 칩 (81) 상에 전극 패드 (82) 가 형성된다. 그리고, 당해 전극 패드 (82) 상에, 실시형태 1∼실시형태 3 에서 설명한 범프 구조가 형성된다. 범프 구조 (84) 의 와이어 루프 (83b) 와 베이스 기판 (91) 에 형성된 접속 패드 (87) 는, 도전성 수지 (92) 를 개재시켜 접속되어 있다.
상기 베이스 기판 (91) 에서는, 기재 (90) 상에 접속 패드 (87) 와 배선 (88) 이 형성되어 있다. 또한 상기 베이스 기판 (91) 상에는, 접속 패드 (87) 의 표면만이 노출되도록 솔더 레지스트 (89) 가 형성되어 있다. 또, 접속 패드 (87) 는 배선 (88) 를 통하여 반도체 장치의 외부 접속 단자 (도시생략) 로 전기적으로 도통이 취해지고 있다. 또, 반도체 칩 (81) 과 베이스 기판 (91) 의 간극에는, 밀봉 수지 (93) 가 주입되어 경화되고 있다.
도 6 (a) 에 나타내는 바와 같이, 와이어 루프 (83b) 가 압착 볼 (83a) 의 단부에서 비어져 나오는 거리, 및 와이어 루프 (83b) 를 형성하는 각도를 조절함으로써, 반도체 칩 (81) 상의 전극 패드 (82) 의 위치에 제약받는 일 없이, 베이스 기판 (91) 에 형성되는 접속 패드 (87) 의 위치를 자유롭게 배치할 수 있다. 예를 들어, 인접하는 접속 패드 (87) 간의 거리를 넓힐 수 있다. 그러므로, 접속 패드 (87) 간에 배선 (88) 을 통과시킬 수 있음과 함께, 접속 패드 (87) 간의 쇼트의 위험성을 저감시킬 수 있다. 또, 접속 패드 (87) 를 크게 설계할 수 있으므로, 그 결과, 범프 구조 (84) 와 접속 패드 (87) 의 접합 면적이 증가하여 접속 신뢰성을 향상시킬 수 있다. 또, 베이스 기판 (91) 의 비용을 저감시킬 수 있음과 함께, 배선 (88) 의 설계 자유도를 높일 수 있다.
이하에, 베이스 기판 (91) 의 대해 더욱 구체적으로 설명한다. 베이스 기판 (91) 에서의 배선 (88) 및 접속 패드 (87) 의 형성 방법은 특별히 한정되지 않고, 적절하게 공지된 방법을 이용하여 형성할 수 있다. 예를 들어, 서브 트랙티브 공법 또는 애디티브 공법을 이용하여, 배선 (88) 및 접속 패드 (87) 를 형성할 수 있다. 서브 트랙티브 공법은, 비용이 싸다는 이점을 갖는다. 그 반면, 서브 트랙티브 공법에서는, 배선 (88) 의 폭 및 접속 패드 (87) 의 폭을, 각각 40㎛ 이하로 형성하는 것은 곤란함과 함께, 배선 (88) 과 접속 패드 (87) 사이의 거리를 40㎛ 이하로 형성하는 것은 곤란하다. 한편, 애디티브 공법에서는, 배선 (88) 의 폭 및 접속 패드 (87) 의 폭을 25㎛ 정도로까지 작게 형성할 수 있음과 함께, 배선 (88) 과 접속 패드 (87) 사이의 거리를 25㎛ 정도로까지 작게 형성할 수 있다는 이점을 갖는다.
이하에, 반도체 칩 (81) 상의 전극 패드 (82) 가, 60㎛ 의 간격으로 형성되어 있는 경우를 예로 들어, 본 발명의 이점을 설명한다.
종래의 플립 칩 접속의 방법에서는, 베이스 기판에 형성된 접속 패드의 폭이 30㎛, 접속 패드 간의 거리가 30㎛ 로 배선될 필요가 있다. 그 때문에, 베이스 기판의 공법으로서 애디티브 공법을 채용할 필요가 있어, 베이스 기판의 비용이 비싸진다. 또, 접속 패드 간의 거리가 좁기 때문에, 그 사이에 배선을 통과시킬 수 없고, 배선의 자유도가 작다. 또 접속 패드 간의 거리가 좁기 때문에, 인접하는 전극 간에서의 쇼트의 위험성이 높다. 또, 접속 패드의 폭이 좁기 때문에, 접합 패드와 범프 구조 간에 높은 접속 신뢰성을 실현할 수 없다.
그에 반해, 본 발명을 이용하면, 베이스 기판 (91) 에 형성되는 접속 패드 (87) 를 자유롭게 배치할 수 있다. 예를 들어, 접속 패드 (87) 의 폭이 60㎛, 접속 패드 (87) 간의 거리를 125㎛ 에서 배선할 수 있게 된다. 그 때문에, 베이스 기판 (91) 의 공법으로서 서브 트랙티브 공법을 채용할 수 있고, 베이스 기판 (91) 의 비용이 싸진다. 또, 접속 패드 (87) 간에 배선 (88) 을, 서브 트랙티브 공법으로 1 개, 애디티브 공법으로 2 개 통과시킬 수 있으므로, 배선의 자유도가 높아진다. 또한 접속 패드 (87) 의 폭이 넓기 때문에, 접속 패드와 범프 구조의 접속 신뢰성을 충분히 확보할 수 있다.
당연히, 반도체 칩 (81) 상의 전극 패드 (82) 간의 거리가 45㎛ 이하가 되면, 애디티브 공법에서도 배선하는 것이 어려워져, 플립 칩 접속할 수 없다는 문제도 발생한다.
또, 도 6 (b)∼도 6 (d) 에 나타내는 바와 같이, 전극 패드 (82) 와 범프 구조 (84) 의 접합 부분과, 접속 패드 (87) 와 범프 구조 (84) 의 접합 부분과의 사이에 존재하는 와이어 루프 (83b) 가, 플립 칩 접속 후에 걸리는 기계적 응력을 흡 수하여 양 접합 부분에 대한 데미지를 경감시키기 때문에 접속 신뢰성이 향상된다. 특히 반도체 칩 (81) 의 코너부는 기계적 응력이 높다. 이 때문에, 상기 코너부의 전극 패드 (82) 상에, 실시형태 3 의 범프 구조를 형성하고, 접속 패드 (87) 의 접속 개소를 복수 형성함으로써, 오픈 불량이 되는 확률을 저감시키는 것이 가능해져 접속 신뢰성이 향상된다. 또, 하나의 접속 패드 (87) 의 대해서, 복수의 범프 구조 (84) 를 접속할 수도 있다. 또, 본 발명의 범프 구조는, 루프 형상의 와이어 루프를 갖고 있으므로, 접속 패드 (87) 의 접합 면적이 크다. 따라서, 접합 신뢰성이 높기 때문에, 본 발명의 범프 구조를 반도체 칩 (81) 의 코너부에 형성하는 것은 접속 신뢰성의 향상에 기여하게 된다.
본 발명의 범프 구조 및 그 형성 방법, 그리고 그것을 이용한 반도체 장치는, 이상과 같이, 압착 볼의 단부에서 비어져 나오도록 형성된 루프 형상의 와이어 로 이루어지는 와이어 루프를 갖는 것이다. 그러므로, 접합 패드와 범프 구조의 사이에 높은 접속 신뢰성을 확보할 수 있는 효과를 나타낸다.
또한, 본 발명은 이하와 같이 구성할 수도 있다.
본 발명의 범프 구조에서는, 상기 와이어 루프는, 루프 형상의 와이어에 의해 둘러싸여 형성되는 평면이, 상기 전극 패드의 표면에 대해서 직교하도록 형성되어 있는 것이 바람직하다.
상기 구성에 의하면, 범프 구조와 접속 패드의 접합 면적이 증가하고, 또한 와이어 루프가 루프 형상의 와이어에 의해 형성되어 있으므로 기계적 응력을 효율적으로 흡수할 수 있기 때문에 범프 구조와 접속 패드의 접속 신뢰성을 향상시킬 수 있다. 또, 범프 형성 시간을 짧게 할 수 있다.
또, 본 발명의 범프 구조에서는, 상기 와이어 루프는, 루프 형상의 와이어에 의해 둘러싸여 형성되는 평면이, 상기 전극 패드의 표면에 대해서 평행하게 형성되어 있는 것이 바람직하다.
상기 구성에 의하면, 루프 형상의 와이어에 의해 둘러싸여 형성되는 평면이 상기 전극 패드의 표면에 대해서 직교하도록 형성되어 있는 범프 구조와 비교하여, 범프 구조와 접속 패드의 접합 면적이 더욱 증가하고, 또한 와이어 루프가 루프 형상의 와이어에 의해 형성되어 있으므로 기계적 응력을 효율적으로 흡수할 수 있기 때문에 범프 구조와 접속 패드의 접속 신뢰성을 보다 향상시킬 수 있다.
또, 본 발명의 반도체 장치에서는, 상기 범프 구조가, 상기 반도체 칩의 코너부에 위치하는 전극 패드 상에 형성되어 있는 것이 바람직하다.
상기 구성에 의하면, 기계적 응력이 특히 높은 반도체 칩의 코너부에서, 기계적 응력을 효율적으로 흡수할 수 있다. 그 결과, 본 발명의 반도체 장치에서는, 오픈 불량이 될 확률을 저감시킬 수 있다.
또, 본 발명의 범프 구조의 형성 방법에서는, 상기 전극 패드의 표면을 규정하는 방향을 X 축 방향 및 Y 축 방향으로 하고, 그 표면에 수직인 방향을 Z 축 방향으로 했을 경우, 상기 캐필러리의 횡 방향으로의 이동이, X 축 방향 또는 Y 축 방향으로의 이동만으로 이루어지는 것이 바람직하다.
상기 구성에 의하면, 루프 형상의 와이어에 의해 둘러싸여 형성되는 평면이, 상기 전극 패드의 표면에 대해서 직교하도록 형성되어 있는 범프 구조를, 재현성 좋게 형성할 수 있다.
또, 본 발명의 범프 구조의 형성 방법에서는, 상기 전극 패드의 표면을 규정하는 방향을 X 축 방향 및 Y 축 방향으로 하고, 그 표면에 수직인 방향을 Z 축 방향으로 했을 경우, 상기 캐필러리의 횡 방향으로의 이동이, X 축 방향 및 Y 축 방향으로의 이동으로 이루어지는 것이 바람직하다.
상기 구성에 의하면, 루프 형상의 와이어에 의해 둘러싸여 형성되는 평면이, 상기 전극 패드의 표면에 대해서 평행이 되도록 형성되어 있는 범프 구조를, 재현성 좋게 형성할 수 있다.
그러므로, 본 발명은, 반도체 칩의 전극 패드를 미세화할 수 있는 플립 칩 접속에 이용할 수 있다. 또, 본 발명은, 각종 반도체 장치나 그 부품을 제조하는 분야에 이용할 수 있다.
발명의 상세한 설명의 항에서 이루어진 구체적인 실시형태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 분명히 하는 것으로서, 그러한 구체예로만 한정하여 협의로 해석어서는 안되고, 본 발명의 정신과 다음에 기재하는 특허 청구항의 범위 내에서, 여러 가지로 변경하여 실시할 수 있는 것이다.
본 발명의 범프 구조 및 그 형성 방법, 그리고 그것을 이용한 반도체 장치는, 이상과 같이, 압착 볼의 단부에서 비어져 나오도록 형성된 루프 형상의 와이어 로 이루어지는 와이어 루프를 갖는 것이다. 그러므로, 접합 패드와 범프 구조의 사이에 높은 접속 신뢰성을 확보할 수 있는 효과를 나타낸다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 전극 패드 상에 설치되는 압착 볼과 상기 압착 볼 상에 설치되는 복수의 와이어로 구성되는 범프 구조에서,
    상기 복수의 와이어는, 모두 상기 압착 볼의 단부에서 비어져 나오도록 형성된 루프 형상을 갖는 와이어 루프로 되어 있음과 함께,
    상기 와이어 루프는, 루프 형상의 와이어에 의해 둘러싸여 형성되는 평면이, 상기 전극 패드의 표면에 대해서 직교하도록 형성되어 있거나, 또는 상기 전극 패드의 표면면 (表面面) 에 대해서 평행하게 형성되어 있는 것 중 적어도 어느 하나인 것을 특징으로 하는 범프 구조.
  5. 전극 패드 상에 설치되는 압착 볼과 상기 압착 볼 상에 설치되는 와이어로 구성되는 범프 구조를 구비하는 반도체 장치에서,
    반도체 칩에 형성된 전극 패드와 베이스 기판에 형성된 접속 패드가, 상기 범프 구조를 통하여 플립 칩 접속되어 있고,
    상기 와이어는, 상기 압착 볼의 단부에서 비어져 나오도록 형성된 루프 형상을 갖는 와이어 루프이고,
    상기 전극 패드와 상기 접속 패드는 횡 방향으로 오프셋되어 있으며,
    상기 전극 패드 간의 거리가 60 ㎛ 이하인 것을 특징으로 하는 반도체 장치.
  6. 삭제
  7. 전극 패드 상에 설치되는 압착 볼과 상기 압착 볼 상에 설치되는 복수의 와이어로 구성되는 범프 구조를 구비하는 반도체 장치에서,
    반도체 칩에 형성된 전극 패드와 베이스 기판에 형성된 접속 패드가, 상기 범프 구조를 통하여 플립 칩 접속되어 있고,
    상기 복수의 와이어는, 모두 상기 압착 볼의 단부에서 비어져 나오도록 형성된 루프 형상을 갖는 와이어 루프로 이루어져 있고,
    상기 와이어 루프는, 루프 형상의 와이어에 의해 둘러싸여 형성되는 평면이, 상기 전극 패드의 표면에 대해서 직교하도록 형성되어 있거나, 또는 상기 전극 패드의 표면면에 대해서 평행하게 형성되어 있는 것 중 적어도 어느 하나인 것을 특징으로 하는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 범프 구조가, 상기 반도체 칩의 코너부에 위치하는 전극 패드 상에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  9. 캐필러리에 통과시킨 와이어의 선단에 볼을 형성하고, 상기 캐필러리를 하강시켜 상기 볼을 전극 패드에 압압 (押壓) 하여 형성한 압착 볼을 상기 전극 패드에 고착시키는 제 1 공정과,
    상기 캐필러리를 상승 및 횡 방향으로 이동시켜, 상기 캐필러리의 선단부가, 상기 압착 볼의 단부에서 비어져 나오도록 위치시키는 제 2 공정과,
    상기 캐필러리의 선단부가, 상기 압착 볼을 압압하지 않도록 상기 캐필러리를 하강시키는 제 3 공정과,
    상기 캐필러리를 상승, 및 제 2 공정에서의 횡 방향으로의 이동과는 반대의 횡 방향으로 이동시키는 제 4 공정과,
    상기 캐필러리를 하강시켜 상기 와이어를 상기 압착 볼에 압압하여 고착시켜, 루프 형상의 와이어로 이루어지는 와이어 루프를 상기 압착 볼 상에 형성하는 제 5 공정과,
    상기 와이어를 상기 와이어 루프로부터 절단하는 제 6 공정을 포함하는 것을 특징으로 하는 범프 구조의 형성 방법.
  10. 제 9 항에 있어서,
    상기 전극 패드의 표면을 규정하는 방향을 X 축 방향 및 Y 축 방향으로 하고, 상기 표면에 수직인 방향을 Z 축 방향으로 했을 경우,
    상기 캐필러리의 횡 방향으로의 이동이, X 축 방향 또는 Y 축 방향으로의 이동만으로 이루어지는 것을 특징으로 하는 범프 구조의 형성 방법.
  11. 제 9 항에 있어서,
    상기 전극 패드의 표면을 규정하는 방향을 X 축 방향 및 Y 축 방향으로 하고, 상기 표면에 수직인 방향을 Z 축 방향으로 했을 경우,
    상기 캐필러리의 횡 방향으로의 이동이, X 축 방향 또는 Y 축 방향으로의 이동으로 이루어지는 것을 특징으로 하는 범프 구조의 형성 방법.
  12. 제 5 항에 있어서,
    상기 와이어 루프는, 루프 형상의 와이어에 의해 둘러싸여 형성되는 평면이, 상기 전극 패드의 표면에 대해서 직교하도록 형성되어 있는 것을 특징으로 하는 반도체 장치.
  13. 제 5 항에 있어서,
    상기 와이어 루프는, 루프 형상의 와이어에 의해 둘러싸여 형성되는 평면이, 상기 전극 패드의 표면에 대해서 평행하게 형성되어 있는 것을 특징으로 하는 반도체 장치.
KR1020070042092A 2006-05-01 2007-04-30 범프 구조, 그 형성 방법, 및 그것을 이용한 반도체 장치 KR100884520B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006127813A JP4216295B2 (ja) 2006-05-01 2006-05-01 バンプ構造およびその形成方法、ならびにそれを用いた半導体装置
JPJP-P-2006-00127813 2006-05-01

Publications (2)

Publication Number Publication Date
KR20070106935A KR20070106935A (ko) 2007-11-06
KR100884520B1 true KR100884520B1 (ko) 2009-02-18

Family

ID=38647582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070042092A KR100884520B1 (ko) 2006-05-01 2007-04-30 범프 구조, 그 형성 방법, 및 그것을 이용한 반도체 장치

Country Status (5)

Country Link
US (1) US7683484B2 (ko)
JP (1) JP4216295B2 (ko)
KR (1) KR100884520B1 (ko)
CN (1) CN101068012A (ko)
TW (1) TWI341566B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384603B (zh) * 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
US8008785B2 (en) * 2009-12-22 2011-08-30 Tessera Research Llc Microelectronic assembly with joined bond elements having lowered inductance
US9082763B2 (en) * 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
KR101977391B1 (ko) 2018-05-31 2019-08-28 주식회사 동부아이씨티 열영상 기반의 교통 신호 제어 방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100227205B1 (ko) * 1995-04-10 1999-10-15 아끼구사 나오유끼 와이어 본딩방법, 반도체장치, 와이어 본딩용 캐필러리 및 볼범프 형성방법
JP2001189338A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
KR20040014111A (ko) * 2002-08-08 2004-02-14 가부시끼가이샤가이죠 와이어 본딩 방법, 범프의 형성 방법 및 범프

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429389A (ja) 1990-05-24 1992-01-31 Hitachi Chem Co Ltd フレキシブルプリント配線板
JPH0529389A (ja) 1991-07-22 1993-02-05 Sharp Corp 半導体素子の接続構造
JP3259377B2 (ja) 1992-11-06 2002-02-25 ソニー株式会社 半導体装置
JP2735022B2 (ja) 1995-03-22 1998-04-02 日本電気株式会社 バンプ製造方法
US6225143B1 (en) * 1998-06-03 2001-05-01 Lsi Logic Corporation Flip-chip integrated circuit routing to I/O devices
US6268662B1 (en) * 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
JP2001176908A (ja) 1999-12-17 2001-06-29 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2002076048A (ja) 2000-09-05 2002-03-15 Sony Corp フリップチップ接続によるバンプの配置方法
JP2002329742A (ja) 2001-05-07 2002-11-15 Mitsubishi Electric Corp 半導体装置
US7229906B2 (en) * 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
TWI221664B (en) * 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP2004172477A (ja) * 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP3854232B2 (ja) * 2003-02-17 2006-12-06 株式会社新川 バンプ形成方法及びワイヤボンディング方法
US6815836B2 (en) * 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
US20050133928A1 (en) * 2003-12-19 2005-06-23 Howard Gregory E. Wire loop grid array package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100227205B1 (ko) * 1995-04-10 1999-10-15 아끼구사 나오유끼 와이어 본딩방법, 반도체장치, 와이어 본딩용 캐필러리 및 볼범프 형성방법
JP2001189338A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
KR20040014111A (ko) * 2002-08-08 2004-02-14 가부시끼가이샤가이죠 와이어 본딩 방법, 범프의 형성 방법 및 범프

Also Published As

Publication number Publication date
TWI341566B (en) 2011-05-01
US7683484B2 (en) 2010-03-23
US20070252272A1 (en) 2007-11-01
JP2007300000A (ja) 2007-11-15
JP4216295B2 (ja) 2009-01-28
TW200809993A (en) 2008-02-16
KR20070106935A (ko) 2007-11-06
CN101068012A (zh) 2007-11-07

Similar Documents

Publication Publication Date Title
KR100227205B1 (ko) 와이어 본딩방법, 반도체장치, 와이어 본딩용 캐필러리 및 볼범프 형성방법
KR0153387B1 (ko) 칩 캐리어 반도체 디바이스 어셈블리 및 그 형성 방법
US7064425B2 (en) Semiconductor device circuit board, and electronic equipment
JP2509422B2 (ja) 半導体装置及びその製造方法
US7928557B2 (en) Stacked package and method for manufacturing the package
US6921016B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
CA2687424C (en) A contact pad and method of forming a contact pad for an integrated circuit
KR100884520B1 (ko) 범프 구조, 그 형성 방법, 및 그것을 이용한 반도체 장치
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
KR20120127307A (ko) 반도체 장치 및 그 제조 방법
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
JP2000049185A (ja) 導体ワイヤ及びこれを備えた半導体装置
KR100604840B1 (ko) 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체
KR20080037681A (ko) 반도체 칩 및 그 제조 방법 및 반도체 장치
JP2000156451A (ja) 半導体装置、その半導体装置を複数実装した半導体装置ユニット、その半導体装置の検査方法及び半導体装置の製造方法
US6268652B1 (en) CSP type semiconductor device with reduced package size
US8378507B2 (en) Semiconductor device and method of bonding wires between semiconductor chip and wiring substrate
US20060138614A1 (en) Semiconductor device and method of fabricating the same
JP3965354B2 (ja) 素子パッケージ及びその製造方法
JP2007150144A (ja) 半導体装置およびその製造方法
JP5419908B2 (ja) 電力用半導体装置
KR100350084B1 (ko) 반도체 패키지의 와이어 본딩방법
JP3942206B2 (ja) 半導体装置の製造方法
CN104916609A (zh) 半导体装置及楔形接合装置
JP4175343B2 (ja) 半導体ペレット及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee