CN101068012A - 凸点结构及其形成方法和使用该凸点结构的半导体器件 - Google Patents

凸点结构及其形成方法和使用该凸点结构的半导体器件 Download PDF

Info

Publication number
CN101068012A
CN101068012A CNA200710102380XA CN200710102380A CN101068012A CN 101068012 A CN101068012 A CN 101068012A CN A200710102380X A CNA200710102380X A CN A200710102380XA CN 200710102380 A CN200710102380 A CN 200710102380A CN 101068012 A CN101068012 A CN 101068012A
Authority
CN
China
Prior art keywords
mentioned
lead
wire
bump structure
soldered ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710102380XA
Other languages
English (en)
Inventor
矢野祐司
玉置和雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101068012A publication Critical patent/CN101068012A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种凸点结构及其形成方法。该凸点结构具备压接焊球和引线，其中，压接焊球被形成在电极焊盘上，引线被形成在压接焊球上。并且，引线由弧状的引线弧构成，该引线弧从压接焊球的端部伸出。由此，可确保连接焊盘和凸点结构之间的连接可靠性。

Description

凸点结构及其形成方法和使用该凸点结构的半导体器件
技术领域
本发明涉及一种凸点结构及其形成方法和使用该凸点结构的半导体器件，尤其涉及一种可适用于倒装芯片连接的凸点结构及其形成方法和使用该凸点结构的半导体器件，其中，通过上述倒装芯片连接，能够实现半导体芯片的电极焊盘(pad)的精细化。
背景技术
近年来，作为将半导体器件安装在电路基板上的方法，人们研究了采用倒装芯片连接的封装方法。在上述倒装芯片连接中采用了凸点结构。
在专利文献1(日本国专利申请公开特开平8-264540号公报，公开日：1996年10月11日)中，作为上述凸点结构，揭示了一种包括第1凸点和第2凸点的凸点结构，其中，第1凸点由导电性材料构成，其大致为圆筒状且底面被固定在电极上，第2凸点由和上述第1凸点相同的导电性材料构成，其大致为圆筒状且底面被固定在上述第1凸点的顶面上。
在专利文献2(日本国专利申请公开特开2004-247672号公报，公开日：2004年9月2日)中公开了这样一种凸点结构的形成方法，包括：第1工序，在穿出毛细管劈刀(capillary)的引线前端形成焊球(ball)，使该焊球和导体接合从而形成压接焊球；第2工序，使毛细管劈刀上升并横向移动，使其下端的平坦部分处在和上述压接焊球对应的位置；第3工序，使毛细管劈刀下降并按压上述压接焊球从而形成第1凸点；第4工序，使毛细管劈刀上升并在和上述第2工序中横向移动的方向相反的方向上进行横向移动，使其下端的平坦部分处在和上述第1凸点对应的位置；第5工序，使毛细管劈刀下降，折弯引线并将其按压在上述第1凸点上从而形成第2凸点；以及第6工序，将引线从上述第2凸点切断。
在专利文献3(日本国专利申请公开特开2002-76048号公报，公开日：2002年3月15日)中揭示了上述凸点结构的配置方法，即：在芯片部件的表面并列地形成多个成为电极的焊盘，芯片部件和配线基板借助于形成在上述焊盘上的作为突起电极的凸点来实现倒装芯片连接，其中，在和上述多个焊盘的排列方向大致垂直的方向上交替地错开配置上述多个凸点。
在专利文献4(日本国专利申请公开特开2002-329742号公报，公开日：2002年11月15日)中揭示了一种借助于上述凸点结构而安装在电路基板上的半导体器件，在该半导体器件中，用于键合半导体芯片上的外部连接用的引线或凸点的作为电极的键合用焊盘呈锯齿状配置，在进行晶圆测试时与探针接触的用于测试的焊盘被设置在上述呈锯齿状配置的用于实施键合的焊盘的剩余空间内。
在专利文献5(日本国专利申请公开特开2001-176908号公报，公开日：2001年6月29日)中揭示了上述半导体器件的制造方法，即：在半导体载体上，使导电性粘合剂不向邻近的电极方向扩散，并且增大凸点顶部(上层部分)的面积，由此，可以对凸点设置足量的导电性粘合剂，从而提供一种具有相邻电极之间不会发生短路且电学性能稳定的连接结构的半导体器件。
以下，根据图7(a)～图7(d)、图8(a)和图8(b)，详细说明上述专利文献5所述的现有技术中用于倒装芯片连接的凸点结构及其形成方法、以及倒装芯片连接结构。
首先，图7(a)～图7(d)表示凸点结构及其形成方法。如图7(a)所示，相对于电极焊盘102，用引线键合法在位于毛细管劈刀114的前端部的引线115的前端形成焊球116。之后，如图7(b)所示，一边对电极焊盘102施加超声波，一边用毛细管劈刀114将焊球116热压接在电极焊盘102上，从而形成压接焊球117a。然后，如图7(c)所示，使毛细管劈刀114一边上升一边平行移动或朝斜上方移动，由此扯断引线115，从而形成尾丝部117b。之后，如图7(d)所示，进行整平处理以使高度均匀，从而形成凸点结构118，其中，尾丝部117b形成在压接焊球117a上。
接着，图8(a)和图8(b)表示使用了上述凸点结构的倒装芯片连接结构。在半导体芯片201的电极焊盘202上形成的凸点结构218通过导电性树脂212连接被形成在基板211上的连接焊盘207，其中，上述凸点结构218由基座部217a和尾丝部217b构成。此时，半导体芯片201面朝下地搭载在基板211上。在半导体芯片201和基板211之间的缝隙注入密封树脂并使其固化。
如图8(b)所示，在上述倒装芯片连接所采用的凸点结构218中，尾丝部217b呈锯齿状配置，由此，可以增大连接焊盘207之间的距离，从而可减少相邻电极之间发生短路的危险性。
但是，上述现有技术的凸点结构及其形成方法和使用该凸点结构的半导体器件存在下述缺陷，即：凸点结构和连接焊盘之间的连接可靠性较差、诸如连接焊盘等的半导体器件的结构设计自由度较低、不能有效吸收机械应力等。
例如，在图7(a)～图7(d)所示的方法中，由于通过扯断引线115来形成尾丝部117b，因此，尾丝部117b的长度不稳定。其结果，将导致尾丝部117b和连接焊盘(未图示)之间的连接可靠性较差这样的缺陷。此外，根据上述方法，要得到长度稳定的尾丝部117b，就需要实施整平工序，这将导致成本的提高。
另外，根据上述现有技术的方法，难以对尾丝部的长度和方向进行调整，因此，即使如图8(b)所示呈锯齿状配置凸点结构218，也很难充分保持连接焊盘间的距离，仍然存在发生短路的危险。如图8(a)所示，由于连接焊盘207的位置必然取决于半导体芯片201上的电极焊盘202的位置，因此，配线208的设计自由度较小。此外，当进一步缩小半导体芯片201上的电极焊盘202的间距时(比如，使电极焊盘202的间距为60μm以下)，难以对连接焊盘207间的距离和电极焊盘202间的距离进行等同设定，或者，将导致基板211的成本升高。另外，由于连接焊盘207不能形成较大的宽度，因此，连接焊盘207和凸点结构218之间的接合面积减小，而且，凸点结构218的体积也变小。其结果，连接焊盘207和凸点结构218的连接可靠性变差。此外，凸点结构218难以吸收存被施加在凸点结构218和电极焊盘202之间的连接部分的机械应力以及被施加在凸点结构218和连接焊盘207之间的连接部分的机械应力。
发明内容
本发明的目的在于提供一种通过由凸点有效地吸收机械应力来确保连接焊盘和凸点结构之间的连接可靠性的凸点结构及其形成方法和使用了该凸点结构的半导体器件。
为了实现上述目的，本发明的凸点结构由压接焊球和引线构成，其中，上述压接焊球被设置在电极焊盘上，上述引线被设置在上述压接焊球上，该凸点结构的特征在于：上述引线是从上述压接焊球的端部伸出的被形成为弧状的引线弧。
根据上述结构，由于引线弧从压接焊盘的端部伸出，因此，能够形成连接处在不同位置的电极焊盘和连接焊盘。所以，可以不受电极焊盘在半导体芯片上的位置制约地自由配置连接焊盘在基板上的形成位置。例如，可以增大相邻的连接焊盘之间的距离。因此，能够使配线在连接焊盘之间通过，而且，还可以减小发生短路的可能性。另外，由于连接焊盘可以被设计得较大，因此，能够提高凸点结构和连接焊盘之间的连接的可靠性。此外，如上所述，由于可以提高基板的配线自由度，因此能够降低基板的成本。另外，本发明的凸点结构具有弧状的引线弧，所以，可进一步提高连接的可靠性，而且，可更有效地吸收机械应力。
为了实现上述目的，本发明的凸点结构由压接焊球和多个引线构成，其中，上述压接焊球被设置在电极焊盘上，上述多个引线被设置在上述压接焊球上，该凸点结构的特征在于：上述多个引线均由引线弧构成，该引线弧从上述压接焊球的端部伸出并形成为弧状；而且，上述引线弧至少包括由弧状引线围成的平面垂直于上述电极焊盘的正面的引线弧和由弧状引线围成的平面大致平行于上述电极焊盘的正面的引线弧中的一者。
根据上述结构，多个引线弧从一个压接焊球伸出，因此，较之于仅有一个引线弧从压接焊球伸出的结构，可吸收更大的机械应力，所以，能够进一步提高凸点结构和连接焊盘之间的连接的可靠性。例如，在半导体芯片的角部，机械应力特别大。因此，通过在上述角部的电极焊盘上形成上述凸点结构，并将电极焊盘与连接焊盘之间的连接位置设置为多个，由此，可以降低发生不良开口的比率，从而能够提高连接的可靠性。
为了实现上述目的，本发明的半导体器件是一种具备上述凸点结构的半导体器件，其特征在于：形成于半导体芯片的电极焊盘和形成于基板的连接焊盘借助于上述凸点结构实现倒装芯片连接。
根据上述结构，凸点结构与连接焊盘之间的接触面积增加，而且，引线弧由弧状引线形成，因此，可以有效地吸收机械应力。增加凸点结构与连接焊盘的接合面积。所以，能够进一步提高凸点结构和连接焊盘之间的连接的可靠性。
为了实现上述目的，本发明的凸点结构的形成方法的特征在于，包括：第1工序，在穿出毛细管劈刀的引线前端形成焊球，使上述毛细管劈刀下降并将该焊球按压在电极焊盘上从而形成压接焊球，将该压接焊球固定在上述电极焊盘上；第2工序，使上述毛细管劈刀上升并横向移动，使上述毛细管劈刀处在其前端部可从上述压接焊球的端部伸出的位置；第3工序，使上述毛细管劈刀下降，其前端部不按压上述压接焊球；第4工序，使上述毛细管劈刀上升并在和上述第2工序中横向移动的方向相反的方向上进行横向移动；第5工序，使上述毛细管劈刀下降，将上述引线按压在上述压接焊球上并固定，在上述压接焊球上形成由弧状引线构成的引线弧；以及第6工序，将上述引线从上述引线弧扯断。
根据上述结构，能够再现性良好地、低成本地形成呈弧状的、从压接焊球的端部伸出的引线弧。
本发明的其他目的、特征和优点在以下的描述中会变得十分明了。此外，以下参照附图来明确本发明的优点。
附图说明
图1(a)是表示本发明的凸点结构的一个实施方式的剖面图，图1(b)是其平面图。
图2(a)是表示本发明的凸点结构的另一实施方式的剖面图，图2(b)是其平面图。
图3是表示本发明的凸点结构的另一实施方式的平面图。
图4(a)～图4(d)是表示本发明的凸点结构的形成方法的示意图。
图5(a)～图5(d)是表示本发明的另一实施方式的凸点结构的形成方法的示意图。
图6(a)是表示本发明的半导体器件的一个实施方式的示意图，图6(b)是X1-Y1剖面图，图6(c)是X2-Y2剖面图，图6(d)是X3-Y3剖面图，其中，本发明的半导体器件是利用上述上述凸点结构实现倒装芯片连接的半导体器件。
图7(a)～图7(d)是表示现有技术中的凸点结构及其形成方法的示意图。
图8(a)和图8(b)是表示现有技术的倒装芯片连接的结构的示意图。
具体实施方式
下面，参照图1～图6，说明本发明的实施方式。
(实施方式1)
图1(a)是表示本发明的实施方式1的凸点结构的剖面图，图1(b)是其平面图。如图1(a)、图1(b)所示，在本实施方式的凸点结构中，在半导体芯片1上设有电极焊盘2。在电极焊盘2上设有压接焊球3a，从压接焊球3a延伸出由弧状引线构成的引线弧3b。此时，上述引线弧3b形成为从压接焊球3a的端部伸出。另外，在本申请说明书中所记载的“从压接焊球的端部伸出”意指下述状态，即：自压接焊球伸出的引线弧不仅存在压接焊球上，而且存在于压接焊球的端部外侧这样的状态。
如上所述，在本实施方式的凸点结构中，引线弧3b由弧状的引线构成。不对上述弧状进行特别限定，只要是引线弧的起点附近和终点附近相互连接的状态即可。例如，弧状优选椭圆形或圆形。此外，作为形成上述凸点结构的引线，可以采用适当、公知的用于形成凸点结构的引线。
另外，在本实施方式的凸点结构中，对上述引线弧进行配置，使得由弧状引线围成的平面垂直于电极焊盘2的正面。上述电极焊盘2的正面意指，电极焊盘2的与压接焊球3a接触的面。
如图1(b)所示，引线弧3b具有长度5，并且，与电极焊盘2构成角度6。不对引线弧3b的长度5进行特别的限定，只要是能够使引线弧3b从压接焊球3a的端部延伸出去的长度即可。例如，长度5只要是能够使电极焊盘2和连结焊盘(未图示)连接的长度即可，没有特别限定，其中，在该电极焊盘2上形成有凸点结构4，该连结焊盘用于连接电极焊盘2。
另外，对引线弧3b的角度6也不进行特别的限定，只要是能够使电极焊盘2和连结焊盘(未图示)连接的角度即可，其中，在该电极焊盘2上形成有凸点结构4，该连结焊盘用于连接电极焊盘2。
以下，通过图4(a)～图4(d)来说明本实施方式的凸点结构的形成方法。
本实施方式的凸点结构的形成方法包括下述第1～第6工序。
首先，在第1工序中，如图4(a)所示，在穿出毛细管劈刀54的引线55的前端部形成焊球56。不对上述焊球56的形成方法进行特别的限制，可采用现有公知的适当方法。例如，可以通过电火花加工法形成焊球56。接着，如图4(b)所示，毛细管劈刀54下降，将焊球56按压在电极焊盘52上。此时，一边用毛细管劈刀54向电极焊盘52施加超声波，一边对焊球56实施热压接，由此形成压接焊球53a。
然后，在第2～第5工序中形成弧状的引线弧。根据图4(c)和图4(d)对此进行详细说明。在图4(c)中，由箭头(S1～S6)表示毛细管劈刀54的前端部54a的移动路径。此外，在图4(c)中，位置A、位置B和位置C表示前端部54a在移动路径上的位置。其中，上述位置A位于引线弧53b从压接焊球53a延伸的起点的上方，对位置A至电极焊盘52的高度并不作特别的限制。上述位置B对应于和引线弧53b连接的连接焊盘的位置。位置C在位置B的下方。对位置C至电极焊盘52的高度并不作特别的限制，优选的是，位置C至电极焊盘52的高度大致等同于上述起点至电极焊盘52的高度。
如图4(c)所示，首先，在第2工序中，毛细管劈刀54上升(S1)并移动至位置A后，进行横向移动(S2)并移动至位置B。假设规定电极焊盘52的正面的方向为X轴方向和Y轴方向、垂直于电极焊盘52的正面的方向为Z方向，则上述横向移动意指X轴方向移动或Y轴方向移动，即，自位置A至位置B的直线移动。
此时，可以通过调节上述S1和S2的移动距离来调节引线弧53b的长度。并且，可以通过选择上述毛细管劈刀54在S2的移动方向来调节引线弧53b的形成方向。此时，移动之后的毛细管劈刀54的前端部分54a处在能够从压接焊球53a的端部伸出的位置。
接着，在第3工序中，毛细管劈刀54从位置B下降到位置C，使得毛细管劈刀54的前端部分54a不按压压接焊球53a(S3)。
在上述第2工序和第3工序中，毛细管劈刀54进行横向移动(S2)并移动至位置B，此时，毛细管劈刀54的前端部分54a处在能够从压接焊球53a的端部伸出的位置，接着，毛细管劈刀54从位置B下降到位置C(S3)，并进行移动使得前端部分54a不按压压接焊球53a，由此，能够减少对电极焊盘52和压接焊球53a之间的接合部分施加的机械应力。
接着，在第4工序中，毛细管劈刀54上升(S4)并移动至位置B后，在和上述第2工序中横向移动的方向相反的方向上进行横向移动(S5)并移动至位置A。
然后，在第5工序中，毛细管劈刀54下降，将引线55按压在压接焊球53a上并固定，在压接焊球53a上形成图4(d)所示的由弧状引线构成的引线弧53b。
接着，在第6工序中，从凸点结构57上扯断引线55。不对引线55的扯断方法进行特别的限定，可以采用现有公知的适当的方法。例如，可以采用这样的方法，即：使夹具(未图示)和毛细管劈刀54一起上升，并在上升途中使夹具闭合，从而自凸点结构57的根部扯断引线55。
如上所述，在本实施方式的凸点结构的形成方法中，如图4(c)所示，使毛细管劈刀54在X轴方向和Y轴方向上移动，由此形成凸点结构57。从而能够形成由弧状引线围成的引线弧的平面垂直于电极焊盘2的正面的凸点结构57。
(实施方式2)
图2(a)是表示本发明的实施方式2的凸点结构的剖面图，图2(b)是其平面图。如图2(a)、图2(b)所示，在本实施方式的凸点结构中，在半导体芯片11上设有电极焊盘12。在电极焊盘12上设有压接焊球13a，从压接焊球13a延伸出由弧状引线构成的引线弧13b。此时，上述引线弧13b从压接焊球13a上伸出。
如上所述，在本实施方式的凸点结构中，引线弧13b由弧状的引线构成。不对上述弧状进行特别限定，只要是引线弧的起点附近和终点附近相互连接的状态即可。例如，弧状优选椭圆形或圆形。此外，作为形成上述凸点结构的引线，可以采用公知、适当的用于形成凸点结构的引线。
另外，在本实施方式的凸点结构中，对上述引线弧进行配置，使得由弧状引线围成的平面平行于电极焊盘12的正面。上述电极焊盘12的正面意指，电极焊盘12的与压接焊球13a接触的面。
如图2(b)所示，引线弧13b具有长度15，并且，与电极焊盘12构成角度16。不对引线弧13b的长度15进行特别的限定，只要是能够使电极焊盘12和连结焊盘(未图示)连接的长度即可，其中，在该电极焊盘12上形成有凸点结构14，该连结焊盘用于连接电极焊盘12。
另外，对引线弧13b的角度16也不进行特别的限定，只要是能够使电极焊盘12和连结焊盘(未图示)连接的角度即可，其中，在该电极焊盘12上形成有凸点结构14，该连结焊盘用于连接电极焊盘12。
以下，通过图5(a)～图5(d)来说明本实施方式的凸点结构的形成方法。
本实施方式的凸点结构的形成方法包括下述第1～第6工序。上述第1工序和第2工序可以分别采用与上述实施方式1的凸点结构的形成方法中的第1工序、第5工序、第6工序相同的工序，所以，在此省略其说明。因此，以下，仅对第2～第5工序进行说明。另外，在图5(c)中，由箭头(S1～S6)表示毛细管劈刀64的前端部64a的移动路径。此外，用虚线表示上述实施方式1的毛细管劈刀的前端部的移动路径。
如图5所示，首先，在第2工序中，毛细管劈刀64上升(S1)并移动至位置A后，进行横向移动(S2)并移动至位置D，其中，位置D和位置B构成角度α。假设规定电极焊盘62的正面的方向为X轴方向和Y轴方向、垂直于电极焊盘62的正面的方向为Z方向，则上述横向移动意指X轴方向移动和Y轴方向移动，即，自位置A至位置D的直线移动。
此时，在上述S2中，可以通过调节上述S1和S2的移动距离来调节引线弧63b的长度。并且，可以通过选择上述毛细管劈刀54在S2的移动方向来调节引线弧63b的形成角度。此时，移动之后的毛细管劈刀64的前端部分64a处在能够从压接焊球63a的端部伸出的位置。
接着，在第3工序中，毛细管劈刀64从位置D近似垂直地下降到位置C，使得毛细管劈刀64的前端部分64a不按压压接焊球63a(S3)。
接着，在第4工序中，毛细管劈刀64上升(S4)并移动至位置E，然后，在和上述第2工序中横向移动的方向相反的方向上进行横向移动(S5)。由此，毛细管劈刀64移动至位置A。此时，在上述S4中，毛细管劈刀64向斜上方移动，即，从位置C向位置E上升，其中，位置E处在角度β的位置。位置E和位置B的高度可以不同，位置E也可以不处在线DB的延长线上。可以通过位置E来调节引线弧63b的形成角度。
在上述第4工序后，在第5工序中，毛细管劈刀64下降并从位置E向位置A移动。
其后，通过第6工序形成本实施方式的凸点结构。关于第6工序，可以采用上述实施方式1的凸点结构的形成方法中的第6工序，因此，在此省略其说明。
如上所述，在本实施方式的凸点结构的形成方法中，如图5(c)所示，使毛细管劈刀64不仅在X轴方向和Z轴方向上移动，而且在Y轴方向上移动，由此，形成如图5(d)所示的凸点结构67。从而能够形成由弧状引线围成的平面大致平行于电极焊盘62的正面的凸点结构。
(实施方式3)
图3是本发明的实施方式3的凸点结构的平面图。如图3所示，在本实施方式的凸点结构中，在半导体芯片(未图示)上设有电极焊盘22。在电极焊盘22上设有压接焊球23a，从压接焊球23a延伸出多个由弧状引线构成的引线弧23b。即，在一个压接焊球23a上形成有多个引线弧23b。另外，本实施方式的凸点结构可以是具有多个上述实施方式1所述的引线弧3b的凸点结构，也可以是具有多个上述实施方式2所述的引线弧13b的凸点结构。或者，也可以是同时具有上述实施方式1所述的引线弧3b和上述实施方式2所述的引线弧13b的凸点结构。另外，在本实施方式的凸点结构中，在一个压接焊球23a上形成有多个引线弧23b即可。在此，并不对在压接焊球23a上形成的引线弧23b的数量进行特别的限制。另外，在同时具有上述实施方式1所述的引线弧3b和上述实施方式2所述的引线弧13b的情况下，并不对每一种引线弧的数量进行特别的限制。此时，上述引线弧23b分别从压接焊球23a的端部伸出。
如上所述，在本实施方式的凸点结构中，引线弧23b由弧状的引线构成。不对上述弧状进行特别限定，只要是引线弧的起点附近和终点附近相互连接的状态即可。例如，弧状优选椭圆形或圆形。此外，作为形成上述引线弧23b的引线，可以采用公知、适当的用于形成凸点结构的引线。
如图3所示，上述引线弧23b分别具有长度25，并且，分别与电极焊盘22构成角度26。
不对上述长度25进行特别的限定，只要是能够使引线弧23b从压接焊球23a的端部伸出的长度即可。另外，根据各引线弧23b的需要来设计上述长度25即可。也就是说，各引线弧23b的长度25可以相同也可以不同，并不进行特别的限定。另外，根据各引线弧23b的需要来设计上述角度26即可，并不对其进行特别的限定。上述角度优选设定为可使各引线弧23b朝着不同方向延伸的角度。各引线弧23b的长度25只要是能够使电极焊盘22和连结焊盘(未图示)连接的长度即可，不对其进行特别的限定，其中，该连结焊盘用于连接电极焊盘22。另外，各引线弧23b的角度26只要是能够使电极焊盘22和连结焊盘(未图示)连接的角度即可，也不进行特别的限定，其中，该连结焊盘用于连接电极焊盘22。
以下，说明本实施方式的凸点结构的形成方法。关于本实施方式的凸点结构，在一个压接焊球上形成多个上述实施方式1所述的引线弧3b和上述实施方式2所述的引线弧13b，最后，执行第6工序，将引线从凸点结构上一次扯断即可。换言之，在不扯断引线的情况下形成多个引线弧，在多个引线弧形成之后，将引线一次扯断即可。
例如，首先，执行上述实施方式1的引线弧3b或上述实施方式2的引线弧13b的形成方法中的第1～第5工序，然后，用毛细管劈刀对压接焊球的顶面实施第2次键合，形成第1引线弧。接着，在不扯断引线的情况下，执行上述实施方式1的引线弧3b或上述实施方式2的引线弧13b的形成方法中的第2～第5工序，从而形成第2引线弧。之后，通过反复执行上述实施方式1的引线弧3b或上述实施方式2的引线弧13b的形成方法中的第2～第5工序，在一个压接焊球上形成多个引线弧。最后，用毛细管劈刀对压接焊球的顶面实施第2次键合并扯断引线，从而形成本实施方式的凸点结构。另外，关于上述引线扯断方法，可以按照上述实施方式1的凸点结构的形成方法中的第6工序来进行。
(实施方式4)
本发明的半导体器件是利用上述实施方式1、实施方式2和实施方式3所述的凸点结构进行倒装芯片连接的半导体器件。图6(a)～图6(d)表示本发明的半导体器件。其中，图6(a)是表示本发明的半导体器件的平面图，图6(b)是图6(a)所示的X1-Y1部分的剖面图，图6(c)是图6(a)所示的X2-Y2部分的剖面图，图6(d)是图6(a)所示的X3-Y3部分的剖面图。
如图6(a)～图6(d)所示，在本发明的半导体器件中，在半导体芯片81上形成有电极焊盘82，在电极焊盘82上形成有上述实施方式1至实施方式3所述的凸点结构。凸点结构84的引线弧83b和连接焊盘87通过导电性树脂92进行连接，其中，该连接焊盘87被形成在基板91上。
在上述基板91的基材90上形成有连接焊盘87和配线88。在上述基板91上形成有阻焊层(solder resist)89使得仅仅露出连接焊盘87的正面。连接焊盘87通过配线88实现与半导体器件的外部连接端子(未图示)之间的电气导通。在半导体芯片81和基板91之间的间隙中注入密封树脂93并固化。
如图6(a)所示，通过控制引线弧83b从压接焊球83a的端部伸出的距离以及引线弧83b的形成角度，可以不受电极焊盘82在半导体芯片81上的位置制约地自由配置连接焊盘87在基板91上的形成位置。例如，可以增大相邻的连接焊盘87之间的距离。因此，能够使配线在连接焊盘87之间通过，而且，还可以减小发生短路的可能性。另外，由于连接焊盘87可以被设计得较大，因此，能够增加凸点结构84和连接焊盘87的接合面积，从而提高连接的可靠性。此外，可以降低基板91的成本，而且可以提高配线88的设计自由度。
以下，对基板91进行更详细的说明。关于基板91的配线88和连接焊盘87的形成方法，在此并不做特别的限定，可以利用现有公知的适当的方法来形成配线88和连接焊盘87。例如，可以通过移除法(subtractive method)或添加法(additive method)来形成配线88和连接焊盘87。移除法的优点在于其成本低廉，但是其缺点在于难以形成40μm以下线宽的配线88和连接焊盘87，并且在配线88和连接焊盘87之间难以形成40μm以下的间隔距离。另一方面，添加法的优点在于，能够将配线88和连接焊盘87分别形成为25μm左右的较小的宽度，而且能够在配线88和连接焊盘87之间形成25μm左右的较小的间隔距离。
以按照60μm间隔形成半导体芯片81上的电极焊盘82的情况为例，对本发明的优点进行说明。
根据现有技术的倒装芯片连接方法，需要在形成于基板的连接焊盘的宽度为30μm且连接焊盘之间的间隔距离为30μm的条件下进行配线。因此，基板的加工方法就需要采用添加法，从而导致基板的成本升高。此外，由于连接焊盘之间的距离狭窄，配线难以在连接焊盘之间通过，因此，配线的设计自由度较小。并且，由于连接焊盘之间的距离狭窄，从而导致在相邻的电极之间发生短路的危险性增大。另外，由于连接焊盘的宽度较小，所以，在连接焊盘和凸点结构之间就不能实现可靠的连接。
但是，根据本发明，就可以自由地配置基板91的连接焊盘87。例如，可以在连接焊盘87的宽度为60μm、连接焊盘87之间的间隔距离为125μm的条件下进行配线。因此，基板91的加工方法可以采用移除法，从而能够降低基板91的成本。另外，如果采用移除法，在连接焊盘87之间可以通过1条配线88，如果采用添加法，在连接焊盘87之间可以通过2条配线88，因此，设计的自由度得以提高。进而，由于连接焊盘87的宽度较大，能够充分确保连接焊盘和凸点结构之间的连接可靠性。
当然，当半导体芯片81上的电极焊盘82之间的间隔距离为45μm以下时，即使采用添加法也很难实施配线，导致无法实现倒装芯片连接。
另外，如图6(b)～图6(d)所示，在电极焊盘82与凸点结构84的接合部分和连接焊盘87与凸点结构84的接合部分之间形成有引线弧83b，该引线弧83b可吸收在倒装芯片连接后所施加的机械应力从而能够减少对上述两个接合部分带来的损害，因此，可以提高连接的可靠性。特别是在半导体芯片81的角部，机械应力比较大。因此，通过在上述角部的电极焊盘82上形成实施方式3的凸点结构，并将其与连接焊盘87之间的连接位置设置为多个，可以降低发生不良开口的比率，从而能够提高连接的可靠性。另外，一个连接焊盘87可以连接多个凸点结构84。在本发明的凸点结构中具有弧状的引线弧，因此，可以增加与连接焊盘87的接合面积。因此，接合的可靠性较高。在半导体芯片81的角部设置本发明的凸点结构，将有助于提高连接的可靠性。
如上所述，本发明的凸点结构具有从压接焊球的端部伸出的、由弧状引线构成的引线弧。因此，本发明能够取得这样的效果，即：可确保连接焊盘和凸点结构之间连接的高度可靠性。
另外，本发明还可以为下述构成。
本发明的凸点结构优选的是，形成上述引线弧使得由弧状引线围成的平面垂直于上述电极焊盘的正面。
根据上述结构，可以增大凸点结构与连接焊盘之间的接合面积，并且，引线弧由弧状引线形成，因此可有效地吸收机械应力，所以，能够提高凸点结构与连接焊盘之间的连接的可靠性。另外，还可以缩短凸点的形成时间。
本发明的凸点结构优选的是，形成上述引线弧使得由弧状引线围成的平面平行于上述电极焊盘的正面。
根据上述结构，较之于上述形成有引线弧使得由弧状引线围成的平面垂直于电极焊盘的正面的结构，可进一步增大凸点结构与连接焊盘之间的接合面积，并且，引线弧由弧状引线形成，因此可有效地吸收机械应力，所以，能够进一步提高凸点结构与连接焊盘之间的连接的可靠性。
本发明的半导体器件优选的是，在位于上述半导体芯片的角部的电极焊盘上形成有上述凸点结构。
根据上述结构，能够在机械应力特别高的半导体器件的角部有效地吸收机械应力。其结果，可以降低本发明的半导体器件发生不良开口的比率。
本发明的凸点结构的形成方法优选的是，当规定上述电极焊盘的正面的方向为X轴方向和Y轴方向、垂直于上述电极焊盘的正面的方向为Z方向时，上述毛细管劈刀的横向移动仅为X轴方向移动或Y轴方向移动。
根据上述结构，能够再现性良好地形成上述由弧状引线围成的平面垂直于上述电极焊盘的正面的凸点结构。
本发明的凸点结构的形成方法优选的是，当规定上述电极焊盘的正面的方向为X轴方向和Y轴方向、垂直于上述电极焊盘的正面的方向为Z方向时，上述毛细管劈刀的横向移动为X轴方向移动和Y轴方向移动。
根据上述结构，能够再现性良好地形成上述由弧状引线围成的平面平行于上述电极焊盘的正面的凸点结构。
因此，本发明可用于能够实现半导体芯片的电极焊盘精细化的倒装芯片连接。另外，本发明可应用于各种半导体器件及其部件的制造领域。
以上，对本发明进行了详细的说明，上述具体实施方式或实施例仅仅是揭示本发明的技术内容的示例，本发明并不限于上述具体示例，不应对本发明进行狭义的解释，可在本发明的精神和权利要求的范围内进行各种变更来实施之。

Claims (10)

1.一种凸点结构，由压接焊球(3a、13a、23a、53a、63a、83a)和引线构成，其中，上述压接焊球(3a、13a、23a、53a、63a、83a)被设置在电极焊盘(2、12、22、52、62)上，上述引线被设置在上述压接焊球(3a、13a、23a、53a、63a、83a)上，该凸点结构的特征在于：
上述引线是从上述压接焊球(3a、13a、23a、53a、63a、83a)的端部伸出的被形成为弧状的引线弧。
2.根据权利要求1所述的凸点结构，其特征在于：
形成有上述引线弧使得由弧状引线围成的平面垂直于上述电极焊盘(2、12、22、52、62)的正面。
3.根据权利要求1所述的凸点结构，其特征在于：
形成有上述引线弧使得由弧状引线围成的平面平行于上述电极焊盘(2、12、22、52、62)的正面。
4.一种凸点结构，由压接焊球(3a、13a、23a、53a、63a、83a)和多个引线构成，其中，上述压接焊球(3a、13a、23a、53a、63a、83a)被设置在电极焊盘(2、12、22、52、62)上，上述多个引线被设置在上述压接焊球(3a、13a、23a、53a、63a、83a)上，该凸点结构的特征在于：
上述多个引线均由引线弧构成，该引线弧从上述压接焊球(3a、13a、23a、53a、63a、83a)的端部伸出并形成为弧状；而且，
上述引线弧至少包括由弧状引线围成的平面垂直于上述电极焊盘(2、12、22、52、62)的正面的引线弧和由弧状引线围成的平面大致平行于上述电极焊盘(2、12、22、52、62)的正面的引线弧中的一者。
5.一种半导体器件，具备由压接焊球(3a、13a、23a、53a、63a、83a)和引线构成的凸点结构，在该凸点结构中，上述压接焊球(3a、13a、23a、53a、63a、83a)被设置在电极焊盘(2、12、22、52、62)上，上述引线被设置在上述压接焊球(3a、13a、23a、53a、63a、83a)上，该半导体器件的特征在于：
形成于半导体芯片的电极焊盘(2、12、22、52、62)和形成于基板的连接焊盘借助于上述凸点结构实现倒装芯片连接；
上述引线是从上述压接焊球(3a、13a、23a、53a、63a、83a)的端部伸出的被形成为弧状的引线弧。
6.一种半导体器件，具备由压接焊球(3a、13a、23a、53a、63a、83a)和多个引线构成的凸点结构，在该凸点结构中，上述压接焊球(3a、13a、23a、53a、63a、83a)被设置在电极焊盘(2、12、22、52、62)上，上述多个引线被设置在上述压接焊球(3a、13a、23a、53a、63a、83a)上，该半导体器件的特征在于：
形成于半导体芯片的电极焊盘(2、12、22、52、62)和形成于基板的连接焊盘借助于上述凸点结构实现倒装芯片连接；
上述多个引线均由引线弧构成，该引线弧从上述压接焊球(3a、13a、23a、53a、63a、83a)的端部伸出并形成为弧状；而且，
上述引线弧至少包括由弧状引线围成的平面垂直于上述电极焊盘(2、12、22、52、62)的正面的引线弧和由弧状引线围成的平面大致平行于上述电极焊盘(2、12、22、52、62)的正面的引线弧中的一者。
7.根据权利要求5或6所述的半导体器件，其特征在于：
上述凸点结构被形成在位于上述半导体芯片的角部的电极焊盘(2、12、22、52、62)上。
8.一种凸点结构的形成方法，其特征在于，包括：
第1工序，在穿出毛细管劈刀的引线前端形成焊球，使上述毛细管劈刀下降并将该焊球按压在电极焊盘(2、12、22、52、62)上从而形成压接焊球(3a、13a、23a、53a、63a、83a)，将该压接焊球(3a、13a、23a、53a、63a、83a)固定在上述电极焊盘(2、12、22、52、62)上；
第2工序，使上述毛细管劈刀上升并横向移动，使上述毛细管劈刀处在其前端部可从上述压接焊球(3a、13a、23a、53a、63a、83a)的端部伸出的位置；
第3工序，使上述毛细管劈刀下降，其前端部不按压上述压接焊球(3a、13a、23a、53a、63a、83a)；
第4工序，使上述毛细管劈刀上升并在和上述第2工序中横向移动的方向相反的方向上进行横向移动；
第5工序，使上述毛细管劈刀下降，将上述引线按压在上述压接焊球(3a、13a、23a、53a、63a、83a)上并固定，在上述压接焊球(3a、13a、23a、53a、63a、83a)上形成由弧状引线构成的引线弧；以及
第6工序，将上述引线从上述引线弧扯断。
9.根据权利要求8所述的凸点结构的形成方法，其特征在于：
当规定上述电极焊盘(2、12、22、52、62)的正面的方向为X轴方向和Y轴方向、垂直于上述电极焊盘(2、12、22、52、62)的正面的方向为Z方向时，上述毛细管劈刀的横向移动仅为X轴方向移动或Y轴方向移动。
10.根据权利要求8所述的凸点结构的形成方法，其特征在于：
当规定上述电极焊盘(2、12、22、52、62)的正面的方向为X轴方向和Y轴方向、垂直于上述电极焊盘(2、12、22、52、62)的正面的方向为Z方向时，上述毛细管劈刀的横向移动包括X轴方向移动和Y轴方向移动。
CNA200710102380XA 2006-05-01 2007-04-30 凸点结构及其形成方法和使用该凸点结构的半导体器件 Pending CN101068012A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006127813A JP4216295B2 (ja) 2006-05-01 2006-05-01 バンプ構造およびその形成方法、ならびにそれを用いた半導体装置
JP2006127813 2006-05-01

Publications (1)

Publication Number Publication Date
CN101068012A true CN101068012A (zh) 2007-11-07

Family

ID=38647582

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710102380XA Pending CN101068012A (zh) 2006-05-01 2007-04-30 凸点结构及其形成方法和使用该凸点结构的半导体器件

Country Status (5)

Country Link
US (1) US7683484B2 (zh)
JP (1) JP4216295B2 (zh)
KR (1) KR100884520B1 (zh)
CN (1) CN101068012A (zh)
TW (1) TWI341566B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384603B (zh) 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
US8008785B2 (en) * 2009-12-22 2011-08-30 Tessera Research Llc Microelectronic assembly with joined bond elements having lowered inductance
US9082763B2 (en) * 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
KR101977391B1 (ko) 2018-05-31 2019-08-28 주식회사 동부아이씨티 열영상 기반의 교통 신호 제어 방법 및 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429389A (ja) 1990-05-24 1992-01-31 Hitachi Chem Co Ltd フレキシブルプリント配線板
JPH0529389A (ja) 1991-07-22 1993-02-05 Sharp Corp 半導体素子の接続構造
JP3259377B2 (ja) 1992-11-06 2002-02-25 ソニー株式会社 半導体装置
JP2735022B2 (ja) 1995-03-22 1998-04-02 日本電気株式会社 バンプ製造方法
US5842628A (en) * 1995-04-10 1998-12-01 Fujitsu Limited Wire bonding method, semiconductor device, capillary for wire bonding and ball bump forming method
US6225143B1 (en) * 1998-06-03 2001-05-01 Lsi Logic Corporation Flip-chip integrated circuit routing to I/O devices
US6268662B1 (en) * 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
JP2001176908A (ja) 1999-12-17 2001-06-29 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2001189338A (ja) 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
JP2002076048A (ja) 2000-09-05 2002-03-15 Sony Corp フリップチップ接続によるバンプの配置方法
JP3913134B2 (ja) 2002-08-08 2007-05-09 株式会社カイジョー バンプの形成方法及びバンプ
JP2002329742A (ja) 2001-05-07 2002-11-15 Mitsubishi Electric Corp 半導体装置
US7229906B2 (en) * 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
TWI221664B (en) * 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP2004172477A (ja) * 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP3854232B2 (ja) * 2003-02-17 2006-12-06 株式会社新川 バンプ形成方法及びワイヤボンディング方法
US6815836B2 (en) * 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
US20050133928A1 (en) * 2003-12-19 2005-06-23 Howard Gregory E. Wire loop grid array package

Also Published As

Publication number Publication date
TWI341566B (en) 2011-05-01
US7683484B2 (en) 2010-03-23
JP2007300000A (ja) 2007-11-15
US20070252272A1 (en) 2007-11-01
JP4216295B2 (ja) 2009-01-28
KR100884520B1 (ko) 2009-02-18
KR20070106935A (ko) 2007-11-06
TW200809993A (en) 2008-02-16

Similar Documents

Publication Publication Date Title
CN1183593C (zh) 半导体装置
CN1283004C (zh) 半导体装置及其制造方法、线路基板及电子机器
CN1219320C (zh) 半导体器件
CN1163963C (zh) 引线架及树脂封装型半导体器件的制造方法
CN1411045A (zh) 半导体装置
CN1239831A (zh) 半导体器件及其制造方法
CN1262784A (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1452245A (zh) 半导体器件及其制造方法
CN1695246A (zh) 半导体封装及层叠型半导体封装
CN1956189A (zh) 叠层半导体装置及叠层半导体装置的下层模块
CN1877829A (zh) 半导体装置以及用于制造该半导体装置的方法
CN1405867A (zh) 半导体片、半导体装置及其制造方法
CN1728371A (zh) 半导体器件
CN1202009A (zh) 具有弯成j－型引线端子的半导体器件
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1340851A (zh) 电子器件及其制造方法
CN1812081A (zh) 半导体装置及其安装体
CN1160781C (zh) 分立半导体器件及其制造方法
CN1249536A (zh) 半导体器件
CN101068012A (zh) 凸点结构及其形成方法和使用该凸点结构的半导体器件
CN2636411Y (zh) 多芯片封装结构
CN1482677A (zh) 电子元件
CN1601736A (zh) 半导体集成电路装置及电子设备
CN1941349A (zh) 半导体模压封装
CN1763933A (zh) 印刷电路板与引入其的电路单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication