JP2735022B2 - バンプ製造方法 - Google Patents

バンプ製造方法

Info

Publication number
JP2735022B2
JP2735022B2 JP7062824A JP6282495A JP2735022B2 JP 2735022 B2 JP2735022 B2 JP 2735022B2 JP 7062824 A JP7062824 A JP 7062824A JP 6282495 A JP6282495 A JP 6282495A JP 2735022 B2 JP2735022 B2 JP 2735022B2
Authority
JP
Japan
Prior art keywords
bump
wire
capillary
manufacturing
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7062824A
Other languages
English (en)
Other versions
JPH08264540A (ja
Inventor
雅基 田子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7062824A priority Critical patent/JP2735022B2/ja
Publication of JPH08264540A publication Critical patent/JPH08264540A/ja
Application granted granted Critical
Publication of JP2735022B2 publication Critical patent/JP2735022B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子実装用のバ
ンプを製造する方法に関し、特に微細な電極ピッチの半
導体素子の実装用バンプを製造する方法に関する。
【０００２】
【従来の技術】図５は従来のバンプ製造方法を工程順に
示す断面図である。この方法によるバンプはワイヤボン
ディング技術を使用し、Ａｕボール２４の先端部にボン
ディングワイヤをループ状に形成した突起構造であり、
スタッドバンプ２６と称している（松下電器産業株式会
社発行Ｎａｔｉｏｎａｌ Ｔｅｃｈｎｉｃａｌ Ｒｅｐ
ｏｒｔ Ｖｏｌ．３９ Ｎｏ．２ Ａｐｒ．１９９３に
記載）。図５（ａ）に示すように放電スパーク等により
ボンディングワイヤ２１の先端にＡｕボール２４を形成
する。次にＡｕボール２４をワイヤボンディングに使用
するキャピラリ２２を用いて超音波併用の熱圧着によっ
て図５（ｂ）に示すように半導体素子１のＡｌ電極３に
固着し、スタッドバンプ２６の底部を形成する。次いで
図５（ｃ）に示すようにキャピラリ２２をループ状軌道
２５を描いて移動させてワイヤループを形成し図５
（ｄ）に示すようにキャピラリ２２を降下させボンディ
ングワイヤ２１をスタッドバンプ２６の底部の上面にセ
カンドボンディングしてワイヤ２１を引きちぎり、底部
の上面にスタッドバンプ２６の先端部を形成する。次い
でスタッドバンプ２６の上面の平坦化と高さの均一化の
ため、形成したスタッドバンプ２６を平坦面で押圧する
ことによってレベリングを行う。押圧力は約５０ｇ／バ
ンプである。図６に上述のスタッドバンプを用いたフリ
ップチップ実装構造を示す。半導体素子１のＡｌ電極３
に形成したスタッドバンプ２６を導電性樹脂３１を介し
て基板電極３４に接続し、半導体素子１を配線基板３２
にフェイスダウンにして搭載する。導電性樹脂３１を硬
化させた後半導体素子１と配線基板３２の間隙に封止樹
脂３３を注入して硬化させる。
【０００３】図７は特公平４−４１５１９号公報に記載
の従来のバンプ製造方法を工程順に示す断面図である。
ワイヤボンディング用のキャピラリ２２にボンディング
ワイヤ２１を通し、ワイヤ２１先端にボール２４を形成
する（図７（ａ））．ワイヤ２１にはボール２４に近接
するワイヤ２１の部分が再結晶により粗粒状結晶構造と
なって脆弱化するような材料を使用する。ボール２４を
半導体素子１上のＡｌ電極３にキャピラリ２２で押し付
けてバンプ２７を形成すると同時にこれをＡｌ電極３に
固着させる（図７（ｂ））。次にキャピラリを上方向及
び横方向に動かしワイヤ２１の脆弱化した部分にキャピ
ラリ２２の下端面で切欠部２８を付与した後に引張力を
加えてワイヤ２１を切断する（図７（ｃ），（ｄ））。
【０００４】図８はボールボンディング技術を利用した
特開平３−１８７２２８号公報に記載された従来のバン
プ製造方法である。半導体素子１のＡｌ電極３上へＡ
ｕ、Ｃｕ、もしくはＣｕ合金からなるワイヤをキャピラ
リに挿通し、その先端でボールを形成させＡｌ電極３上
に押しつけつつ加熱と超音波により接合させ、ワイヤを
上方へ引っ張り切断してアンダバンプ３４を形成する
（図８（ａ））．次いでアンダバンプ３４上へはんだワ
イヤにより前述と同様な工程を経て、ハンダバンプ３５
を形成する（図８（ｂ））。このときキャピラリの先端
で形成されるはんだボールは最終工程（図８（ｃ））で
はんだ部分を溶融させ、Ａｌ電極３上にて半球状にする
ため前述のアンダバンプ３４より大きい。
【０００５】図９（ａ）及び（ｂ）はそれぞれ従来のワ
イヤボンディングに用いられるキャピラリ２２の正面図
及び先端部の拡大断面図である。このワイヤボンディン
グ用のキャピラリでは、ワイヤに傷を付けないようにキ
ャピラリ２２の先端の孔のエッジ３０がテーパ加工され
ている（又は丸みを付けるＲ加工がされている）。図５
に示す従来のバンプ製造方法も図７に示す従来のバンプ
製造方法でも、図９と同じ様な形状のキャピラリ２２を
用いていて、先端の孔のエッジにはテーパ加工又はＲ加
工がされたキャピラリを用いている。
【０００６】
【発明が解決しようとする課題】図５に示した従来のバ
ンプ製造方法はワイヤループを形成するときキャピラリ
２２の先端の孔の内径よりワイヤ２１が細いためキャピ
ラリ駆動中にワイヤ２１の弛みが生じ、均一なループ形
状が得られない。またボンディング装置の位置精度に従
ってループの向きにばらつきが生じる。そして高さを均
一にするためのレベリングは、バンプの横方向の変形量
が大きいという欠点があった。
【０００７】図７に示した従来のバンプ製造方法は、ワ
イヤ２１に使用する材料が粗粒状結晶構造を形成する材
料に限定される。さらにワイヤの脆弱部に切欠部２８を
形成するために加圧することによりバンプが潰れるた
め、バンプ高さが低くなるという欠点がある。さらに、
電極ピッチの微小化が進めば、バンプ径は小さくなり、
バンプ高さが低くなるという欠点もある。バンプの高さ
が低いとフリップチップ実装時の樹脂による封止プロセ
スにおいて半導体素子と配線基板の間隙に封止樹脂の流
れ込みが悪く、気泡が残留するという欠点がある。
【０００８】図８に示した従来のバンプ製造方法ではア
ンダバンプを形成するワイヤとはんだバンプを形成する
ワイヤは別々であり工程が複雑になる。また、アンダバ
ンプ３４を形成後にキャピラリを引き上げてワイヤを切
断する時のワイヤの切断位置が安定せずアンダバンプ３
４の中央部に形成される凸部が高くなる場合があり、こ
のような場合はアンダバンプ３４上にはんだバンプ３５
を接合するのが非常に難かしい。また、アンダバンプ３
４とはんだバンプ３５の形成時のキャピラリの位置にず
れが生じても難かしくなるし、アンダバンプ３４の材質
によってもはんだバンプ３５を接合するのは難かしくな
る。また、図８（ｃ）の最終工程ではんだとアンダバン
プとの反応によりはんだ材の特性が劣化する欠点があ
る。
【０００９】また、上述の従来のバンプ製造方法では、
いずれも図９に示すようなワイヤボンディング用のキャ
ピラリを用いて、このキャピラリの先端の孔のエッジに
はテーパ加工又はＲ加工が施されているため、ワイヤの
切断される位置がばらつくという欠点がある。
【００１０】
【課題を解決するための手段】本発明のバンプ製造方法
は、バンプ製造用キャピラリに通したワイヤの先端に金
属ボールを形成する工程と、電極に前記バンプ製造用キ
ャピラリの先端で前記金属ボールを押圧しつつ超音波を
印加してほぼ円筒状に形成した第１のバンプの底部を前
記電極に固着する工程と、この工程の次に前記バンプ製
造用キャピラリの先端を前記第１のバンプより離してか
ら横方向に移動させて前記バンプ製造用キャピラリの先
端の前記ワイヤを導く孔の周囲の平坦面を前記第１のバ
ンプの中心に対応させて前記バンプ製造用キャピラリを
再度前記第１のバンプへ向けて押圧しつつ超音波を印加
してから前記バンプ製造用キャピラリを前記第１のバン
プから引き離して前記ワイヤを前記第１のバンプから切
断する工程と、前記第１のバンプ上に第２のバンプを前
記第１のバンプと同様に形成する工程とを備えている。
【００１１】
【００１２】
【００１３】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
【００１４】図１は、本発明による第１の実施例のバン
プ構造の断面図である。図１に示すバンプは半導体素子
１上のＡｌ電極３上に形成されＡｌ電極３と平行な面を
上部に持つ、ほぼ円筒形状（円筒形のほかに円筒形の外
周面が太鼓状に膨らんだ形状，円筒形の上面に凹凸を有
する形状及びこれらが製造条件により変形したような形
状）の第１のＡｕ／Ｐｄバンプ４と、第１のＡｕ／Ｐｄ
バンプ４の上部の水平面の中央部に形成され第１のＡｕ
／Ｐｄバンプ４とほぼ同形状で上部の水平面上に円柱の
凸部６を有する第２のＡｌ／Ｐｄバンプ５とから構成さ
れる。なお、半導体素子１のＡｌ電極３以外の表面には
保護膜２が設けられている。
【００１５】半導体素子１の電極ピッチが１２０μｍの
場合、第１のＡｕ／Ｐｄバンプ４の直径は８０μｍ、高
さを３５μｍとし、第２のＡｕ／Ｐｄバンプ５の形状は
第１のＡｕ／Ｐｄバンプ４とほぼ等しく、かつ上部の水
平面にある円柱の凸部６は直径４０μｍ、高さ１５μｍ
とする。これらの形状は、バンプの材質、形成するとき
のボンディング条件により±５〜１０μｍ程度は調整す
ることが可能である。なお、第１及び第２のバンプの材
料は、金とパラジウムとの合金に限られず、金とスズと
の合金や金も使用できる。
【００１６】図２は、本発明の第２の実施例によるバン
プ構造の断面図である。図２に示すバンプは半導体素子
１上のＡｌ電極３上に形成されＡｌ電極３と平行な面を
上部に持つ、ほぼ円筒形状の第１のＡｕ／Ｐｄバンプ４
と、第１のＡｕ／Ｐｄバンプ４の上部の水平面の中央部
に形成され第１のＡｕ／Ｐｄバンプ４より少くとも１０
％以上縮小された小さい形状で上部水平面上に円柱の凸
部６を有する第２のＡｕ／Ｐｄバンプ５とから構成され
る。
【００１７】半導体素子の電極ピッチが１２０μｍの場
合、第１のＡｕ／Ｐｄバンプ４の直径は８０μｍ、高さ
を３５μｍとし、第２のＡｕ／Ｐｄバンプ５の直径は６
０μｍ、高さは２５μｍ、かつ上部の水平面にある円柱
の凸部６は直径４０μｍ、高さ１０μｍとする。これら
の形状は、バンプの材質、形成するときのボンディング
条件により±５〜１０μｍ程度は調整することが可能で
ある。
【００１８】図３は本発明に用いるバンプ製造用キャピ
ラリの一実施例の断面図である。先端面９は平坦に加工
され、ワイヤを導く孔１１と先端面により構成されるエ
ッジ１０が垂直に鋭利に加工されている。直径２５μｍ
のワイヤを使用してバンプを形成する場合、孔径は３３
μｍが最適である。
【００１９】図４は図１に示す実施例の２段バンプを形
成する工程を示す断面図である。電極ピッチが１２０μ
ｍのＡｌ電極３に２段バンプ７を形成する場合、直径２
５μｍのＡｕ／Ｐｄボンディングワイヤ１２を使用し先
端穴径３３μｍの図３に示したバンプ製造用キャピラリ
８に通し、バンプ製造用キャピラリ８の先端にてＡｕ／
Ｐｄボール１３を形成する。（図４（ａ））。次いで加
熱ステージ上にて２００℃に加熱されている半導体素子
１のＡｌ電極３にボンプ製造用キャピラリ８の位置をあ
わせた後、荷重５０ｇでＡｕ／Ｐｄボール１３を押圧
し、変形させつつ、超音波を併用し、Ａｌ電極３に接合
して第１のＡｕ／Ｐｄバンプ４を形成する（図４
（ｂ））。この後、バンプ製造用キャピラリ８を１１０
μｍ上昇させると共にバンプ製造用キャピラリ８の先端
の平坦部が接合した第１のＡｕ／Ｐｄバンプ４の中心に
対応して位置するようにバンプ製造用キャピラリ８を横
方向に３５μｍ移動する（図４（ｃ））。移動が完了し
た後にバンプ製造用キャピラリ８を下降し、バンプ製造
用キャピラリ８の先端の平面部９をＡｕ／Ｐｄボンディ
ングワイヤ１２とともにＡｕ／Ｐｄボンディングワイヤ
１２のみが変形するように第１のＡｕ／Ｐｄバンプへ向
けて再度押圧するとともに超音波を印加する（図４
（ｄ））。この横方向の移動と超音波の効果でバンプ製
造用キャピラリ８の内径のエッジ部１０によりＡｕ／Ｐ
ｄワイヤ１２は切欠部２８が形成される。この状態にお
いてＡｕ／Ｐｄボンディングワイヤ１２はバンプ製造用
キャピラリ８の鋭利なエッジ部１０により形成された切
欠部２８は容易に破断する形状となる。バンプ製造用キ
ャピラリ８が原点に戻るとＡｕ／Ｐｄボンディングワイ
ヤ１２は破断し、半導体素子１のＡｌ電極３上に第１の
Ａｕ／Ｐｄバンプ４が形成される。
【００２０】次いで第１のＡｕ／Ｐｄバンプ４上に位置
合わせし第２のＡｕ／Ｐｄバンプ５を形成する（図４
（ｅ）〜（ｉ））。第２のＡｕ／Ｐｄバンプ４も第１の
Ａｕ／Ｐｄバンプ４と同様にボンディングする事ができ
る。しかし、ボンディング条件は第１のＡｕ／Ｐｄバン
プ４との接合になるので加重、超音波ともに低く押さえ
ることができ半導体素子１のダメージ（クラックの発生
など）は無い。
【００２１】図２に示した実施例のバンプの製造も上述
の方法と同様であるが、第１のバンプ４に比べ第２のバ
ンプ５を形成する時はＡｕ／Ｐｄボール１３が小さくな
るようにワイヤ１２の先端のボール形成時の放電スパー
クの条件を設定しておく。図２のように第２のバンプ５
を第１のバンプ４より小さくしておくことにより、第１
のバンプ４の形成時と第２のバンプ５の形成時とのキャ
ピラリの位置のばらつきを吸収して第２バンプ５を第１
のバンプ４上に確実に形成できる。また、このバンプを
相手側の基板電極とはんだ接合した時にバンプ先端側の
第２のバンプ５が細いので、はんだが第２のバンプ５の
全表面を覆うように濡れ上がり、基板電極とのはんだ接
合が確実に行われるという効果がある。また、本発明の
バンプは、半導体素子上の電極の代わりにセラミック基
板上の電極等にも設けることができる。
【００２２】
【発明の効果】本発明によるバンプ構造は、２段構造を
とっているため従来のバンプより高いバンプを形成でき
る。またワイヤループを形成しないためキャピラリの複
雑な駆動を必要としない。
【００２３】また、本発明に用いるバンプ製造用キャピ
ラリは、ワイヤを通す孔の先端のエッジが垂直に加工さ
れた鋭利な構造であるので、超音波を併用してワイヤと
バンプを切断していることにより、高さのばらつきが無
い高精度なバンプを安定して形成できる。また高さが高
精度に制御できるのでレベリング工程を必要としないた
めバンプを横方向への潰れによるばらつき無く形成でき
る。
【００２４】また本発明によるのバンプ構造は第１バン
プと第２バンプとを同種の材料から形成しているので工
程が簡略になるうえ、第１バンプと第２バンプとの接合
性が良好である。バンプは高さが従来に比べ高くするこ
とが可能となりフリップチップ実装した時の半導体素子
と配線基板の間隙が広くなるため、封止樹脂の流し込み
性が向上する。さらに２段に重ねたバンプの継ぎ目は半
導体素子と基板の熱膨張係数差による破壊に対して応力
の集中を防ぐ効果もある。またワイヤ先端に形成したボ
ール近傍のワイヤに再結晶によって脆弱な粗粒状結晶構
造の部分を持たせるような特殊なワイヤ材を使用する必
要がない。
【図面の簡単な説明】
【図１】本発明によるバンプ構造の第１の実施例を示す
断面図である。
【図２】本発明によるバンプ構造の第２の実施例を示す
断面図である。
【図３】本発明に用いるバンプ製造用キャプラリの一実
施例を示す図で、（ａ）は正面図であり、（ｂ）は先端
部の拡大断面図である。
【図４】図１に示すバンプの製造方法を工程順に示す断
面図である。
【図５】従来のバンプ製造方法を工程順に示す断面図で
ある。
【図６】図５の方法で製造されたバンプを使用したフリ
ップチップ実装構造を示す断面図である。
【図７】従来の他のバンプ製造方法を工程順に示す断面
図である。
【図８】従来のさらに他のバンプ製造方法を工程順に示
す断面図である。
【図９】（ａ）及び（ｂ）はそれぞれ従来のキャピラリ
の正面図及び先端部の断面図である。
【符号の説明】
１ 半導体素子 ２ 保護膜 ３ Ａｌ電極 ４ 第１のバンプ ５ 第２のバンプ ６ 円柱状凸部 ７ ２段バンプ ８ バンプ製造用キャピラリ ９ 先端面 １０ エッジ部 １１ 孔 １２ Ａｕ／Ｐｄワイヤ １３ Ａｕ／Ｐｄボール ２１ ボンディングワイヤ ２２ キャピラリ ２４ Ａｕボール ２５ ループ状軌道 ２６ スタッドバンプ ２７ 突出接点部 ２８ 切欠部 ３０ エッジ ３１ 導電性樹脂 ３２ 配線基板 ３３ 封止樹脂 ３４ アンダバンプ ３５ はんだバンプ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 バンプ製造用キャピラリに通したワイヤ
    の先端に金属ボールを形成する工程と、電極に前記バン
    プ製造用キャピラリの先端で前記金属ボールを押圧しつ
    つ超音波を印加してほぼ円筒状に形成した第１のバンプ
    の底部を前記電極に固着する工程と、この工程の次に前
    記バンプ製造用キャピラリの先端を前記第１のバンプよ
    り離してから横方向に移動させて前記バンプ製造用キャ
    ピラリの先端の前記ワイヤを導く孔の周囲の平坦面を前
    記第１のバンプの中心に対応させて前記バンプ製造用キ
    ャピラリを再度前記第１のバンプへ向けて押圧しつつ超
    音波を印加してから前記バンプ製造用キャピラリを前記
    第１のバンプから引き離して前記ワイヤを前記第１のバ
    ンプから切断する工程と、前記第１のバンプ上に第２の
    バンプを前記第１のバンプと同様に形成する工程とを含
    むことを特徴とするバンプ製造方法。
JP7062824A 1995-03-22 1995-03-22 バンプ製造方法 Expired - Lifetime JP2735022B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7062824A JP2735022B2 (ja) 1995-03-22 1995-03-22 バンプ製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7062824A JP2735022B2 (ja) 1995-03-22 1995-03-22 バンプ製造方法

Publications (2)

Publication Number Publication Date
JPH08264540A JPH08264540A (ja) 1996-10-11
JP2735022B2 true JP2735022B2 (ja) 1998-04-02

Family

ID=13211472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7062824A Expired - Lifetime JP2735022B2 (ja) 1995-03-22 1995-03-22 バンプ製造方法

Country Status (1)

Country Link
JP (1) JP2735022B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7044357B2 (en) 2003-02-17 2006-05-16 Kabushiki Kaisha Shinkawa Bump formation method and wire bonding method
US9601466B2 (en) 2014-09-04 2017-03-21 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
WO2000033455A1 (fr) * 1998-12-02 2000-06-08 Seiko Epson Corporation Dispositif piezo-electrique et son procédé de fabrication
JP3597754B2 (ja) 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6940178B2 (en) 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
JP4318893B2 (ja) 2002-06-03 2009-08-26 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2006284551A (ja) * 2005-02-23 2006-10-19 Sony Corp 振動型ジャイロセンサ
JP4751714B2 (ja) * 2005-12-22 2011-08-17 オリンパス株式会社 積層実装構造体
JP4216295B2 (ja) 2006-05-01 2009-01-28 シャープ株式会社 バンプ構造およびその形成方法、ならびにそれを用いた半導体装置
JP5056004B2 (ja) * 2006-12-26 2012-10-24 パナソニック株式会社 三次元基板間接続構造体およびそれを用いた立体回路装置
JP5086647B2 (ja) * 2007-01-17 2012-11-28 オリンパス株式会社 積層実装構造体
US8080884B2 (en) * 2008-06-27 2011-12-20 Panasonic Corporation Mounting structure and mounting method
TW201133745A (en) * 2009-08-27 2011-10-01 Advanpack Solutions Private Ltd Stacked bump interconnection structure and semiconductor package formed using the same
KR102061342B1 (ko) * 2012-06-13 2020-01-02 에스케이하이닉스 주식회사 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법
FR3088018B1 (fr) * 2018-11-06 2023-01-13 Mbda France Procede de liaison par brassage permettant d'ameliorer la tenue en fatigue de joints brases
CN114799595A (zh) * 2022-04-13 2022-07-29 有研工程技术研究院有限公司 一种深腔焊楔形劈刀及其加工方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940001149B1 (ko) * 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
JPH05166811A (ja) * 1991-12-19 1993-07-02 Fujitsu General Ltd 半田バンプの形成方法
JPH06302645A (ja) * 1993-04-15 1994-10-28 Fuji Xerox Co Ltd 電子部品の端子接続方法とこの接続方法で接続した電子機器およびその端子接続用バンプ
JP3124637U (ja) * 2006-06-12 2006-08-24 薫 松下 ソフトルアー用擬似魚眼及びそれを装着したソフトルアー

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7044357B2 (en) 2003-02-17 2006-05-16 Kabushiki Kaisha Shinkawa Bump formation method and wire bonding method
US9601466B2 (en) 2014-09-04 2017-03-21 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
JPH08264540A (ja) 1996-10-11

Similar Documents

Publication Publication Date Title
JP2735022B2 (ja) バンプ製造方法
US4842662A (en) Process for bonding integrated circuit components
US7033859B2 (en) Flip chip interconnection structure
TWI502662B (zh) 成柱凸塊程序中增加支座高度之系統以及方法
JPH06338504A (ja) 半導体装置およびその製造方法
JP2003243436A (ja) バンプの形成方法、バンプ付き半導体素子及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003243442A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003243441A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10512399A (ja) 半導体チップを少なくとも１つの接触面と電気的に接続する方法
JPH0997816A (ja) 半導体装置の実装方法および実装構造
KR100379823B1 (ko) 반도체집적회로장치의제조방법
JP2733418B2 (ja) 半導体装置の製造方法
JP2821777B2 (ja) フリップチップ用ｉｃ及びその製造方法
JP2976947B2 (ja) バンプ形成方法
JP2003282629A (ja) 超音波フリップチップ実装方法
JP2003273148A (ja) フリップチップ実装方法
JP2574531B2 (ja) バンプ電極の形成方法
JPH08236575A (ja) 半導体装置及びその製造方法
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法
JP2002299374A (ja) 半導体装置及びその製造方法
JP2009070930A (ja) 半導体装置とその製造方法
JP2000068316A (ja) 集積回路装置
JPH09129645A (ja) バンプ電極形成方法
JPH118269A (ja) 電子部品の製造方法、電子装置の製造方法、電子部品及び電子装置
JPH07130749A (ja) 電子部品のリード接合装置並びに接合方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 15

EXPY Cancellation because of completion of term