JP2003273148A - フリップチップ実装方法 - Google Patents
フリップチップ実装方法Info
- Publication number
- JP2003273148A JP2003273148A JP2002075863A JP2002075863A JP2003273148A JP 2003273148 A JP2003273148 A JP 2003273148A JP 2002075863 A JP2002075863 A JP 2002075863A JP 2002075863 A JP2002075863 A JP 2002075863A JP 2003273148 A JP2003273148 A JP 2003273148A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- circuit board
- semiconductor element
- gold
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 本発明は、狭バンプピッチを有する多段バン
プを短時間で形成し、回路基板上に半導体素子を能率よ
く実装できるフリップチップ実装方法を提供する。 【解決手段】 半導体素子１と回路基板４とを、バンプ
を用いて電気的に接続するフリップチップ実装方法にお
いて、前記半導体素子１若しくは前記回路基板４のどち
らか一方の電極２又は５上に、２段以上の金バンプ３ａ
乃至３ｃを形成し、前記回路基板４上に前記半導体素子
１を実装する。これにより実装後の半導体素子１と回路
基板４との間隔を大きくすることができ、かつ、隣接バ
ンプ間を狭ピッチにした実装品が得られる。
プを短時間で形成し、回路基板上に半導体素子を能率よ
く実装できるフリップチップ実装方法を提供する。 【解決手段】 半導体素子１と回路基板４とを、バンプ
を用いて電気的に接続するフリップチップ実装方法にお
いて、前記半導体素子１若しくは前記回路基板４のどち
らか一方の電極２又は５上に、２段以上の金バンプ３ａ
乃至３ｃを形成し、前記回路基板４上に前記半導体素子
１を実装する。これにより実装後の半導体素子１と回路
基板４との間隔を大きくすることができ、かつ、隣接バ
ンプ間を狭ピッチにした実装品が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップ実
装方法に関し、詳しくは、半導体素子と回路基板とを、
多段バンプを用いて電気的に接続するフリップチップ実
装方法に関するものである。
装方法に関し、詳しくは、半導体素子と回路基板とを、
多段バンプを用いて電気的に接続するフリップチップ実
装方法に関するものである。
【０００２】
【従来の技術】従来、半導体素子を回路基板上に実装す
るフリップチップ実装方法としては、特開平８−１７８
６号公報に開示されたものが知られている。
るフリップチップ実装方法としては、特開平８−１７８
６号公報に開示されたものが知られている。
【０００３】同公報に開示されたフリップチップ実装方
法により得られる実装形態は、図８に示すように、半導
体素子を含むパッケージ１０１、そのパッケージ１０１
上の電極１０２、はんだバンプ１０３ａ、はんだバンプ
１０３ｂ、樹脂１０４、回路基板１０５、回路基板１０
５上の電極１０６から構成されている．
法により得られる実装形態は、図８に示すように、半導
体素子を含むパッケージ１０１、そのパッケージ１０１
上の電極１０２、はんだバンプ１０３ａ、はんだバンプ
１０３ｂ、樹脂１０４、回路基板１０５、回路基板１０
５上の電極１０６から構成されている．
【０００４】このようなフリップチップ実装方法では、
パッケージ１０１上の電極１０２上にはんだバンプ１０
３ａを接合した後、はんだバンプ１０３ａの上面を除く
側面を覆うように樹脂１０４を付着させ硬化する。次
に、はんだバンプ１０３ａの上面にはんだバンプ１０３
ｂを接合し、多段バンプを形成する。
パッケージ１０１上の電極１０２上にはんだバンプ１０
３ａを接合した後、はんだバンプ１０３ａの上面を除く
側面を覆うように樹脂１０４を付着させ硬化する。次
に、はんだバンプ１０３ａの上面にはんだバンプ１０３
ｂを接合し、多段バンプを形成する。
【０００５】その後、回路基板１０５上の電極１０６
と、はんだバンプ１０３ｂとを接合しフリップチップ実
装が完了する。
と、はんだバンプ１０３ｂとを接合しフリップチップ実
装が完了する。
【０００６】図８に示す従来例では、はんだバンプ１０
３ａの側面を樹脂１０４で覆うことにより、はんだバン
プ１０３ａとはんだバンプ１０３ｂとを溶融接合する際
に、はんだバンプ１０３ａが表面張力による横方向の膨
らみを発生しないため、安定した形状を有する多段バン
プを形成可能であるというものである。
３ａの側面を樹脂１０４で覆うことにより、はんだバン
プ１０３ａとはんだバンプ１０３ｂとを溶融接合する際
に、はんだバンプ１０３ａが表面張力による横方向の膨
らみを発生しないため、安定した形状を有する多段バン
プを形成可能であるというものである。
【０００７】
【発明が解決しようとする課題】しかしながら、図８に
示す従来例の場合、（１）熱で溶融するはんだバンプで
あるために、隣接するはんだバンプ間でブリッジする危
険性が高く、狭バンプピッチで多段バンプを形成するこ
とが困難である。（２）樹脂１０４を付着硬化するため
の作業時間が必要であり、バンプ形成時間が長くなる。
という問題があった。
示す従来例の場合、（１）熱で溶融するはんだバンプで
あるために、隣接するはんだバンプ間でブリッジする危
険性が高く、狭バンプピッチで多段バンプを形成するこ
とが困難である。（２）樹脂１０４を付着硬化するため
の作業時間が必要であり、バンプ形成時間が長くなる。
という問題があった。
【０００８】本発明は、上記事情に鑑みてなされたもの
であり、狭バンプピッチを有する多段バンプを短時間で
形成し、回路基板上に半導体素子を能率よく実装できる
フリップチップ実装方法を提供することを目的とする。
であり、狭バンプピッチを有する多段バンプを短時間で
形成し、回路基板上に半導体素子を能率よく実装できる
フリップチップ実装方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の発明は、
半導体素子と回路基板とを、バンプを用いて電気的に接
続するフリップチップ実装方法において、前記半導体素
子若しくは前記回路基板のどちらか一方の電極上に、２
段以上の金バンプを形成し、前記回路基板上に前記半導
体素子を実装することを特徴とするものである。
半導体素子と回路基板とを、バンプを用いて電気的に接
続するフリップチップ実装方法において、前記半導体素
子若しくは前記回路基板のどちらか一方の電極上に、２
段以上の金バンプを形成し、前記回路基板上に前記半導
体素子を実装することを特徴とするものである。
【００１０】この発明では、実装後の半導体素子と回路
基板との間隔を大きくすることができ、かつ、隣接バン
プ間を狭ピッチにした実装品が得られる。このような２
段以上の多段バンプは、バンプと電極を機械的に圧接す
る異方性導電接合のフリップチップ実装方法に適用する
のに適している。
基板との間隔を大きくすることができ、かつ、隣接バン
プ間を狭ピッチにした実装品が得られる。このような２
段以上の多段バンプは、バンプと電極を機械的に圧接す
る異方性導電接合のフリップチップ実装方法に適用する
のに適している。
【００１１】請求項２記載の発明は、半導体素子と回路
基板とを、バンプを用いて電気的に接続するフリップチ
ップ実装方法において、前記半導体素子及び前記回路基
板の両電極上に少なくとも１つ以上の金バンプを形成
し、前記回路基板上に前記半導体素子を実装することを
特徴とするものである。
基板とを、バンプを用いて電気的に接続するフリップチ
ップ実装方法において、前記半導体素子及び前記回路基
板の両電極上に少なくとも１つ以上の金バンプを形成
し、前記回路基板上に前記半導体素子を実装することを
特徴とするものである。
【００１２】この発明では、請求項１記載の発明と同じ
く、フリップチップ実装後の半導体素子と回路基板の間
隔を大きくすることができ、かつ、隣接バンプ間を狭ピ
ッチにできる。この多段バンプは、金バンプと金バンプ
を熱圧着する金−金接合のフリップチップ実装方法に適
用するのに適している。
く、フリップチップ実装後の半導体素子と回路基板の間
隔を大きくすることができ、かつ、隣接バンプ間を狭ピ
ッチにできる。この多段バンプは、金バンプと金バンプ
を熱圧着する金−金接合のフリップチップ実装方法に適
用するのに適している。
【００１３】請求項３記載の発明は、請求項１又は２記
載のフリップチップ実装方法であって、前記半導体素子
若しくは前記回路基板の電極上に、下段バンプと、この
下段バンプよりバンプ径が小さい上段バンプとからなる
多段バンプを形成し、前記回路基板上に前記半導体素子
を実装することを特徴とするものである。
載のフリップチップ実装方法であって、前記半導体素子
若しくは前記回路基板の電極上に、下段バンプと、この
下段バンプよりバンプ径が小さい上段バンプとからなる
多段バンプを形成し、前記回路基板上に前記半導体素子
を実装することを特徴とするものである。
【００１４】この発明では、多段バンプ形成工程におい
て、バンプ形成中心位置が多少ずれてもバンプ構造が不
安定にならないので、フリップチップ実装品の歩留まり
を高くすることができる。
て、バンプ形成中心位置が多少ずれてもバンプ構造が不
安定にならないので、フリップチップ実装品の歩留まり
を高くすることができる。
【００１５】請求項４記載の発明は、請求項２記載のフ
リップチップ実装方法であって、前記半導体素子及び回
路基板の両電極上に形成する金バンプのバンプ径が互い
に異なることを特徴とするものである。
リップチップ実装方法であって、前記半導体素子及び回
路基板の両電極上に形成する金バンプのバンプ径が互い
に異なることを特徴とするものである。
【００１６】この発明では、前記金バンプのバンプ径が
互いに異なることから、実装時に多少の位置ずれが発生
しても接続不良になりにくくフリップチップ実装品の歩
留まりを高くすることができる。
互いに異なることから、実装時に多少の位置ずれが発生
しても接続不良になりにくくフリップチップ実装品の歩
留まりを高くすることができる。
【００１７】請求項５記載のフリップチップ実装方法
は、請求項１乃至４いずれかに記載の発明であって、前
記金バンプがボールボンディング法により形成されるこ
とを特徴とするものである。
は、請求項１乃至４いずれかに記載の発明であって、前
記金バンプがボールボンディング法により形成されるこ
とを特徴とするものである。
【００１８】この発明では、金バンプの形成に際して、
基部を形成したところでワイヤを切断し、この基部をバ
ンプとして用いるボールボンデイング法を採用するの
で、短時間で多段バンプを形成し、フリップチップ実装
能率を向上することが可能である。
基部を形成したところでワイヤを切断し、この基部をバ
ンプとして用いるボールボンデイング法を採用するの
で、短時間で多段バンプを形成し、フリップチップ実装
能率を向上することが可能である。
【００１９】
【発明の実施の形態】以下に本発明の実施の形態につい
て詳細に説明する。尚、以下の各実施の形態１乃至４に
おいては、金の３段バンプを用いてフリップチップを実
装する例で説明している。
て詳細に説明する。尚、以下の各実施の形態１乃至４に
おいては、金の３段バンプを用いてフリップチップを実
装する例で説明している。
【００２０】（実施の形態１）
（構成）図１乃至図３は本発明の実施の形態１を示すも
のであり、図１は実施の形態１のフリップチップ実装方
法により半導体素子が実装された回路基板の断面図、図
２は、実施の形態１の３段バンプの形成過程を示す断面
図、図３は実施の形態１のフリップチップ実装方法の工
程を示す断面図である。
のであり、図１は実施の形態１のフリップチップ実装方
法により半導体素子が実装された回路基板の断面図、図
２は、実施の形態１の３段バンプの形成過程を示す断面
図、図３は実施の形態１のフリップチップ実装方法の工
程を示す断面図である。
【００２１】図１に示すように、本実施の形態１により
得られる電子機器は、半導体素子１、半導体素子１上の
電極２、電極２上に形成された第１の金バンプ３ａ、第
２の金バンプ３ｂ、第３の金バンプ３ｃ、回路基板４、
回路基板４上の電極５、半導体素子１と回路基板４の間
を接着固定した異方性導電接着剤６から構成されてい
る。
得られる電子機器は、半導体素子１、半導体素子１上の
電極２、電極２上に形成された第１の金バンプ３ａ、第
２の金バンプ３ｂ、第３の金バンプ３ｃ、回路基板４、
回路基板４上の電極５、半導体素子１と回路基板４の間
を接着固定した異方性導電接着剤６から構成されてい
る。
【００２２】（作用）図２（ａ）に示すように、３段バ
ンプは、まず半導体素子１の電極２上に、ボールボンデ
ィング法により金属接合で第１の金バンプ３ａを形成す
る。このボールボンディング法は、半導体素子１を組み
立てる際に用いられるワイヤボンディング装置がペアチ
ップの電極と外部に接続する電極との間にワイヤを形成
するのに対して、基部を形成したところでワイヤを切断
し、この基部（ボール）をバンプとして用いるものであ
る。
ンプは、まず半導体素子１の電極２上に、ボールボンデ
ィング法により金属接合で第１の金バンプ３ａを形成す
る。このボールボンディング法は、半導体素子１を組み
立てる際に用いられるワイヤボンディング装置がペアチ
ップの電極と外部に接続する電極との間にワイヤを形成
するのに対して、基部を形成したところでワイヤを切断
し、この基部（ボール）をバンプとして用いるものであ
る。
【００２３】第１の金バンプ３ａの先端には、引きちぎ
り痕７ａが存在する。ここでは引きちぎり痕７ａをその
ままにしているが、場合によっては平面プレート（図示
せず）を押し当て先端をレベリングしてもよい。
り痕７ａが存在する。ここでは引きちぎり痕７ａをその
ままにしているが、場合によっては平面プレート（図示
せず）を押し当て先端をレベリングしてもよい。
【００２４】次に、図２（ｂ）に示すように、第１の金
バンプ３ａ上に前記ボールボンディング法で第２の金バ
ンプ３ｂを形成する。さらに、図２（ｃ）に示すよう
に、第２の金バンプ３ｂ上に前記ボールボンデイング法
で第３の金バンプ３ｃを形成する。
バンプ３ａ上に前記ボールボンディング法で第２の金バ
ンプ３ｂを形成する。さらに、図２（ｃ）に示すよう
に、第２の金バンプ３ｂ上に前記ボールボンデイング法
で第３の金バンプ３ｃを形成する。
【００２５】ここで、図２（ｂ）、（ｃ）における７ｂ
及び７ｃは、前記引きちぎり痕７ａと同様に金バンプ形
成時に発生する引きちぎり痕である。ここでは、半導体
素子１の電極２上に３段バンプを形成したが、回路基板
４の電極５上に形成してもよい。
及び７ｃは、前記引きちぎり痕７ａと同様に金バンプ形
成時に発生する引きちぎり痕である。ここでは、半導体
素子１の電極２上に３段バンプを形成したが、回路基板
４の電極５上に形成してもよい。
【００２６】図３（ａ）に示すように、３段バンプが形
成された半導体素子を、回路基板４の電極５と相対する
ように位置合わせした後、異方性導電接着剤６を回路基
板４上に塗布する。場合によっては、異方性導電接着剤
６を回路基板４に塗布した後、位置合わせしてもよい。
成された半導体素子を、回路基板４の電極５と相対する
ように位置合わせした後、異方性導電接着剤６を回路基
板４上に塗布する。場合によっては、異方性導電接着剤
６を回路基板４に塗布した後、位置合わせしてもよい。
【００２７】次に、図３（ｂ）に示すように、半導体素
子１の上面から熱と圧力を加え、金バンプ３ｃと電極５
を接触し、３段バンプを塑性変形させた後、異方性導電
接着剤６を硬化収縮させて、金バンプ３ｃと電極５との
電気的接続をとる。こうして、フリップチップを実装し
た回路基板４を製造する。
子１の上面から熱と圧力を加え、金バンプ３ｃと電極５
を接触し、３段バンプを塑性変形させた後、異方性導電
接着剤６を硬化収縮させて、金バンプ３ｃと電極５との
電気的接続をとる。こうして、フリップチップを実装し
た回路基板４を製造する。
【００２８】このように異方性導電接着剤６を塗布する
に際して、特に電極５をよける必要もなく金バンプ３ｃ
と電極５を圧接すれば電気的接続が得られる。
に際して、特に電極５をよける必要もなく金バンプ３ｃ
と電極５を圧接すれば電気的接続が得られる。
【００２９】ここでは、３段バンプとしたが形成するバ
ンプの段数を替えることにより半導体素子１と回路基板
４との間の距離を調整できる。
ンプの段数を替えることにより半導体素子１と回路基板
４との間の距離を調整できる。
【００３０】なお、異方性導電接着剤６に対して熱を効
率的に伝えるために、回路基板４を加熱してもよい。
率的に伝えるために、回路基板４を加熱してもよい。
【００３１】（効果）上述したフリップチップ実装方法
によれば、バンプを溶融せずに接続しているので、バン
プ間のブリッジが発生しない。また、金バンプ３ａ、３
ｂ、３ｃを同一形状にしているとともに、半導体素子１
か又は回路基板４の一方にのみ金バンプ３ａ、３ｂ、３
ｃを形成することにより、バンプ製造工程が簡略で少工
程数で済み、加工費を最小にできる利点がある。
によれば、バンプを溶融せずに接続しているので、バン
プ間のブリッジが発生しない。また、金バンプ３ａ、３
ｂ、３ｃを同一形状にしているとともに、半導体素子１
か又は回路基板４の一方にのみ金バンプ３ａ、３ｂ、３
ｃを形成することにより、バンプ製造工程が簡略で少工
程数で済み、加工費を最小にできる利点がある。
【００３２】（実施の形態２）
（構成）図４及び図５を参照して、本発明の実施の形態
２を説明する。図４は、実施の形態２のフリップチップ
実装方法により半導体素子１が実装された回路基板４を
示す断面図である。図５は、実施の形態２の３段バンプ
の形成過程を示す断面図である。
２を説明する。図４は、実施の形態２のフリップチップ
実装方法により半導体素子１が実装された回路基板４を
示す断面図である。図５は、実施の形態２の３段バンプ
の形成過程を示す断面図である。
【００３３】本実施の形態２は、実施の形態１と以下の
点で異なる。即ち、図４に示すように、金バンプ３ｄ、
金バンプ３ｅ、金バンプ３ｆの順にバンプ径が小さい３
段バンプ構成としている。
点で異なる。即ち、図４に示すように、金バンプ３ｄ、
金バンプ３ｅ、金バンプ３ｆの順にバンプ径が小さい３
段バンプ構成としている。
【００３４】（作用）図５（ａ）に示すように、本実施
の形態２の３段バンプを形成するには、まず半導体素子
１の電極２上に、バンプ径が最大の金バンプ３ｄを形成
する。次に、図５（ｂ）に示すように金バンプ３ｄ上に
バンプ径の小さい金バンプ３ｅを形成する。さらに、図
５（ｃ）に示すように金バンプ３ｅ上にバンプ径が最小
の金バンプ３ｆを形成し、３段バンプが完成する。これ
以降の工程は実施の形態１の場合と同様である。
の形態２の３段バンプを形成するには、まず半導体素子
１の電極２上に、バンプ径が最大の金バンプ３ｄを形成
する。次に、図５（ｂ）に示すように金バンプ３ｄ上に
バンプ径の小さい金バンプ３ｅを形成する。さらに、図
５（ｃ）に示すように金バンプ３ｅ上にバンプ径が最小
の金バンプ３ｆを形成し、３段バンプが完成する。これ
以降の工程は実施の形態１の場合と同様である。
【００３５】（効果） 上述したフリップチップ実装方
法によれば、実施の形態１の効果を発揮することに加え
て、多段バンプ形成工程において、バンプ形成中心位置
が多少ずれてもバンプ構造が不安定にならないのでバン
プ倒れが発生しにくく、バンプ形成工程の歩留まりが高
くなるという効果を奏する。
法によれば、実施の形態１の効果を発揮することに加え
て、多段バンプ形成工程において、バンプ形成中心位置
が多少ずれてもバンプ構造が不安定にならないのでバン
プ倒れが発生しにくく、バンプ形成工程の歩留まりが高
くなるという効果を奏する。
【００３６】（実施の形態３）
（構成）図６を参照して、本発明の実施の形態３につい
て説明する。図６は、本実施の形態３のフリップチップ
実装方法の工程を示す断面図である。
て説明する。図６は、本実施の形態３のフリップチップ
実装方法の工程を示す断面図である。
【００３７】本実施の形態３は、異方性導電接着剤を用
いていない点で実施の形態１の場合と異なり、これ以外
の工程は実施の形態１と同様である。
いていない点で実施の形態１の場合と異なり、これ以外
の工程は実施の形態１と同様である。
【００３８】（作用）図６（ａ）に示すように、半導体
素子１の電極２上に金バンプ３ａ、３ｂ、の２段ダンプ
を形成し、一方で回路基板４の電極５上に金バンプ３ｇ
を形成する。
素子１の電極２上に金バンプ３ａ、３ｂ、の２段ダンプ
を形成し、一方で回路基板４の電極５上に金バンプ３ｇ
を形成する。
【００３９】次に、図６（ｂ）に示すように、２段バン
プが形成された半導体素子１を、回路基板４の電極５と
相対するように位置合わせした後、半導体素子１の上面
から熱と圧力を加え、金バンプ３ｂと金バンプ３ｇを接
触させ、金属接合させて金バンプ３ｂと金バンプ３ｇと
の電気的接続をとる。こうしてフリップチップを実装し
た回路基板４を製造する。
プが形成された半導体素子１を、回路基板４の電極５と
相対するように位置合わせした後、半導体素子１の上面
から熱と圧力を加え、金バンプ３ｂと金バンプ３ｇを接
触させ、金属接合させて金バンプ３ｂと金バンプ３ｇと
の電気的接続をとる。こうしてフリップチップを実装し
た回路基板４を製造する。
【００４０】尚、金バンプ３ｂと金バンプ３ｇとの接合
部の信頼性を向上させるためこれら金バンプ３ｂと金バ
ンプ３ｇとを接続した後に半導体素子１と回路基板４と
の間に絶縁性接着剤を注入、硬化してもよい。
部の信頼性を向上させるためこれら金バンプ３ｂと金バ
ンプ３ｇとを接続した後に半導体素子１と回路基板４と
の間に絶縁性接着剤を注入、硬化してもよい。
【００４１】（効果）上述した本実施の形態３のフリッ
プチップ実装方法によれば、実施の形態１の場合と同様
な効果を発揮することに加えて、金バンプ３ｂと金バン
プ３ｇとを接合する金−金接合のフリップッチップ実装
方法であるため、金バンプと電極とを接触させる実施の
形態１、２の実装方法に比べて、多段バンプを有する回
路基板４を製造することが容易であるという利点があ
る。
プチップ実装方法によれば、実施の形態１の場合と同様
な効果を発揮することに加えて、金バンプ３ｂと金バン
プ３ｇとを接合する金−金接合のフリップッチップ実装
方法であるため、金バンプと電極とを接触させる実施の
形態１、２の実装方法に比べて、多段バンプを有する回
路基板４を製造することが容易であるという利点があ
る。
【００４２】（実施の形態４）
（構成）図７を参照して、本発明の実施の形態４につい
て説明する。図７は、本実施の形態４のフリップチップ
実装方法の工程を示す断面図である。
て説明する。図７は、本実施の形態４のフリップチップ
実装方法の工程を示す断面図である。
【００４３】本実施の形態４は、実施の形態３と比べ、
回路基板４の電極５に形成した金バンプ３ｈと、この金
バンプ３ｈ上に形成した金バンプ３ｉを備え、金バンプ
３ｉのバンプ径を金バンプ３ｈよりも小径とした点が異
なるものである。
回路基板４の電極５に形成した金バンプ３ｈと、この金
バンプ３ｈ上に形成した金バンプ３ｉを備え、金バンプ
３ｉのバンプ径を金バンプ３ｈよりも小径とした点が異
なるものである。
【００４４】（作用）図７（ａ）に示すように、半導体
素子１の電極２上に金バンプ３ａを形成し、一方で回路
基板４の電極５上に金バンプ３ｈを形成する。さらに、
金バンプ３ｈ上に複数の小径の金バンプ３ｉを形成す
る。
素子１の電極２上に金バンプ３ａを形成し、一方で回路
基板４の電極５上に金バンプ３ｈを形成する。さらに、
金バンプ３ｈ上に複数の小径の金バンプ３ｉを形成す
る。
【００４５】次に、図７（ｂ）に示すように、金バンプ
３ａが形成された半導体素子１を、回路基板４の電極５
と相対するように位置合わせした後、半導体素子１の上
面から熱と圧力を加え、金バンプ３ａと小径の金バンプ
３ｉとを引きちぎり痕７ａが金バンプ３ｉの間の隙間に
嵌合するようにして接触させ、かつ、金属接合させて金
バンプ３ａと金バンプ３ｉとの電気的接続をとる。こう
してフリップチップを実装した回路基板４を製造する。
３ａが形成された半導体素子１を、回路基板４の電極５
と相対するように位置合わせした後、半導体素子１の上
面から熱と圧力を加え、金バンプ３ａと小径の金バンプ
３ｉとを引きちぎり痕７ａが金バンプ３ｉの間の隙間に
嵌合するようにして接触させ、かつ、金属接合させて金
バンプ３ａと金バンプ３ｉとの電気的接続をとる。こう
してフリップチップを実装した回路基板４を製造する。
【００４６】（効果）本実施の形態４のフリップチップ
実装方法によれば、実施の形態１乃至３の場合と同様な
効果を発揮することに加え、金バンプ３ａと金バンプ３
ｉが嵌合する状態で接触しかつ金属接合するために、接
合強度が強い金−金接合の多段バンプを備えた回路基板
４を製造できるという効果も奏する。
実装方法によれば、実施の形態１乃至３の場合と同様な
効果を発揮することに加え、金バンプ３ａと金バンプ３
ｉが嵌合する状態で接触しかつ金属接合するために、接
合強度が強い金−金接合の多段バンプを備えた回路基板
４を製造できるという効果も奏する。
【００４７】
【発明の効果】本発明によれば、フリップチップ実装を
行う場合に、金バンプからなる多段バンプを形成し、半
導体素子を回路基板上に実装するものであるから、はん
だバンプに特有な隣接バンプ間でのブリッジが発生しに
くく、このため、半導体素子と回路基板との間隔を大き
くし、かつ、バンプ間隔を狭ピッチにして電気的な接続
をとることが容易なフリップチップ実装方法を提供する
ことができる。
行う場合に、金バンプからなる多段バンプを形成し、半
導体素子を回路基板上に実装するものであるから、はん
だバンプに特有な隣接バンプ間でのブリッジが発生しに
くく、このため、半導体素子と回路基板との間隔を大き
くし、かつ、バンプ間隔を狭ピッチにして電気的な接続
をとることが容易なフリップチップ実装方法を提供する
ことができる。
【図１】本発明の実施の形態１のフリップチップ実装方
法により半導体素子が実装された回路基板を示す断面図
である。
法により半導体素子が実装された回路基板を示す断面図
である。
【図２】実施の形態１の３段バンプの形成過程を示す断
面図である。
面図である。
【図３】実施の形態１のフリップチップ実装方法の工程
を示す断面図である。
を示す断面図である。
【図４】実施の形態２のフリップチップ実装方法により
半導体素子が実装された回路基板を示す断面図である。
半導体素子が実装された回路基板を示す断面図である。
【図５】実施の形態２の３段バンプの形成過程を示す断
面図である
面図である
【図６】実施の形態３のフリップチップ実装方法の工程
を示す断面図である．
を示す断面図である．
【図７】実施の形態４のフリップチップ実装方法の工程
を示す断面図である。
を示す断面図である。
【図８】従来のフリップチップ実装方法により半導体素
子が実装された回路基板を示す断面図である。
子が実装された回路基板を示す断面図である。
【符号の説明】
１ 半導体素子
２ 電極
３ａ 金バンプ
３ｂ 金バンプ
３ｃ 金バンプ
３ｄ 金バンプ
３ｅ 金バンプ
３ｆ 金バンプ
３ｇ 金バンプ
３ｈ 金バンプ
３ｉ 金バンプ
４ 回路基板
５ 電極
６ 異方性導電接着剤
７ａ 引きちぎり痕
７ｂ 引きちぎり痕
７ｃ 引きちぎり痕
７ｄ 引きちぎり痕
７ｅ 引きちぎり痕
７ｆ 引きちぎり痕
Claims (5)
- 【請求項１】 半導体素子と回路基板とを、バンプを用
いて電気的に接続するフリップチップ実装方法におい
て、 前記半導体素子若しくは前記回路基板のどちらか一方の
電極上に２段以上の金バンプを形成し、前記回路基板上
に前記半導体素子を実装することを特徴とするフリップ
チップ実装方法。 - 【請求項２】 半導体素子と回路基板とを、バンプを用
いて電気的に接続するフリップチップ実装方法におい
て、 前記半導体素子及び前記回路基板の両電極上に少なくと
も１つ以上の金バンプを形成し、前記回路基板上に前記
半導体素子を実装することを特徴とするフリップチップ
実装方法。 - 【請求項３】 前記半導体素子若しくは前記回路基板の
電極上に、下段バンプと、この下段バンプよりバンプ径
が小さい上段バンプとからなる多段バンプを形成し、前
記回路基板上に前記半導体素子を実装することを特徴と
する請求項１又は２記載のフリップチップ実装方法。 - 【請求項４】 前記半導体素子及び前記回路基板の両電
極上に形成した金バンプのバンプ径が、互いに異なるこ
とを特徴とする請求項２記載のフリップチップ実装方
法。 - 【請求項５】 前記金バンプがボールボンディング法に
より形成されることを特徴とする請求項１乃至４のいず
れかに記載のフリップチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075863A JP3746719B2 (ja) | 2002-03-19 | 2002-03-19 | フリップチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075863A JP3746719B2 (ja) | 2002-03-19 | 2002-03-19 | フリップチップ実装方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003273148A true JP2003273148A (ja) | 2003-09-26 |
| JP2003273148A5 JP2003273148A5 (ja) | 2005-06-02 |
| JP3746719B2 JP3746719B2 (ja) | 2006-02-15 |
Family
ID=29204824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002075863A Expired - Fee Related JP3746719B2 (ja) | 2002-03-19 | 2002-03-19 | フリップチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3746719B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006318974A (ja) * | 2005-05-10 | 2006-11-24 | Toshiba Components Co Ltd | バンプ構造を用いた半導体素子及びその製造方法 |
| WO2019150825A1 (ja) * | 2018-02-01 | 2019-08-08 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102534735B1 (ko) | 2016-09-29 | 2023-05-19 | 삼성전자 주식회사 | 필름형 반도체 패키지 및 그 제조 방법 |
| JP7491769B2 (ja) | 2020-08-04 | 2024-05-28 | 株式会社ジャパンディスプレイ | 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法 |
-
2002
- 2002-03-19 JP JP2002075863A patent/JP3746719B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006318974A (ja) * | 2005-05-10 | 2006-11-24 | Toshiba Components Co Ltd | バンプ構造を用いた半導体素子及びその製造方法 |
| WO2019150825A1 (ja) * | 2018-02-01 | 2019-08-08 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| JPWO2019150825A1 (ja) * | 2018-02-01 | 2020-02-06 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| US11183615B2 (en) | 2018-02-01 | 2021-11-23 | Nuvoton Technology Corporation Japan | Semiconductor device |
| US11417805B2 (en) | 2018-02-01 | 2022-08-16 | Nuvoton Technology Corporation Japan | Semiconductor device |
| US11742461B2 (en) | 2018-02-01 | 2023-08-29 | Nuvoton Technology Corporation Japan | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3746719B2 (ja) | 2006-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5347222B2 (ja) | 半導体装置の製造方法 | |
| JP2005203497A (ja) | 半導体装置およびその製造方法 | |
| JP2003243442A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001176918A (ja) | テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール | |
| JP2735022B2 (ja) | バンプ製造方法 | |
| JP2005005716A (ja) | 金メッキされたリードと金バンプ間のボンディングを有するパッケージ及びその製造方法 | |
| JP2009246337A (ja) | 半導体装置及びその製造方法 | |
| JP3243956B2 (ja) | 半導体装置およびその製造方法 | |
| JP3746719B2 (ja) | フリップチップ実装方法 | |
| JP2005353854A (ja) | 配線基板およびそれを用いた半導体装置 | |
| JP2001210676A (ja) | 半導体装置およびその製造方法 | |
| US7800237B2 (en) | Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device | |
| JP2003234427A (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
| JP2004253598A (ja) | 電子部品の実装方法 | |
| JP3314516B2 (ja) | 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法 | |
| JP2009070930A (ja) | 半導体装置とその製造方法 | |
| JPH1140605A (ja) | テープキャリアパッケージ | |
| JP2002313840A (ja) | 半導体素子実装基板及びその製造方法 | |
| JP3915325B2 (ja) | 半導体装置の製造方法 | |
| JP3674550B2 (ja) | 半導体装置 | |
| JP2003324125A (ja) | 半導体装置 | |
| JP2006324577A (ja) | 半導体装置およびその製造方法 | |
| JP2002299371A (ja) | 電子装置の製造方法および電子装置 | |
| JP2005174981A (ja) | 電子部品の製造方法及び電子部品 | |
| JPH04299544A (ja) | フィルムキャリヤ半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040819 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051124 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3746719 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |