JP2005005716A - 金メッキされたリードと金バンプ間のボンディングを有するパッケージ及びその製造方法 - Google Patents
金メッキされたリードと金バンプ間のボンディングを有するパッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2005005716A JP2005005716A JP2004173037A JP2004173037A JP2005005716A JP 2005005716 A JP2005005716 A JP 2005005716A JP 2004173037 A JP2004173037 A JP 2004173037A JP 2004173037 A JP2004173037 A JP 2004173037A JP 2005005716 A JP2005005716 A JP 2005005716A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- gold
- layer
- bump
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000010931 gold Substances 0.000 claims abstract description 72
- 229910052737 gold Inorganic materials 0.000 claims abstract description 70
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 69
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 39
- 230000008018 melting Effects 0.000 claims abstract description 26
- 238000002844 melting Methods 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 238000007747 plating Methods 0.000 claims abstract description 8
- 239000006023 eutectic alloy Substances 0.000 claims description 20
- 229910000753 refractory alloy Inorganic materials 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 239000000956 alloy Substances 0.000 abstract description 3
- 230000005496 eutectics Effects 0.000 abstract description 2
- WABPQHHGFIMREM-NOHWODKXSA-N lead-200 Chemical compound [200Pb] WABPQHHGFIMREM-NOHWODKXSA-N 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- WABPQHHGFIMREM-VENIDDJXSA-N lead-201 Chemical compound [201Pb] WABPQHHGFIMREM-VENIDDJXSA-N 0.000 description 5
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- WABPQHHGFIMREM-AHCXROLUSA-N lead-203 Chemical compound [203Pb] WABPQHHGFIMREM-AHCXROLUSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000003351 stiffener Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 208000032368 Device malfunction Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 229910018731 Sn—Au Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- OANFWJQPUHQWDL-UHFFFAOYSA-N copper iron manganese nickel Chemical compound [Mn].[Fe].[Ni].[Cu] OANFWJQPUHQWDL-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- WABPQHHGFIMREM-FTXFMUIASA-N lead-202 Chemical compound [202Pb] WABPQHHGFIMREM-FTXFMUIASA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/262—Sn as the principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
【課題】金メッキされたリードと金バンプ間のボンディングを有するパッケージ及びその製造方法を提供する。
【解決手段】金層がメッキされた連結リードと、金層に比べて融点の低い低融点金属層、例えば、錫層が表面にメッキされた金バンプ、及び低融点金属層と金層との共融点合金形成によってリードとバンプとを電気的に接合連結するボンディング部を含んで構成されるパッケージ。よって、リードに金層をメッキすることによって、ＯＬＢ部位での接触不良または錫拡散、錫のウィスカー発生などによる問題を効果的に解決できる。
【選択図】図８
【解決手段】金層がメッキされた連結リードと、金層に比べて融点の低い低融点金属層、例えば、錫層が表面にメッキされた金バンプ、及び低融点金属層と金層との共融点合金形成によってリードとバンプとを電気的に接合連結するボンディング部を含んで構成されるパッケージ。よって、リードに金層をメッキすることによって、ＯＬＢ部位での接触不良または錫拡散、錫のウィスカー発生などによる問題を効果的に解決できる。
【選択図】図８
Description
本発明は、半導体素子に係り、特に、金メッキされたリードと金バンプ間のボンディングを有するチップパッケージ及びその製造方法に関する。
液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｄｉｓｐｌａｙ:ＬＣＤ）のような表示装置の駆動用として使われているＬＤＩ（ＬＣＤ Ｄｒｉｖｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）パッケージは集積回路チップまたは半導体チップを有機機材よりなるテープに実装させたＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）製品で形成されている。このようなパッケージ形態は携帯電話の端末装置またはゲーム機などの表示装置に使われる集積回路チップまたは半導体チップのパッケージにも使われている。ＴＡＢ形態のパッケージはテープキャリアパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ：ＴＣＰ）またはチップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ：ＣＯＦ）パッケージなどの構造を利用している。特に、ＴＣＰは薄型化に非常に有用であって表示装置などに広く採用されている。
このようなＴＡＢ形態のパッケージを具現するために、半導体チップにはバンプが具備され、テープ（またはフィルム）には連結リードが予備的に先に具備される。バンプとリード間の接合によって半導体チップとテープとが接合されてこのようなＴＡＢ、ＴＣＰまたはＣＯＦ形態のパッケージが具現される。
現在、連結リードは主に銅リードの表面に錫（Ｓｎ）がメッキされた状態で主に使われている。そして、半導体チップなどに具現されるバンプは主に金で具現されている。ところが、このような場合、連結リードにメッキされた錫層は、連結リードとバンプとが連結される部分、すなわち、内側リードボンディング（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ：ＩＬＢ）部分ではバンプと連結リード間の接合に有益に作用する。
それにも拘わらず、このような錫層はパッケージで外部に露出され、他の素子のソケットなどに接触されるか挟まれる外側リードボンディング（Ｏｕｔｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ：ＯＬＢ）部分では様々な問題を引き起こす原因として作用できる。また、接触不良及び錫拡散などによる様々な問題を引き起こすことがある。
例えば、錫はウィスカー現象が誘発されやすいが、このようなウィスカー現象によってリード間の所望しない短絡が発生する場合もある。すなわち、このようなＴＡＢ、ＴＣＰまたはＣＯＦ形態のパッケージが具現された後、露出されるＯＬＢは一般的に異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）ボンディングで外部と電気的に連結される。この時、前記したようにウィスカー現象などによって短絡が発生すれば、結局、素子の動作不良が発生する。また、ＯＬＢの後面にスティフィナが重なってスロットなどに挟まれてＯＬＢが外部と電気的に連結されうるが、この場合、錫は非常にソフトであってこのようなスロットに差し込まれるのに非常に不利である。
さらに、錫でメッキされた連結リードはＩＬＢ部分でも様々な問題が発生しうるが、例えば、錫の拡散によるリードネックブロークン（リードネックの損傷）などが発生しうる。
したがって、連結リードとバンプとの接触での熱的信頼性または外観信頼性、連結リードと他の素子などとの連結での熱的信頼性などを向上させるために、連結リード及びバンプそれぞれを共に金を利用して構成する必要がだんだんと要求されている。特に、パッケージで外部に露出されて他の素子のソケットなどに接触されるか差し込まれるＯＬＢ部分は少なくとも外部に露出される表面が金で具現されることが切実に要求されている。
このために、このようなリードの表面を金でメッキして金バンプと連結しようとする試みが様々な方法で行われている。例えば、特許文献１では金−金ボンディングを熱的圧着ボンディングによって具現しようとする試みが提示されている。
それにも拘わらず、このような熱的圧着ボンディングはその接合強度が錫を介在するボンディングに比べて相対的に弱い場合がある。また、熱的圧着ボンディングはリードがバンパーに入り込まねばならないので、バンパーの高さが均一でない殆どの製品ではリードがバンプと接合できないリードオープン不良が多発する場合がある。
したがって、連結リードの露出される表面が少なくとも金で構成され、連結リードと金バンパー間の接合がさらに安定的に形成されうる新しいリードとバンパー間の接合の形成方法が切実に要求される。
米国特許第６,５１８,６４９号（Ｔａｐｅ ｃａｒｒｉｅｒ ｔｙｐｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ ｗｉｔｈ ｇｏｌｄ／ｇｏｌｄ ｂｏｎｄｉｎｇ ｏｆ ｌｅａｄ ｓ ｔｏ ｂｕｍｐｓ，２００３年２月１１日登録，Ｔｏｍｏｈｉｋｏ Ｉｗａｎｅ，Ｔｅｎｒｉら）
本発明が解決しようとする技術的課題は、外側リードボンディング部分には少なくとも金メッキされた連結リードが構成され、また、金メッキされた連結リードと金バンプ間に安定したボンディングを有しうるＩＣ素子のパッケージを提供するところにある。
前記の技術的課題を達成するための本発明の一観点は、金層がメッキされた連結リードと、前記金層に比べて融点の低い低融点金属層が表面にメッキされたバンプ、及び前記低融点金属層と前記金層の共融点合金形成によって前記リードと前記バンプとを電気的に接合連結するボンディング部を含んで構成されるチップパッケージを提供する。
または、テープキャリア上において外側リードボンディング部で内側リードボンディング部に配線として延び、全体露出される表面に金層がメッキされた連結リードと、前記内側リードボンディング部の前記リード表面に対向する上側表面に前記金層に比べて融点の低い低融点金属層がメッキされたバンプを有するチップ、及び前記低融点金属層と前記金層との共融点合金形成によって前記リードと前記バンプとを電気的に接合連結するボンディング部を含んで構成されるチップパッケージを提供する。
または、表面が金層でメッキされた連結リードを有するテープキャリアを形成する段階と、チップ上に製作されたバンプの上側表面に前記金層に比べて融点の低い低融点金属層をメッキする段階、及び前記低融点金属層と前記金層との共融点合金形成によって前記リードと前記バンプとを電気的に接合連結するボンディング部を形成する段階と、を含んで構成されるチップパッケージ製造方法を提供する。
ここで、前記連結リードは銅層で形成されうる。前記低融点金属層は錫層でありうる。前記バンプは金層でありうる。
前記チップと前記テープキャリア間には前記ボンディング部を密封する絶縁物が満たされうる。
本発明によれば、外側リードボンディング部には少なくとも金メッキされた連結リードが構成され、さらに、金メッキされた連結リードと金バンプ間に安定したボンディングを有しうるチップ素子のパッケージを提供することができる。
本発明によれば、リードに金層をメッキすることによって、ＯＬＢ部位での接触不良または錫拡散、錫のウィスカー発生などによる問題を効果的に解決できる。また、リードに金層を導入することによって、ＩＬＢ部位での錫拡散によるリードネックブロークン現象を効果的に防止できる。さらに、金メッキされたリードを導入することによって熱的信頼性がさらに向上させうる。また、パッケージで外部に露出されるＯＬＢ部分の外観を綺麗に維持でき、ＯＬＢの後面にスティフィナが重なってスロットなどに挟まれる時より信頼性ある接触が具現できる。
一方、リードの表面に金層をメッキするにもかかわらず、バンプの上側表面に共融点合金形成のための錫層をメッキすることによって、金メッキされたリードとバンプ間の接合を錫−金の共融点合金で具現できる。これによって、リードとバンプ間の接合強度を強化する効果が具現できる。
以下、添付図面を参照して本発明の実施例を詳細に説明する。しかし、本発明の実施例は様々な他の形態に変形でき、本発明の範囲が後述する実施例によって限定されると解釈されてはならない。本発明の実施例は当業者に本発明をさらに完全に説明するために提供されるものである。
本発明の実施例では、テープまたはテープキャリアの材料に金連結リードまたは金が表面にメッキされた連結リードを導入し、ＩＣ素子または半導体素子において上側表面に錫層がメッキされた金バンプを導入し、錫層がメッキされた金バンプと連結リードとを共融点合金の形成によってボンディングさせたパッケージ構造を提示する。
共融点合金は金と錫との共融点合金でありうるが、このような共融点合金によるボンディングによって連結リードと金バンプとはさらに安定的、かつ高強度で接合連結されうる。本発明の実施例によるボンディング構造ではＯＬＢ部分での連結リード部分はその表面が金でメッキされた状態に維持されうる。したがって、ＯＬＢ部分での錫ウィスカー現象などが防止でき、リードの熱的安定性または信頼性の向上が具現でき、リードの外観信頼性の向上が具現できる。
図１は、本発明の実施例によるパッケージを説明するために概略的に示した平面図である。図２は、本発明の実施例によるパッケージを説明するために概略的に示した断面図である。図３ないし図８は、本発明の実施例によるパッケージを説明するために工程順序によって概略的に示した断面図である。
図１及び図２を参照すれば、本発明の実施例によるパッケージは半導体チップまたはＩＣチップ１００がテープ（またはテープキャリア、４００）に実装されたパッケージを提供する。ＩＣチップ１００には多数のバンプ１１０が具備され、テープ４００には多数の平行な連結リード２００が具備される。連結リード２００の内側リード２０１はＩＬＢ部３１０でバンプ１１０と共融点合金との形成によって接合連結される。
リード２００の引出し部を構成する外側リード２０２、２０３はＯＬＢ部３２０、３３０から露出され、他の装置に電気的に連結される。図１に例として提示されたパッケージはＬＣＤに適用されるＬＤＩパッケージやプラズマ表示パネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｎｅｌ：ＰＤＰ）に適用されるＰＤＩ（ＰＤＰ Ｄｒｉｖｅｒ ＩＣ）パッケージのような表示素子に適用されるＤＤＩ（Ｄｉｓｐｌａｙ Ｄｒｉｖｅｒ ＩＣ）パッケージである場合があるが、ＬＤＩパッケージである場合、外側リード２０２はＡＣＦなどを通じて液晶パネルの電極に接続され、外側リード２０３は電源や画像データ信号が伝送される印刷回路基板の電極に接続されうる。
テープ４００はポリイミドなどのような有機材料よりなりうる。このようなテープ４００上には連結リード２００が形成される。このような連結リード２００は後述するが、金または表面に金メッキされた銅配線パターンで形成される。ウェーハからダイシングなどによって切り出された半導体チップ（またはＩＣチップ：１００）にはバンプ１１０を具備した状態になる。このようなバンプ１１０の表面には錫層などがメッキされる。錫は相対的に融点の低い金属であるので、このような低融点金属、例えば、鉛などがバンプ１１０の表面にメッキされる場合もある。
以後、後述するが、このようなバンプ１１０と内側リード２０１とは共融点合金の形成によって相互間に接合連結される。このように接合連結された後、このような連結部位はアンダーフィル樹脂または非伝導ペースト（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ：ＮＣＰ）などのような絶縁物４３０によって密封される。そして、内側リード２０１と外側リード２０２、２０３間のリード２００上にはソルダーレジスト４１０被覆によって保護されているので、結局、図２に提示されたようにパッケージの外側リード２０２、２０３のみが外部に露出される。
このようなパッケージを構成するためにはまず、連結リード２００とバンプ１１０との準備が優先されねばならない。
図３を参照すれば、半導体チップ１００の電極１２０に整列されるようにバンプ１１０を形成するために金層１１１をメッキで形成する。この時、バンプ１１０で金層１１１をパターニングするために導入される膜質１３０によって金層１１１の形状が具現される。
図４を参照すれば、金層１１１上に錫層１１５を選択的にメッキする。この時、錫層１１５は以後のリード２００との共融点合金形成による接合に十分な錫が提供できる厚さ、例えば、０.１〜１０μm程度に形成される。このようにメッキされる錫層１１５は金層１１１と合金層を形成する。それにも拘わらず、錫層１１５の上側表面には純粋な錫層が一部厚さに残存するようにせねばならない。このように残存する純粋錫層はリード２００の金層と共融点合金とを形成する反応に加わる。
一方、このような錫層１１５はリード２００にメッキされる金層と共融点合金形成のために導入されるので、金層と共融点合金が形成できる金属、例えば、鉛のような低融点金属に代替される場合もある。
図５を参照すれば、パターニングするために導入される膜質１３０を除去して上側表面に錫層１１５がメッキされた金層１１１を含んで構成されるバンプ１１０を形成する。このようなバンプ１１０は半導体チップ１１０の電極に電気的に連結された状態である。
一方、連結リード２００は少なくともリード２００の表面が金層であるように形成する。
図６を参照すれば、テープ４００上にリード２００を銅層２１０などのような金属パターンで形成する。以後に、銅層２１０表面に金層２３０をメッキする。これによって、リード２００を構成する銅層２１０は外部に露出されず金層２３０で隠す。したがって、外側リード２０２、２０３及び内側リード２０１の表面は全て金層２３０でメッキされた状態になる。
このように、連結リード２００を金層２３０でメッキされた状態に、そして、これに対応するバンプ１１０を上側表面に錫層１１５がメッキされた金層１１１で構成した状態で、連結リード２００とバンプ１００とを共融点合金形成によって接合連結する。
図７を参照すれば、リード２００とバンプ１１０とを相互接触させるか接触する程に近接させた後、共融点合金を形成するように誘導する。例えば、約５００℃程度の温度で約２秒程度接合工程を行う。この時、バンプ１１０には２０ないし３０ｇｆ程度の圧力が印加される場合もある。しかし、このような例示された条件はリード２００とバンプ１１０間に共融点合金形成による接合が行われれば、変形できる。
図８を参照すれば、リード２００とバンプ１１０間には共融点形成条件によって、錫−金間の共融点合金２５０が形成される。このような共融点合金２５０はＡｕＳｎ４形態である場合があり、また、Ａｕがリッチな状態でありうる。このようなＡｕリッチＳｎ−Ａｕ合金はダクタイルな特性を表す（延性（展性）を示す）ことが知られている。
このような共融点合金２５０による接合は相対的に非常に強い強度を表す。したがって、リード２００とバンプ１００間の接合連結に対する安定性が非常に高いレベルで具現できる。
このようにリード２００を金層２３０でメッキした状態でも、金層１１１上に錫層１１５がメッキされたバンプ１１０を導入して共融点合金形成による接合が具現できる。これによって、リード２００の熱的信頼性及び安定性を高く具現すると同時に、リード２００とバンプ１１０間の接合連結の安定性及び信頼性が高く具現できる。したがって、製品ユーザーのリードへの金メッキに対する要求に効果的に相応できる。
以上、本発明を具体的な実施例を通じて詳細に説明したが、本発明はこれに限定されず、本発明の技術的思想内で当業者によってその変形や改良が可能であることが明白である。
本発明の金メッキされたリードと金バンプ間のボンディングを有するパッケージ及びその製造方法は例えば、半導体素子のチップに利用できる。
１００ 半導体チップ
１１０ バンプ
１１１ 金層
１１５ メッキされた錫層
１２０ 電極
２００ 連結リード
２０１ 内側リード
２０３ 外側リード
２５０ 金−錫共融点合金
４００ テープ
１１０ バンプ
１１１ 金層
１１５ メッキされた錫層
１２０ 電極
２００ 連結リード
２０１ 内側リード
２０３ 外側リード
２５０ 金−錫共融点合金
４００ テープ
Claims (10)
- 金層がメッキされた連結リードと、
前記金層に比べて融点の低い低融点金属層が表面にメッキされたバンプと、
前記低融点金属層と前記金層との共融点合金形成によって前記リードと前記バンプとを電気的に接合連結するボンディング部と、を含むことを特徴とするチップパッケージ。 - 前記低融点金属層は錫層であることを特徴とする請求項１に記載のチップパッケージ。
- 前記バンプは金層であることを特徴とする請求項１に記載のチップパッケージ。
- テープキャリア上で外側リードボンディング部で内側リードボンディング部に配線として延び、全体露出される表面に金層がメッキされた連結リードと、
前記内側リードボンディング部の前記リード表面に対向する上側表面に前記金層に比べて融点の低い低融点金属層がメッキされたバンプを有するチップと、
前記低融点金属層と前記金層との共融点合金形成によって前記リードと前記バンプとを電気的に接合連結するボンディング部と、を含むことを特徴とするチップパッケージ。 - 前記低融点金属層は錫層であることを特徴とする請求項４に記載のチップパッケージ。
- 前記バンプは金層を含むことを特徴とする請求項４に記載のチップパッケージ。
- 前記チップと前記テープキャリア間には前記ボンディング部を密封する絶縁物が満たされることを特徴とする請求項４に記載のチップパッケージ。
- 表面が金層でメッキされた連結リードを有するテープキャリアを形成する段階と、
チップ上に製作されたバンプの上側表面に前記金層に比べて融点の低い低融点金属層をメッキする段階と、
前記低融点金属層と前記金層との共融点合金形成によって前記リードと前記バンプとを電気的に接合連結するボンディング部を形成する段階と、を含むことを特徴とするチップパッケージ製造方法。 - 前記低融点金属層は錫層を含んで形成されることを特徴とする請求項８に記載のチップパッケージ製造方法。
- 前記バンプは金層を含んで形成されることを特徴とする請求項８に記載のチップパッケージ製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0037861A KR100539235B1 (ko) | 2003-06-12 | 2003-06-12 | 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005005716A true JP2005005716A (ja) | 2005-01-06 |
Family
ID=33536167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004173037A Pending JP2005005716A (ja) | 2003-06-12 | 2004-06-10 | 金メッキされたリードと金バンプ間のボンディングを有するパッケージ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040251546A1 (ja) |
| JP (1) | JP2005005716A (ja) |
| KR (1) | KR100539235B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010089882A1 (ja) | 2009-02-06 | 2010-08-12 | Dewaki Kenji | 銀含有合金メッキ浴、およびこれを用いた電解メッキ方法 |
| JP2014192298A (ja) * | 2013-03-27 | 2014-10-06 | Seiko Epson Corp | 半導体装置 |
| US9080247B2 (en) | 2009-07-31 | 2015-07-14 | Shinji Dewaki | Tin-containing alloy plating bath, electroplating method using same, and substrate with the electroplating deposited thereon |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294560A (ja) * | 2006-04-24 | 2007-11-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7939939B1 (en) * | 2007-06-11 | 2011-05-10 | Texas Instruments Incorporated | Stable gold bump solder connections |
| KR101057699B1 (ko) * | 2008-05-15 | 2011-08-19 | 매그나칩 반도체 유한회사 | 원-타임 프로그래머블 기능을 갖는 메모리 장치, 이를구비한 표시패널 구동 칩 및 표시장치 |
| CH701507A1 (fr) * | 2009-07-31 | 2011-01-31 | Roth & Genta Haute Horlogerie | Procédé d'assemblage de pièces en alliage d'or. |
| US9142533B2 (en) * | 2010-05-20 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate interconnections having different sizes |
| US9425136B2 (en) | 2012-04-17 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conical-shaped or tier-shaped pillar connections |
| US9299674B2 (en) | 2012-04-18 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace interconnect |
| CN102764922B (zh) * | 2012-07-13 | 2015-05-06 | 中国电子科技集团公司第十一研究所 | 一种大面积焊接方法 |
| US9111817B2 (en) | 2012-09-18 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure and method of forming same |
| WO2015046326A1 (ja) * | 2013-09-26 | 2015-04-02 | デクセリアルズ株式会社 | 発光装置、異方性導電接着剤、発光装置製造方法 |
| CN103551690B (zh) * | 2013-11-01 | 2016-05-25 | 安徽华东光电技术研究所 | 一种限幅器的制作方法 |
| CN103722303A (zh) * | 2013-12-23 | 2014-04-16 | 苏州宏泉高压电容器有限公司 | 一种锆金银焊接材料及其制备方法 |
| KR102233334B1 (ko) | 2014-04-28 | 2021-03-29 | 삼성전자주식회사 | 주석 도금액, 주석 도금 장치 및 상기 주석 도금액을 이용한 반도체 장치 제조 방법 |
| KR102377522B1 (ko) * | 2015-04-16 | 2022-03-22 | 삼성디스플레이 주식회사 | 가요성 표시 장치 |
| KR102534735B1 (ko) | 2016-09-29 | 2023-05-19 | 삼성전자 주식회사 | 필름형 반도체 패키지 및 그 제조 방법 |
| TWI685074B (zh) * | 2016-10-25 | 2020-02-11 | 矽創電子股份有限公司 | 晶片封裝結構及相關引腳接合方法 |
| TWI720728B (zh) * | 2019-12-12 | 2021-03-01 | 南茂科技股份有限公司 | 薄膜覆晶封裝結構和其製作方法 |
| CN117238781B (zh) * | 2023-11-16 | 2024-02-23 | 江苏芯德半导体科技有限公司 | 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121670A (en) * | 1978-03-15 | 1979-09-20 | Hitachi Ltd | Semiconductor device and its manufacture |
| JPS6329530A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5061985A (en) * | 1988-06-13 | 1991-10-29 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for producing the same |
| JP3859403B2 (ja) * | 1999-09-22 | 2006-12-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2003
- 2003-06-12 KR KR10-2003-0037861A patent/KR100539235B1/ko not_active IP Right Cessation
-
2004
- 2004-02-17 US US10/778,126 patent/US20040251546A1/en not_active Abandoned
- 2004-06-10 JP JP2004173037A patent/JP2005005716A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121670A (en) * | 1978-03-15 | 1979-09-20 | Hitachi Ltd | Semiconductor device and its manufacture |
| JPS6329530A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010089882A1 (ja) | 2009-02-06 | 2010-08-12 | Dewaki Kenji | 銀含有合金メッキ浴、およびこれを用いた電解メッキ方法 |
| US9574281B2 (en) | 2009-02-06 | 2017-02-21 | M-Tech Japan Co., Ltd. | Silver-containing alloy plating bath and method for electrolytic plating using same |
| US9080247B2 (en) | 2009-07-31 | 2015-07-14 | Shinji Dewaki | Tin-containing alloy plating bath, electroplating method using same, and substrate with the electroplating deposited thereon |
| JP2014192298A (ja) * | 2013-03-27 | 2014-10-06 | Seiko Epson Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100539235B1 (ko) | 2005-12-27 |
| KR20040107060A (ko) | 2004-12-20 |
| US20040251546A1 (en) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005005716A (ja) | 金メッキされたリードと金バンプ間のボンディングを有するパッケージ及びその製造方法 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US10867948B2 (en) | Metal pillar in a film-type seconductor package | |
| JP2001176918A (ja) | テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール | |
| TW200926366A (en) | Chip on film structure | |
| JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
| JP2004303861A (ja) | 半導体装置およびその製造方法 | |
| JP2010118534A (ja) | 半導体装置およびその製造方法 | |
| JP3243956B2 (ja) | 半導体装置およびその製造方法 | |
| WO2008050582A1 (fr) | Dispositif semi-conducteur, dispositif d'affichage et dispositif électronique | |
| JP2002368039A (ja) | フリップチップ実装構造及びその製造方法 | |
| JP2001223287A (ja) | インターポーザーの製造方法 | |
| JP2004134653A (ja) | 基板接続構造およびその基板接続構造を有する電子部品の製造方法 | |
| JP2000150584A (ja) | 半導体素子実装装置 | |
| JP2003297874A (ja) | 電子部品の接続構造及び接続方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH05166881A (ja) | フリップチップ実装方法 | |
| JP2003273148A (ja) | フリップチップ実装方法 | |
| JP2004253598A (ja) | 電子部品の実装方法 | |
| JPH11330149A (ja) | 半導体装置、配線基板、電子装置及びその製造方法 | |
| JP2004259886A (ja) | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JP3714127B2 (ja) | 半導体装置の製造方法 | |
| JP2001156095A (ja) | 電極、半導体装置および製造方法 | |
| JPH10135272A (ja) | フリップチップ実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |