KR100539235B1 - 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법 - Google Patents

금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법 Download PDF

Info

Publication number
KR100539235B1
KR100539235B1 KR10-2003-0037861A KR20030037861A KR100539235B1 KR 100539235 B1 KR100539235 B1 KR 100539235B1 KR 20030037861 A KR20030037861 A KR 20030037861A KR 100539235 B1 KR100539235 B1 KR 100539235B1
Authority
KR
South Korea
Prior art keywords
gold
lead
layer
bump
plated
Prior art date
Application number
KR10-2003-0037861A
Other languages
English (en)
Other versions
KR20040107060A (ko
Inventor
이시훈
강사윤
김동한
권용환
이충선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0037861A priority Critical patent/KR100539235B1/ko
Priority to US10/778,126 priority patent/US20040251546A1/en
Priority to JP2004173037A priority patent/JP2005005716A/ja
Publication of KR20040107060A publication Critical patent/KR20040107060A/ko
Application granted granted Critical
Publication of KR100539235B1 publication Critical patent/KR100539235B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

금 도금된 리드(lead)와 금 범프(bump) 간의 본딩(bonding)을 가지는 패키지(package) 제조 방법을 제공한다. 본 발명의 일 관점에 의한 패키지 제조 방법은, 표면이 금층으로 도금된 연결 리드(lead)를 가지는 테이프 캐리어(tape carrier)를 형성하고, 칩(chip) 상에 형상을 부여하기 위한 막질을 형성하고 도금으로 금 범프(bump)를 형성한다. 금 범프의 상측 표면에 금층에 비해 융점이 낮은 저융점 주석층을 선택적으로 도금한다. 형상을 부여하기 위한 막질을 선택적으로 제거하여 금 범프의 측면을 노출한다. 리드와 금 범프를 근접시키거나 접촉시키며 가열하여 리드와 금 범프 사이에 주석층과 금층으로부터 유텍틱 합금(eutectic alloy)을 형성하여 전기적으로 접합 연결하는 본딩(bonding)부를 형성한다. 칩과 테이프 캐리어 사이에 본딩부 및 상기 노출된 금 범프의 측면을 덮어 밀봉하는 절연물이 채우는 단계를 포함한다.

Description

금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법{Method of mnufacturing package with bonding between gold plated lead and gold bump}
본 발명은 반도체 소자에 관한 것으로, 특히, 금 도금된 리드(gold plated lead)와 금 범프(gold bump) 간의 본딩(bonding)을 가지는 칩(chip) 패키지(package) 제조 방법에 관한 것이다.
액정 표시 장치(LCD:Liquid Crystalline Display))와 같은 표시 장치의 구동용으로 사용되고 있는 LDI(LCD Driver IC) 패키지는 집적 회로 칩 또는 반도체 칩을 유기 기재로 이루어지는 테이프에 실장시킨 TAB(Tape Automated Bonding) 제품으로 형성되고 있다. 이러한 패키지 형태는 휴대 전화의 단말 장치 또는 게임기 등의 표시 장치에 사용되는 집적 회로 칩 또는 반도체 칩의 패키지에도 이용되고 있다. TAB 형태의 패키지는 테이프 캐리어 패키지(TCP:Tape Carrier Package) 또는 칩 온 필름(COF:Chip On Film) 패키지 등의 구조를 이용하고 있다. 특히, TCP는 박형화에 매우 유용하여 표시 장치 등에 매우 넓게 채용되고 있다.
이러한 TAB 형태의 패키지를 구현하기 위해서, 반도체 칩에는 범프(bump)가 구비되고, 테이프(또는 필름)에는 연결 리드(interconnection lead)가 예비적으로 먼저 구비된다. 범프와 리드 간의 접합에 의해서 반도체 칩과 테이프가 접합되어 이러한 TAB, TCP 또는 COF 형태의 패키지가 구현된다.
현재, 연결 리드는 주로 구리 리드에 표면에 주석(Sn)이 도금된 상태로 주로 이용되고 있다. 그리고, 반도체 칩 등에 구현되는 범프는 주로 금으로 구현되고 있다. 그런데, 이러한 경우 연결 리드에 도금된 주석층은, 연결 리드와 범프가 연결되는 부분, 즉, 내측 리드 본딩(ILB:Inner Lead Bonding) 부분에서는 범프와 연결 리드 간의 접합에 유익하게 작용한다.
그럼에도 불구하고, 이러한 주석층은 패키지에서 외부로 노출되고 다른 소자의 소켓(socket) 등에 접촉되거나 끼워질 외측 리드 본딩(OLB:Outer Lead Bonding) 부분에서는 여러 문제를 일으키는 원인으로 작용할 수 있다. 또한, 접촉 불량 및 주석 확산 등으로 인한 여러 문제를 일으킬 수 있다.
예를 들어, 주석은 위스커(whisker) 현상이 유발되기 쉬운 데, 이러한 위스커 현상에 따라 리드 간의 원하지 않는 단락이 발생할 수도 있다. 즉, 이러한 TAB, TCP 또는 COF 형태의 패키지가 구현된 후, 노출되는 OLB는 일반적으로 이방성 도전 필름(ACF:Anisotropic Conductive Film) 본딩으로 외부와 전기적으로 연결되게 된다. 이때, 상기한 바와 같이 위스커 현상 등에 의해서 단락이 발생하면, 결국, 소자의 동작 불량이 발생하게 된다. 또한, OLB의 후면에 스티프너(stiffener)가 덧대어져 슬롯(slot) 등에 끼워져 OLB가 외부와 전기적으로 연결될 수 있는 데, 이 경우, 주석은 매우 소프트(soft)하여 이러한 슬롯에 끼워지기가 매우 불리하다.
더욱이, 주석으로 도금된 연결 리드는 ILB 부분에서도 여러 문제를 발생시킬 수 있는 데, 예를 들어, 주석의 확산에 의한 리드 넥 브록큰(lead neck broken) 등이 발생할 수 있다.
따라서, 연결 리드와 범프와의 접촉에서의 열적 신뢰성(thermal reliability) 또는 외관 신뢰성, 연결 리드와 다른 소자 등과의 연결에서의 열적 신뢰성 등을 제고하기 위해서, 연결 리드 및 범프 개개를 모두 금(Au)을 이용하여 구성할 필요가 점차 크게 요구되고 있다. 특히, 패키지에서 외부로 노출되어 다른 소자의 소켓(socket) 등에 접촉되거나 끼워질 OLB 부분은 적어도 외부로 노출될 표면이 금(Au)으로 구현되는 것이 절실히 요구되고 있다.
이를 위해서, 이러한 리드의 표면을 금으로 도금하여 금 범프와 연결하려는 시도가 여러 방법으로 이루어지고 있다. 예를 들어, 토모히코 이와네 텐리(Tmomkiho Iwane, Tenri) 등에 의한 미국 특허 제6,518,649호("Tape carrier type semiconductor device with gold/gold bonding of leads to bumps", 2003년 2월 11일 등록)에서는 금-금 본딩을 열적 압착 본딩(thermally compression-bonding)에 의해서 구현하려는 시도가 제시되고 있다.
그럼에도 불구하고, 이러한 열적 압착 본딩은 그 접합 강도가 주석을 개재하는 본딩에 비해 상대적으로 약할 수 있다. 또한, 열적 압착 본딩은 리드가 범퍼를 파고들어(penetration)야 하므로, 범퍼의 높이가 균일하지 않은 대부분의 제품에서는 리드가 범프와 접합되지 못하는 리드 오픈(lead open) 불량이 다수 발생할 수 있다.
따라서, 연결 리드의 노출되는 표면이 적어도 금으로 구성되고, 연결 리드와 금 범퍼간의 접합이 보다 안정적으로 형성될 수 있는 새로운 리드와 범퍼 간의 접합을 형성할 방법이 절실히 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 외측 리드 본딩 부분에는 적어도 금 도금된 연결 리드가 구성되고, 또한, 금 도금된 연결 리드와 금 범프 간에 안정된 본딩을 가질 수 있는 집적 회로(IC) 소자의 패키지를 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 금층이 도금된 연결 리드(lead)와, 칩 상에 상기 금층에 비해 융점이 낮은 저융점 금속층이 상측 표면에 도금되되 측면으로 연장되지 않게 도금된 범프(bump), 및 상기 저융점 금속층과 상기 금층의 유텍틱 합금(eutectic alloy) 형성에 의해서 상기 리드와 상기 범프를 전기적으로 접합 연결하는 본딩(bonding)부를 포함하여 구성되는 칩 패키지를 제공한다.
또는, 테이프 캐리어(tape carrier) 상에서 외측 리드 본딩부에서 내측 리드 본딩부로 배선으로서 연장되고 전체 노출될 표면에 금층이 도금된 연결 리드와, 상기 내측 리드 본딩부의 상기 리드 표면에 대향되는 상측 표면에 상기 금층에 비해 융점이 낮은 저융점 금속층이 도금되되 측면으로 연장되지 않게 도금된 범프를 가지는 칩(chip), 및 상기 저융점 금속층과 상기 금층의 유텍틱 합금(eutectic alloy) 형성에 의해서 상기 리드와 상기 범프를 전기적으로 접합 연결하는 본딩(bonding)부를 포함하여 구성되는 칩 패키지를 제공한다.
또는, 표면이 금층으로 도금된 연결 리드(lead)를 가지는 테이프 캐리어(tape carrier)를 형성하는 단계와, 칩(chip) 상에 형상을 부여하기 위한 막질을 형성하고 도금으로 금 범프(bump)를 형성하는 단계와, 상기 금 범프의 상측 표면에 상기 금층에 비해 융점이 낮은 저융점 주석층을 선택적으로 도금하는 단계와, 상기 형상을 부여하기 위한 막질을 선택적으로 제거하여 상기 금 범프의 측면을 노출하는 단계와, 상기 리드와 상기 금 범프 사이에 상기 주석층과 상기 금층으로부터 유텍틱 합금(eutectic alloy)을 형성하여 전기적으로 접합 연결하는 본딩(bonding)부를 형성하는 단계를 포함하는 칩 패키지 제조 방법을 제시한다. 여기서, 상기 연결 리드는 구리층으로 형성될 수 있다.
삭제
상기 저융점 금속층은 주석층일 수 있다.
상기 범프는 금층일 수 있다.
상기 칩과 상기 테이프 캐리어 사이에는 상기 본딩부 및 노출된 상기 금 범프의 측면을 덮어 밀봉하는 절연물이 채워질 수 있다.
본 발명에 따르면, 외측 리드 본딩 부분에는 적어도 금 도금된 연결 리드가 구성되고, 또한, 금 도금된 연결 리드와 금 범프 간에 안정된 본딩을 가질 수 있는 칩 소자의 패키지를 제공할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다.
본 발명의 실시예들에서는, 테이프 또는 테이프 캐리어의 기재에 금 연결 리드 또는 금이 표면에 도금된 연결 리드를 도입하고, 집적 회로 소자 또는 반도체 소자에 상측 표면에 주석층이 도금된 금 범프를 도입하고, 주석층이 도금된 금 범프와 연결 리드를 유텍틱 합금(eutectic alloy)의 형성에 의해서 본딩시킨 패키지 구조를 제시한다.
유텍틱 합금은 금과 주석의 유텍틱 합금일 수 있는 데, 이러한 유텍틱 합금에 의한 본딩에 의해서 연결 리드와 금 범프는 보다 안정적이고 강화된 강도로 접합 연결될 수 있다. 본 발명의 실시예에 의한 본딩 구조에서는 OLB 부분에서의 연결 리드 부분은 그 표면이 금으로 도금된 상태로 유지될 수 있다. 따라서, OLB 부분에서의 주석 위스커 현상 등을 방지할 수 있어, 리드의 열적 안정성 또는 신뢰성의 제고를 구현할 수 있고, 리드의 외관 신뢰성의 제고를 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 패키지를 설명하기 위해서 개략적으로 도시한 평면도이다. 도 2는 본 발명의 실시예에 따른 패키지를 설명하기 위해서 개략적으로 도시한 단면도이다. 도 3 내지 도 8은 본 발명의 실시예에 따른 패키지를 설명하기 위해서 공정 순서를 따라 개략적으로 도시한 단면도들이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 패키지는 반도체 칩 또는 집적 회로 칩(100)이 테이프(또는 테이프 캐리어:400)에 실장된 패키지를 제공한다. 집적 회로 칩(100)에는 다수의 범프(110)가 구비되고, 테이프(400)에는 다수의 평행한 연결 리드(200)들이 구비된다. 연결 리드(200)의 내측 리드(201)는 내측 리드 본딩부(ILB부:310)에서 범프(110)와 유텍틱 합금의 형성에 의해 접합 연결된다.
리드(200)의 인출부를 구성하는 외측 리드(202, 203)는 외측 리드 본딩부(OLB부:320, 330)에서 노출되고 다른 장치 등에 전기적으로 연결된다. 도 1에 예로서 제시된 패키지는 액정 표시 소자(LCD)에 적용되는 LDI(LCD Driver IC) 패키지이거나 플라즈마 표시 패널(PDP)에 적용되는 PDI(PDP Driver IC) 패키지와 같은 표시 소자에 적용되는 DDI(Display Driver IC) 패키지일 수 있는 데, LDI 패키지인 경우, 외측 리드(202)는 이방성 도전 필름(AFC) 등을 통해 액정 패널의 전극에 접속되고, 외측 리드(203)는 전원이나 화상 데이터(data) 신호가 전송되는 인쇄 회로 기판의 전극에 접속될 수 있다.
테이프(400)는 폴리이미드 등과 같은 유기 재료로 이루어질 수 있는 기재로 구성된다. 이러한 테이프(400) 상에는 연결 리드(200)가 형성된다. 이러한 연결 리드(200)는 이후 자세히 설명하지만 금 또는 표면에 금 도금된 구리 배선 패턴으로 형성된다. 웨이퍼로부터 다이싱 등에 의해 잘려 나온 반도체 칩(또는 집적 회로 칩:100)에는 범프(110)를 구비한 상태이게 된다. 이러한 범프(110)의 표면에는 주석층 등이 도금된다. 주석은 상대적으로 융점이 낮은 금속이므로, 이와 같은 저융점 금속, 예컨대, 납 등이 범프(110)의 표면에 도금될 수도 있다.
이후 상세히 설명하지만 이러한 범프(110)와 내측 리드(201)는 유텍틱 합금의 형성에 의해서 상호간에 접합 연결되게 된다. 이와 같이 접합 연결을 이룬 후, 이러한 연결 부위는 언더필 수지(under fill resin) 또는 비전도 페이스트(NCP:Non Conductive Paste) 등과 같은 절연물(430)에 의해서 밀봉되게 된다. 그리고, 내측 리드(201)와 외측 리드(202, 203) 사이의 리드(200) 상에는 솔더 레지스트(solder resist:410) 피복에 의해서 보호되어 있으므로, 결국, 도 2에 제시된 바와 같이 패키지의 외측 리드(202, 203) 만이 외부로 노출되게 된다.
이와 같은 패키지를 구성하기 위해서는 먼저 연결 리드(200)의 준비와 범프(110)의 준비가 우선되어야 한다.
도 3을 참조하면, 반도체 칩(100)의 전극(120)에 정렬되게 범프(110)를 형성하기 위해서 금층(111)을 도금으로 형성한다. 이때, 범프(110)로 금층(111)을 패터닝하기 위해서 도입되는 막질(130)에 의해서 금층(111)의 형상이 구현된다.
도 4를 참조하면, 금층(111) 상에 주석층(115)을 선택적으로 도금한다. 이때, 주석층(115)은 이후의 리드(200)와의 유텍틱 합금 형성에 의한 접합에 충분한 주석을 제공할 수 있는 두께, 예컨대, 0.1 - 10㎛ 정도 두께 정도로 형성된다. 이와 같이 도금되는 주석층(115)은 금층(111)과 합금층을 형성하게 된다. 그럼에도 불구하고, 주석층(115)의 상측 표면에는 순수한 주석층이 일부 두께 잔존하도록 하여야 한다. 이와 같이 잔존하는 순 주석층은 리드(200)의 금층과 유텍틱 합금을 형성하는 반응에 참여하게 된다.
한편, 이러한 주석층(115)은 리드(200)에 도금될 금층과 유텍틱 합금 형성을 위해 도입되므로, 금층과 유텍틱 합금을 형성할 수 있는 금속, 예컨대, 납(Pb)과 같은 저융점 금속으로 대체될 수도 있다.
도 5를 참조하면, 패터닝하기 위해서 도입되는 막질(130)을 제거하여 상측 표면에 주석층(115)이 도금된 금층(111)을 포함하여 구성되는 범프(110)를 형성한다. 이러한 범프(110)는 반도체 칩(110)의 전극에 전기적으로 연결된 상태이다.
한편, 연결 리드(200)는 적어도 리드(200)의 표면이 금층이도록 형성한다.
도 6을 참조하면, 테이프(400) 상에 리드(200)를 구리층(201) 등과 같은 금속 패턴으로 형성한다. 이후에, 구리층(201) 표면에 금층(203)을 도금한다. 이에 따라, 리드(200)를 구성하는 구리층(201)은 외부로 노출되지 않고 금층(203)으로 가려지게 한다. 따라서, 외측 리드(202, 203) 및 내측 리드(201)의 표면은 모두 금층(203)으로 도금된 상태이게 된다.
이와 같이 연결 리드(200)를 금층(203)으로 도금된 상태로, 그리고, 이에 대응되는 범프(110)를 상측 표면에 주석층(115)이 도금된 금층(111)으로 구성한 상태에서, 연결 리드(200)와 범프(100)를 유텍틱 합금 형성에 의해서 접합 연결한다.
도 7을 참조하면, 리드(200)와 범프(110)를 서로 접촉시키거나 접촉할 정도로 가깝게 근접시킨 후 유텍틱 합금을 형성하도록 유도한다. 예를 들어, 대략 500℃ 정도의 온도에서 대략 2초 정도 접합 공정을 수행한다. 이때, 범프(110)에는 20 내지 30gf 정도의 압력이 인가될 수도 있다. 그러나, 이러한 예시된 조건은 리드(200)와 범프(110) 간에 유텍틱 합금 형성에 의한 접합이 이루어질 수 있다면 변형될 수 있다.
도 8을 참조하면, 리드(200)와 범프(110) 사이에는 유텍틱 형성 조건에 의해서, 주석-금 간의 유텍틱 합금(250)이 형성된다. 이와 같은 유텍틱 합금(250)은 AuSn4 형태일 수 있으며 Au가 리치(rich)한 상태일 수 있다. 이러한 Au 리치 Sn-Au 합금은 덕타일(ductile)한 특성을 나타낸다고 알려져 있다.
이와 같은 유텍틱 합금(250)에 의한 접합은 상대적으로 매우 높은 강도를 나타내게 된다. 따라서, 리드(200)와 범프(100) 간의 접합 연결에 대한 안정성이 매우 높은 수준으로 구현될 수 있다.
이와 같이 리드(200)를 금층(203)으로 도금한 상태에서도, 금층(111) 상에 주석층(115)이 도금된 범프(110)를 도입하여 유텍틱 합금 형성에 의한 접합을 구현할 수 있다. 이에 따라, 리드(200)의 열적 신뢰성 및 안정성을 높게 구현함과 동시에 리드(200)와 범프(110)간의 접함 연결의 안정성 및 신뢰성을 높게 구현할 수 있다. 따라서, 제품 사용자의 리드에의 금 도금에 대한 요구에 효과적으로 부응할 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 리드에 금층을 도금함으로써, OLB 부위에서의 접촉 불량 또는 주석 확산, 주석의 위스커 발생 등에 의한 문제를 효과적으로 해결할 수 있다. 또한, 리드에 금층을 도입함으로써, ILB 부위에서의 주석 확산에 의한 리드 넥 브록큰(lead neck broken) 현상을 효과적으로 방지할 수 있다. 더욱이, 금 도금된 리드를 도입함으로써 열적 신뢰성을 보다 더 제고할 수 있다. 또한, 패키지에서 외부로 노출되는 OLB 부분의 외관을 수려하게 유지할 수 있고, OLB의 후면에 스티프너(stiffener)가 덧대어져 슬롯(slot) 등에 끼워질 때 보다 신뢰성 있는 접촉을 구현할 수 있다.
한편, 리드의 표면에 금층을 도금함에도 불구하고, 범프의 상측 표면에 유텍틱 합금 형성을 위한 주석층을 도금함으로써, 금 도금된 리드와 범프 간의 접합을 주석-금의 유텍틱 합금으로 구현할 수 있다. 이에 따라, 리드와 범프 간의 접합 강도를 강화하는 효과를 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 패키지(package)를 설명하기 위해서 개략적으로 도시한 평면도이다.
도 2는 본 발명의 실시예에 따른 패키지를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 3 내지 도 8은 본 발명의 실시예에 따른 패키지를 설명하기 위해서 공정 순서를 따라 개략적으로 도시한 단면도들이다.
*도면 참조 부호에 대한 개략적인 설명*
100: 반도체 칩, 110: 범프,
111: 금층, 115: 도금된 주석층,
200: 연결 리드, 201: 구리층,
203: 도금된 금층,
250: 금-주석 유텍틱 합금(eutectic alloy) 본딩부.

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 표면이 금층으로 도금된 연결 리드(lead)를 가지는 테이프 캐리어(tape carrier)를 형성하는 단계;
    칩(chip) 상에 형상을 부여하기 위한 막질을 형성하고 도금으로 금 범프(bump)를 형성하는 단계;
    상기 금 범프의 상측 표면에 상기 금층에 비해 융점이 낮은 저융점 주석층을 선택적으로 도금하는 단계;
    상기 형상을 부여하기 위한 막질을 선택적으로 제거하여 상기 금 범프의 측면을 노출하는 단계;
    상기 리드와 상기 금 범프를 근접시키거나 접촉시키며 가열하여 상기 리드와 상기 금 범프 사이에 상기 주석층과 상기 금층으로부터 유텍틱 합금(eutectic alloy)을 형성하여 전기적으로 접합 연결하는 본딩(bonding)부를 형성하는 단계; 및
    상기 칩과 상기 테이프 캐리어 사이에 상기 본딩부 및 상기 노출된 금 범프의 측면을 덮어 밀봉하는 절연물이 채우는 단계를 포함하는 것을 특징으로 하는 칩 패키지 제조 방법.
  9. 삭제
  10. 삭제
KR10-2003-0037861A 2003-06-12 2003-06-12 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법 KR100539235B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0037861A KR100539235B1 (ko) 2003-06-12 2003-06-12 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법
US10/778,126 US20040251546A1 (en) 2003-06-12 2004-02-17 Package and method for bonding between gold lead and gold bump
JP2004173037A JP2005005716A (ja) 2003-06-12 2004-06-10 金メッキされたリードと金バンプ間のボンディングを有するパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0037861A KR100539235B1 (ko) 2003-06-12 2003-06-12 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20040107060A KR20040107060A (ko) 2004-12-20
KR100539235B1 true KR100539235B1 (ko) 2005-12-27

Family

ID=33536167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0037861A KR100539235B1 (ko) 2003-06-12 2003-06-12 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법

Country Status (3)

Country Link
US (1) US20040251546A1 (ko)
JP (1) JP2005005716A (ko)
KR (1) KR100539235B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294560A (ja) * 2006-04-24 2007-11-08 Nec Electronics Corp 半導体装置およびその製造方法
US7939939B1 (en) * 2007-06-11 2011-05-10 Texas Instruments Incorporated Stable gold bump solder connections
KR101057699B1 (ko) * 2008-05-15 2011-08-19 매그나칩 반도체 유한회사 원-타임 프로그래머블 기능을 갖는 메모리 장치, 이를구비한 표시패널 구동 칩 및 표시장치
KR101286661B1 (ko) 2009-02-06 2013-07-16 데와키 유카리 은 함유 합금 도금욕 및 이를 이용한 전해 도금 방법
EP2460910B1 (en) 2009-07-31 2014-11-05 Shinji Dewaki Tin-containing alloy plating bath, electroplating method using same, and base having electroplated material deposited thereon
CH701507A1 (fr) * 2009-07-31 2011-01-31 Roth & Genta Haute Horlogerie Procédé d'assemblage de pièces en alliage d'or.
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
CN102764922B (zh) * 2012-07-13 2015-05-06 中国电子科技集团公司第十一研究所 一种大面积焊接方法
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
JP6182928B2 (ja) * 2013-03-27 2017-08-23 セイコーエプソン株式会社 半導体装置
JP2015088744A (ja) * 2013-09-26 2015-05-07 デクセリアルズ株式会社 発光装置、異方性導電接着剤、発光装置製造方法
CN103551690B (zh) * 2013-11-01 2016-05-25 安徽华东光电技术研究所 一种限幅器的制作方法
CN103722303A (zh) * 2013-12-23 2014-04-16 苏州宏泉高压电容器有限公司 一种锆金银焊接材料及其制备方法
KR102233334B1 (ko) 2014-04-28 2021-03-29 삼성전자주식회사 주석 도금액, 주석 도금 장치 및 상기 주석 도금액을 이용한 반도체 장치 제조 방법
KR102377522B1 (ko) * 2015-04-16 2022-03-22 삼성디스플레이 주식회사 가요성 표시 장치
KR102534735B1 (ko) 2016-09-29 2023-05-19 삼성전자 주식회사 필름형 반도체 패키지 및 그 제조 방법
TWI685074B (zh) * 2016-10-25 2020-02-11 矽創電子股份有限公司 晶片封裝結構及相關引腳接合方法
TWI720728B (zh) * 2019-12-12 2021-03-01 南茂科技股份有限公司 薄膜覆晶封裝結構和其製作方法
CN117238781B (zh) * 2023-11-16 2024-02-23 江苏芯德半导体科技有限公司 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54121670A (en) * 1978-03-15 1979-09-20 Hitachi Ltd Semiconductor device and its manufacture
JPS6329530A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd 半導体装置
US5061985A (en) * 1988-06-13 1991-10-29 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
JP3859403B2 (ja) * 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2005005716A (ja) 2005-01-06
US20040251546A1 (en) 2004-12-16
KR20040107060A (ko) 2004-12-20

Similar Documents

Publication Publication Date Title
KR100539235B1 (ko) 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
US9196581B2 (en) Flow underfill for microelectronic packages
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
EP1860691A1 (en) Electronic circuit and method for manufacturing same
JP2003007902A (ja) 電子部品の実装基板及び実装構造
JP2010118534A (ja) 半導体装置およびその製造方法
US6794202B2 (en) Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
JP3836349B2 (ja) 半導体装置およびその製造方法
JP2003017531A (ja) 半導体装置
JP2001053432A (ja) フリップチップ実装構造
JPH11168116A (ja) 半導体チップ用電極バンプ
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
JPH0645402A (ja) 配線基板の接続方法及び配線基板
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2002368038A (ja) フリップチップ実装方法
JPH05166881A (ja) フリップチップ実装方法
JP3714127B2 (ja) 半導体装置の製造方法
JPH11330149A (ja) 半導体装置、配線基板、電子装置及びその製造方法
JP3721986B2 (ja) 半導体装置及びその製造方法
KR100791575B1 (ko) 테이프캐리어형 반도체 장치
JPH05243331A (ja) 半導体装置の実装方法
JP2008140925A (ja) 半導体装置、その製造方法及び表示装置
JP2002246415A (ja) 半導体装置及びその実装方法、並びに半導体部品実装体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee