CN117238781B - 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 - Google Patents
一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 Download PDFInfo
- Publication number
- CN117238781B CN117238781B CN202311528044.7A CN202311528044A CN117238781B CN 117238781 B CN117238781 B CN 117238781B CN 202311528044 A CN202311528044 A CN 202311528044A CN 117238781 B CN117238781 B CN 117238781B
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- chip
- rectangular metal
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 115
- 238000005520 cutting process Methods 0.000 claims abstract description 20
- 238000007789 sealing Methods 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims abstract description 11
- 235000012431 wafers Nutrition 0.000 claims description 81
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 27
- 238000007747 plating Methods 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000001746 injection moulding Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 239000000243 solution Substances 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 238000010137 moulding (plastic) Methods 0.000 claims description 2
- 239000012778 molding material Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000005457 optimization Methods 0.000 abstract 1
- 238000003466 welding Methods 0.000 description 17
- 239000000758 substrate Substances 0.000 description 11
- 238000009826 distribution Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000009194 climbing Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000009193 crawling Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开了一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构，该方法包括如下步骤：S1、将芯片正面倒装在载体晶圆上；并在芯片背面设置塑封层，形成重构晶圆；S2、在重构晶圆的塑封层表面设置支撑晶圆后，解键合载体晶圆；S3、倒置重构晶圆，分别在单颗芯片正面形成至少一层再钝化层、再布线金属层、绝缘层和矩形金属柱；顶层所述绝缘层覆盖顶层再布线金属层；所述矩形金属柱的上表面高于顶层绝缘层的上表面；S4、沿切割道切割重构晶圆，形成四边无引脚的单颗芯片封装结构，芯片封装结构侧壁有部分裸露的矩形金属柱。本发明实现了整个芯片封装结构厚度的优化，芯片封装结构封装尺寸小，高传输速度，生产周期短，工艺成本低。
Description
技术领域
本发明涉及半导体封装技术领域，更具体涉及一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构。
背景技术
随着科技的进步和市场对更小型、更高性能的电子产品的需求增加，芯片封装小型化成为必然趋势。小型化的芯片封装可以实现更高的集成度，减小电子产品的尺寸和重量，提高产品的便携性和可用性。小型化的封装可以提供更好的散热性能，帮助芯片在紧凑的空间中更有效地散热，降低温度，提高稳定性和可靠性。并且小型化的芯片封装有助于实现高集成度，将更多的功能和组件集成到一个小尺寸的芯片中。这样可以减少电路板的复杂度，提高系统性能，并降低产品成本。
WLCSP封装是一种新兴的将晶圆级和芯片尺寸封装合为一体的封装技术，是芯片还在晶圆上时就对芯片进行直接封装，最后再将晶圆切成单个芯片。 与传统封装相比，晶圆级封装具有尺寸小，高传输速度，高密度连接，生产周期短，生产效率高，工艺成本低的优点。
目前的WLCSP封装主要由背面保护层（硅片或涂胶层）、芯片厚度、重布线金属层、凸点下金属层和植球5层结构组成，其中背面保护层为可选项，因此产品最小封装厚度可以达到为200um，其中芯片厚度100um，重布线金属层20um，凸点下金属层5um，植球75um。
而近年来随着电子产品的不断升级换代，智能手机、5G、AI等新兴市场对封装技术提出的更高的要求，WLCSP封装作为一种新兴的技术也在不断进行优化和改良，以顺应电子产品日益轻薄短小、低成本的发展需求。
因此，如何对现有WLCSP封装进行工艺和结构优化是一直以来亟需攻克的难题。
发明内容
为了解决上述问题，本发明提供了一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构，可以实现最小的封装尺寸和封装厚度，最小可达到128um厚度的封装结构。
根据本发明的一个方面，提供了一种晶圆级超薄四边无引脚芯片封装方法，该方法包括如下步骤：
S1、提供载体晶圆，将相同或者不同的来料晶圆切割成单颗芯片，并将芯片正面倒装在载体晶圆上；并在芯片背面设置塑封层，形成重构晶圆；
重构晶圆上来自相同或者不同来料晶圆上的单颗芯片可以根据实际设计调整芯片之间的间距，这比来料晶圆上的芯片间距相对更大，也具有更多的设计空间，因此，重构晶圆方便构造单位面积更大，输入输出（I/O）更多的芯片封装成品。
S2、在重构晶圆的塑封层表面设置支撑晶圆后，解键合载体晶圆；
S3、倒置重构晶圆，分别在单颗芯片正面形成与芯片压区相连的至少一层再钝化层、至少一层再布线金属层、绝缘层和矩形金属柱，实现芯片的互联；顶层所述绝缘层覆盖顶层再布线金属层。
矩形金属柱的上表面高于顶层绝缘层的上表面；矩形金属柱比顶层绝缘层设置的高，方便后续将芯片焊接到基板上。绝缘层厚度范围在0-40um，芯片需要与PCB、基板、框架等结构封装在一起，如果矩形金属柱低于绝缘层，RDL会有产生裂纹的风险，且绝缘层会与PCB等封装结构紧密相连，会有焊接不良的风险存在；因此，矩形金属柱的上表面需要高于顶层绝缘层的上表面，以此来增加焊接面积，提高焊接性能，有利于芯片与其余封装结构的传输效率并且会降低空洞的出现。
与矩形金属柱连接的顶层再布线金属层的尺寸均大于对应单颗芯片的尺寸；所述矩形金属柱对称或不对称分布于顶层再布线金属层的四周边缘，且所述矩形金属柱部分或完全覆盖重构晶圆的切割道；所述矩形金属柱部分或完全覆盖位于切割道上方的顶层绝缘层；
所述矩形金属柱包括凸点下金属层，并在凸点下金属层上镀锡，形成镀锡层，镀锡层的厚度为8-20um；
S4、沿切割道切割重构晶圆，形成四边无引脚的单颗芯片封装结构，所述芯片封装结构侧壁有部分裸露的矩形金属柱。
在一些实施方式中，步骤S1中，先在载体晶圆贴覆临时键合膜后，再将芯片逐个倒装在载体晶圆上。
在一些实施方式中，步骤S1中，塑封层为采用塑封料进行注塑工艺形成或者采用ABF膜进行层压方式形成。
在一些实施方式中，步骤S3中，镀锡过程中电镀液的整平剂浓度为30%-80%。通过电镀液的整平剂浓度的调整，使得矩形金属柱的平整度更平。
在一些实施方式中，步骤S3中，在重构晶圆的芯片上方涂覆光刻胶，用掩膜版进行光刻或激光工艺，开出图形开口，形成再钝化层；
再次涂上光阻层，用掩膜版进行光刻或激光工艺，开出金属层图形开口；在金属层图形开口内电镀，形成再布线金属层；
或者，采用相同方法增加多层再钝化层和再布线金属层，实现多层再布线金属层互连结构。
在一些实施方式中，步骤S4中，在切割前，在芯片边缘处设置定位突起。该定位突起可以是任意图形，定位突起的设置不仅有利于后续芯片与基板的焊接，还有利于划片时区分芯片的边界。
在一些实施方式中，芯片封装结构侧壁呈阶梯结构。使得单颗芯片封装结构的侧壁便于侧面爬锡，可直观地通过侧面爬锡高度来判断产品与PCB的焊接效果，保证其封装质量，减少焊接缺陷，提高产品的可靠性与稳定性。
另一方面，本发明还公开采用上述方法制备而成的芯片封装结构，该芯片封装结构包括自下而上设置的支撑晶圆、塑封层、芯片、再钝化层、再布线金属层和矩形金属柱，再布线金属层的尺寸大于芯片的尺寸；矩形金属柱对称或不对称分布于再布线金属层的四周边缘，且矩形金属柱部分或完全覆盖支撑晶圆的切割道。
与现有技术相比，本发明的有益效果是：
本发明采用了一种晶圆级超薄四边无引脚芯片封装方法，通过优化矩形金属柱的结构和分布位置，实现了整个芯片封装结构厚度的优化；
矩形金属柱的结构是在凸点下金属层电镀适量厚度的锡（8um-20um），使得整个封装体厚度可以达到128um，封装结构高度相对传统的WLCSP封装优化了36%。镀锡层8um-20um厚度为最适宜的镀锡厚度，低于8um会导致易焊性不良，高于20um后不会有更优的焊接效果，因此出于成本及易焊性考虑，最佳的镀锡厚度为8-20um；保证晶圆级测试时，探针与芯片金属压区接触的稳定性；也保证了芯片封装结构后续与基板焊接时，焊接牢度更高，同时不会产生空洞等质量问题。
矩形金属柱的分布位置也不同于传统的WLCSP封装中植球的分布，传统的WLCSP封装中植球位置为芯片的中间，且为阵列式分布，当芯片往基板上安装的时候二者的结合情况无法直接观测，进而对技术人员判断芯片封装的可靠性造成技术障碍，而且存在金属球高度不一致影响芯片和基板的结合强度的问题。为解决该技术问题，本发明中矩形金属柱的分布位置参考类QFN的结构设计，将矩形金属柱对称地分布在芯片四周（包括切割道的部分）位置，便于封装；根据实际需要，矩形金属柱也可以不对称地分布在芯片四周；芯片封装结构侧壁有部分裸露的矩形金属柱，可直观地通过侧面爬锡高度来判断产品与PCB的焊接效果，保证其封装质量，减少焊接缺陷，提高产品的可靠性与稳定性。
本发明可根据芯片上的再布线金属层提高芯片间互联密度和解决高密度异质集成，实现芯片尺寸小、轻薄化、高引脚、高速度等电子封装的发展趋势。
附图说明
图1是本发明步骤S1中芯片倒装在载体晶圆上的结构示意图；
图2是本发明步骤S1中重构晶圆的结构示意图；
图3是本发明步骤S2中塑封层表面设置支撑晶圆的结构示意图；
图4是本发明步骤S2中解键合载体晶圆后的重构晶圆的结构示意图；
图5是本发明步骤S3中只设有一层再钝化层、再布线金属层的芯片封装结构的结构示意图；
图6是本发明步骤S4中四边无引脚的单颗芯片封装结构的结构示意图；
图7是本发明的芯片封装结构侧壁呈阶梯结构的示意图；
图8是矩形金属柱对称分布于再布线金属层的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明公开了一种晶圆级超薄四边无引脚芯片封装方法，该方法包括如下步骤：
S1、如图1所示，提供载体晶圆3，在载体晶圆3贴覆临时键合膜2（TBF膜）；
将来料晶圆磨片至合适厚度，再切割成的单颗芯片1，并将芯片1正面逐个倒装在载体晶圆3上；可以是相同或者不同的来料晶圆切割成单颗芯片，为多元化的芯片设计提供更多的方案。
在芯片1背面设置塑封层4，形成重构晶圆，如图2所示。
重构晶圆上来自相同或者不同来料晶圆上的单颗芯片可以根据实际设计调整芯片之间的间距，这比来料晶圆上的芯片间距相对更大，也具有更多的设计空间，因此，重构晶圆方便构造单位面积更大，输入输出（I/O）更多的芯片封装成品。
S2、在重构晶圆的塑封层4表面设置支撑晶圆5后，解键合载体晶圆3；支撑晶圆5用于给整个结构提供机械支撑，该步骤的结构示意图如图3、4所示。
通过解键合（Laser/Thermal debonding）将载体晶圆3和临时键合膜2从重构晶圆上脱粘并剥离出来。
S3、倒置重构晶圆，分别在单颗芯片1正面形成与芯片1压区101相连的至少一层再钝化层6、至少一层再布线金属层7、绝缘层和矩形金属柱8；实现芯片的互联；顶层绝缘层覆盖顶层再布线金属层7。
矩形金属柱的上表面高于顶层绝缘层的上表面；矩形金属柱比顶层绝缘层设置的高，方便后续将芯片焊接到基板上。与矩形金属柱8连接的顶层再布线金属层7的尺寸均大于对应单颗芯片1的尺寸；矩形金属柱8对称或不对称分布于顶层再布线金属层7的四周边缘，且所述矩形金属柱8部分或完全覆盖重构晶圆的切割道。矩形金属柱部分或完全覆盖位于切割道上方的顶层绝缘层。在本实施例方式中，矩形金属柱8部分覆盖重构晶圆的切割道。矩形金属柱8完全覆盖重构晶圆的切割道的应用场景一般是指某些QFN产品的引脚侧壁需要爬锡，所以将矩形金属柱8（Pillar BUMP）侧壁跟划片后芯片侧壁齐平露出来，供爬锡用。
矩形金属柱8包括凸点下金属层，并在凸点下金属层上镀锡，形成镀锡层，镀锡层的厚度为8-20um。
图5所示结构为只设有一层再钝化层6、再布线金属层7、绝缘层9的芯片封装结构。本实施例中矩形金属柱8对称分布于再布线金属层7的四周边缘，如图8所示。根据实际需要，矩形金属柱8也可以是不对称地分布于再布线金属层7的四周边缘，本发明中不赘述。
S4、沿切割道切割重构晶圆，形成四边无引脚的单颗芯片封装结构，芯片封装结构侧壁有部分裸露的矩形金属柱8。使得单颗芯片封装结构的侧壁便于侧面爬锡。切割后的单颗芯片封装结构如图6所示。
在切割前，在芯片边缘处设置定位突起。该定位突起可以是任意图形，定位突起的设置不仅有利于后续芯片与基板的焊接，还有利于划片时区分芯片的边界。
步骤S1中，塑封层4可以采用塑封料进行注塑工艺形成，塑封料流动至芯片1与临时键合膜2之间，经固化后形成保护膜，起到保护芯片1表面的作用。塑封层4也可以采用ABF膜进行层压方式形成。如果采用ABF膜，则采用层压的方式进行注塑，ABF膜在层压以及工艺温度条件下具有一定的流动性，能够填充芯片1之间的间距。
步骤S2中，将支撑晶圆5磨片至指定的厚度；并将背胶涂覆在支撑晶圆5上，达到保护的效果。还可以使用激光打印机对芯片1背胶面按客户要求进行打印；例如，打印logo、芯片1型号等信息。
步骤S3中，在重构晶圆的芯片1上方涂覆光刻胶，用掩膜版进行光刻或激光工艺，开出图形开口，形成再钝化层6；
再次涂上光阻层，用掩膜版进行光刻或激光工艺，开出金属层图形开口；在金属层图形开口内电镀，形成再布线金属层7；
或者，采用相同方法增加多层再钝化层6和再布线金属层7，实现多层再布线金属层7互连结构。
本发明采用了一种晶圆级超薄四边无引脚芯片封装方法，通过优化矩形金属柱8的结构和分布位置，实现了整个芯片封装结构厚度的优化；
矩形金属柱8的结构是在凸点下金属层电镀适量厚度的锡（8um-20um），使得整个封装体厚度可以达到128um，封装结构高度相对传统的WLCSP封装优化了36%。镀锡层8um-20um厚度为最适宜的镀锡厚度，低于8um会导致易焊性不良，高于20um后不会有更优的焊接效果，因此出于成本及易焊性考虑，最佳的镀锡厚度为8-20um；
矩形金属柱8的分布位置也不同于传统的WLCSP封装中植球的分布，传统的WLCSP封装中植球位置为芯片1的中间，且为阵列式分布，当芯片1往基板上安装的时候二者的结合情况无法直接观测，进而对技术人员判断芯片1封装的可靠性造成技术障碍，而且存在金属球高度不一致影响芯片1和基板的结合强度的问题。为解决该技术问题，本发明中矩形金属柱8的分布位置参考类QFN的结构设计，将矩形金属柱8对称地分布在芯片1四周（包括切割道的部分）位置，便于封装；芯片封装结构侧壁有部分裸露的矩形金属柱8，可直观地通过侧面爬锡高度来判断产品与PCB的焊接效果，保证其封装质量，减少焊接缺陷，提高产品的可靠性与稳定性。
本发明在具体切割时，可采用阶梯切割技术，将切割后的芯片封装结构侧壁切割为阶梯结构，具体如图7所示。使得单颗芯片封装结构的侧壁便于侧面爬锡，可直观地通过侧面爬锡高度来判断产品与PCB的焊接效果，保证其封装质量，减少焊接缺陷，提高产品的可靠性与稳定性。
按照上述方法制备的芯片封装结构具有如下优点：
封装尺寸小，由于没有引线、键合和塑胶工艺，封装无需向芯片外扩展，再加上矩形金属柱的结构设计，使得芯片封装结构的封装尺寸几乎等于芯片尺寸。高传输速度，因为较短的连接线路，在高效能要求如高频下，会有较好的表现。生产周期短，从芯片制造到、封装到成品的整个过程中，中间环节大大减少，生产效率高，周期缩短很多。工艺成本低，在硅片层面上完成封装测试，以批量化的生产方式达到成本最小化的目标。
本发明可根据芯片1上的再布线金属层7提高芯片1间互联密度和解决高密度异质集成，实现芯片1尺寸小、轻薄化、高引脚、高速度等电子封装的发展趋势。
以上所述的仅是本发明的一些实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明的创造构思的前提下，还可以做出其它变形和改进，这些都属于本发明的保护范围。
Claims (7)
1.一种晶圆级超薄四边无引脚芯片封装方法，其特征在于，包括如下步骤：
S1、提供载体晶圆，将相同或者不同的来料晶圆切割成单颗芯片，并将芯片正面倒装在载体晶圆上；并在芯片背面设置塑封层，形成重构晶圆；
S2、在重构晶圆的塑封层表面设置支撑晶圆后，解键合载体晶圆；
S3、倒置重构晶圆，分别在单颗芯片正面形成与芯片压区相连的至少一层再钝化层、至少一层再布线金属层、绝缘层和矩形金属柱，实现芯片的互联；顶层所述绝缘层覆盖顶层再布线金属层；
所述矩形金属柱的上表面高于顶层绝缘层的上表面；
与矩形金属柱连接的顶层再布线金属层的尺寸均大于对应单颗芯片的尺寸；
所述矩形金属柱对称或不对称分布于顶层再布线金属层的四周边缘，且所述矩形金属柱部分或完全覆盖重构晶圆的切割道；所述矩形金属柱部分或完全覆盖位于切割道上方的顶层绝缘层；
所述矩形金属柱包括凸点下金属层，并在凸点下金属层上镀锡，形成镀锡层，镀锡层的厚度为8-20um；镀锡过程中电镀液的整平剂浓度为30%-80%；
S4、沿切割道切割重构晶圆，形成四边无引脚的单颗芯片封装结构，所述芯片封装结构侧壁有部分裸露的矩形金属柱；
实现最小的封装尺寸和封装厚度，最小达到128um厚度的封装结构。
2.根据权利要求1所述的一种晶圆级超薄四边无引脚芯片封装方法，其特征在于，步骤S1中，先在载体晶圆贴覆临时键合膜后，再将芯片逐个倒装在载体晶圆上。
3.根据权利要求2所述的一种晶圆级超薄四边无引脚芯片封装方法，其特征在于，步骤S1中，塑封层为采用塑封料进行注塑工艺形成或者采用ABF膜进行层压方式形成。
4.根据权利要求3所述的一种晶圆级超薄四边无引脚芯片封装方法，其特征在于，步骤S4中，在切割前，在芯片边缘处设置定位突起。
5.根据权利要求1所述的一种晶圆级超薄四边无引脚芯片封装方法，其特征在于，步骤S3中，在重构晶圆的芯片上方涂覆光刻胶，用掩膜版进行光刻或激光工艺，开出图形开口，形成再钝化层；
再次涂上光阻层，用掩膜版进行光刻或激光工艺，开出金属层图形开口；在金属层图形开口内电镀，形成再布线金属层；
或者，采用相同方法增加多层再钝化层和再布线金属层，实现多层再布线金属层互连结构。
6.根据权利要求1所述的一种晶圆级超薄四边无引脚芯片封装方法，其特征在于，所述芯片封装结构侧壁呈阶梯结构。
7.一种芯片封装结构，采用权利要求1-6任一项所述方法制备而成，其特征在于，所述芯片封装结构包括自下而上设置的支撑晶圆、塑封层、芯片、再钝化层、再布线金属层和矩形金属柱，所述再布线金属层的尺寸大于芯片的尺寸；所述矩形金属柱对称或不对称分布于再布线金属层的四周边缘，且所述矩形金属柱部分或完全覆盖支撑晶圆的切割道。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311528044.7A CN117238781B (zh) | 2023-11-16 | 2023-11-16 | 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311528044.7A CN117238781B (zh) | 2023-11-16 | 2023-11-16 | 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117238781A CN117238781A (zh) | 2023-12-15 |
| CN117238781B true CN117238781B (zh) | 2024-02-23 |
Family
ID=89098876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311528044.7A Active CN117238781B (zh) | 2023-11-16 | 2023-11-16 | 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117238781B (zh) |
Citations (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157213A (en) * | 1998-10-19 | 2000-12-05 | Xilinx, Inc. | Layout architecture and method for fabricating PLDs including multiple discrete devices formed on a single chip |
| US6181569B1 (en) * | 1999-06-07 | 2001-01-30 | Kishore K. Chakravorty | Low cost chip size package and method of fabricating the same |
| CN102244021A (zh) * | 2011-07-18 | 2011-11-16 | 江阴长电先进封装有限公司 | Low-k芯片封装方法 |
| JP2014096414A (ja) * | 2012-11-07 | 2014-05-22 | Fujikura Ltd | 半導体装置の製造方法及び半導体装置 |
| US8877630B1 (en) * | 2013-11-12 | 2014-11-04 | Chipmos Technologies Inc. | Semiconductor structure having a silver alloy bump body and manufacturing method thereof |
| WO2016086769A1 (zh) * | 2014-12-02 | 2016-06-09 | 天水华天科技股份有限公司 | 基于定制引线框架的csp型mems封装件及生产方法 |
| KR20160145339A (ko) * | 2015-06-10 | 2016-12-20 | 주식회사 에스에프에이반도체 | 웨이퍼 레벨 패키지의 제조 방법 |
| CN106298699A (zh) * | 2016-09-26 | 2017-01-04 | 苏州晶方半导体科技股份有限公司 | 封装结构以及封装方法 |
| CN107195605A (zh) * | 2017-05-18 | 2017-09-22 | 上海交通大学 | 以薄镍层作为阻挡层的铜镍锡微凸点结构及其制备方法 |
| WO2018054315A1 (zh) * | 2016-09-26 | 2018-03-29 | 苏州晶方半导体科技股份有限公司 | 封装结构以及封装方法 |
| CN110808230A (zh) * | 2019-12-16 | 2020-02-18 | 江阴长电先进封装有限公司 | 一种六面包覆型芯片尺寸的封装结构及其封装方法 |
| KR20200080837A (ko) * | 2018-12-27 | 2020-07-07 | 주식회사 오킨스전자 | 플립칩 자기 센서 패키지 및 그 제조 방법 |
| CN112736065A (zh) * | 2020-09-10 | 2021-04-30 | 成都芯源系统有限公司 | 用于集成电路封装的面板状金属墙格阵列及其制造方法 |
| CN112786580A (zh) * | 2019-11-04 | 2021-05-11 | 联发科技股份有限公司 | 半导体封装及其制造方法和印刷电路板组件 |
| CN114157263A (zh) * | 2021-12-07 | 2022-03-08 | 无锡中微高科电子有限公司 | 高可靠性滤波器的封装结构及其封装方法 |
| CN114334681A (zh) * | 2021-12-31 | 2022-04-12 | 江苏芯德半导体科技有限公司 | 一种六面包覆的扇出型芯片封装方法和封装结构 |
| CN114361025A (zh) * | 2022-03-21 | 2022-04-15 | 宁波芯健半导体有限公司 | 一种GaN超薄芯片扇出型封装结构及封装方法 |
| CN114944369A (zh) * | 2021-04-28 | 2022-08-26 | 台湾积体电路制造股份有限公司 | 半导体封装、封装结构及其制造方法 |
| CN114975130A (zh) * | 2022-05-31 | 2022-08-30 | 浙江禾芯集成电路有限公司 | 一种垂直型mosfet芯片的封装结构的封装方法 |
| CN115708203A (zh) * | 2021-08-19 | 2023-02-21 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN117059583A (zh) * | 2023-10-12 | 2023-11-14 | 江苏芯德半导体科技有限公司 | 一种具有异质胶材的晶圆级扇出型封装结构及其封装方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539235B1 (ko) * | 2003-06-12 | 2005-12-27 | 삼성전자주식회사 | 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법 |
| DE102004005300A1 (de) * | 2004-01-29 | 2005-09-08 | Atotech Deutschland Gmbh | Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens |
| US7582556B2 (en) * | 2005-06-24 | 2009-09-01 | Megica Corporation | Circuitry component and method for forming the same |
| TWI303105B (en) * | 2006-01-11 | 2008-11-11 | Advanced Semiconductor Eng | Wafer level package for image sensor components and its fabricating method |
| WO2008004423A1 (fr) * | 2006-06-15 | 2008-01-10 | Murata Manufacturing Co., Ltd. | Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication |
| JP2009158593A (ja) * | 2007-12-25 | 2009-07-16 | Tessera Interconnect Materials Inc | バンプ構造およびその製造方法 |
| US8206569B2 (en) * | 2009-02-04 | 2012-06-26 | Applied Materials, Inc. | Porous three dimensional copper, tin, copper-tin, copper-tin-cobalt, and copper-tin-cobalt-titanium electrodes for batteries and ultra capacitors |
| US20100330425A1 (en) * | 2009-06-29 | 2010-12-30 | Applied Materials, Inc. | Passivation film for solid electrolyte interface of three dimensional copper containing electrode in energy storage device |
| KR102055459B1 (ko) * | 2010-08-02 | 2019-12-12 | 아토테크더치랜드게엠베하 | 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법 |
| JP2015193916A (ja) * | 2014-03-18 | 2015-11-05 | 上村工業株式会社 | 錫または錫合金の電気めっき浴、およびバンプの製造方法 |
| US10692735B2 (en) * | 2017-07-28 | 2020-06-23 | Lam Research Corporation | Electro-oxidative metal removal in through mask interconnect fabrication |
| US10971461B2 (en) * | 2018-08-16 | 2021-04-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
| US11404404B2 (en) * | 2020-05-27 | 2022-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having photonic die and electronic die |
| US20230307330A1 (en) * | 2022-03-23 | 2023-09-28 | Taiwan Semiconductor Manufacturing Company Limited | Package structure including an array of copper pillars and methods of forming the same |
-
2023
- 2023-11-16 CN CN202311528044.7A patent/CN117238781B/zh active Active
Patent Citations (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157213A (en) * | 1998-10-19 | 2000-12-05 | Xilinx, Inc. | Layout architecture and method for fabricating PLDs including multiple discrete devices formed on a single chip |
| US6181569B1 (en) * | 1999-06-07 | 2001-01-30 | Kishore K. Chakravorty | Low cost chip size package and method of fabricating the same |
| CN102244021A (zh) * | 2011-07-18 | 2011-11-16 | 江阴长电先进封装有限公司 | Low-k芯片封装方法 |
| JP2014096414A (ja) * | 2012-11-07 | 2014-05-22 | Fujikura Ltd | 半導体装置の製造方法及び半導体装置 |
| US8877630B1 (en) * | 2013-11-12 | 2014-11-04 | Chipmos Technologies Inc. | Semiconductor structure having a silver alloy bump body and manufacturing method thereof |
| WO2016086769A1 (zh) * | 2014-12-02 | 2016-06-09 | 天水华天科技股份有限公司 | 基于定制引线框架的csp型mems封装件及生产方法 |
| KR20160145339A (ko) * | 2015-06-10 | 2016-12-20 | 주식회사 에스에프에이반도체 | 웨이퍼 레벨 패키지의 제조 방법 |
| CN106298699A (zh) * | 2016-09-26 | 2017-01-04 | 苏州晶方半导体科技股份有限公司 | 封装结构以及封装方法 |
| WO2018054315A1 (zh) * | 2016-09-26 | 2018-03-29 | 苏州晶方半导体科技股份有限公司 | 封装结构以及封装方法 |
| CN107195605A (zh) * | 2017-05-18 | 2017-09-22 | 上海交通大学 | 以薄镍层作为阻挡层的铜镍锡微凸点结构及其制备方法 |
| KR20200080837A (ko) * | 2018-12-27 | 2020-07-07 | 주식회사 오킨스전자 | 플립칩 자기 센서 패키지 및 그 제조 방법 |
| CN112786580A (zh) * | 2019-11-04 | 2021-05-11 | 联发科技股份有限公司 | 半导体封装及其制造方法和印刷电路板组件 |
| CN110808230A (zh) * | 2019-12-16 | 2020-02-18 | 江阴长电先进封装有限公司 | 一种六面包覆型芯片尺寸的封装结构及其封装方法 |
| CN112736065A (zh) * | 2020-09-10 | 2021-04-30 | 成都芯源系统有限公司 | 用于集成电路封装的面板状金属墙格阵列及其制造方法 |
| CN114944369A (zh) * | 2021-04-28 | 2022-08-26 | 台湾积体电路制造股份有限公司 | 半导体封装、封装结构及其制造方法 |
| CN115708203A (zh) * | 2021-08-19 | 2023-02-21 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN114157263A (zh) * | 2021-12-07 | 2022-03-08 | 无锡中微高科电子有限公司 | 高可靠性滤波器的封装结构及其封装方法 |
| CN114334681A (zh) * | 2021-12-31 | 2022-04-12 | 江苏芯德半导体科技有限公司 | 一种六面包覆的扇出型芯片封装方法和封装结构 |
| CN114361025A (zh) * | 2022-03-21 | 2022-04-15 | 宁波芯健半导体有限公司 | 一种GaN超薄芯片扇出型封装结构及封装方法 |
| CN114975130A (zh) * | 2022-05-31 | 2022-08-30 | 浙江禾芯集成电路有限公司 | 一种垂直型mosfet芯片的封装结构的封装方法 |
| CN117059583A (zh) * | 2023-10-12 | 2023-11-14 | 江苏芯德半导体科技有限公司 | 一种具有异质胶材的晶圆级扇出型封装结构及其封装方法 |
Non-Patent Citations (1)
| Title |
|---|
| 晶圆级铜柱凸块封装结构设计、工艺和性能研究;龙欣江;中国博士学位论文全文数据库 信息科技辑;20220115(第2022 年 第01期期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117238781A (zh) | 2023-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566168B2 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
| KR101805114B1 (ko) | 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법 | |
| US8169065B2 (en) | Stackable circuit structures and methods of fabrication thereof | |
| US8241967B2 (en) | Semiconductor package with a support structure and fabrication method thereof | |
| US6489218B1 (en) | Singulation method used in leadless packaging process | |
| US7888172B2 (en) | Chip stacked structure and the forming method | |
| US7763494B2 (en) | Semiconductor device package with multi-chips and method of the same | |
| US7419855B1 (en) | Apparatus and method for miniature semiconductor packages | |
| US20070158809A1 (en) | Multi-chip package system | |
| US20060043564A1 (en) | Air pocket resistant semiconductor package | |
| CN101221936A (zh) | 具有晶粒置入通孔之晶圆级封装及其方法 | |
| CN105144367A (zh) | 半导体器件和制造半导体器件的方法 | |
| JP2006287235A (ja) | 積層されたダイのパッケージ | |
| US20080251908A1 (en) | Semiconductor device package having multi-chips with side-by-side configuration and method of the same | |
| US20080197478A1 (en) | Semiconductor device package with die receiving through-hole and connecting through-hole and method of the same | |
| TWI430425B (zh) | 採用凸塊技術之積體電路封裝件系統 | |
| CN110838452A (zh) | 封装方法、面板组件、晶圆封装体以及芯片封装体 | |
| US20070190688A1 (en) | Method for manufacturing semiconductor device with protection layer | |
| US6716675B2 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
| US20140291842A1 (en) | Enhanced flip-chip die architecture | |
| US20090321913A1 (en) | Integrated circuit package system with locking terminal | |
| US20060068332A1 (en) | Method for fabricating carrier structure integrated with semiconductor element | |
| US9171740B2 (en) | Quad flat non-leaded semiconductor package and fabrication method thereof | |
| CN117238781B (zh) | 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 | |
| US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |