CN114157263A - 高可靠性滤波器的封装结构及其封装方法 - Google Patents
高可靠性滤波器的封装结构及其封装方法 Download PDFInfo
- Publication number
- CN114157263A CN114157263A CN202111486351.4A CN202111486351A CN114157263A CN 114157263 A CN114157263 A CN 114157263A CN 202111486351 A CN202111486351 A CN 202111486351A CN 114157263 A CN114157263 A CN 114157263A
- Authority
- CN
- China
- Prior art keywords
- layer
- bonding film
- filter
- interconnection
- sealing ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000002161 passivation Methods 0.000 claims abstract description 33
- 238000007789 sealing Methods 0.000 claims abstract description 30
- 238000005520 cutting process Methods 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000004080 punching Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 7
- 229910008599 TiW Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 229910052720 vanadium Inorganic materials 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229910003471 inorganic composite material Inorganic materials 0.000 claims description 3
- 229910010272 inorganic material Inorganic materials 0.000 claims description 3
- 239000011147 inorganic material Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000002861 polymer material Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 abstract description 2
- 238000003466 welding Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/0504—Holders; Supports for bulk acoustic wave devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
- H03H9/56—Monolithic crystal filters
- H03H9/564—Monolithic crystal filters implemented with thin-film techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
- H03H9/58—Multiple crystal filters
- H03H9/582—Multiple crystal filters implemented with thin-film techniques
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种高可靠性滤波器的封装结构及其封装方法，它包括滤波器芯片、管脚、互联柱、密封圈、键合膜、钝化层、第一再布线层、密闭腔、绝缘层、第二再布线层与互联凸点。封装方法包括制作互联柱与密封圈、贴合键合膜、打出键合膜孔、制备钝化层、激光开槽使切割道打开、制备第一再布线层、制备第二再布线层与焊接互联凸点、最终切割，得到单颗封装芯片。本发明简化流程，降低成本；通过对芯片表面及侧面进行绝缘材料保护，极大提高封装体的密闭性，增加芯片应用过程中的可靠性；在激光开孔内壁制备一层钝化层来改善孔洞形貌，从而确保电气互联正常进行。
Description
技术领域
本发明属于集成电路封装技术领域，具体地说是一种高可靠性滤波器的封装结构及其封装方法。
背景技术
随着 5G 时代来临，射频 (RF) 前端组件作为无线通信的核心，为满足更多射频频段的需求，其复杂性正加速增加。其中，滤波器作为将特定频段外信号滤除的组件，可分为SAW滤波器和BAW滤波器。SAW和TC-SAW滤波器适用于1.5GHz以内，当高于1.5GHz时，BAW滤波器具有更大的性能优势，其尺寸随频率的升高而缩小，非常适用于要求严苛的4G和5G应用。此外，即使在高带宽设计中，BAW对温度变化也不敏感，同时还能具有极低的损耗和陡峭的滤波器裙边（filter skirt）。 BAW的基本结构是两个金属电极夹着压电薄膜，声波在压电薄膜内震荡形成驻波，为了把声波留在压电薄膜里震荡，震荡结构和外部环境之间必须有足够的隔离才能得到最小loss和最大Q值。
研究表明，同种芯片采用键合方式的封装体体积比Flip chip体积大40%，因此，随着电子产品向着小型化发展，同时需要兼具优良的性能，芯片级封装(CSP)被广泛应用于滤波器封装中。2008年J. Tian等提出一种基于高电阻率硅盖板（capping），该盖板集合了贯穿基板的电通孔和空腔结构，通过倒装方式与器件晶圆进行晶圆级键合，为器件提供保护和垂直电信号互连。芯片级封装在保持优异的性能同时大幅度缩小了封装体的体积，但是上述方法制备工艺复杂，导致封装过程成本居高不下。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种可以提高封装密闭性、简化流程并降低成本的高可靠性滤波器的封装结构及其封装方法。
按照本发明提供的技术方案，所述高可靠性滤波器的封装结构，它包括滤波器芯片、管脚、互联柱、密封圈、键合膜、钝化层、第一再布线层、密闭腔、绝缘层、第二再布线层与互联凸点；
在滤波器芯片的工作区外侧设有管脚，在管脚上设有互联柱，在互联柱外侧的滤波器芯片的上表面设有密封圈，在密封圈的上端面以及互联柱的部分上端面设有键合膜，键合膜与密封圈以及滤波器芯片配合形成密闭腔，在对应互联柱位置的键合膜上开设有键合膜孔，在键合膜的上表面以及键合膜孔的内壁设有钝化层，在对应滤波器芯片的工作区位置的在钝化层的上表面设有绝缘层，在绝缘层外侧的钝化层的上表面以及互联柱的部分上端面设有第一再布线层，在第一再布线层的上表面设有呈柱状的第二再布线层，在第二再布线层外侧的第一再布线层的上表面设有绝缘层，在第二再布线层的上端面设有互联凸点。
作为优选，所述互联柱偏移第二再布线层。
作为优选，所述互联柱与密封圈的高度为1~50μm。
作为优选，所述键合膜的厚度为1~60μm，且键合膜孔的孔径为0.5~80μm。
作为优选，所述钝化层的厚度为1~30μm，且钝化层的材质为树脂或者聚酰亚胺材料。
作为优选，所述第一再布线层的材质为Cu、Ti、TiW、V、Ni、W、Sn、Ag、Au中的一种或几种。
作为优选，所述绝缘层的厚度为1~80μm，且绝缘层的材质为无机材料、高分子材料或者有机与无机复合材料。
作为优选，所述第二再布线层的材质为Cu、Ti、TiW、V、Ni、W、Sn、Ag、Au中的一种或几种。
上述的高可靠性滤波器的封装方法，该封装方法包括以下步骤：
S1、取滤波器芯片，在滤波器芯片的工作区外侧的管脚上制作出互联柱，在管脚外侧的滤波器芯片的上表面制作出密封圈，密封圈将互联柱包围；
S2、在互联柱与密封圈上整体贴合键合膜，键合膜与密封圈以及滤波器芯片配合形成密闭腔；
S3、在键合膜上打出键合膜孔，使互联柱的部分上端面露出；
S4、在键合膜的上表面、已经露出的互联柱的上端面以及键合膜孔的内壁制备一层钝化层；
S5、在键合膜孔内以及键合膜孔外侧的部分钝化层上制备第一再布线层，第一再布线层与管脚电性连接，对应滤波器芯片的工作区上方的钝化层不制备第一再布线层；
S6、通过激光开槽方式使相邻滤波器芯片之间的切割道打开，使滤波器芯片的部分上表面露出；
S7、在第一再布线层的部分上表面、未被第一再布线层所覆盖的钝化层的上表面以及滤波器芯片的部分上表面上制备一层绝缘层；
S8、在未被绝缘层所覆盖的第一再布线层的上表面制备第二再布线层，再在第二再布线层的上表面上制作互联凸点，使第二再布线层与外部实现电性连接；
S9、沿着切割道进行切割，得到单颗封装芯片，完成最终封装。
本发明克服了现有滤波器封装方案工艺复杂、气密性不良及电气互联中出现的断路、接触不良的难题，通过键合膜在芯片工作区上方作为支撑层，代替晶圆腔体罩或者晶圆凹槽工艺，简化流程，降低成本；通过特殊工艺对芯片表面及侧面进行绝缘材料保护，极大提高封装体的密闭性，增加芯片应用过程中的可靠性；在激光开孔内壁制备一层钝化层来改善孔洞形貌，从而确保电气互联正常进行。
附图说明
图1是经过步骤S1处理后的滤波器芯片的结构图。
图2是经过步骤S2处理后的滤波器芯片的结构图。
图3是经过步骤S3处理后的滤波器芯片的结构图。
图4是经过步骤S4处理后的滤波器芯片的结构图。
图5是经过步骤S5处理后的滤波器芯片的结构图。
图6是经过步骤S6处理后的滤波器芯片的结构图。
图7是经过步骤S7处理后的滤波器芯片的结构图。
图8是经过步骤S8处理后的滤波器芯片的结构图。
图9是本发明封装结构的示意图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
本发明的高可靠性滤波器的封装结构，如图9所示，它包括滤波器芯片1、管脚2、互联柱3、密封圈4、键合膜5、钝化层6、第一再布线层7、密闭腔8、绝缘层9、第二再布线层10与互联凸点11；
在滤波器芯片1的工作区外侧设有管脚2，在管脚2上设有互联柱3，在互联柱3外侧的滤波器芯片1的上表面设有密封圈4，在密封圈4的上端面以及互联柱3的部分上端面设有键合膜5，键合膜5与密封圈4以及滤波器芯片1配合形成密闭腔8，在对应互联柱3位置的键合膜5上开设有键合膜孔，在键合膜5的上表面以及键合膜孔的内壁设有钝化层6，在对应滤波器芯片1的工作区位置的在钝化层6的上表面设有绝缘层9，在绝缘层9外侧的钝化层6的上表面以及互联柱3的部分上端面设有第一再布线层7，在第一再布线层7的上表面设有呈柱状的第二再布线层10，在第二再布线层10外侧的第一再布线层7的上表面设有绝缘层9，在第二再布线层10的上端面设有互联凸点11。
所述互联柱3偏移第二再布线层10。
上述的高可靠性滤波器的封装方法，该封装方法包括以下步骤：
S1、取滤波器芯片1，在滤波器芯片1的工作区外侧的管脚2上制作出互联柱3，在管脚2外侧的滤波器芯片1的上表面制作出密封圈4，互联柱3与密封圈4的高度均为1~50μm，密封圈4将互联柱3包围，如图1所示；
S2、在互联柱3与密封圈4上整体贴合厚度为1~60μm的键合膜5，键合膜5与密封圈4以及滤波器芯片1配合形成密闭腔8，如图2所示；
S3、在键合膜5上打出孔径为0.5~80μm的键合膜孔，使互联柱3的部分上端面露出，键合膜孔的数量由互联柱3的数量确定，以满足后续电气互联的要求，如图3所示；
S4、在键合膜5的上表面、已经露出的互联柱3的上端面以及键合膜孔的内壁制备一层钝化层6，钝化层6可以通过旋涂、喷涂及真空贴膜等一种或几种方式实现，钝化层6的厚度为1~30μm，如图4所示；
S5、在键合膜孔内以及键合膜孔外侧的部分钝化层6上通过光刻、物理气相沉积、电镀等技术制备第一再布线层7，第一再布线层7与管脚2电性连接，对应滤波器芯片1的工作区上方的钝化层6不制备第一再布线层7，第一再布线层7的材质为Cu、Ti、TiW、V、Ni、W、Sn、Ag、Au中的一种或几种，如图5所示；
S6、通过激光开槽方式使相邻滤波器芯片1之间的切割道打开，使滤波器芯片1的部分上表面露出，如图6所示；
S7、在第一再布线层7的部分上表面、未被第一再布线层7所覆盖的钝化层6的上表面以及滤波器芯片1的部分上表面上用化学气相沉积、喷涂、点胶等一种或几种方式制备一层绝缘层9，绝缘层9的厚度为1~80μm，绝缘层9可以为无机材料的一种或几种，包括SiO2、Si3N4、SiC等，绝缘层9也可以为高分子材料，包括树脂、聚酰亚胺材料等，绝缘层9也可以为有机与无机复合材料，如干膜、底部填充料，Epoxy Molding Compound（环氧树脂料）、Solder Mask Film（阻焊油墨）等，如图7所示；
S8、在未被绝缘层9所覆盖的第一再布线层7的上表面通过光刻、物理气相沉积、电镀等技术制备第二再布线层10，再在第二再布线层10的上表面上制作互联凸点11，也可采用植球工艺来替代凸点，使第二再布线层10与外部实现电性连接，第二再布线层10的材质为Cu、Ti、TiW、V、Ni、W、Sn、Ag、Au中的一种或几种，也可采用制备互联凸点工艺来替代互联凸点11，如图8所示；
S9、沿着切割道进行切割，得到单颗封装芯片，完成最终封装，如图9所示。
Claims (9)
1.一种高可靠性滤波器的封装结构，它包括滤波器芯片（1）、管脚（2）、互联柱（3）、密封圈（4）、键合膜（5）、钝化层（6）、第一再布线层（7）、密闭腔（8）、绝缘层（9）、第二再布线层（10）与互联凸点（11）；
其特征是：在滤波器芯片（1）的工作区外侧设有管脚（2），在管脚（2）上设有互联柱（3），在互联柱（3）外侧的滤波器芯片（1）的上表面设有密封圈（4），在密封圈（4）的上端面以及互联柱（3）的部分上端面设有键合膜（5），键合膜（5）与密封圈（4）以及滤波器芯片（1）配合形成密闭腔（8），在对应互联柱（3）位置的键合膜（5）上开设有键合膜孔，在键合膜（5）的上表面以及键合膜孔的内壁设有钝化层（6），在对应滤波器芯片（1）的工作区位置的在钝化层（6）的上表面设有绝缘层（9），在绝缘层（9）外侧的钝化层（6）的上表面以及互联柱（3）的部分上端面设有第一再布线层（7），在第一再布线层（7）的上表面设有呈柱状的第二再布线层（10），在第二再布线层（10）外侧的第一再布线层（7）的上表面设有绝缘层（9），在第二再布线层（10）的上端面设有互联凸点（11）。
2.如权利要求1所述的高可靠性滤波器的封装结构，其特征是：所述互联柱（3）偏移第二再布线层（10）。
3.如权利要求1所述的高可靠性滤波器的封装结构，其特征是：所述互联柱（3）与密封圈（4）的高度为1~50μm。
4.如权利要求1所述的高可靠性滤波器的封装结构，其特征是：所述键合膜（5）的厚度为1~60μm，且键合膜孔的孔径为0.5~80μm。
5.如权利要求1所述的高可靠性滤波器的封装结构，其特征是：所述钝化层（6）的厚度为1~30μm，且钝化层（6）的材质为树脂或者聚酰亚胺材料。
6.如权利要求1所述的高可靠性滤波器的封装结构，其特征是：所述第一再布线层（7）的材质为Cu、Ti、TiW、V、Ni、W、Sn、Ag、Au中的一种或几种。
7.如权利要求1所述的高可靠性滤波器的封装结构，其特征是：所述绝缘层（9）的厚度为1~80μm，且绝缘层（9）的材质为无机材料、高分子材料或者有机与无机复合材料。
8.如权利要求1所述的高可靠性滤波器的封装结构，其特征是：所述第二再布线层（10）的材质为Cu、Ti、TiW、V、Ni、W、Sn、Ag、Au中的一种或几种。
9.权利要求1所述的高可靠性滤波器的封装方法，其特征是该封装方法包括以下步骤：
S1、取滤波器芯片（1），在滤波器芯片（1）的工作区外侧的管脚（2）上制作出互联柱（3），在管脚（2）外侧的滤波器芯片（1）的上表面制作出密封圈（4），密封圈（4）将互联柱（3）包围；
S2、在互联柱（3）与密封圈（4）上整体贴合键合膜（5），键合膜（5）与密封圈（4）以及滤波器芯片（1）配合形成密闭腔（8）；
S3、在键合膜（5）上打出键合膜孔，使互联柱（3）的部分上端面露出；
S4、在键合膜（5）的上表面、已经露出的互联柱（3）的上端面以及键合膜孔的内壁制备一层钝化层（6）；
S5、在键合膜孔内以及键合膜孔外侧的部分钝化层（6）上制备第一再布线层（7），第一再布线层（7）与管脚（2）电性连接，对应滤波器芯片（1）的工作区上方的钝化层（6）不制备第一再布线层（7）；
S6、通过激光开槽方式使相邻滤波器芯片（1）之间的切割道打开，使滤波器芯片（1）的部分上表面露出；
S7、在第一再布线层（7）的部分上表面、未被第一再布线层（7）所覆盖的钝化层（6）的上表面以及滤波器芯片（1）的部分上表面上制备一层绝缘层（9）；
S8、在未被绝缘层（9）所覆盖的第一再布线层（7）的上表面制备第二再布线层（10），再在第二再布线层（10）的上表面上制作互联凸点（11），使第二再布线层（10）与外部实现电性连接；
S9、沿着切割道进行切割，得到单颗封装芯片，完成最终封装。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111486351.4A CN114157263A (zh) | 2021-12-07 | 2021-12-07 | 高可靠性滤波器的封装结构及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111486351.4A CN114157263A (zh) | 2021-12-07 | 2021-12-07 | 高可靠性滤波器的封装结构及其封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114157263A true CN114157263A (zh) | 2022-03-08 |
Family
ID=80453531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111486351.4A Pending CN114157263A (zh) | 2021-12-07 | 2021-12-07 | 高可靠性滤波器的封装结构及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114157263A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238781A (zh) * | 2023-11-16 | 2023-12-15 | 江苏芯德半导体科技有限公司 | 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 |
| WO2024027571A1 (zh) * | 2022-08-05 | 2024-02-08 | 深圳飞骧科技股份有限公司 | 一种射频模组的封装方法和射频模组 |
-
2021
- 2021-12-07 CN CN202111486351.4A patent/CN114157263A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024027571A1 (zh) * | 2022-08-05 | 2024-02-08 | 深圳飞骧科技股份有限公司 | 一种射频模组的封装方法和射频模组 |
| CN117238781A (zh) * | 2023-11-16 | 2023-12-15 | 江苏芯德半导体科技有限公司 | 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 |
| CN117238781B (zh) * | 2023-11-16 | 2024-02-23 | 江苏芯德半导体科技有限公司 | 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4813795B2 (ja) | 封止された電子構成素子および該電子構成素子を製造するための方法 | |
| TWI567866B (zh) | 半導體元件以及使用提供結構支撐之封膠劑來形成具有直通矽晶穿孔的互連結構之方法 | |
| US8125055B2 (en) | Packaging technology | |
| CN102810507B (zh) | 半导体器件和使用引线框本体形成开口的方法 | |
| TWI571186B (zh) | 形成整合被動元件的半導體裝置和方法 | |
| US8508039B1 (en) | Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics | |
| US7576426B2 (en) | Wafer level package including a device wafer integrated with a passive component | |
| US9029193B2 (en) | Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support | |
| US7648911B2 (en) | Semiconductor device and method of forming embedded passive circuit elements interconnected to through hole vias | |
| TWI725286B (zh) | 半導體裝置及形成圍繞半導體構件的界柵和屏蔽層之方法 | |
| KR20220145795A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN114157263A (zh) | 高可靠性滤波器的封装结构及其封装方法 | |
| US8860195B2 (en) | Apparatus and method for increasing the quantity of discrete electronic components in an integrated circuit package | |
| US20060211233A1 (en) | Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure | |
| US10020263B2 (en) | Semiconductor package and manufacturing method thereof | |
| KR20200018357A (ko) | 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐 | |
| JP3540729B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN114629463A (zh) | 集成电感的扇出型滤波器芯片封装结构及其制作方法 | |
| US20220230931A1 (en) | Chip encapsulation structure and encapsulation method | |
| CN114189226A (zh) | 滤波器的封装结构及其封装方法 | |
| US7906841B2 (en) | Wafer level incapsulation chip and encapsulation chip manufacturing method | |
| CN205959973U (zh) | 半导体器件的封装结构 | |
| CN113659954B (zh) | 一种体声波谐振器及其封装方法和电子设备 | |
| CN115473508A (zh) | 滤波器芯片的封装结构及其封装方法 | |
| TWI803859B (zh) | 半導體裝置及在膜層上形成系統級模組封裝之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |