CN114189226A - 滤波器的封装结构及其封装方法 - Google Patents
滤波器的封装结构及其封装方法 Download PDFInfo
- Publication number
- CN114189226A CN114189226A CN202111488378.7A CN202111488378A CN114189226A CN 114189226 A CN114189226 A CN 114189226A CN 202111488378 A CN202111488378 A CN 202111488378A CN 114189226 A CN114189226 A CN 114189226A
- Authority
- CN
- China
- Prior art keywords
- interconnection
- layer
- rewiring
- filter
- rewiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/0504—Holders; Supports for bulk acoustic wave devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/54—Filters comprising resonators of piezo-electric or electrostrictive material
- H03H9/56—Monolithic crystal filters
- H03H9/564—Monolithic crystal filters implemented with thin-film techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/54—Filters comprising resonators of piezo-electric or electrostrictive material
- H03H9/58—Multiple crystal filters
- H03H9/582—Multiple crystal filters implemented with thin-film techniques
Abstract
本发明涉及一种滤波器的封装结构,在滤波器芯片上设有管脚,在管脚上设有金属焊垫,在金属焊垫上设有互联柱,在互联柱与金属焊垫的外侧设有绝缘层,在绝缘层的上方设有钝化层,在钝化层的上方设有硅衬底,在硅衬底上开设有互联孔,在互联柱上设有第一再布线层,第一再布线层的下端部分与互联柱连接,在第一再布线层的上端部分上设有第二再布线层,在第二再布线层上设有互联凸点。本发明通过在硅衬底背面制作互联孔实现电气互联,同时制备一层绝缘层来形成凹槽结构,制备谐振器件所需的空腔结构,制作方法简便,金属键合操作简单,密闭性良好,适合大规模量产使用。
Description
技术领域
本发明属于集成电路封装技术领域,具体地说是一种滤波器的封装结构及其封装方法。
背景技术
随着 5G 时代来临,射频 (RF) 前端组件作为无线通信的核心,为满足更多射频频段的需求,其复杂性正加速增加。其中,滤波器作为将特定频段外信号滤除的组件,可分为SAW滤波器和BAW滤波器。SAW和TC-SAW滤波器适用于1.5GHz以内,当高于1.5GHz时,BAW滤波器具有更大的性能优势,其尺寸随频率的升高而缩小,非常适用于要求严苛的4G和5G应用。此外,即使在高带宽设计中,BAW对温度变化也不敏感,同时还能具有极低的损耗和陡峭的滤波器裙边(filter skirt)。 BAW的基本结构是两个金属电极夹着压电薄膜,声波在压电薄膜内震荡形成驻波,为了把声波留在压电薄膜里震荡,震荡结构和外部环境之间必须有足够的隔离才能得到最小loss和最大Q值。
研究表明,同种芯片采用键合方式的封装体体积比Flip chip体积大40%,因此,随着电子产品向着小型化发展,同时需要兼具优良的性能,芯片级封装(CSP)被广泛应用于滤波器封装中。2008年J. Tian等提出一种基于高电阻率硅盖板(capping),该盖板集合了贯穿基板的电通孔和空腔结构,通过倒装方式与器件晶圆进行晶圆级键合,为器件提供保护和垂直电信号互连。芯片级封装在保持优异的性能同时大幅度缩小了封装体的体积,但是上述方法制备工艺复杂,导致封装过程成本居高不下。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种密闭性高、可以简化流程并降低成本的滤波器的封装结构及其封装方法。
按照本发明提供的技术方案,所述滤波器的封装结构,包括管脚、滤波器芯片、金属焊垫、第一再布线层、绝缘层、互联柱、硅衬底、第二再布线层、钝化层、互联孔与互联凸点;
在滤波器芯片上设有管脚,在管脚上设有金属焊垫,在金属焊垫上设有互联柱,在互联柱与金属焊垫的外侧设有绝缘层,在绝缘层的上方设有钝化层,在钝化层的上方设有硅衬底,在硅衬底上开设有互联孔,所述钝化层覆盖互联孔的孔内壁,在所述互联柱上设有第一再布线层,第一再布线层的上端部分覆盖部分硅衬底的上表面,第一再布线层的中端部分位于互联孔内且被钝化层包围,第一再布线层的下端部分覆盖部分钝化层的下表面,第一再布线层的下端部分与互联柱连接,在第一再布线层的上端部分上设有第二再布线层,在第二再布线层上设有互联凸点;
由所述绝缘层、钝化层与滤波器芯片组合围成对应芯片工作区域的空腔结构。
作为优选,所述互联柱偏移互联孔。
作为优选,所述互联孔的直径为0.1~X100μm。
作为优选,所述钝化层的厚度为0.1~30μm,且钝化层的材质为无机材料、高分子材料或者有机与无机复合材料。
作为优选,所述绝缘层的厚度为1~50μm,且钝化层的材质为无机材料、高分子材料或者有机与无机复合材料。
作为优选,所述互联柱的高度为0.5~30μm,且互联柱的材质为Cu、Ti、TiW、V、Ni、W、Sn、Ag或者Au中的一种或几种。
作为优选,所述金属焊垫的厚度为0.1~10μm,且金属焊垫的材质为Cu、Ti、TiW、V、Ni、W、Sn、Ag或者Au中的一种或几种。
上述滤波器的封装方法,该方法包括以下步骤:
S1、取硅衬底,在硅衬底的上表面通过干法刻蚀工艺刻蚀出互联孔;
S2、在硅衬底的上表面沉积出钝化层;
S3、在对应互联孔位置的钝化层的上表面制作出第一再布线层;
S4、在第一再布线层与钝化层的上表面制作出绝缘层;
S5、在绝缘层上形成第一凹槽与第二凹槽,第一凹槽使互联孔一侧的第一再布线层的部分上表面露出,第二凹槽使相邻互联孔之间的钝化层的部分上表面露出;
S6、在第一凹槽作出互联柱,互联柱的高度低于绝缘层的厚度,备用;
S7、取滤波器芯片,在芯片工作区域外侧的管脚上做出金属焊垫;
S8、通过金属键合工艺将步骤S7得到的滤波器芯片与步骤S6得到的硅衬底倒置后通过金属焊垫与互联柱实现互联,形成封装体半成品;
S9、通过研磨和干法刻蚀的工艺,使互联孔内的第一再布线层的底部露出,形成封装体半成品;
S10、利用再布线工艺在第一再布线层上继续实现若干层再布线,形成第二再布线层,在第二再布线层上制作互联凸点,使第二再布线层与外部实现电连接,最后将完成的封装体切成单颗封装芯片。
作为优选,步骤S6中,互联柱与绝缘层的高度差控制在0.5~5μm。
本发明克服了现有滤波器封装方案存在的基板材料性质对滤波器参数影响、气密性不良、键合精度要求严格及制备工艺复杂等难题,通过在硅基背面制作TSV硅通孔实现电气互联,同时制备一层绝缘层来形成凹槽结构,制备谐振器件所需的空腔结构,制作方法简便,金属键合操作简单,密闭性良好,适合大规模量产使用。
附图说明
图1是经过本发明步骤S1处理后的硅衬底的结构图。
图2是经过本发明步骤S2处理后的硅衬底的结构图。
图3是经过本发明步骤S3处理后的硅衬底的结构图。
图4是经过本发明步骤S4处理后的硅衬底的结构图。
图5是经过本发明步骤S5处理后的硅衬底的结构图。
图6是经过本发明步骤S6处理后的硅衬底的结构图。
图7是经过本发明步骤S7处理后的滤波器芯片的结构图。
图8是经过本发明步骤S8处理后的封装体半成品的结构图。
图9是经过本发明步骤S9处理后的封装体半成品的结构图。
图10是经过本发明步骤S10处理后的封装体成品的结构图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
本发明的滤波器的封装结构,包括管脚1、滤波器芯片2、金属焊垫3、第一再布线层4、绝缘层5、互联柱6、硅衬底7、第二再布线层8、钝化层9、互联孔10与互联凸点11;
在滤波器芯片2上设有管脚1,在管脚1上设有金属焊垫3,在金属焊垫3上设有互联柱6,在互联柱6与金属焊垫3的外侧设有绝缘层5,在绝缘层5的上方设有钝化层9,在钝化层9的上方设有硅衬底7,在硅衬底7上开设有互联孔10,所述钝化层9覆盖互联孔10的孔内壁,在所述互联柱6上设有第一再布线层4,第一再布线层4的上端部分覆盖部分硅衬底7的上表面,第一再布线层4的中端部分位于互联孔10内且被钝化层9包围,第一再布线层4的下端部分覆盖部分钝化层9的下表面,第一再布线层4的下端部分与互联柱6连接,在第一再布线层4的上端部分上设有第二再布线层8,在第二再布线层8上设有互联凸点11;
由所述绝缘层5、钝化层9与滤波器芯片2组合围成对应芯片工作区域的空腔结构。
上述滤波器的封装方法,该方法包括以下步骤:
S1、取硅衬底7,在硅衬底7的上表面通过干法刻蚀工艺刻蚀出互联孔10,此时,互联孔10为盲孔,互联孔10的直径在0.1~100μm,互联孔10的数量由器件电极数量确定,如图1所示;
S2、在硅衬底7的上表面沉积出钝化层9,钝化层9可以为无机材料的一种或几种,如SiO2、SiC和Si3N4等,也可以为高分子材料的钝化胶,包括树脂和聚酰亚胺材料,也可以为有机与无机复合材料,如干膜、底部填充料、Epoxy Molding Compound(环氧树脂料)、Solder Mask Film(阻焊油墨)等,钝化层9的厚度为0.1~30,满足电性连接需求,如图2所示;
S3、在对应互联孔10位置的钝化层9的上表面制作出第一再布线层4,第一再布线层4包括位于硅基底7的上表面的再布线层部分和互联孔10内的互连布线部分;如图3所示;
S4、采用喷涂、真空贴膜、旋涂等方式在第一再布线层4与钝化层9的上表面制作出绝缘层5,绝缘层5的厚度在1~50μm,绝缘层5可以为高分子材料,包括树脂和聚酰亚胺材料,绝缘层5也可以为无机材料的一种或几种,如SiO2、SiC和Si3N4等,绝缘层5也可以为有机与无机复合材料,如干膜、底部填充料,环氧树脂料、阻焊油墨等,如图4所示;
S5、通过曝光、显影、蚀刻等方式在绝缘层5上形成第一凹槽与第二凹槽,第一凹槽使互联孔10一侧的第一再布线层4的部分上表面露出,第二凹槽使相邻互联孔10之间的钝化层9的部分上表面露出,如图5所示;
S6、通过光刻、物理气相沉积、电镀、化镀等技术在第一凹槽作出互联柱6,互联柱6的高度在0.5~30μm,互联柱6的材质为Cu、Ti、TiW、V、Ni、W、Sn、Ag、Au等中的一种或几种,且互联柱6的高度略低于绝缘层5高度,高度差应在0.5~5μm,备用,如图6所示;
S7、取滤波器芯片2,在芯片工作区域外侧的管脚1上做出金属焊垫3,金属焊垫3的厚度在0.1~10μm,金属焊垫3的制备工艺包括化镀、蒸镀、电镀等一种或几种工艺,金属焊垫3材质为Cu、Ti、TiW、V、Ni、W、Sn、Ag、Au等的一种或几种,如图7所示;
S8、通过金属键合工艺将步骤S7得到的滤波器芯片与步骤S6得到的硅衬底7倒置后通过金属焊垫3与互联柱6实现互联,形成封装体半成品,如图8所示;
S9、通过研磨和干法刻蚀的工艺,使互联孔10内的第一再布线层4的底部露出,此时,互联孔10变为通孔,形成封装体半成品,如图9所示;
S10、利用再布线工艺在第一再布线层4上继续实现若干层再布线,形成第二再布线层8,在第二再布线层8上制作互联凸点11,也可采用植球工艺来替代凸点,使第二再布线层8与外部实现电连接,最后将完成的封装体切成单颗封装芯片,如图10所示。
Claims (9)
1.一种滤波器的封装结构,包括管脚(1)、滤波器芯片(2)、金属焊垫(3)、第一再布线层(4)、绝缘层(5)、互联柱(6)、硅衬底(7)、第二再布线层(8)、钝化层(9)、互联孔(10)与互联凸点(11);
其特征是:在滤波器芯片(2)上设有管脚(1),在管脚(1)上设有金属焊垫(3),在金属焊垫(3)上设有互联柱(6),在互联柱(6)与金属焊垫(3)的外侧设有绝缘层(5),在绝缘层(5)的上方设有钝化层(9),在钝化层(9)的上方设有硅衬底(7),在硅衬底(7)上开设有互联孔(10),所述钝化层(9)覆盖互联孔(10)的孔内壁,在所述互联柱(6)上设有第一再布线层(4),第一再布线层(4)的上端部分覆盖部分硅衬底(7)的上表面,第一再布线层(4)的中端部分位于互联孔(10)内且被钝化层(9)包围,第一再布线层(4)的下端部分覆盖部分钝化层(9)的下表面,第一再布线层(4)的下端部分与互联柱(6)连接,在第一再布线层(4)的上端部分上设有第二再布线层(8),在第二再布线层(8)上设有互联凸点(11);
由所述绝缘层(5)、钝化层(9)与滤波器芯片(2)组合围成对应芯片工作区域的空腔结构。
2.根据权利要求1所述的滤波器的封装结构,其特征是:所述互联柱(6)偏移互联孔(10)。
3.根据权利要求1所述的滤波器的封装结构,其特征是:所述互联孔(10)的直径为0.1~100μm。
4.根据权利要求1所述的滤波器的封装结构,其特征是:所述钝化层(9)的厚度为0.1~30μm,且钝化层(9)的材质为无机材料、高分子材料或者有机与无机复合材料。
5.根据权利要求1所述的滤波器的封装结构,其特征是:所述绝缘层(5)的厚度为1~50μm,且钝化层(9)的材质为无机材料、高分子材料或者有机与无机复合材料。
6.根据权利要求1所述的滤波器的封装结构,其特征是:所述互联柱(6)的高度为0.5~30μm,且互联柱(6)的材质为Cu、Ti、TiW、V、Ni、W、Sn、Ag或者Au中的一种或几种。
7.根据权利要求1所述的滤波器的封装结构,其特征是:所述金属焊垫(3)的厚度为0.1~10μm,且金属焊垫(3)的材质为Cu、Ti、TiW、V、Ni、W、Sn、Ag或者Au中的一种或几种。
8.权利要求1所述的滤波器的封装方法,其特征是该方法包括以下步骤:
S1、取硅衬底(7),在硅衬底(7)的上表面通过干法刻蚀工艺刻蚀出互联孔(10);
S2、在硅衬底(7)的上表面沉积出钝化层(9);
S3、在对应互联孔(10)位置的钝化层(9)的上表面制作出第一再布线层(4);
S4、在第一再布线层(4)与钝化层(9)的上表面制作出绝缘层(5);
S5、在绝缘层(5)上形成第一凹槽与第二凹槽,第一凹槽使互联孔(10)一侧的第一再布线层(4)的部分上表面露出,第二凹槽使相邻互联孔(10)之间的钝化层(9)的部分上表面露出;
S6、在第一凹槽作出互联柱(6),互联柱(6)的高度低于绝缘层(5)的厚度,备用;
S7、取滤波器芯片(2),在芯片工作区域外侧的管脚(1)上做出金属焊垫(3);
S8、通过金属键合工艺将步骤S7得到的滤波器芯片与步骤S6得到的硅衬底(7)倒置后通过金属焊垫(3)与互联柱(6)实现互联,形成封装体半成品;
S9、通过研磨和干法刻蚀的工艺,使互联孔(10)内的第一再布线层(4)的底部露出,形成封装体半成品;
S10、利用再布线工艺在第一再布线层(4)上继续实现若干层再布线,形成第二再布线层(8),在第二再布线层(8)上制作互联凸点(11),使第二再布线层(8)与外部实现电连接,最后将完成的封装体切成单颗封装芯片。
9.根据权利要求8所述的滤波器的封装方法,其特征是:步骤S6中,互联柱(6)与绝缘层(5)的高度差控制在0.5~5μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111488378.7A CN114189226A (zh) | 2021-12-07 | 2021-12-07 | 滤波器的封装结构及其封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111488378.7A CN114189226A (zh) | 2021-12-07 | 2021-12-07 | 滤波器的封装结构及其封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114189226A true CN114189226A (zh) | 2022-03-15 |
Family
ID=80542647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111488378.7A Pending CN114189226A (zh) | 2021-12-07 | 2021-12-07 | 滤波器的封装结构及其封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114189226A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114717613A (zh) * | 2022-04-13 | 2022-07-08 | 长电科技管理有限公司 | 一种使用导电膜实现无引线电镀的加工方法以及基板结构 |
CN114717613B (zh) * | 2022-04-13 | 2024-05-10 | 长电科技管理有限公司 | 一种使用导电膜实现无引线电镀的加工方法以及基板结构 |
-
2021
- 2021-12-07 CN CN202111488378.7A patent/CN114189226A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114717613A (zh) * | 2022-04-13 | 2022-07-08 | 长电科技管理有限公司 | 一种使用导电膜实现无引线电镀的加工方法以及基板结构 |
CN114717613B (zh) * | 2022-04-13 | 2024-05-10 | 长电科技管理有限公司 | 一种使用导电膜实现无引线电镀的加工方法以及基板结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI567866B (zh) | 半導體元件以及使用提供結構支撐之封膠劑來形成具有直通矽晶穿孔的互連結構之方法 | |
KR102454788B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
US8716070B2 (en) | Fabrication method of package structure having MEMS element | |
US7670876B2 (en) | Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same | |
TWI498976B (zh) | 晶圓級封裝整合及方法 | |
KR101607401B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US6639299B2 (en) | Semiconductor device having a chip size package including a passive element | |
US9029193B2 (en) | Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support | |
US20100078772A1 (en) | Packaging technology | |
TWI725286B (zh) | 半導體裝置及形成圍繞半導體構件的界柵和屏蔽層之方法 | |
US20040140557A1 (en) | Wl-bga for MEMS/MOEMS devices | |
EP2107599B1 (en) | Method Of Forming A Wafer Level Package | |
US11562964B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
TWI750459B (zh) | 半導體裝置和形成對於屏蔽層具有增強接觸之導電通孔的方法 | |
US10020263B2 (en) | Semiconductor package and manufacturing method thereof | |
JP3540729B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20230154858A1 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
CN114157263A (zh) | 高可靠性滤波器的封装结构及其封装方法 | |
US20220359489A1 (en) | Semiconductor Devices and Methods of Manufacturing | |
JP3540728B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TW202220122A (zh) | 半導體裝置及形成離散式天線模組的方法 | |
CN114189226A (zh) | 滤波器的封装结构及其封装方法 | |
US7785928B2 (en) | Integrated circuit device and method of manufacturing thereof | |
US11395408B2 (en) | Wafer-level passive array packaging | |
US20170194239A1 (en) | A semiconductor package having an etched groove for an embedded device formed on bottom surface of a support substrate and a method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |