TWI571186B - 形成整合被動元件的半導體裝置和方法 - Google Patents

形成整合被動元件的半導體裝置和方法 Download PDF

Info

Publication number
TWI571186B
TWI571186B TW099123390A TW99123390A TWI571186B TW I571186 B TWI571186 B TW I571186B TW 099123390 A TW099123390 A TW 099123390A TW 99123390 A TW99123390 A TW 99123390A TW I571186 B TWI571186 B TW I571186B
Authority
TW
Taiwan
Prior art keywords
conductive layer
semiconductor die
semiconductor
conductive
sealant
Prior art date
Application number
TW099123390A
Other languages
English (en)
Other versions
TW201117686A (en
Inventor
林耀劍
Original Assignee
史達晶片有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 史達晶片有限公司 filed Critical 史達晶片有限公司
Publication of TW201117686A publication Critical patent/TW201117686A/zh
Application granted granted Critical
Publication of TWI571186B publication Critical patent/TWI571186B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

形成整合被動元件的半導體裝置和方法
本發明一般有關於半導體裝置，以及更特別是有關於一種形成整合被動元件的半導體裝置和方法。
在現代電子產品中通常可以發現半導體裝置。半導體裝置電性組件之數目與密度可以改變。離散半導體裝置通常包括一種形式電性組件，例如：發光二極體(LED)、小信號電晶體、電阻器、電容器、電感器、以及功率金屬氧化物半導體場效應電晶體(MOSFET)。積體半導體裝置典型地包括數百個至數百萬個電性組件。積體半導體裝置之例包括：微控制器、微處理器、電荷耦合裝置(CCD)、太陽能電池以及數位微鏡裝置(DMD)。
半導體裝置實施廣大範圍之功能，例如：高速計算、發射與接收電磁信號、控制電子裝置、將陽光轉變成電力以及產生用於電視顯示之視覺投影。在娛樂、通訊、電力轉換、網路、電腦以及消費者產品之領域中可以發現半導體裝置。在軍事應用、航空、汽車、工業控制器以及辦公室設備中亦可以發現半導體裝置。
半導體裝置使用半導體材料之電氣性質。此半導體材料之原子結構允許其導電率藉由施加電場或基極電流或經由掺雜過程而操控。掺雜會將雜質導入於半導體材料中，以操縱且控制半導體裝置之導電率。
半導體裝置包括主動與被動電性結構。主動結構包括雙載子電晶體與場效應電晶體，其控制電流之流動。藉由改變掺雜以及施加電場或基極電流之位準，此電晶體可以增強或限制電流之流動。被動結構包括：電阻器、電容器、以及電感器，其在實施各種所需電性功能之電壓與電流之間產生關係。將此等被動與主動結構電性連接以形成電路，其使得半導體裝置能夠實施高速計算與其他有用功能。
通常使用兩個複雜製造過程以製造半導體裝置，即前端製造過程與後端製造過程，其各可能涉及數百個步驟。前端製造過程涉及在半導體晶圓表面上形成複數個晶粒(die)。各晶粒典型地相同且包含藉由將主動與被動組件電性連接所形成之電路。後端製造過程涉及將所完成晶圓單一化成個別晶粒，且將此等晶粒封裝以提供結構支持與環境隔離。
半導體製造之一目標為產生較小半導體裝置。較小裝置典型地消耗較少功率，具有較高性能表現，且可以更有效率地製造。此外，較小半導體裝置具有較小佔用空間(footprint)，此對於較小終端產品為令人所欲。可以藉由改善前端製造過程以達成較小晶粒尺寸，以導致具有較小尺寸且較高密度主動與被動組件之晶粒。後端製造過程可以藉由改善電性互連與封裝材料，以導致具有較小佔用空間之半導體裝置封裝。
半導體製造之另一目的為產生較高性能表現之半導體裝置。可以藉由形成能以較高速率操作之主動組件，以達成提升此裝置之性能表現。在高頻應用中、例如射頻(RF)無線通訊，半導體裝置中通常包括整合被動元件(IPD)。整合被動元件(IPD)之例包括：電阻器、電容器以及電感器。典型的射頻(RF)系統需要在一或更多個半導體封裝中之多個IPD，以實施所需之電性功能。
圖1顯示傳統IPD半導體裝置。半導體晶粒10包含：類比或數位電路，其執行作為形成於例如矽之基礎材料上之主動元件、被動元件、導電層以及介電層，且根據晶粒之電性設計與功能而電性地互連。在半導體晶粒10下形成：電阻層12、導電層14、電阻層16以及絕緣層18與26。一離散半導體裝置22靠近半導體晶粒10安裝。使用模製過程以沉積封膠24，以及然後在半導體晶粒10上形成導電層28a-28k。在導電層28a-28k上形成絕緣層30與突起32。導電層14、電阻層16、絕緣層18以及導電層28d構成一金屬-絕緣體-金屬(MIM)電容器。導電層28b-28f設置在半導體晶粒10之下，且被捲繞以顯示電感性質。
當在半導體封裝中形成例如為電感器之IPD時，電感器之橋典型地位於半導體晶粒之下。此IPD結構限制在此封裝中可以實現電感器之尺寸。此外，為達成高-Q電感器，需要用於半導體晶粒10之高電阻矽基礎材料。否則，此來自電感器渦電流(eddy current)之損失會干擾或不利地影響此晶粒之操作，高電阻基板會增加製造過程之成本。
目前存在一種需要在半導體封裝中之大電感值之電感器，而不必使用高電阻半導體基板。因此，在一實施例中，本發明為一種製造半導體裝置之方法，其包括以下步驟：提供具有電阻之半導體晶粒；以及在該半導體晶粒上形成一第一電容器。此第一電容器電性地連接至半導體晶粒。此方法更包括步驟：在此第一電容器上與半導體晶粒周圍沉積封膠。此封膠電阻大於半導體晶粒之電阻。此方法更包括步驟，藉由以下方式在封膠之第一表面上形成第一互連結構：形成第一導電層以電性連接至第一電容器；在第一導電層上形成第一絕緣層；以及在第一絕緣層上形成第二導電層。第二導電層具有一部份形成於封膠上，其距半導體晶粒之佔用空間(footprint)一預定距離，且被捲繞以操作為電感器。第二導電層之此部份藉由第一導電層連接至第一電容器。
在另一實施例中，本發明為一種製造半導體裝置之方法，其包括以下步驟：提供一半導體晶粒；在該半導體晶粒上形成第一電容器：在此第一電容器上與半導體晶粒周圍沉積封膠；在封膠之第一表面上形成第一導電層：在第一導電層上形成第一絕緣層；以及在第一絕緣層上形成第二導電層。第二導電層之一部份距半導體晶粒之佔用空間一預定距離而形成，且被捲繞以操作為電感器。第二導電層之此部份電性地連接至第一導電層。
在另一實施例中，本發明為一種製造半導體裝置之方法，其包括以下步驟：提供半導體晶粒；在該半導體晶粒上形成一電容器：在此電容器上與半導體晶粒周圍沉積封膠；以及在封膠之第一表面上形成第一互連結構。此第一互連結構包括一電感器，其形成距半導體晶粒之佔用空間一預定距離。
在另一實施例中，本發明為一種半導體裝置，其包括一半導體晶粒、與形成於該半導體晶粒上之一電容器。將封膠沉積在該電容器上以及該半導體晶粒周圍。在該封膠之一第一表面上形成一第一互連結構。該一第一互連結構包括一電感器，其形成距該半導體晶粒之佔用空間一預定距離。
本發明在以下一或更多個實施例中參考所附圖式說明，其中，相同號碼代表相同或類似元件。雖然，本發明是以達成本發明目的之最佳模式說明，然而，熟習此技術人士瞭解，其用意為包含各種替代、修正以及等同，而此等替代、修正、等同是包含於由所附申請專利範圍與其等同物所界定本發明精神與範圍中，且由以下揭示內容與圖式所支持。
通常使用兩個複雜製造過程以製造半導體裝置：前端製造過程與後端製造過程。前端製造過程涉及在半導體晶圓表面上形成複數個晶粒(die)。在晶圓上之各晶粒包含主動與被動電性組件，其電性連接以形成功能性電路。主動電性組件例如為電晶體與二極體，其具有能力以控制電流之流動。被動電性組件例如為電容器、電感器、電阻器以及變壓器，其在實施所須電路功能之電壓與電流之間產生關係。
此等被動與主動組件藉由一系列製程步驟形成於半導體晶圓之表面上。此等步驟包括：掺雜、沉積、微影術、蝕刻以及平坦化。掺雜藉由例如離子植入或熱擴散技術，將雜質導入於半導體材料中。此掺雜過程可以改變在主動元件中之半導體材料之導電率，將半導體材料轉換成絕緣體、導電體，或動態地改變半導體材料導電率，以響應於電場或基極電流。電晶體包括改變型式與掺雜程度之區域，其如同所需地配置，以使得在施加電場或基極電流時，電晶體可以增強或限制電流之流動。
主動與被動組件可以由具有不同電氣性質之材料層所形成。此等層可以藉由各種沉積技術而形成，此技術部份由所沉積材料之型式而決定。例如，薄膜沉積可以涉及：化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解質電鍍以及無電極電鍍過程。通常將各層圖案化以形成：主動組件、被動組件或組件間電性連接之部份。
可以使用微影術將此等層圖案化，其涉及將光敏感材料例如光阻沉積在被圖案化之層上。使用光線將圖案由光罩移轉至光阻。使用溶劑將受光線照射之光阻圖案之部份去除，以曝露被圖案化下層之部份。將光阻之剩餘部份去除，以留下圖案化層。以替代方式，可以使用例如無電極電鍍與電解質電鍍技術，藉由將材料直接沉積於由先前沉積/蝕刻過程所形成區域或洞孔中，將一些型式材料圖案化。
將薄膜材料沉積於現有圖案上，會擴大下面圖案，且產生不均勻之平坦表面。通常需要均勻平坦表面，以產生較小且更密集地封裝之主動與被動組件。可以使用平坦化將材料從晶圓表面去除，以產生均勻平坦表面。平坦化涉及以拋光墊將晶圓表面拋光。在拋光期間，將研磨材料與腐蝕性化學物質添加至晶圓表面。此研磨之機械作用與化學物質之腐蝕作用之組合，將表面任何不規則地形去除，以產生均勻平坦表面。
後端製造過程是指將所完成晶圓切割或單一化成為個別晶粒，以及然後將此晶粒封裝用於結構支持與環境隔離。為了將此晶粒單一化，將晶圓沿著稱為鋸道或劃線之晶圓無功能區域劃線且分開。使用雷射切割工具或鋸刀將晶圓單一化。在單一化之後，將個別晶粒安裝至封裝基板，此基板包括接腳或接觸墊，用於與其他系統組件互連。然後，將此半導體晶粒上所形成之接觸墊連接至此封裝中之接觸墊。此電性連接可以焊料突起、柱(stud)突起、導電漿或接線製成。將封膠或其他模製材料沉積在封裝上，以提供實體支持與電性隔離。然後，將此所完成封裝插入於電性系統中，且使得此裝置功能可供其他系統組件使用。
圖2說明具有晶片載體基板或印刷電路板(PCB) 52之電子裝置50，此基板或電路板具有複數個安裝於其表面上之半導體封裝。取決於應用，此電子裝置50可以具有一種型式半導體封裝或多種型式半導體封裝。用於說明目的，圖2中顯示不同型式半導體封裝。
電子裝置50可以為獨立式系統，其使用半導體封裝以實施一或更多個電性功能。以替代方式，電子裝置50可以為一較大系統之次組件。例如，電子裝置50為可以插入於電腦中之圖形卡、網路介面卡或其他信號處理卡。半導體封裝可以包括微處理器、記憶體、特殊用途積體電路(ASIC)、邏輯電路、類比電路、射頻(RF)電路、離散裝置或其他半導體晶粒或電性組件。
在圖2中，PCB 52提供一般基板，用於安裝在於PCB上半導體封裝之機械支持與電性互連。使用蒸鍍、電解質電鍍、無電極電鍍、絲網印刷或其他適當金屬沉積過程，在PCB 52之表面上或層中形成導電信號跡線54。
信號跡線54提供在各半導體封裝、安裝組件、以及其他外部系統組件之間之電性連通。跡線54亦將功率與接地連接提供給各半導體封裝。
在一些實施例中，半導體裝置具有兩個封裝位準。第一位準封裝為一種技術，用於將半導體晶粒機械地與電性地裝附於一中間載體。第二位準封裝是關於將中間載體機械地與電性地裝附於PCB。在其他實施例中，半導體裝置僅具有第一位準封裝，而將晶粒機械地與電性地直接安裝於PCB。
為了說明目的而顯示，在PCB 52上數種型式第一位準封裝，其包括接線封裝56與覆晶58。此外，顯示在PCB 52上數種型式第二位準封裝，其包括：球格柵陣列(BGA)60、突起晶片載體(BCC) 62、雙內線封裝(DIP)64、平面格柵陣列(LGA)66、多晶片模組(MCM)68、四方形扁平無接腳封裝(QFN)70以及四方形扁平封裝72。取決於系統需求，可以將半導體封裝之任何組合、以第一與第二位準封裝型式之任何組合而組態，而將其與其他電子組件一起連接至PCB 52。在一些實施例中，電子裝置50包括單一裝附半導體封裝，而其他實施例需要多個互連封裝。藉由將一或更多個半導體封裝組合於單一基板上，製造商可以將預製組件合併於電子裝置與系統中。因為半導體封裝包括複雜功能，可以使用較便宜組件與合理化製程以製造電子裝置。此所產生之裝置較不可能故障且製造較便宜，導致對於消費者較低成本。
圖3a-3c顯示典範半導體封裝。圖3a說明安裝於PCB 52上DIP 64之進一步細節。半導體晶粒74包括：一主動區域，其所包含類比或數位電路執行作為主動元件、被動元件、導電層以及形成於晶粒中之介電層，且根據晶粒之電性設計而電性互連。例如，電路可以包括：一或更多個電晶體、二極體、電感器、電容器、電阻器以及形成於半導體晶粒74主動區域中之其他電路元件。接觸墊76為一或更多層導電材料，例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)，且電性連接至形成於半導體晶粒74中之電路元件。在DIP 64組裝期間，使用金-矽共晶層或黏著材料例如熱環氧樹脂，將半導體晶粒74安裝至一中間載體78。封裝體包括絕緣封裝材料，例如聚合物或陶瓷。導線80與接線82提供半導體晶粒74與PCB 52間之電性互連。封膠84沉積在封裝上，其藉由防止濕氣與粒子進入封裝且污染晶粒74與接線82而作環境保護。
圖3b說明安裝在PCB 52上BCC 62之進一步細節。使用底部填料或環氧樹脂黏著材料92，將半導體晶粒88安裝在載體90上。接線94提供接觸墊96與98間之第一位準封裝互連。將模製複合物或封膠100沉積在半導體晶粒88與接線94上，以提供用於此裝置之實體支持與電性隔離。使用適當金屬沉積過程例如電解質電鍍或無電極電鍍過程以防止氧化。將接觸墊102電性連接至PCB 52中一或更多個導電信號跡線54。在BCC 62之接觸墊98與PCB 52之接觸墊102之間形成突起104。
在圖3c中，將半導體晶粒58面向下、以覆晶型式第一位準封裝安裝至中間載體106。半導體晶粒58之主動區域108包括類比或數位電路，其執行作為根據晶粒電性設計所形成之主動元件、被動元件、導電層以及介電層。例如，電路可以包括一或更多個電晶體、二極體、電感器、電容器、電阻器以及在主動區域108中之其他電路元件。半導體晶粒58經由突起110而電性地與機械地連接至載體106。
使用突起112，將BGA 60以BGA型式第二位準封裝電性地且機械地連接至PCB 52。經由突起110、信號線114以及突起112，將半導體晶粒58電性連接至在PCB 52中之導電信號跡線54。將模製複合物或封膠116沉積在半導體晶粒58與載體106上，以提供用於此裝置之實體支持與電性隔離。此覆晶半導體裝置提供從在半導體晶粒58上主動元件至在PCB 52上導電軌之短的導電路徑，以便縮短信號傳送距離、降低電容、以及改善整個電路之性能表現。在另一實施例中，可以使用覆晶型式第一位準封裝而無需中間載體106，將半導體晶粒58電性地且機械地直接連接至PCB 52。
圖4a-4g說明有關於圖2與圖3a-3c之形成IPD半導體裝置之過程，其具有嵌設於封膠中之電容器、與背向半導體晶粒佔用空間(footprint)所形成大電感值之電感器。半導體晶粒或晶圓118具有在主動表面120上面朝上之接觸墊119。主動表面120包括類比或數位電路，其可以執行作為形成於基礎材料例如矽上之主動元件、被動元件、導電層以及介電層，且根據晶粒之電性設計與功能而電性互連。例如，此電路可以包括形成於主動表面120中之一或更多個電晶體、二極體以及其他電路元件，以執行類比電路或數位電路，例如：數位信號處理器(DSP)、特殊用途積體電路(ASIC)、記憶體或其他信號處理電路。半導體晶粒118之基礎材料所具有相當低電阻，其例如小於100 ohm-cm，而用於降低製造成本。半導體封裝118亦包含IPD，例如：電感器、電容器以及電阻器，用於射頻(RF)信號處理。典型的射頻(RF)系統需要在一或更多個半導體封裝中之多個IPD，以實施所需要之電性功能。以替代方式，將絕緣層122例如二氧化矽(SiO2)覆蓋地沉積在表面120上，而並無主動電路。
半導體晶粒118可以為一種覆晶式晶粒或沒有突起之其他半導體晶粒。
在覆晶式晶粒之情形中，在半導體晶粒118之主動表面120上形成絕緣層122。此絕緣層122可以為由以下所形成之一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化合物矽(SiON)、過氧化鉭(Ta2O5)、三氧化二鋁(Al2O3)、以及具有類似絕緣與結構性質之其他材料。使用印刷、旋轉塗佈、噴灑塗佈、燒結或熱氧化，以形成絕緣層122。藉由蝕刻顯影過程以去除絕緣層122之一部份，以曝露接觸墊119。導電層123形成於半導體晶粒118之接觸墊119上。
在圖4b中使用電解質電鍍、無電極電鍍、堆疊、或其他合適金屬沉積過程，將導電層124圖案化且沉積在絕緣層122上。導電層124可以為一或更多層之：鋁(Al)、矽化鉭(TaSi)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)或其他合適導電材料。導電層124可以經由導電層123而電性地連接至半導體晶粒118之接觸墊119。
絕緣層126形成於導電層124上。絕緣層126可以為以下所構成之一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化合物矽(SiON)、過氧化鉭(Ta2O5)、三氧化二鋁(Al2O3)、聚亞醯胺、苯環丁烯(BCB)、聚醚醯亞胺(PBO)、或其他合適之介電材料。可以使用印刷、燒結或熱氧化將絕緣層126圖案化。以替代方式，可以並不將晶粒區域內圖案化，而覆蓋地沉積絕緣層126。
可以使用漿料印刷、壓擠模製、真空堆疊、旋轉塗佈或其他適當塗佈劑，將選擇性封膠或聚合物介電層128沉積在絕緣層122、導電層124、以及絕緣層126上。封膠128可以為光敏聚合物電阻，例如：聚亞醯胺；BCB；WPR；PBO；以及環氧樹脂為主之電阻或聚合物複合材料，像是具有填料之環氧樹脂、具有填料之環氧樹脂丙烯酸脂、或具有適當填料之聚合物。封膠128具有大於1E12 ohm.cm之電阻、低的損耗角正切、低的介電常數、熱膨脹係數(CTE)為3-80 ppm/℃、以及高熱傳導率。封膠128為不導電，且可以對半導體裝置提供環境保護以防止外部元件之進入。
在圖4c中，使用電解質電鍍、無電極電鍍、堆疊或其他合適金屬沉積過程，將選擇性導電層130a與130b圖案化且沉積在絕緣層126上。導電層130a與130b可以為一或更多層之：鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)或其他合適導電材料。
如同於圖4d中所示，將額外封膠128形成於導電層130a與130b上。藉由蝕刻顯影過程將封膠128之一部份去除，以曝露導電層130a與130b。
可以使用可釋出熱或光之帶，將圖4a-4d中所說明組裝裝附於暫時載體117。載體117包含暫時或犧牲基礎材料，例如：矽、聚合物、聚合物複合物、金屬、陶瓷、玻璃、玻璃環氧樹脂、氧化鈹或其他適當低成本堅固材料或塊半導體材料，而用於支持結構。
可以使用使用漿料印刷、壓擠模製、移轉模製、液體封膠模製、真空堆疊、旋轉塗佈或其他適當塗佈劑，將封膠或糢製複合物132沉積在載體117上以及半導體晶粒118與封膠128之周圍。封膠132可以為聚合物複合物材料，像是具有填料之環氧樹脂、具有填料之環氧樹脂丙烯酸脂、或具有適當填料之聚合物。封膠132具有大於1E12 ohm.cm之電阻、低的損耗角正切、低的介電常數、熱膨脹係數(CTE)為3-80 ppm/℃以及高熱傳導率。封膠128為不導電且可以對半導體裝置提供環境保護以防止外部元件與污染物之干擾。在沉積封膠132之後，去除暫時載體117。
在圖4f中，在將具有嵌入半導體晶粒118之模製基板與載體117解除接合之後，在封膠128與封膠132上形成絕緣層或鈍化層136。絕緣層136可以為以下所構成之一或更多層之二氧化矽(SiO2)；氮化矽(Si3N4)；氮氧化合物矽(SiON)；過氧化鉭(Ta2O5)；三氧化二鋁(Al2O3)；光敏聚合物介電光阻，例如、PBO、WPR或其他低溫固化環氧樹脂為主之介電光阻。使用印刷、旋轉塗佈、噴灑塗佈或燒結以形成絕緣層136。藉由蝕刻顯影過程以去除絕緣層136之一部份，以曝露導電層130a與130b。
使用電解質電鍍、無電極電鍍、堆疊或其他適當金屬沉積過程，在絕緣層136以及導電層130a-130b上，將導電層138a與138b圖案化且沉積。導電層138a-138b可以為下列所構成之一或更多層：鋁(Al)、鈦(Ti)、鎢化鈦(TiW)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)或其他合適導電材料。導電層138a電性連接至導電層130a，以及導電層138b電性連接至導電層130b。
在絕緣層136以及導電層138a-138b上形成絕緣層或鈍化層140。絕緣層140可以為以下所構成之一或更多層：二氧化矽(SiO2)；氮化矽(Si3N4)；氮氧化合物矽(SiON)；過氧化鉭(Ta2O5)；三氧化二鋁(Al2O3)；光敏聚合物介電光阻，例如、PBO、WPR或其他低溫固化環氧樹脂為主之介電光阻。使用印刷、旋轉塗佈、噴灑塗佈或燒結以形成絕緣層140。藉由蝕刻顯影過程以去除絕緣層140之一部份，以曝露導電層138a與138b。
在圖4g中，使用電解質電鍍、無電極電鍍、堆疊或其他適當金屬沉積過程，在絕緣層140以及導電層138a-138b上，將導電層142a-142f圖案化且沉積。取決於個別半導體晶粒之連接度，此導電層142之個別部份可以為電性連接或電性隔離。導電層142a-142f可以為下列所構成之一或更多層：鋁(Al)、鈦(Ti)、鎢化鈦(TiW)、氮化鈦(TiN)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)或其他合適導電材料。導電層142a電性連接至導電層138a，以及導電層142b電性連接至導電層138b。導電層138a、138b、142a以及142b操作為重新分配層(RDL)，以擴大互相連接度。
絕緣層或鈍化層144形成於絕緣層140以及導電層142a-142f上。絕緣層144可以為以下所構成之一或更多層：二氧化矽(SiO2)；氮化矽(Si3N4)；氮氧化合物矽(SiON)；過氧化鉭(Ta2O5)；三氧化二鋁(Al2O3)；光敏聚合物介電光阻，例如、PBO、WPR、液體焊料遮罩或其他低溫固化環氧樹脂為主之介電光阻。使用印刷、旋轉塗佈、噴灑塗佈、燒結或熱氧化以形成絕緣層144。藉由蝕刻顯影過程以去除絕緣層144之一部份，以曝露導電層142a、142b以及142f。
在圖5a中，將在圖4a-4g中所說明之半導體裝置145反轉，且使用蒸鍍、電解質電鍍、無電極電鍍、球滴或絲網印刷過程，將導電突起材料沉積在導電層142a、142b、以及142f上。此突起材料可以為鋁(Al)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)、鉛(Pb)、鉍(Bi)、銅(Cu)、焊料以及其組合，而具有選擇性的助焊劑溶液。例如，此突起材料可以為共晶Sn/Pb、高鉛焊料或無鉛焊料。使用適當裝附或接合過程，將突起材料接合至導電層142。在一實施例中，藉由將材料加熱至其熔點以上而使得突起材料回焊，以形成球體或突起146。在一些應用中，此突起146第二次回焊以改善至導電層142之電性接觸。突起亦可以被壓擠接合至導電層142。突起146之高度至少為100μm。突起146代表可以形成於導電層142上之一種形式互連結構。此互連結構亦可使用接線、柱突起、微突起、或其他電性互連。此導電層138與142、絕緣層136、140、144以及突起146之組合構成底側建立式互連結構148。
半導體裝置145包含用於射頻(RF)信號處理之一或更多個被動電路元件或IPD。在一實施例中，導電層124、絕緣層126以及選擇性導電層130b為MIM電容器。此MIM電容器嵌設於高電阻封膠128中，其與高電阻封膠132組合，以形成用於建立式互連結構148之基板。在另一實施例中，可以將溝渠電容器嵌設於封膠128中。因此，此嵌入式電容器124-130是在封包之前且在形成建立式互連結構148之前預先形成於半導體晶粒118上。導電層130a、138a以及142a提供電性互連，用於其他射頻(RF)或基帶信號處理。
可以將導電層142之個別區段捲繞或圍繞於平面圖中，以產生或顯示電感性質。例如，如同於圖5b之平面圖中所示，導電層142c-142e形成為一捲繞電感器。導電層142c-142e形成於封膠132上，距半導體晶粒118之佔用空間或向下投影149一預定水平距離。電感器142c-142e位於距離嵌入式MIM電容器124-130與半導體晶粒118之佔用空間149至少50μm，且藉由導電層138b所形成之RDL橋，而電性連接至嵌入式MIM電容器124-130與半導體晶粒118。藉由將電感器142c-142e定位離開低電阻半導體晶粒118，且由高電阻封膠128與封膠132分開，此由電感器所感應之渦電流損失，並不會干擾或不利地影響晶粒之操作。此外，由於在電感器142c-142e之下並未形成互連突起146。導電層142c-142e之厚度可以至少為100μm，用於具有較大電感值之電感器。
此IPD半導體電晶體145提供用於高頻應用所需電性特徵，其例如為共振器、高通濾波器、低通濾波器、帶通濾波器、對稱高-Q共振變壓器、匹配網路以及調諧電容器。可以使用IPD作為前端無線RF組件，而可以設置介於天線與接收發射器之間。此IPD電感器可以為高-Q平衡-不平衡 轉換器(balun)、變壓器或線圈，而可以操作一直至1000億(1011)hertz。在一些應用中，可以在相同基板上形成多個平衡-不平衡轉換器，以允許多頻帶操作。例如：可以將兩個或更多個平衡-不平衡轉換器使用於四頻帶中，用於行動電話或用於其他全球行動通訊系統(GSM)，各平衡-不平衡轉換器專用於此四頻帶裝置之一個頻帶操作。典型的RF系統需要多個IPD與在一或更多個半導體封裝中之其他高頻電路，以實施所需電性功能。
圖6顯示在圖4a-4g與5a-5b中所說明半導體結構之替代實施例。在圖6中，導電層142亦包含部份142g。此導電層142g、絕緣層140以及導電層138b之組合形成另一個MIM電容器，用於額外RF信號處理。
在圖7中顯示IPD半導體裝置之另一實施例。半導體晶粒或晶圓150具有在主動表面154上面朝上之接觸墊152。主動表面154包括類比或數位電路，其可以執行作為在基礎材料例如矽上所形成之主動元件、被動元件、導電層以及介電層，且根據晶粒之電性設計與功能而電性互連。例如，此電路可以包括形成於主動表面154中之一或更多個電晶體、二極體以及其他電路元件，以執行類比電路或數位電路，例如：數位信號處理器(DSP)、特殊用途積體電路(ASIC)、記憶體或其他信號處理電路。半導體晶粒150之基礎材料所具有相當低電阻，其例如小於100ohm-cm，而用於較低製造成本。半導體晶粒150亦包含IPD，例如：電感器、電容器以及電阻器，用於射頻(RF)信號處理。典型的射頻(RF)系統需要在一或更多個半導體封裝中之多個IPD，以實施所需要之電性功能。
半導體晶粒150可以為一種覆晶式晶粒或沒有突起之其他半導體晶粒。
在覆晶式晶粒之情形中，在半導體晶粒150之主動表面154上形成絕緣層156。此絕緣層156可以為以下所形成之一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化合物矽(SiON)、過氧化鉭(Ta2O5)、三氧化二鋁(Al2O3)或具有類似絕緣與結構性質之其他材料。使用印刷、旋轉塗佈、噴灑覆蓋、燒結或熱氧化以形成絕緣層156。藉由蝕刻顯影過程以去除絕緣層156之一部份，以曝露接觸墊152。導電層157形成於半導體晶粒150之接觸墊152上。
使用電解質電鍍、無電極電鍍、堆疊或其他合適金屬沉積過程，將導電層158圖案化且沉積在絕緣層156上。導電層158可以為以下所構成之一或更多層：鋁(Al)、矽化鉭(TaSi)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)或其他合適導電材料。導電層158可以經由導電層157而電性地連接至半導體晶粒150之接觸墊152。
絕緣層160形成於導電層158上。絕緣層160可以為以下所構成之一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化合物矽(SiON)、過氧化鉭(Ta2O5)、三氧化二鋁(Al2O3)、聚亞醯胺、苯環丁烯(BCB)、聚醚醯亞胺(PBO)或其他合適之介電材料。可以使用印刷、燒結或熱氧化將絕緣層160圖案化。以替代方式，可以並未將晶粒區域內圖案化，以覆蓋地沉積絕緣層160。
可以使用漿料印刷、壓擠模製、真空堆疊、旋轉塗佈或其他適當塗佈劑，將選擇性封膠或聚合物介電層162沉積在絕緣層156、絕緣層160以及導電層158上。封膠162可以為光敏聚合物光阻，例如：聚亞醯胺；BCB；WPR；PBO；以及環氧樹脂為主之光阻或聚合物複合物材料，像是具有填料之環氧樹脂、具有填料之環氧樹脂丙烯酸脂、或具有適當填料之聚合物。封膠162具有大於1E12 ohm.cm之高電阻、低的損耗角正切、低的介電常數、熱膨脹係數(CTE)為3-80 ppm/℃以及高熱傳導率。封膠162為不導電，且可以對半導體裝置提供環境保護以防止外部元件之進入。
使用電解質電鍍、無電極電鍍、堆疊或其他合適金屬沉積過程，將選擇性導電層164a與164b圖案化且沉積在絕緣層160上。導電層164a與164b可以為以下所構成之一或更多層之：鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)或其他合適導電材料。
將額外封膠162形成於導電層164a與164b上。藉由蝕刻顯影過程將封膠162之一部份去除，以曝露導電層164a與164b。
可以使用可釋出熱或光之帶，將暫時載體裝附於封膠162上。可以使用漿料印刷、壓擠模製、移轉模製、液體封膠模製、真空堆疊、旋轉塗佈或其他適當塗佈劑，將封膠或糢製複合物170沉積在暫時載體、半導體晶粒150以及封膠162之上。封膠170可以為聚合物複合材料，像是具有填料之環氧樹脂、具有填料之環氧樹脂丙烯酸脂或具有適當填料之聚合物。封膠170具有大於1E12 ohm.cm之高的電阻、低的損耗角正切、低的介電常數、熱膨脹係數(CTE)為3-80 ppm/℃以及高熱傳導率。封膠170為不導電，且可以對半導體裝置提供環境保護，以防止外部元件與污染物之進入。在沉積封膠170之後，去除暫時載體。
在封膠170中形成複數個通孔，且以導電材料裝滿以形成導電柱166a、166b以及166c。導電柱166c由絕緣層168圍繞。在將此具有內嵌半導體晶粒150之模製基板與此暫時載體解除接合之後，在封膠162與封膠170之第一面上形成絕緣層或鈍化層172。絕緣層172可以為以下所構成之一或更多層：二氧化矽(SiO2)；氮化矽(Si3N4)；氮氧化合物矽(SiON)；過氧化鉭(Ta2O5)；三氧化二鋁(Al2O3)；光敏聚合物介電光阻，例如、PBO、WPR、液體焊料遮罩，或其他以低溫固化環氧樹脂為主之介電光阻。使用印刷、旋轉塗佈、噴灑塗佈或燒結，以形成絕緣層172。藉由蝕刻顯影過程以去除絕緣層172之一部份，以曝露導電層164a與164b。
使用電解質電鍍、無電極電鍍、堆疊或其他合適金屬沉積過程，將導電層174a與174b圖案化且沉積在絕緣層172以及導電層164a-164b上。導電層174a-174b可以為下列所構成之一或更多層：鋁(Al)、鈦(Ti)、鎢化鈦(TiW)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)或其他合適導電材料。導電層174a電性連接至導電層164a，以及導電層174b電性連接至導電層164b。
絕緣層或鈍化層176形成於絕緣層172與導電層174a-174b上。絕緣層176可以為以下所構成之一或更多層：二氧化矽(SiO2)；氮化矽(Si3N4)；氮氧化合物矽(SiON)；過氧化鉭(Ta2O5)；三氧化二鋁(Al2O3)；光敏聚合物介電光阻，例如、PBO、WPR、液體焊料遮罩，或其他以低溫固化環氧樹脂為主之介電光阻。使用印刷、旋轉塗佈、噴灑塗佈、燒結或熱氧化，以形成絕緣層176。藉由蝕刻顯影過程以去除絕緣層176之一部份，以曝露導電層174a與174b。
使用電解質電鍍、無電極電鍍、堆疊或其他合適金屬沉積過程，將導電層180a-180g圖案化且沉積在絕緣層176與導電層174a-174b上。取決於個別半導體晶粒之連接度，此導電層180之個別部份可以為電性連接或電性隔離。導電層180a-180g可以為下列所構成之一或更多層：鋁(Al)、鈦(Ti)、鎢化鈦(TiW)、氮化鈦(TiN)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)或其他合適導電材料。導電層180a電性連接至導電層174a，以及導電層180b電性連接至導電層174b。導電層174a、174b、180a以及180b操作為重新分配層(RDL)，以擴大互相連接度。
絕緣層或鈍化層182形成於絕緣層176與導電層180a-180g上。絕緣層182可以為以下所構成之一或更多層：二氧化矽(SiO2)；氮化矽(Si3N4)；氮氧化合物矽(SiON)；過氧化鉭(Ta2O5)；三氧化二鋁(Al2O3)；光敏聚合物介電光阻，例如、PBO、WPR、液體焊料遮罩，或其他以低溫固化環氧樹脂為主之介電光阻。使用印刷、旋轉塗佈、噴灑塗佈、燒結或熱氧化，以形成絕緣層182。藉由蝕刻顯影過程以去除絕緣層182之一部份，以曝露導電層180a、180b以及180f。
使用蒸鍍、電解質電鍍、無電極電鍍、球滴或絲網印刷過程，將導電突起材料沉積在導電層180a、180b以及180f上。此突起材料可以為鋁(Al)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)、鉛(Pb)、鉍(Bi)、銅(Cu)、焊料以及其組合，而具有選擇性的助焊劑溶液。例如，此突起材料可以為共晶Sn/Pb、高鉛焊料或無鉛焊料。使用適當裝附或接合過程，將突起材料接合至導電層180。在一實施例中，藉由將材料加熱至其熔點以上而使得突起材料回焊，以形成球體或突起184。在一些應用中，此突起184第二次回焊，以改善至導電層180之電性接觸。突起亦可以被壓擠接合至導電層180。突起184之高度至少為100μm。突起184代表可以形成於導電層180上之一種形式互連結構。此互連結構亦可使用接線、柱突起、微突起或其他電性互連。此導電層174與180、絕緣層172、176、182以及突起184之組合構成底側建立式互連結構186。
絕緣層或鈍化層190形成於建立式互連結構186對面之封膠170之第二面上。絕緣層190可以為以下所構成之一或更多層：二氧化矽(SiO2)；氮化矽(Si3N4)；氮氧化合物矽(SiON)；過氧化鉭(Ta2O5)；三氧化二鋁(Al2O3)；光敏聚合物介電光阻，例如、PBO、WPR、液體焊料遮罩，或其他以低溫固化環氧樹脂為主之介電光阻。使用印刷、旋轉塗佈、噴灑塗佈、燒結或熱氧化，以形成絕緣層190。藉由蝕刻顯影過程以去除絕緣層190之一部份，以曝露導電柱166a-166c。
使用電解質電鍍、無電極電鍍、堆疊或其他合適金屬沉積過程，將導電層192a-192c圖案化，且沉積在絕緣層190與導電柱166a-166c上。導電層192a-192c可以為下列所構成之一或更多層：鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)或其他合適導電材料。導電層192a-192c各經由導電柱166a-166c而電性連接，其再電性連接至導電層174a-174b。
絕緣層或鈍化層194形成於絕緣層190與導電層192上。絕緣層194可以為以下所構成之一或更多層：二氧化矽(SiO2)；氮化矽(Si3N4)；氮氧化合物矽(SiON)；過氧化鉭(Ta2O5)；三氧化二鋁(Al2O3)；光敏聚合物介電光阻，例如、PBO、WPR、液體焊料遮罩，或其他以低溫固化環氧樹脂為主之介電光阻。使用印刷、旋轉塗佈、噴灑塗佈、燒結或熱氧化，以形成絕緣層194。藉由蝕刻顯影過程以去除絕緣層194之一部份，以曝露導電層192。
使用電解質電鍍、無電極電鍍、堆疊或其他合適金屬沉積過程，將導電層196a-196f圖案化且沉積在絕緣層194與導電層192a-192c上。取決於個別半導體晶粒之連接度，導電層196之個別部份可以為電性連接或電性隔離。導電柱196a-196f可以為下列所構成之一或更多層：鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)或其他合適導電材料。導電層196a電性連接至導電層192a，導電層196c電性連接至導電層192b，以及導電層192f電性連接至導電層192c。導電層192b與192c操作為重新分配層(RDL)，以擴大互相連接度。
絕緣層或鈍化層198形成於絕緣層194與導電層196上。絕緣層198可以為以下所構成之一或更多層：二氧化矽(SiO2)；氮化矽(Si3N4)；氮氧化合物矽(SiON)；過氧化鉭(Ta2O5)；三氧化二鋁(Al2O3)；光敏聚合物介電光阻，例如、PBO、WPR、液體焊料遮罩，或其他以低溫固化環氧樹脂為主之介電光阻。使用印刷、旋轉塗佈、噴灑塗佈、燒結或熱氧化，以形成絕緣層198。藉由蝕刻顯影過程以去除絕緣層198之一部份，以曝露導電層196。此導電層192與196、絕緣層190與198之組合構成頂側建立式互連結構200。
半導體裝置202包含用於射頻(RF)信號處理之一或更多個被動電路元件或IPD。在一實施例中，導電層158、絕緣層160以及導電層164b為MIM電容器。此MIM電容器嵌設於高電阻封膠162中，其與高電阻封膠170組合，以形成用於建立式互連結構186之基板。在另一實施例中，可以將溝渠電容器嵌設於封膠162中。因此，此嵌入式電容器158-164是在封包之前且在形成建立式互連結構186之前，預先形成於半導體晶粒150上。導電層180g、絕緣層176以及導電層174b之組合，以及導電層196e、絕緣層194以及導電層192b之組合，各形成另一個MIM電容器， 而用於其他RF信號處理。導電層164a、174a以及180a提供電性互連，用於其他射頻(RF)或基帶信號處理。
可以將導電層180之個別區段捲繞或圍繞於平面圖中，以產生或顯示所想要之電感器性質。例如，類似於圖5b中所示，導電層180c-180e形成為一捲繞電感器。同樣地，導電層196b-196d形成為一捲繞電感器。導電層180c-180e形成於封膠170上，距半導體晶粒150之佔用空間(footprint)或向下投影204一預定水平距離。電感器180c-180e位於距離嵌入式MIM電容器158-164與半導體晶粒150之佔用空間至少50μm，且藉由導電層174b所形成之RDL橋而電性連接至嵌入式MIM電容器158-164與半導體晶粒150。藉由將電感器180c-180e定位離開低電阻半導體晶粒150，且由高電阻封膠162與封膠170分開，此由電感器所感應之渦電流(eddy current)損失並不會干擾或不利地影響晶粒之操作。此外，由於在電感器180c-180e之下並未形成互連突起184。導電層180c-180e之厚度可以至少為100μm用於具有較大電感值之電感器。
此IPD半導體裝置202提供用於高頻應用所需電性特徵，此高頻應用例如為共振器、高通濾波器、低通濾波器、帶通濾波器、對稱高-Q共振變壓器、匹配網路以及調諧電容器。可以使用IPD作為前端無線RF組件，而可以設置介於天線與接收發射器之間。此IPD電感器可以為高-Q平衡-不平衡轉換器(balun)、變壓器或線圈，而可以操作一直至1000億(1011)hertz。在一些應用中，可以在相同基板上形成多個平衡-不平衡轉換器，以允許多頻帶操作。例如：可以將兩個或更多個平衡-不平衡轉換器使用於四頻帶中，用於行動電話或用於其他GSM通訊，各平衡-不平衡轉換器專用於此四頻帶裝置之一個操作頻帶。典型的RF系統需要在一或更多個半導體封裝中多個IPD與其他高頻電路，以實施所需電性功能。
以上已經詳細說明本發明之一或更多個實施例，熟習此技術人士瞭解，可以對於此等實施例作修正與調整，而不會偏離以下申請專利範圍中所設定本發明之範圍。
10．．．半導體晶粒
12．．．電阻層
14．．．導電層
16．．．電阻層
18．．．絕緣層
22．．．半導體裝置
24．．．封膠
26．．．絕緣層
28．．．導電層
30．．．絕緣層
32．．．突起
50．．．電性裝置
52．．．印刷電路板(PCB)
54．．．信號跡線
56．．．接線封裝
58．．．覆晶
60．．．球格柵陣列(BGA)
62．．．突起晶片載體(BCC)
64．．．雙內線封裝(DIP)
66．．．平面格柵陣列(LGA)
68．．．多晶片模組(MCM)
70．．．四方形扁平無接腳封裝(QFN)
72．．．四方形扁平封裝
76．．．接觸墊
78．．．中間載體
80．．．導線
82．．．接線
84．．．封膠
88．．．半導體晶粒
90．．．載體
92．．．底部填料
94．．．接線
96．．．接觸墊
98．．．接觸墊
100．．．模製複合物
102．．．接觸墊
104．．．突起
106．．．中間載體
108．．．主動區域
110．．．突起
112．．．突起
114．．．信號線
116．．．模製複合物
118．．．半導體晶粒
119．．．接觸墊
120．．．主動表面
122．．．絕緣層
123．．．導電層
124．．．導電層
126．．．絕緣層
128．．．封膠
130a．．．導電層
130b．．．導電層
132．．．封膠
136．．．絕緣層
138a．．．導電層
138b．．．導電層
140．．．絕緣層
142a．．．導電層
142b．．．導電層
142c．．．導電層
142d．．．導電層
142e．．．導電層
142f．．．導電層
144．．．絕緣層
145．．．半導體裝置
146．．．突起
148．．．建立式互連結構
149．．．佔用空間
150．．．半導體晶粒
152‧‧‧接觸墊
154‧‧‧主動表面
156‧‧‧絕緣層
157‧‧‧導電層
158‧‧‧導電層
160‧‧‧絕緣層
162‧‧‧封膠
164‧‧‧導電層
166‧‧‧導電柱
168‧‧‧絕緣層
170‧‧‧封膠
172‧‧‧絕緣層
174‧‧‧導電層
176‧‧‧絕緣層
180‧‧‧導電層
182‧‧‧絕緣層
184‧‧‧球體
186‧‧‧建立式互連結構
190‧‧‧絕緣層
192‧‧‧導電層
194‧‧‧絕緣層
196‧‧‧導電層
198‧‧‧絕緣層
200‧‧‧建立式互連結構
202‧‧‧半導體裝置
204‧‧‧佔用空間
圖1為一種傳統IPD半導體裝置之橫截面圖；
圖2為一印刷電路板(PCB)俯視圖，此PCB具有安裝至其表面之不同型式封裝；
圖3a-3c說明安裝至PCB之範例半導體封裝之進一步細節；
圖4a-4g說明形成IPD半導體裝置之過程，其具有嵌設於封膠中之電容器與背向半導體晶粒所形成之電感器；
圖5a-5b說明IPD半導體裝置，此半導體裝置具有嵌設於封膠中之電容器與背向半導體晶粒所形成之電感器；
圖6說明形成於底側建立式互連結構中之MIM電容器；以及
圖7說明IPD半導體裝置，其具有頂側與底側建立式互連結構以及互連導電柱。
118．．．半導體晶粒
119．．．接觸墊
120．．．主動表面
122．．．絕緣層
123．．．導電層
124．．．導電層
126．．．絕緣層
128．．．封膠
130a．．．導電層
130b．．．導電層
132．．．封膠
136．．．絕緣層
138a．．．導電層
138b．．．導電層
140．．．絕緣層
142a．．．導電層
142b．．．導電層
142c．．．導電層
142d．．．導電層
142e．．．導電層
142f．．．導電層
144．．．絕緣層
145．．．半導體裝置
146．．．突起
148．．．建立式互連結構
149．．．佔用空間

Claims (15)

  1. 一種製造半導體裝置之方法，其包括：提供一半導體晶粒；在該半導體晶粒上形成一第一電容器：在該第一電容器上與該半導體晶粒周圍沉積一封膠；以及在該封膠之一第一表面上形成一第一互連結構，該第一互連結構包括一第一導電層，該第一導電層被捲繞以顯示電感性質並且被配置在該封膠之該第一表面上而對該半導體晶粒之佔用空間而言有至少50微米的橫向偏差。
  2. 如申請專利範圍第1項之方法，其中形成該電容器包括：在該半導體晶粒上形成一第二導電層；在該第二導電層上形成一絕緣層；以及在該絕緣層上形成一第三導電層。
  3. 如申請專利範圍第1項之方法，更包括在該第一互連結構之內形成一第二電容器。
  4. 如申請專利範圍第1項之方法，更包括在面對該封膠之該第一表面的該封膠之一第二表面上形成一第二互連結構。
  5. 如申請專利範圍第1項之方法，其中該封膠包含比該半導體晶粒之電阻還大的電阻。
  6. 一種半導體裝置，包括：一半導體晶粒； 一電容器，其形成於該半導體晶粒上；封膠，其沉積於該電容器上與該半導體晶粒周圍；以及一第一互連結構，其形成於該封膠之一第一表面上，該第一互連結構包括一整合被動元件(IPD)，其被配置在該半導體晶粒之佔用空間(footprint)外側的該封膠之該第一表面上。
  7. 如申請專利範圍第6項之半導體裝置，其中該整合被動元件包括一電感器。
  8. 如申請專利範圍第6項之半導體裝置，其中該整合被動元件距離該半導體晶粒之該佔用空間至少50微米。
  9. 如申請專利範圍第6項之半導體裝置，其中該電容器包括：形成一第一導電層；形成在該第一導電層上的一第一絕緣層；以及形成在該第一絕緣層上的一第二導電層。
  10. 如申請專利範圍第6項之半導體裝置，更包括：一第二互連結構，其在面對該第一互連結構之該封膠之一第二表面上；以及一導電柱，其通過該第一互連結構與該第二互連結構間之該封膠而形成。
  11. 一種製造半導體裝置之方法，其包括：提供一半導體晶粒；在該半導體晶粒周圍沉積封膠；以及 在該封膠的一第一表面上形成一第一互連結構，該第一互連結構包含一整合被動元件(IPD)，其被配置在該半導體晶粒之佔用空間(footprint)外側的該封膠之該第一表面上。
  12. 如申請專利範圍第11項之方法，更包括：在該半導體晶粒上形成一電容器。
  13. 如申請專利範圍第11項之方法，其中，該整合被動元件包含一電感器。
  14. 如申請專利範圍第11項之方法，更包括：在面對該封膠之該第一表面的該封膠之一第二表面上形成一第二互連結構；以及通過該第一互連結構與該第二互連結構間之該封膠而形成一導電柱。
  15. 如申請專利範圍第14項之方法，更包括：在該第二互連結構之內形成一電感器。
TW099123390A 2009-09-11 2010-07-16 形成整合被動元件的半導體裝置和方法 TWI571186B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/557,811 US8164158B2 (en) 2009-09-11 2009-09-11 Semiconductor device and method of forming integrated passive device

Publications (2)

Publication Number Publication Date
TW201117686A TW201117686A (en) 2011-05-16
TWI571186B true TWI571186B (zh) 2017-02-11

Family

ID=43729666

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123390A TWI571186B (zh) 2009-09-11 2010-07-16 形成整合被動元件的半導體裝置和方法

Country Status (4)

Country Link
US (2) US8164158B2 (zh)
CN (1) CN102024684B (zh)
SG (1) SG169930A1 (zh)
TW (1) TWI571186B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI702755B (zh) * 2017-11-03 2020-08-21 南韓商三星電子股份有限公司 天線模組

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017133B (zh) 2008-05-09 2012-10-10 国立大学法人九州工业大学 芯片尺寸两面连接封装件及其制造方法
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
CN201629397U (zh) * 2009-11-30 2010-11-10 鸿富锦精密工业（深圳）有限公司 集成电路组合
US8241952B2 (en) 2010-02-25 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming IPD in fan-out level chip scale package
JP5460388B2 (ja) * 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
JP5826532B2 (ja) * 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法
DE102010039156A1 (de) * 2010-08-10 2012-02-16 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
US8624353B2 (en) 2010-12-22 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer
US8709933B2 (en) * 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
US8710658B2 (en) 2011-11-18 2014-04-29 Cambridge Silicon Radio Limited Under bump passive components in wafer level packaging
US9484319B2 (en) * 2011-12-23 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming extended semiconductor device with fan-out interconnect structure to reduce complexity of substrate
US8957518B2 (en) 2012-01-04 2015-02-17 Mediatek Inc. Molded interposer package and method for fabricating the same
CN102711386A (zh) * 2012-05-11 2012-10-03 倪新军 一种高频电路板的制作方法
US9960106B2 (en) * 2012-05-18 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
DE102012212968A1 (de) * 2012-07-24 2014-01-30 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
US8669655B2 (en) * 2012-08-02 2014-03-11 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9443797B2 (en) 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
EP2738827B1 (en) * 2012-11-29 2022-04-06 IMEC vzw MIMCAP structure in a semiconductor device package
KR101978975B1 (ko) * 2012-12-21 2019-05-16 에스케이하이닉스 주식회사 임베디드 캐패시터를 갖는 반도체 장치
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9685350B2 (en) * 2013-03-08 2017-06-20 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming embedded conductive layer for power/ground planes in Fo-eWLB
US8884427B2 (en) 2013-03-14 2014-11-11 Invensas Corporation Low CTE interposer without TSV structure
US9859250B2 (en) * 2013-12-20 2018-01-02 Cyntec Co., Ltd. Substrate and the method to fabricate thereof
US9209131B2 (en) * 2014-01-21 2015-12-08 Qualcomm Incorporated Toroid inductor in redistribution layers (RDL) of an integrated device
US9577025B2 (en) 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device
US9196586B2 (en) * 2014-02-13 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including an embedded surface mount device and method of forming the same
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9793106B2 (en) * 2014-11-06 2017-10-17 Texas Instruments Incorporated Reliability improvement of polymer-based capacitors by moisture barrier
US9425143B2 (en) * 2014-11-17 2016-08-23 Qualcomm Incorporated Integrated device package comprising an electromagnetic (EM) passive device in an encapsulation layer, and an EM shield
CN105575959B (zh) * 2014-11-21 2018-06-15 威盛电子股份有限公司 集成电路装置
US9583433B2 (en) * 2015-02-25 2017-02-28 Qualcomm Incorporated Integrated device package comprising conductive sheet configured as an inductor in an encapsulation layer
US9704836B2 (en) 2015-03-16 2017-07-11 Mediatek Inc. Semiconductor package assembly
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US9741620B2 (en) * 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US9728498B2 (en) * 2015-06-30 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
US9711459B2 (en) * 2015-07-20 2017-07-18 Qorvo Us, Inc. Multi-layer substrate with an embedded die
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
WO2017111975A1 (en) 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices with high frequency communication modules having compound semiconductor devices integrated on a package fabric
US10410983B2 (en) 2015-12-22 2019-09-10 Intel Corporation Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on an inter die fabric on package
US9589969B1 (en) * 2016-01-15 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method of the same
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
EP3449502B1 (en) 2016-04-26 2021-06-30 Linear Technology LLC Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US10062583B2 (en) 2016-05-09 2018-08-28 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10044390B2 (en) * 2016-07-21 2018-08-07 Qualcomm Incorporated Glass substrate including passive-on-glass device and semiconductor die
US10486965B2 (en) * 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10486963B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
WO2018031995A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
KR101973431B1 (ko) * 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
KR102016491B1 (ko) * 2016-10-10 2019-09-02 삼성전기주식회사 팬-아웃 반도체 패키지
US10872852B2 (en) * 2016-10-12 2020-12-22 Micron Technology, Inc. Wafer level package utilizing molded interposer
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US9984984B1 (en) * 2016-11-29 2018-05-29 Kyocera Corporation Semiconductor element mounting board
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
TWI708361B (zh) 2017-03-15 2020-10-21 聯華電子股份有限公司 半導體封裝結構及其形成方法
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
US10622318B2 (en) * 2017-04-26 2020-04-14 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
US10468345B2 (en) * 2017-05-19 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. 3D IC decoupling capacitor structure and method for manufacturing the same
US9997447B1 (en) * 2017-06-08 2018-06-12 Advanced Ssemiconductor Engineering, Inc. Semiconductor devices
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10685934B2 (en) * 2017-07-10 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
TWI658547B (zh) 2018-02-01 2019-05-01 財團法人工業技術研究院 晶片封裝模組及包含其之電路板結構
US11315891B2 (en) 2018-03-23 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor packages having a die with an encapsulant
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
CN118213279A (zh) 2018-07-02 2024-06-18 Qorvo美国公司 Rf半导体装置及其制造方法
KR102081089B1 (ko) 2018-08-10 2020-02-25 삼성전자주식회사 반도체 패키지
TWI663633B (zh) * 2018-08-29 2019-06-21 欣興電子股份有限公司 基板結構及其製作方法
US20200075510A1 (en) * 2018-08-30 2020-03-05 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11721677B2 (en) * 2018-12-27 2023-08-08 Intel Corporation Microelectronic assemblies having an integrated capacitor
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN111509971B (zh) * 2019-01-30 2022-05-24 台达电子工业股份有限公司 集成电路、封装结构以及制造方法
US11094620B2 (en) * 2019-09-30 2021-08-17 Texas Instruments Incorporated Integrated capacitor with extended head bump bond pillar
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US20210202375A1 (en) * 2019-12-27 2021-07-01 Silicon Laboratories Inc. Top Hat Structure for Isolation Capacitors
US11349438B2 (en) 2019-12-30 2022-05-31 Nxp Usa, Inc. Power amplifier packages containing multi-path integrated passive devices
CN111600573B (zh) * 2020-05-31 2021-04-16 诺思(天津)微系统有限责任公司 滤波器、多工器、通信设备及滤波器制造方法
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
TWI734545B (zh) * 2020-07-03 2021-07-21 財團法人工業技術研究院 半導體封裝結構
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon
TWI787805B (zh) * 2021-05-04 2022-12-21 矽品精密工業股份有限公司 電子模組及其製法與電子封裝件
US12040284B2 (en) 2021-11-12 2024-07-16 Invensas Llc 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US20080284003A1 (en) * 2007-05-17 2008-11-20 Chua Swee Kwang Semiconductor Packages And Method For Fabricating Semiconductor Packages With Discrete Components
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004025695A2 (en) * 2002-09-10 2004-03-25 Semiconductor Components Industries L.L.C. Semiconductor device with wire bond inductor and method
US7227240B2 (en) * 2002-09-10 2007-06-05 Semiconductor Components Industries, L.L.C. Semiconductor device with wire bond inductor and method
JP2004158595A (ja) * 2002-11-06 2004-06-03 Sanyo Electric Co Ltd 回路装置、回路モジュールおよび回路装置の製造方法
KR100517841B1 (ko) * 2003-02-22 2005-09-30 주식회사 엠에스솔루션 체적탄성파 공진기 밴드 패스 필터, 이를 포함하는듀플렉서 및 그 제조 방법
US20040195650A1 (en) * 2003-04-04 2004-10-07 Tsung-Ju Yang High-Q inductor device with a shielding pattern embedded in a substrate
TWI361479B (en) * 2003-08-28 2012-04-01 Gct Semiconductor Inc Integrated circuit package having inductance loop formed from a bridge interconnect
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
CN104183591A (zh) * 2005-07-01 2014-12-03 维税-希力康克斯公司 以单个贴装封装实现的完整功率管理系统
CN1905361B (zh) * 2005-07-27 2012-06-13 精工爱普生株式会社 半导体装置及振荡器
US7851257B2 (en) * 2005-10-29 2010-12-14 Stats Chippac Ltd. Integrated circuit stacking system with integrated passive components
US8409970B2 (en) 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
US8124490B2 (en) * 2006-12-21 2012-02-28 Stats Chippac, Ltd. Semiconductor device and method of forming passive devices
US7816792B2 (en) 2007-09-14 2010-10-19 Infineon Technologies Ag Semiconductor device with conductive interconnect
US7986023B2 (en) 2007-09-17 2011-07-26 Infineon Technologies Ag Semiconductor device with inductor
US7772081B2 (en) * 2008-09-17 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of forming high-frequency circuit structure and method thereof
US7951663B2 (en) * 2009-05-26 2011-05-31 Stats Chippac, Ltd. Semiconductor device and method of forming IPD structure using smooth conductive layer and bottom-side conductive layer
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US20080284003A1 (en) * 2007-05-17 2008-11-20 Chua Swee Kwang Semiconductor Packages And Method For Fabricating Semiconductor Packages With Discrete Components
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI702755B (zh) * 2017-11-03 2020-08-21 南韓商三星電子股份有限公司 天線模組

Also Published As

Publication number Publication date
US8513812B2 (en) 2013-08-20
SG169930A1 (en) 2011-04-29
CN102024684A (zh) 2011-04-20
TW201117686A (en) 2011-05-16
US8164158B2 (en) 2012-04-24
US20120175779A1 (en) 2012-07-12
CN102024684B (zh) 2016-04-13
US20110062549A1 (en) 2011-03-17

Similar Documents

Publication Publication Date Title
TWI571186B (zh) 形成整合被動元件的半導體裝置和方法
US10211183B2 (en) Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
TWI567866B (zh) 半導體元件以及使用提供結構支撐之封膠劑來形成具有直通矽晶穿孔的互連結構之方法
US7955942B2 (en) Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
TWI538150B (zh) 半導體裝置及形成具有圍繞半導體晶粒之導體材料的電磁干擾防護層之方法
US9263361B2 (en) Semiconductor device having a vertical interconnect structure using stud bumps
TWI520267B (zh) 在扇出晶圓級晶片尺寸封裝中形成ｉｐｄ的半導體裝置及方法
US8790962B2 (en) Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
TWI538070B (zh) 半導體裝置及形成具有由聚合物層隔開的導電層和導電通路之扇出式晶圓級晶片尺寸封裝的方法
US9029193B2 (en) Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support
TWI579960B (zh) 形成具有絕緣環形圈的導電性直通矽晶穿孔（ｔｓｖ）之半導體裝置及方法
US9030002B2 (en) Semiconductor device having IPD structure with smooth conductive layer and bottom-side conductive layer
US9257356B2 (en) Semiconductor device and method of forming an IPD beneath a semiconductor die with direct connection to external devices
TWI570820B (zh) 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法
US9548347B2 (en) Semiconductor device and method of forming an inductor on polymer matrix composite substrate
TWI498996B (zh) 半導體元件和在基板中絕緣材料填充溝渠上形成電感之方法
TWI524439B (zh) 半導體元件和使用凸塊形成垂直互連結構之方法
TWI518810B (zh) 半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法