CN102017133B - 芯片尺寸两面连接封装件及其制造方法 - Google Patents

芯片尺寸两面连接封装件及其制造方法 Download PDF

Info

Publication number
CN102017133B
CN102017133B CN2009801167521A CN200980116752A CN102017133B CN 102017133 B CN102017133 B CN 102017133B CN 2009801167521 A CN2009801167521 A CN 2009801167521A CN 200980116752 A CN200980116752 A CN 200980116752A CN 102017133 B CN102017133 B CN 102017133B
Authority
CN
China
Prior art keywords
electrode
wiring
post
packaging part
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801167521A
Other languages
English (en)
Other versions
CN102017133A (zh
Inventor
石原政道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atwater ventures Ltd.
Adeia Semiconductor Technologies LLC
Original Assignee
Kyushu Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Institute of Technology NUC filed Critical Kyushu Institute of Technology NUC
Publication of CN102017133A publication Critical patent/CN102017133A/zh
Application granted granted Critical
Publication of CN102017133B publication Critical patent/CN102017133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

对在半导体基板开口的孔内埋入低电阻金属，形成贯通电极。通过支承部整体连结的带布线的柱电极部件被一并固定且电连接在形成于LSI芯片的连接区域上。在正面侧，在树脂密封后，通过剥离支承部使正面布线露出，在背面侧，磨削半导体基板，使贯通电极的前端露出。将在正面侧露出的正面布线，及在背面侧露出的贯通电极的前端分别作为外部连接用的布线进行使用。

Description

芯片尺寸两面连接封装件及其制造方法
技术领域
本发明涉及将半导体芯片与在位于其上下的第一主面及第二主面分别设置的外部连接用布线连接的芯片尺寸两面连接的封装件及其制造方法。
背景技术
芯片尺寸封装件(CSP)是指具备无限接近LSI芯片尺寸的大小、薄度的超小型封装件，另外，晶片级芯片尺寸封装件(WLCSP)，众所周知是作为在分割成各个LSI(单片化)之前，将LSI和电极彼此连接并用树脂将周围固定的、即在晶片上直接封装的超小型封装件(参照非专利文献1)。作为这种晶片级芯片尺寸封装件，在专利文献1中公开有可在上下层叠其它相同的封装件的两面电极封装件。
图16是表示在专利文献1公开的现有的两面电极封装件的图。在形成有电路元件的半导体基板的正面形成多层布线部。在该多层布线部的形成阶段在半导体基板形成孔，在该孔内形成与多层布线部连接的贯通电极。以使贯通电极的前端露出的方式在半导体基板的背面侧形成背面绝缘层。另外，在多层布线部最上层的布线层连接柱电极，且该柱电极被正面绝缘层覆盖。
接着，在正面侧，在从正面绝缘层露出的柱电极的前端形成突起电极，且在背面侧，在从背面绝缘层露出的贯通电极的前端形成突起电极。
这种芯片尺寸的两面电极封装件，因为其上下两面被绝缘层覆盖，所以能够容易地进行实验，并且可以在上下自由组合其它同样结构的封装件。完成的两面电极封装件的面积是与原来的LSI芯片完全相同大小的小型尺寸，而且，由于容易进行向基板的搭载，因此适合于高密度安装。从该特长出发，正在推进向便携电话机、数字摄影机等安装空间少的制品的搭载。
但是，通常，半导体制造工艺分为制作LSI的前工序和对其进行封装的后工序，覆盖前工序的专业制造商较少。现有的晶片级芯片尺寸封装件(WLCSP)的制造，需要在晶片上进行再布线、柱电极镀敷等的处理的工艺，即，需要接近前工序的设备，仅依靠现有的后工序设备不能够进行。因此，难以在与露出于绝缘层的表面的柱电极前端不同的位置设置外部连接用的突起电极。
现有技术文献
专利文献
专利文献1：日本特开2005-136187号公报
专利文献2：日本特开2006-210758号公报
非专利文献
非专利文献1：http://www.casio-micronics.co.jp/product/w_csp.html、CASIOMICRONICS株式会社网址，「W-CSP」
发明内容
发明要解决的课题
本发明的目的在于，解决相关问题，在进行可自由在上下组合其它同样结构的封装件的芯片尺寸两面连接封装件的制造时，将需要接近前工序的设备的工序以离线方式集约为部件。由此，后工序制造商不需要较大的投资即可参与，能够容易地追随今后的市场扩大。
另外，本发明目的在于，通过简单的单元，能够在和柱电极前端不同的位置配置外部电极。
用于解决课题的方案
本发明的芯片尺寸两面连接封装件及其制造方法，将在半导体基板上形成有LSI区域和电极连接区域的半导体芯片，与在位于其上下的第一主面及第二主面分别设置的外部连接用布线连接。不仅形成被支承部支承的柱电极，还对形成有与其连接的正面布线的带布线的柱电极部件进行形成。在电极连接区域的中央或其附近，在半导体基板开口相当于贯通电极的孔，在该孔内埋入低电阻金属，形成贯通电极。在贯通电极的上表面区域或电极连接区域，将通过支承部而整体地连结的带布线的柱电极部件的多个柱电极的每一个，一并固定且电连接。在第一主面侧，在半导体芯片和支承部之间的空间填充树脂后，通过剥离支承部使正面布线露出，在第二主面侧，磨削半导体基板，使贯通电极的前端露出。将在第一主面侧露出的正面布线及在第二主面侧露出的贯通电极的前端分别作为外部连接用的布线使用。
在所述正面布线上能够形成与其连接的外部连接用的外部电极，另外，在第二主面侧，对于磨削了的所述半导体基板，以使所述贯通电极的前端露出的方式涂敷背面绝缘层，能够形成与该贯通电极的前端连接的外部电极。
发明的效果
根据本发明，在进行可自由在上下组合其它相同结构的封装件的两面电极封装件的制造时，能够将需要接近前工序的设备的工序以离线方式集约为部件。
另外，根据本发明，能够以接近裸片的形式进行封装，以绝缘层覆盖封装件的两面，因此也可以充分进行检查，且能够容易地以芯片尺寸在充分地进行了良品检查的状态下进行三维层叠。
附图说明
图1(A)是表示完成的LSI晶片的图，表示多个芯片纵横排列配置而形成的一枚晶片，(B)是仅将其1个芯片取出并表示的放大的LSI芯片立体图，(C)是用X-X’线切断的剖视图；
图2是说明贯通电极用开口工序的图；
图3是说明低电阻金属的填充的图；
图4(A)是表示通过板状的支承部整体地连结的带布线的柱电极部件的细节的图，是用于一个封装件的单体图案的侧面剖视图，(B)是其立体图，(C)是将多个单体图案连结为一个的连结图案的立体图；
图5是在将带布线的柱电极部件和LSI芯片连接前的状态下例示的图；
图6是在将带布线的柱电极部件连接固定于LSI芯片上后，进行树脂密封后的状态下表示的图；
图7是说明硅基板磨削的图；
图8是说明背面绝缘层的涂敷的图；
图9是在剥离了支承部(电铸母模)后的状态下表示的图；
图10是表示形成有突起电极的芯片尺寸两面连接封装件的图；
图11是说明与贯通电极的露出端连接的背面布线(再布线)的形成的图；
图12是在剥离了支承部(电铸母模)后的状态下表示的图；
图13是表示形成有突起电极的芯片尺寸两面连接封装件的图；
图14(A)是表示在多个整体地连结的状态下表示的带布线的柱电极部件的立体图，(B)是用图中的X-X’线切断的剖视图；
图15是例示第三实施方式的芯片尺寸两面连接封装件的图；
图16是表示现有的两面电极封装件的图；
图17表示使用光致抗蚀剂的电铸部件的制造方法的工序图。
具体实施方式
下面，根据示例对本发明进行说明。按照其制造工序顺序，参照图1～图10对本发明的第一实施方式的芯片尺寸两面连接封装件进行说明。图1是表示完成的LSI晶片的图，(A)表示多个芯片纵横排列配置形成的一枚晶片，(B)是仅将其1个芯片取出表示的放大的LSI芯片立体图，(C)是用X-X’线切断的剖视图。图1(B)、(C)所示的LSI芯片是使用普通的半导体工艺技术在半导体(例如硅)基板上形成的。在硅基板上表面形成包含有源区域及布线区域的LSI区域、和在其周围部与LSI区域连接的接合焊盘区域。在该多个接合焊盘区域(电极连接部)的每一个分别连接后述的贯通电极或柱电极、或者连接其双方。另外，在本说明书中，如图1(C)表示的那样，在LSI芯片中将硅基板侧作为背面、将LSI区域侧作为正面并进行以下说明。另外，如后述那样，对在与该接合焊盘区域电连接的贯通电极的上表面区域连接柱电极的例子进行图示并说明，柱电极不仅能够与贯通电极的上表面区域，而且还能够与接合焊盘区域通过焊接连接(例如回流焊)一并连接。
图2是说明贯通电极用开口工序的图。在接合焊盘区域的中央或其附近，在包括接合焊盘区域的硅基板对相当于后述的贯通电极的孔进行开孔。该孔例如为直径数μm～30μm左右、深度5～50μm左右。然后，在该孔内埋入低电阻金属，形成贯通电极，但在之前，在硅基板的孔的侧面形成绝缘膜。虽能够用热氧化膜形成绝缘膜，但优选在低温下堆积，因此，在该情况下，作为绝缘膜使用氮化膜，该氮化膜的形成是通过在被加热的催化剂上的原料的接触分解反应而生成的分解种(deposition of species)来进行(参照专利文献2)。
图3是说明低电阻金属的填充的图。低电阻(导电性)金属的埋入可通过镀敷来进行。或者能够通过以在打印机中被实际应用的喷墨法使用纳米金属(铜、银、金等)粒子来进行。由此，低电阻填充金属(贯通电极)也与接合焊盘区域电连接。
然后，参照图4对带布线的柱电极部件的制造进行说明。图4是表示通过板状的支承部整体地连结的带布线的柱电极部件的细节的图，图4(A)及(B)分别表示用于一个封装件的单体图案的侧面剖视图及立体图，另外图4(C)表示将用于多个封装件的各个单体图案连结成一个的连结图案的立体图。通过电铸法，不仅形成被支承部支承的柱电极，还形成与其连接的布线。
这些单体图案或连结图案通过由背面的支承部将多个柱电极及布线整体地连结而构成。柱电极不限于例示的圆柱形状，只要是含有矩形、多角形状等的柱状(棒状)形状即可。布线图案及柱电极通过电铸法制作。
电铸法本身为众所周知的加工法。电铸法是指“采用电镀敷法的金属制品的制造/补修或复制法”，基本上和电镀敷相同，在镀敷厚度、进行镀敷皮膜的分离操作的方面和电镀敷不同。另外，在将镀敷皮膜从母模剥离并进行使用的情况下，镀敷皮膜的物性的控制/管理成为关键点。作为通过在本发明中使用的电铸法而生长的导电性材料的镀敷金属，可以使用包含镍或者铜、或者镍合金或者铜合金的材料。作为在本发明中使用的母模材质可以使用作为通常的导电性材料的不锈钢，除此之外，也可以使用如下材质，即，例如在基材使用硅基板、并以镀敷图案容易剥离的方式以通过镀敷用的电流的程度的较薄的氧化膜等的材料对其表面进行覆盖。需要选定不产生内部应力那样的镀敷浴的组成及镀敷条件，在镍镀敷的情况中，作为镀敷浴，可以利用氨基磺酸镍浴。
图17是表示使用光致抗蚀剂的电铸部件的制造方法的工序图。下面，对电铸法进行说明，但该工序图所示的制造步骤也可适用于镀敷的情况(参照图14)。镀敷(无电解镀敷)的情况下，通过使用绝缘体替代如不锈钢那样的导电体作为母模，可以不使其剥离而作为半导体装置的保护膜发挥功能。
电铸法如图17(a)所示，在不锈钢等的母模的上表面涂敷光致抗蚀剂(绝缘体覆膜)。然后，利用通过图案薄膜进行曝光的印相及之后的显影，形成将非镀敷部分用光致抗蚀剂图案覆盖的电铸用原版(图17(b))。电铸用原版的光致抗蚀剂图案的厚度，在芯片尺寸两面连接封装件的情况下为制品(柱电极、或布线图案)的厚度以上，在柱电极的情况下比IC的芯片厚度厚，例如为50μm～300μm左右的厚度。接着，在光致抗蚀剂图案的开口部形成镀敷金属(图17(c))。在维持在适当温度的镀敷浴(例如、氨基磺酸镍液)中，在阳极侧放入要电铸的电铸金属，在阴极侧配置不锈钢等电铸母模。在阴极侧的电铸母模的表面上，如图17(c)所示，预先形成有光致抗蚀剂图案。当流过电流时，阳极侧的电铸金属溶出，在电铸母模上的光致抗蚀剂图案开口部进行镀敷。
然后，如图17(d)所示，进行平坦化加工。然后，当除去抗蚀剂(图17(e))时，抗蚀剂部分之外直接成为布线图案、柱电极。然后，将该镀敷金属从电铸母模剥离(图17(f))。电铸法的特征为能够通过热、压力容易地进行所形成的镀敷金属和支承部的剥离。
为了制造图4例示的带布线的柱电极部件，重复两次如图17(a)～(d)所示的工序，在最初的工序中，在支承部上形成布线图案后，在第二次的工序中，形成与布线图案连接的柱电极。
这样，在带布线的柱电极部件中，通过在作为支承部的导电性材料(电铸母模)使用光刻法和镀敷使带布线的柱状的柱电极生长，从而形成与支承部成为整体的带布线的柱电极图案。之后，将图4所示的带布线的柱电极部件连接固定于图3所示的LSI芯片上。
图5以连接前的状态例示带布线的柱电极部件和LSI芯片。带布线的柱电极部件的多个柱电极分别在形成于LSI芯片的贯通电极的上表面区域或接合焊盘区域的上一并固定且电连接。由此，在LSI芯片的正面侧接合带布线的柱电极部件。作为固定及连接柱电极的方法，可通过焊接连接进行。在贯通电极的上表面区域或接合焊盘区域，通过进行焊接连接(例如回流焊)，一并连接柱电极。在柱电极固定于贯通电极的上表面区域后的阶段，所有的柱电极和正面布线通过板状的支承部整体地连结。
图6是将带布线的柱电极部件连接、固定在LSI芯片上后，在树脂密封的状态下表示的图。通过支承部整体地连结的带布线的柱电极部件被固定在LSI芯片上后，在该状态下，LSI芯片的正面被传递模塑至支承部(上述电铸母模)的下表面，即充满LSI芯片和支承部之间的空间，或使用液状树脂(材质为例如环氧类)进行树脂密封。
图7是说明硅基板磨削的图。磨削硅基板的背面侧，露出贯通电极的前端。由此，硅基板成为25μm左右的厚度。由于即使硅基板像这样变薄也固定有带布线的柱电极部件，因此发挥刚性作用而可维持晶片整体的强度。由此，可防止硅基板在处理时产生裂缝、或破裂的损伤。
图8是说明背面绝缘层的涂敷的图。在硅基板的背面侧的硅表面上形成背面绝缘层。此时，例如以除去贯通电极部分的方式用喷墨法涂敷绝缘材料(例如、环氧类的材料)。或者，在将绝缘材料在整个面涂敷后，进行贯通电极部分的开孔，使贯通电极前端露出。背面绝缘层的厚度最低设为能够实现电绝缘的厚度。
图9是在剥离了支承部(电铸母模)后的状态下表示的图。通过剥离支承部，多个柱电极(及与其连接的正面布线)分别互相电分离。在该状态下，通过将露出的正面布线及贯通电极前端分别作为正面及背面的外部连接用的布线或者电极使用，从而可作为完成的芯片尺寸两面连接封装件进行使用。
图10是表示形成有突起电极的芯片尺寸两面连接封装件的图。在正面中通过剥离支承部而露出的正面布线上形成与其连接的外部连接用的外部电极(突起电极)。可根据需要形成保护正面布线上表面的保护膜(材质例如为阻焊剂)，此时，在保护膜开孔，在该位置形成外部电极。在背面，在要形成外部电极(突起电极)的部位对背面绝缘层开孔，在该位置形成外部电极。之后，切分LSI芯片进行单片化。或者，也可以在形成外部电极前进行单片化。在半导体装置的制造中，通常，准备面积较大的半导体晶片，之后，经过各处理，最终纵横地切断分离，形成许多半导体元件(半导体芯片)。由此，完成芯片尺寸两面连接封装件。
像这样，本发明可将芯片尺寸两面连接封装件的再布线和柱电极制作工序汇总为带布线的柱电极部件。由此，现有技术的布线层在LSI芯片的正面形成，与之相对，根据本发明，能够在相比柱电极更外侧的密封树脂部的表面的有空间充裕的部位容易地形成布线层。
然后，参照图11～图13对第二实施方式的芯片尺寸两面连接封装件进行说明。如图8所示，在除了贯通电极前端来涂敷背面绝缘层的工序后，如图11所示，形成与贯通电极的露出端连接的背面布线(再布线)。该背面布线例如用使用纳米金属粒子的金属粒子布线来进行。金属粒子布线是指用喷墨法或丝网印刷法那样的直接描绘方式，用纳米金属粒子直接对布线层进行构图的方法。在有机溶媒中含有纳米金属(铜、银、金等)粒子，将其以在印刷机中实际应用的喷墨法描绘所期望的图案。之后，进行使有机溶剂蒸发的热处理。或者，在丝网印刷法的情况下，将在有机溶媒中含有纳米金属粒子的纳米膏体在背面绝缘层上用丝网印刷法涂敷后，进行加热烧制，由此能够形成电路布线。在利用该金属粒子布线的再布线工序后，除去溶媒，并且能够进行低电阻化处理(参照专利文献2)。
图12是在剥离支承部(电铸母模)的后的状态下表示的图。通过剥离支承部，使多个柱电极(及与其连接的正面布线)分别互相电分离。
图13是表示形成有突起电极的芯片尺寸两面连接封装件的图。在图12所示的状态下，可作为完成的芯片尺寸两面连接封装件使用，但进一步在正面与上述的图10相同地，在通过剥离支承部而露出的布线上能够形成与其连接的外部连接用的外部电极(突起电极)。在背面以与背面布线连接的方式形成外部电极(突起电极)。在正面或背面，根据需要，能够形成保护布线上表面的保护膜(涂敷绝缘膜或者阻焊剂)，此时，在保护膜开孔，在此处形成外部电极。
图14是表示和图4不同的其它例子的带布线的柱电极部件的图。图14(A)是表示在多个整体地连结的状态下表示的带布线的柱电极部件的立体图，在(B)中表示用图中的X-X’线切断的剖视图。
带布线的柱电极部件的支承部可使用不锈钢(SUS)。但是，在使用不锈钢(SUS)的情况下，可想象与硅基板的热膨胀系数不同，形成于晶片上的柱电极连接位置和被不锈钢支承的柱电极的位置发生偏移的情况。在该情况下，优选使用热膨胀相等的硅基板或低热膨胀系数的玻璃。
在例示的支承部中，在其一个整面粘贴通过以聚酰亚胺带等为代表的薄膜的绝缘基材制作的带。支承部和带在后面的工序中相互被剥离。因此，当例如施加比回流温度更高温(成形温度以上)时，预先进行支承部和带容易剥离的处理。例如制成包含热胶囊的粘接剂、或者作为支承部采用透过光的材料(耐热低热膨胀玻璃等)，使用紫外线剥离型粘接剂。或者也可以是热塑性的粘接剂。
进而，在该带上，形成用于成为布线图案的金属的籽晶层，形成带有金属的带。作为该籽晶层，例如可使用可进行镀铜的金、银、铜、钯箔。布线层的图案通过在籽晶层上涂敷抗蚀剂，使图案曝光、显影进而进行蚀刻，除去抗蚀剂而完成。在该籽晶层上通过镀敷使布线层生长。进而在其上，为了形成柱电极部而进行抗蚀剂涂敷和显影，使柱状部镀敷生长。或者，布线部也可以用纳米金属粒子直接对籽晶层进行构图(参照上述的金属粒子布线)而省略光刻工序。或者也可以粘贴带有铜箔的带，通过蚀刻形成布线图案。进而在此基础上，为形成柱电极部而进行抗蚀剂涂敷和显影，使柱状部镀敷生长。由此，完成带布线的柱电极部件。
图15是例示第三实施方式的芯片尺寸两面连接封装件的图。图15相当于在图10所例示的芯片尺寸两面连接封装件附加了保护膜(薄膜)的结构。图14所例示的带布线的柱电极部件和上述的例子相同，被连接固定于LSI芯片上，并被树脂密封。之后，将支承部剥离，但此时，例如通过施加规定的高温，仅将支承部剥离，残留薄膜的绝缘基材带。露出的绝缘基材带作为完成制品的保护膜发挥功能。之后，在正面中在保护膜上开孔，形成与通过开口而露出的正面布线连接的外部电极。由此，完成第三实施方式的芯片尺寸两面连接封装件。同样，图14所例示的带布线的柱电极部件也适用于第二实施方式的芯片尺寸两面连接封装件(参照图11～图13)，可具备作为保护膜发挥功能的薄膜。
以上，在本公开中仅作为例示详细地说明了几个实施方式，但实质上不脱离本发明的新指导及有利的效果，而在其实施方式中可以有多种变更例。

Claims (19)

1.一种芯片尺寸两面连接封装件，将在半导体基板上形成有LSI区域和电极连接区域的半导体芯片，与在位于所述半导体芯片上下的第一主面及第二主面分别设置的外部连接用布线连接，其中，
在所述电极连接区域中开口的孔内埋入低电阻金属，形成贯通电极，
在所述贯通电极的上表面区域或所述电极连接区域中固定并电连接带布线的柱电极部件，该带布线的柱电极部件中不仅形成有被支承部支承的柱电极，还形成有与其连接的正面布线，
在第一主面侧，在所述半导体芯片和所述支承部的之间的空间中填充树脂后，将通过剥离支承部露出的所述正面布线作为所述外部连接用的布线进行使用，而且，在第二主面侧，
将通过磨削所述半导体基板而露出的所述贯通电极的前端作为所述外部连接用的布线进行使用。
2.根据权利要求1所述的芯片尺寸两面连接封装件，其中，在所述正面布线上形成有与其连接的外部连接用的外部电极。
3.根据权利要求1所述的芯片尺寸两面连接封装件，其中，在第二主面侧，对于磨削了的所述半导体基板，以使所述贯通电极的前端露出的方式涂敷有背面绝缘层，形成有与该贯通电极的前端连接的外部电极。
4.根据权利要求1所述的芯片尺寸两面连接封装件，其中，在第二主面侧，对于磨削了的所述半导体基板，以使所述贯通电极的前端露出的方式涂敷有背面绝缘层，形成有与该贯通电极的前端连接的背面布线。
5.根据权利要求4所述的芯片尺寸两面连接封装件，其中，在第二主面侧，形成有与所述背面布线连接的外部电极。
6.根据权利要求1所述的芯片尺寸两面连接封装件，其中，在半导体基板开口了相当于所述贯通电极的孔之后，在该孔的侧面堆积绝缘膜。
7.根据权利要求1所述的芯片尺寸两面连接封装件，其中，在所述带布线的柱电极部件中，通过在作为支承部的导电性材料使带布线的柱状的柱电极生长，从而形成与支承部成为整体的带布线柱电极图案。
8.根据权利要求1所述的芯片尺寸两面连接封装件，其中，在所述带布线的柱电极部件中，通过在支承部的一方的整个面粘贴薄膜的绝缘基材带，然后使带布线的柱状的柱电极生长，从而形成有与支承部成为整体的带布线柱电极图案。
9.根据权利要求8所述的芯片尺寸两面连接封装件，其中，在第一主面侧，将通过剥离所述支承部而残留的所述绝缘基材带作为保护膜进行使用。
10.一种芯片尺寸两面连接封装件的制造方法，将在半导体基板上形成有LSI区域和电极连接区域的半导体芯片，与在位于所述半导体芯片上下的第一主面及第二主面分别设置的外部连接用布线连接，其中，
形成带布线的柱电极部件，该带布线的柱电极部件中不仅形成有被支承部支承的柱电极，还形成有与其连接的正面布线，
在要连接贯通电极的所述电极连接区域的中央或其附近，在半导体基板对相当于贯通电极的孔进行开口，
在该孔内埋入低电阻金属，形成贯通电极，
在所述贯通电极的上表面区域或所述电极连接区域，对通过所述支承部整体地连结的所述带布线的柱电极部件的多个柱电极的每一个，一并进行固定并电连接，
在第一主面侧，在所述半导体芯片和所述支承部之间的空间中填充树脂之后，通过剥离支承部使所述正面布线露出，
在第二主面侧，磨削所述半导体基板，使所述贯通电极的前端露出，
将在第一主面侧露出的所述正面布线、及在第二主面侧露出的所述贯通电极的前端分别作为所述外部连接用的布线进行使用。
11.根据权利要求10所述的芯片尺寸两面连接封装件的制造方法，其中，在所述正面布线上形成有与其连接的外部连接用的外部电极。
12.根据权利要求10所述的芯片尺寸两面连接封装件的制造方法，其中，在第二主面侧，对于磨削了的所述半导体基板，以使所述贯通电极的前端露出的方式涂敷有背面绝缘层，形成有与该贯通电极的前端连接的外部电极。
13.根据权利要求10所述的芯片尺寸两面连接封装件的制造方法，其中，在第二主面侧，对于磨削了的所述半导体基板，以使所述贯通电极的前端露出的方式涂敷有背面绝缘层，形成有与该贯通电极的前端连接的背面布线。
14.根据权利要求13所述的芯片尺寸两面连接封装件的制造方法，其中，在第二主面侧，形成有与所述背面布线连接的外部电极。
15.根据权利要求10所述的芯片尺寸两面连接封装件的制造方法，其中，在半导体基板开口了相当于所述贯通电极的孔之后，在该孔的侧面堆积绝缘膜。
16.根据权利要求10所述的芯片尺寸两面连接封装件的制造方法，其中，在所述带布线的柱电极部件中，通过在作为支承部的导电性材料使带布线的柱状的柱电极生长，从而形成与支承部成为整体的带布线柱电极图案。
17.根据权利要求10所述的芯片尺寸两面连接封装件的制造方法，其中，在所述带布线的柱电极部件中，通过在支承部的一方的整个面粘贴薄膜的绝缘基材带，然后使带布线的柱状的柱电极生长，从而形成有与支承部成为整体的带布线柱电极图案。
18.根据权利要求17所述的芯片尺寸两面连接封装件的制造方法，其中，在第一主面侧，将通过剥离所述支承部而残留的所述绝缘基材带作为保护膜进行使用。
19.一种芯片尺寸两面连接封装件，将在半导体基板上形成有LSI区域和电极连接区域的半导体芯片，与在位于所述半导体芯片上下的第一主面及第二主面分别设置的外部连接用布线连接，其中，
具有：与所述电极连接区域连接的多个柱电极、与该多个柱电极分别连接的多个布线、以及在这些多个柱电极及布线的背面具备的薄膜的绝缘基材带，并且，具备：充满所述半导体芯片和所述绝缘基材带之间的空间的树脂密封部，
在第一主面侧，将与所述多个柱电极分别连接的所述多个布线作为所述外部连接用的布线进行使用，并且，在第二主面侧，将贯通所述半导体基板形成的贯通电极的前端作为所述外部连接用的布线进行使用。
CN2009801167521A 2008-05-09 2009-05-07 芯片尺寸两面连接封装件及其制造方法 Active CN102017133B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-123445 2008-05-09
JP2008123445 2008-05-09
PCT/JP2009/001998 WO2009136495A1 (ja) 2008-05-09 2009-05-07 チップサイズ両面接続パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
CN102017133A CN102017133A (zh) 2011-04-13
CN102017133B true CN102017133B (zh) 2012-10-10

Family

ID=41264552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801167521A Active CN102017133B (zh) 2008-05-09 2009-05-07 芯片尺寸两面连接封装件及其制造方法

Country Status (5)

Country Link
US (3) US8557700B2 (zh)
JP (2) JP5688289B2 (zh)
KR (1) KR101195786B1 (zh)
CN (1) CN102017133B (zh)
WO (1) WO2009136495A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017133B (zh) 2008-05-09 2012-10-10 国立大学法人九州工业大学 芯片尺寸两面连接封装件及其制造方法
JP5300558B2 (ja) * 2009-03-27 2013-09-25 日東電工株式会社 半導体装置の製造方法
KR101060120B1 (ko) 2009-12-30 2011-08-29 앰코 테크놀로지 코리아 주식회사 칩 스케일 반도체 패키지 및 그 제조 방법
CN102117789B (zh) * 2010-01-04 2013-12-04 三星半导体(中国)研究开发有限公司 半导体芯片封装结构及封装方法
JP5540813B2 (ja) * 2010-03-25 2014-07-02 日本電気株式会社 半導体デバイスの製造方法及び積層化半導体デバイスの製造方法
KR101776322B1 (ko) * 2011-09-02 2017-09-07 엘지이노텍 주식회사 칩 패키지 부재 제조 방법
JP2014053350A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
WO2015087705A1 (ja) * 2013-12-10 2015-06-18 ソニー株式会社 半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法
US9870997B2 (en) * 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
KR20210007072A (ko) 2019-07-09 2021-01-20 삼성디스플레이 주식회사 표시 장치
US12040284B2 (en) 2021-11-12 2024-07-16 Invensas Llc 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267396A (zh) * 1997-08-19 2000-09-20 株式会社日立制作所 多芯片组件构造体及其制造方法
US6310383B1 (en) * 1997-08-01 2001-10-30 Citizen Watch Co., Ltd. Thermoelectric element and method for manufacturing the same
EP1389897A1 (en) * 2001-04-24 2004-02-18 Mitsui Mining & Smelting Co., Ltd. Printed circuit board, its manufacturing method, and csp manufacturing methdo
CN1551312A (zh) * 2003-05-13 2004-12-01 ��ķ�ɷ����޹�˾ 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2348556A1 (de) 1973-09-27 1975-04-10 Licentia Gmbh Verfahren zum herstellen eines elektroden-druckkopfes
US4700276A (en) * 1986-01-03 1987-10-13 Motorola Inc. Ultra high density pad array chip carrier
US5483421A (en) 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5454161A (en) 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5629241A (en) 1995-07-07 1997-05-13 Hughes Aircraft Company Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
JP3311215B2 (ja) 1995-09-28 2002-08-05 株式会社東芝 半導体装置
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US6365975B1 (en) 1997-04-02 2002-04-02 Tessera, Inc. Chip with internal signal routing in external element
JP3638771B2 (ja) * 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
JP4043146B2 (ja) 1999-06-25 2008-02-06 イビデン株式会社 パッケージ基板
TW512467B (en) 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
KR20010094893A (ko) 2000-04-07 2001-11-03 정보영 손가방용 소매치기방지장치
JP2002050870A (ja) 2000-08-01 2002-02-15 Hitachi Chem Co Ltd 接続基板とその接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ並びに接続基板の製造方法とその方法を用いた多層配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法
JP4202641B2 (ja) * 2001-12-26 2008-12-24 富士通株式会社 回路基板及びその製造方法
EP1489657A4 (en) * 2002-02-06 2011-06-29 Ibiden Co Ltd SEMICONDUCTOR CHIP MOUNTING PLATE, METHOD FOR THE PRODUCTION THEREOF AND SEMICONDUCTOR MODULE
US20030155603A1 (en) 2002-02-15 2003-08-21 Lenvis Liu Finger metal-insulator-metal capacitor with local interconnect
US7166491B2 (en) 2003-06-11 2007-01-23 Fry's Metals, Inc. Thermoplastic fluxing underfill composition and method
JP4283609B2 (ja) 2003-07-15 2009-06-24 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法
EP1667225A4 (en) 2003-09-24 2009-04-01 Ibiden Co Ltd INTERMEDIATE MEMBER AND MULTILAYER CONDUCTOR PLATE
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
WO2005036610A2 (en) * 2003-10-10 2005-04-21 Silicon Pipe, Inc. Multi-surface contact ic packaging structures and assemblies
JP4340517B2 (ja) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
KR100552813B1 (ko) * 2003-12-31 2006-02-22 동부아남반도체 주식회사 반도체 소자의 금속 배선 형성 방법
JP2005236271A (ja) * 2004-01-22 2005-09-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2007250561A (ja) 2004-04-12 2007-09-27 Japan Science & Technology Agency 半導体素子および半導体システム
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
US7632747B2 (en) * 2004-08-19 2009-12-15 Micron Technology, Inc. Conductive structures for microfeature devices and methods for fabricating microfeature devices
ATE537564T1 (de) 2004-10-13 2011-12-15 Panasonic Corp Lumineszente lichtquelle, verfahren zu ihrer herstellung und licht emittierende vorrichtung
JP4016984B2 (ja) * 2004-12-21 2007-12-05 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
US7687724B2 (en) * 2005-01-10 2010-03-30 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal resistor, method of making said circuitized substrate, and electrical assembly utilizing said circuitized substrate
JP2006210758A (ja) 2005-01-31 2006-08-10 Kyushu Institute Of Technology 貫通電極を形成した半導体装置及びその製造方法
US7501839B2 (en) 2005-04-21 2009-03-10 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
US7253518B2 (en) 2005-06-15 2007-08-07 Endicott Interconnect Technologies, Inc. Wirebond electronic package with enhanced chip pad design, method of making same, and information handling system utilizing same
JP2007036571A (ja) * 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7957154B2 (en) * 2005-12-16 2011-06-07 Ibiden Co., Ltd. Multilayer printed circuit board
JP4609317B2 (ja) * 2005-12-28 2011-01-12 カシオ計算機株式会社 回路基板
US7759782B2 (en) 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
JP2007287906A (ja) * 2006-04-17 2007-11-01 Elpida Memory Inc 電極と電極の製造方法、及びこの電極を備えた半導体装置
JP3960479B1 (ja) * 2006-07-07 2007-08-15 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
US7749882B2 (en) 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US7759166B2 (en) 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
JP4926692B2 (ja) * 2006-12-27 2012-05-09 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7553752B2 (en) * 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
KR101572600B1 (ko) 2007-10-10 2015-11-27 테세라, 인코포레이티드 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
JP5592053B2 (ja) * 2007-12-27 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
CN102017133B (zh) * 2008-05-09 2012-10-10 国立大学法人九州工业大学 芯片尺寸两面连接封装件及其制造方法
CN102106198B (zh) 2008-07-23 2013-05-01 日本电气株式会社 半导体装置及其制造方法
US8692135B2 (en) 2008-08-27 2014-04-08 Nec Corporation Wiring board capable of containing functional element and method for manufacturing same
KR101009103B1 (ko) * 2008-10-27 2011-01-18 삼성전기주식회사 양면 전극 패키지 및 그 제조방법
US7927917B2 (en) 2009-06-19 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with inward and outward interconnects and method of manufacture thereof
US8164158B2 (en) 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
JP5330184B2 (ja) 2009-10-06 2013-10-30 新光電気工業株式会社 電子部品装置
US8372689B2 (en) 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8421210B2 (en) 2010-05-24 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8492203B2 (en) 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US8709933B2 (en) 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
TWI492680B (zh) 2011-08-05 2015-07-11 Unimicron Technology Corp 嵌埋有中介層之封裝基板及其製法
US8988895B2 (en) 2011-08-23 2015-03-24 Tessera, Inc. Interconnection elements with encased interconnects
US8900922B2 (en) 2012-02-16 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fine-pitch package-on-package structures and methods for forming the same
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8978247B2 (en) 2012-05-22 2015-03-17 Invensas Corporation TSV fabrication using a removable handling structure
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US20140048951A1 (en) 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Semiconductor assembly with dual connecting channels between interposer and coreless substrate
US9559039B2 (en) 2012-09-17 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using substrate having base and conductive posts to form vertical interconnect structure in embedded die package
US20140239479A1 (en) 2013-02-26 2014-08-28 Paul R Start Microelectronic package including an encapsulated heat spreader
US8946884B2 (en) 2013-03-08 2015-02-03 Xilinx, Inc. Substrate-less interposer technology for a stacked silicon interconnect technology (SSIT) product
US8884427B2 (en) 2013-03-14 2014-11-11 Invensas Corporation Low CTE interposer without TSV structure
US9613930B2 (en) 2013-10-25 2017-04-04 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9318452B2 (en) 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9064718B1 (en) 2014-05-07 2015-06-23 Freescale Semiconductor, Inc. Pre-formed via array for integrated circuit package
US10177130B2 (en) 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
DE102015122282A1 (de) 2015-12-18 2017-06-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu dessen Herstellung
US10636730B2 (en) 2016-11-10 2020-04-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor manufacturing process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310383B1 (en) * 1997-08-01 2001-10-30 Citizen Watch Co., Ltd. Thermoelectric element and method for manufacturing the same
CN1267396A (zh) * 1997-08-19 2000-09-20 株式会社日立制作所 多芯片组件构造体及其制造方法
EP1389897A1 (en) * 2001-04-24 2004-02-18 Mitsui Mining & Smelting Co., Ltd. Printed circuit board, its manufacturing method, and csp manufacturing methdo
CN1551312A (zh) * 2003-05-13 2004-12-01 ��ķ�ɷ����޹�˾ 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置

Also Published As

Publication number Publication date
KR101195786B1 (ko) 2012-11-05
US20170162491A9 (en) 2017-06-08
JP2014212341A (ja) 2014-11-13
WO2009136495A1 (ja) 2009-11-12
CN102017133A (zh) 2011-04-13
US20140091459A1 (en) 2014-04-03
US10748840B2 (en) 2020-08-18
JPWO2009136495A1 (ja) 2011-09-08
US20180269141A1 (en) 2018-09-20
KR20100129784A (ko) 2010-12-09
US20110057325A1 (en) 2011-03-10
US9984961B2 (en) 2018-05-29
JP5820911B2 (ja) 2015-11-24
JP5688289B2 (ja) 2015-03-25
US8557700B2 (en) 2013-10-15

Similar Documents

Publication Publication Date Title
CN102017133B (zh) 芯片尺寸两面连接封装件及其制造方法
CN104472022B (zh) 散热基板的制造方法
CN102017142B (zh) 三维安装半导体装置及其制造方法
US8900993B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
TW465057B (en) Method of producing semiconductor device comprising insulation layer having improved resistance and semiconductor device produced thereby
KR101476947B1 (ko) 상호연결층 스택에 라미네이트된 액정 폴리머 솔더 마스크를 갖는 전자 디바이스 제조 방법 및 관련된 디바이스
JP3078646B2 (ja) インジウムバンプの製造方法
CN101983429A (zh) 布线用电子部件及其制造方法
JP2008153326A (ja) 半導体装置の製造方法
CN106571346B (zh) 用于芯片封装件的结构和形成方法
CN108461407B (zh) 用于恶劣介质应用的键合焊盘保护
TWI459514B (zh) A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same
US20200203263A1 (en) Low cost reliable fan-out chip scale packages
US11728242B2 (en) Semiconductor die orifices containing metallic nanowires
TWI230427B (en) Semiconductor device with electrical connection structure and method for fabricating the same
CN114447194B (zh) 发光封装体及其制造方法
TWI748852B (zh) 電路板結構及其製作方法
EP4345866A1 (en) A method and a system for manufacturing an assembly of a power semiconductor
JP3783648B2 (ja) 配線板及びそれを用いた半導体装置の製造方法
JP6111143B2 (ja) 半導体装置の製造方法
TW202220237A (zh) 發光封裝體及其製造方法
CN114093842A (zh) 裸片及其制作方法、芯片封装结构及其制作方法
CN113905520A (zh) 一种高结合力精细线路的制作方法及系统
JP2013222943A (ja) インターポーザの製造方法および半導体装置の製造方法
TW201113994A (en) Method for forming window BGA substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INWAYSAS CORP.

Free format text: FORMER OWNER: ATWATER VENTURE CAPITAL INVESTMENT CO., LTD.

Effective date: 20130608

Owner name: ATWATER VENTURE CAPITAL INVESTMENT CO., LTD.

Free format text: FORMER OWNER: KYUSHU INST OF TECHNOLOGY

Effective date: 20130608

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130608

Address after: California, USA

Patentee after: INVENSAS Corp.

Address before: Nassau Bahamas

Patentee before: Atwater ventures Ltd.

Effective date of registration: 20130608

Address after: Nassau Bahamas

Patentee after: Atwater ventures Ltd.

Address before: Fukuoka Prefecture

Patentee before: KYUSHU INSTITUTE OF TECHNOLOGY