JPWO2009136495A1 - チップサイズ両面接続パッケージ及びその製造方法 - Google Patents

チップサイズ両面接続パッケージ及びその製造方法 Download PDF

Info

Publication number
JPWO2009136495A1
JPWO2009136495A1 JP2010511020A JP2010511020A JPWO2009136495A1 JP WO2009136495 A1 JPWO2009136495 A1 JP WO2009136495A1 JP 2010511020 A JP2010511020 A JP 2010511020A JP 2010511020 A JP2010511020 A JP 2010511020A JP WO2009136495 A1 JPWO2009136495 A1 JP WO2009136495A1
Authority
JP
Japan
Prior art keywords
electrode
wiring
post
main surface
chip size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010511020A
Other languages
English (en)
Other versions
JP5688289B2 (ja
Inventor
政道 石原
政道 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Institute of Technology NUC
Original Assignee
Kyushu Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Institute of Technology NUC filed Critical Kyushu Institute of Technology NUC
Priority to JP2010511020A priority Critical patent/JP5688289B2/ja
Publication of JPWO2009136495A1 publication Critical patent/JPWO2009136495A1/ja
Application granted granted Critical
Publication of JP5688289B2 publication Critical patent/JP5688289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体基板に開口した孔内に低抵抗金属を埋め込んで、貫通電極を形成する。支持部により一体に連結されている配線付ポスト電極部品が、LSIチップに形成した接続領域の上に、一括して固定されかつ電気的に接続される。おもて面側においては、樹脂封止後、支持部を剥離することによりおもて面配線を露出させ、裏面側においては、半導体基板を研削して、貫通電極の先端を露出させる。おもて面側に露出したおもて面配線、及び裏面側に露出した貫通電極の先端をそれぞれ外部接続用の配線として用いる。

Description

本発明は、半導体チップを、その上下に位置する第１の主面及び第２の主面にそれぞれ設けた外部接続用の配線に接続したチップサイズ両面接続パッケージ及びその製造方法に関する。
チップサイズパッケージ（CSP）とは、LSIチップサイズに限りなく近い小ささと、薄さを備えた超小型パッケージであり、さらに、ウエハレベルチップサイズパッケージ（WLCSP）とは、個々のLSIに切り分ける（個片化）前に、LSIと電極同士を接続し周囲を樹脂で固めた、即ち、ウエハ上で直接パッケージした超小型パッケージとして知られている（非特許文献１参照）。このようなウエハレベルチップサイズパッケージとして、上下に別の同様なパッケージを積層可能の両面電極パッケージが特許文献１に開示されている。
図１６は、特許文献１に開示された従来の両面電極パッケージを示す図である。回路素子が形成された半導体基板のおもて面に多層配線部が形成される。この多層配線部の形成の段階で半導体基板に孔を形成し、この孔内に多層配線部に接続される貫通電極が形成される。貫通電極の先端を露出させるように、半導体基板の裏面側に裏面絶縁層を形成する。また、多層配線部最上層の配線層には、ポスト電極が接続され、かつ、このポスト電極は、おもて面絶縁層に覆われる。
つぎに、おもて面側においては、おもて面絶縁層から露出するポスト電極の先端に、かつ、裏面側においては、裏面絶縁層から露出する貫通電極の先端にそれぞれバンプ電極を形成する。
このようなチップサイズの両面電極パッケージは、上下両面が絶縁層に覆われているのでテストが容易にできると共に、上下に他の同様な構成のパッケージを組み合わせることが自由にできる。完成した両面電極パッケージの面積は元のLSIチップと全く同一の大きさの小型サイズであり、しかも基板への搭載が容易であるため高密度実装に適している。この特長から、携帯電話やデジタルカメラなど実装スペースが少ない製品への搭載が進んでいる。
しかし、一般的に、半導体製造プロセスは、LSIを作りこむ前工程と、それをパッケージングする後工程に分かれるが、前工程をカバーする専業メーカは少ない。従来のウエハレベルチップサイズパッケージ（WLCSP）の製造は、ウエハ上で再配線やポスト電極メッキ等の処理をするプロセス、すなわち前工程に近い設備を必要とし、従来の後工程設備だけではできなかった。このため、外部接続用のバンプ電極を、絶縁層の表面に露出したポスト電極先端とは異なる位置に設けることも容易ではなかった。
特開２００５−１３６１８７号公報 特開２００６−２１０７５８号公報
http://www.casio-micronics.co.jp/product/w_csp.html、カシオマイクロニクス株式会社ホームページ、「W-CSP」
本発明は、係る問題点を解決して、上下に他の同様な構成のパッケージを組み合わせることが自由にできるチップサイズ両面接続パッケージの製造に際して、前工程に近い設備が必要な工程をオフラインで部品に集約することを目的としている。これによって、後工程メーカも大きな投資の必要なく、参入でき、今後の市場拡大に容易に追随できることになる。
また、本発明は、簡易な手段によって、ポスト電極先端とは異なる位置に外部電極を配置することを可能にすることを目的としている。
本発明のチップサイズ両面接続パッケージ及びその製造方法は、半導体基板上にＬＳＩ領域と電極接続領域を形成した半導体チップを、その上下に位置する第１の主面及び第２の主面にそれぞれ設けた外部接続用の配線に接続する。支持部に支持されるポスト電極だけでなく、それに接続されるおもて面配線を形成した配線付ポスト電極部品を形成する。電極接続領域の中央或いはその近辺において、貫通電極に相当する孔を半導体基板に開口し、この孔内に、低抵抗金属を埋め込んで、貫通電極を形成する。貫通電極の上面領域或いは電極接続領域には、支持部により一体に連結されている配線付ポスト電極部品の複数のポスト電極のそれぞれを、一括して固定しかつ電気的に接続する。第１の主面側においては、半導体チップと支持部の間の空間に樹脂を充填した後、支持部を剥離することによりおもて面配線を露出させ、第２の主面側においては、半導体基板を研削して、貫通電極の先端を露出させる。第１の主面側に露出したおもて面配線、及び第２の主面側に露出した貫通電極の先端をそれぞれ外部接続用の配線として用いる。
前記おもて面配線上に、それに接続される外部接続用の外部電極を形成することができ、また、第２の主面側において、研削した前記半導体基板に対して、前記貫通電極の先端を露出させるように裏面絶縁層を塗布し、該貫通電極の先端に接続される外部電極を形成することができる。
本発明によれば、上下に他の同様な構成のパッケージを組み合わせることが自由にできる両面電極パッケージの製造に際して、前工程に近い設備が必要な工程をオフラインで部品に集約することができる。
また、本発明によれば、ベアチップに近い形でパッケージされていて、パッケージの両面を絶縁層で覆うことができるので、検査も十分に行うことができ、かつ、チップサイズで良品検査を十分に行った状態で３次元積層が容易になる。
（Ａ）は、完成したLSIウエハを示す図であり、複数個のチップが縦横に併置して形成されている１枚のウエハを示し、（Ｂ）は、その１チップのみを取り出して示す拡大したＬＳＩチップ斜視図であり、（Ｃ）は、Ｘ−Ｘ’ラインで切断した断面図である。 貫通電極用開口工程を説明する図である。 低抵抗金属の充填を説明する図である。 （Ａ）は、板状の支持部により一体に連結されている配線付ポスト電極部品の詳細を示す図であり、１個のパッケージのための単体パターンの側面断面図、（Ｂ）はその斜視図、（Ｃ）は多数個の単体パターンを１個に連結した連結パターンの斜視図である。 配線付ポスト電極部品とLSIチップを接続前の状態で例示する図である。 配線付ポスト電極部品をLSIチップ上に接続、固定した後、樹脂封止した状態で示す図である。 シリコン基板研削を説明する図である。 裏面絶縁層の塗布を説明する図である。 支持部（電鋳母型）を剥離した後の状態で示す図である。 バンプ電極を形成したチップサイズ両面接続パッケージを示す図である。 貫通電極の露出端に接続される裏面配線（再配線）の形成を説明する図である。 支持部（電鋳母型）を剥離した後の状態で示す図である。 バンプ電極を形成したチップサイズ両面接続パッケージを示す図である。 （Ａ）は、多数個一体に連結された状態で示す配線付ポスト電極部品を示す斜視図であり、（Ｂ）は、図中のＸ−Ｘ’ラインで切断した断面図である。 第３の実施形態のチップサイズ両面接続パッケージを例示する図である。 従来の両面電極パッケージを示す図である。 フォトレジストを用いた電鋳部品の製造方法を示す工程図である。
以下、例示に基づき、本発明を説明する。本発明の第１の実施形態のチップサイズ両面接続パッケージを、その製造工程順に、図１〜図１０を参照して説明する。図１は、完成したLSIウエハを示す図であり、（Ａ）は、複数個のチップが縦横に併置して形成されている１枚のウエハを示し、（Ｂ）は、その１チップのみを取り出して示す拡大したＬＳＩチップ斜視図であり、（Ｃ）は、Ｘ−Ｘ’ラインで切断した断面図である。図１（Ｂ），（Ｃ）に示すＬＳＩチップは、半導体（例えばシリコン）基板上に、通常の半導体プロセス技術を用いて形成される。シリコン基板上面には、アクティブ領域及び配線領域を含むＬＳＩ領域と、その周辺部にＬＳＩ領域に接続されるボンディングパッド領域が形成される。この複数のボンディングパッド領域（電極接続部）のそれぞれには、後述する貫通電極又はポスト電極、或いはその両方が接続されることになる。なお、本明細書において、図１（Ｃ）に表示したように、LSIチップは、シリコン基板側を裏面、LSI領域側をおもて面として以下説明する。なお、後述するように、このボンディングパッド領域に電気的に接続された貫通電極の上面領域に、ポスト電極を接続する例を図示して説明するが、ポスト電極は貫通電極の上面領域だけでなくボンディングパッド領域にも半田接続（例えば半田リフロー）で一括接続することができる。
図２は、貫通電極用開口工程を説明する図である。ボンディングパッド領域の中央或いはその近辺において、後述する貫通電極に相当する孔が、ボンディングパッド領域を含めてシリコン基板に開けられる。この孔は、例えば、数μｍ〜３０μｍ程度の直径で５〜５０μｍ程度の深さである。そして、この孔内に、低抵抗金属を埋め込んで、貫通電極を形成するが、その前に、シリコン基板の孔の側面に絶縁膜を形成する。熱酸化膜で絶縁膜を形成することができるが、低温で堆積することが望ましいので、その場合は絶縁膜として窒化膜を用い、その形成には加熱された触媒体上での原料の接触分解反応によって生成された分解種により行う（特許文献２参照）。
図３は、低抵抗金属の充填を説明する図である。低抵抗（導電性）金属の埋め込みは、メッキにより行うことができる。或いはプリンターで実用されているインクジェット法でナノ金属（銅、銀、金など）粒子を用いて行うことができる。これによって、低抵抗充填金属（貫通電極）はボンディングパッド領域と電気的にも接続される。
次に、図４を参照して、配線付ポスト電極部品の製造について、説明する。図４は、板状の支持部により一体に連結されている配線付ポスト電極部品の詳細を示す図であり、図４（Ａ）及び（Ｂ）は１個のパッケージのための単体パターンの側面断面図及び斜視図をそれぞれ示し、また図４（Ｃ）は多数個のパッケージのためのそれぞれの単体パターンを１個に連結した連結パターンの斜視図を示している。電鋳法により、支持部に支持されるポスト電極だけでなく、それに接続される配線を形成する。
これら単体パターン或いは連結パターンは、複数のポスト電極及び配線を背面の支持部により一体に連結して構成される。ポスト電極は、例示したような円柱形状に限らず、矩形、多角形状等を含む柱状（棒状）形状であれば良い。配線パターン及びポスト電極は電鋳法によって作製する。
電鋳法自体は、周知の加工法である。電鋳法とは「電気メッキ法による金属製品の製造・補修又は複製法」であって、基本的には電気メッキと同様であるが、メッキ厚、メッキ皮膜の分離操作を行う点が、電気メッキとは異なる。また、母型よりメッキ皮膜を剥離して使用する場合、メッキ皮膜の物性の制御・管理が重要ポイントとなる。本発明で用いる電鋳法により成長させる導電性材料のメッキ金属としては、ニッケルまたは銅とか、ニッケル合金、或いは銅合金を含む材料を用いることができる。本発明で用いる母型材質としては、一般的な導電性材料であるステンレスを用いることができるが、それ以外に、例えばベースにシリコン基板を用いて、その表面をメッキパターンが剥離し易いようにメッキ用の電気を通す程度の薄い酸化膜等の材料で覆ったものを用いることができる。内部応力の生じないようなメッキ浴の組成やメッキ条件を選定する必要があり、ニッケルメッキの場合、メッキ浴として、スルファミン酸ニッケル浴が利用されている。
図１７は、フォトレジストを用いた電鋳部品の製造方法を示す工程図である。以下、電鋳法について説明するが、この工程図に示した製造ステップは、メッキの場合（図１４参照）にも適用可能である。メッキ（無電解メッキ）の場合は、母型としてステンレスのような導電体に代えて絶縁体を用いることにより、これを剥がすことなく半導体装置の保護膜として機能させることができる。
電鋳法は、図１７（ａ）に示すように、ステンレス等の母型の上面に、フォトレジスト（不導体被膜）を塗布する。次いで、パターンフィルムを通して露光するパターン焼き付け及びその後の現像により、非メッキ部分をフォトレジストパターンで覆った電鋳用原版を形成する（図１７（ｂ））。電鋳用原版のフォトレジストパターンの厚さは、チップサイズ両面接続パッケージの場合は、製品（ポスト電極、或いは配線パターン）の厚さ以上であり、ポスト電極の場合は、ICのチップ厚より厚い、例えば50μｍから300μ前後の厚さとする。続いて、フォトレジストパターンの開口部にメッキ金属が形成される（図１７（ｃ））。適性温度に維持されたメッキ浴（例えば、スルフォミン酸ニッケル液）中に、陽極側に電鋳させようとする電鋳金属を入れ、陰極側にステンレス等の電鋳母型を配置する。陰極側の電鋳母型の表面上には、図１７（ｃ）に示すように、フォトレジストパターンが予め形成されている。電流を流すと、陽極側の電鋳金属が溶け出して、電鋳母型上のフォトレジストパターン開口部にメッキされる。
次に、図１７（ｄ）に示すように、平坦化加工が行われる。次に、レジストを除去すると（図１７（ｅ））、レジスト部分以外がそのまま配線パターンやポスト電極となる。そして、このメッキ金属を電鋳母型から剥離する（図１７（ｆ））。形成されたメッキ金属と支持部の剥がしが、熱や圧力で容易に行うことができるのが、電鋳法の特徴である。
図４に例示した配線付ポスト電極部品の製造のためには、図１７（ａ）〜（ｄ）に示す工程を２回繰り返し、最初の工程で、支持部上に配線パターンを形成した後、２回目の工程で、配線パターンに接続されるポスト電極を形成する。
このように、配線付ポスト電極部品は、支持部である導電性材料（電鋳母型）にリソグラフィーとメッキを用いて配線付きの柱状のポスト電極を成長させることにより、支持部と一体になった配線付ポスト電極パターンを形成する。この後、図４に示した配線付ポスト電極部品は、図３に示したLSIチップ上に接続、固定されることになる。
図５は、配線付ポスト電極部品とLSIチップを接続前の状態で例示している。配線付ポスト電極部品の複数のポスト電極のそれぞれが、LSIチップに形成した貫通電極の上面領域或いはボンディングパッド領域の上に、一括して固定されかつ電気的に接続される。これによって、LSIチップのおもて面側に、配線付ポスト電極部品が結合される。ポスト電極を固定及び接続する手法としては、半田接続によって行うことができる。貫通電極の上面領域或いはボンディングパッド領域に、半田接続（例えば半田リフロー）を行うことにより、ポスト電極が一括接続される。ポスト電極が貫通電極の上面領域に固定された段階では、全てのポスト電極とおもて面配線が、板状の支持部により一体に連結されている。
図６は、配線付ポスト電極部品をLSIチップ上に接続、固定した後、樹脂封止した状態で示す図である。支持部により一体に連結されている配線付ポスト電極部品がLSIチップに固定された後、この状態で、LSIチップのおもて面は、支持部（上述した電鋳母型）の下面まで、即ちLSIチップと支持部の間の空間を満たすようにトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
図７は、シリコン基板研削を説明する図である。シリコン基板の裏面側を研削し、貫通電極の先端が顔を出すようにする。これにより、シリコン基板は２５μｍ程度の厚さになる。シリコン基板がこのように薄くなっても配線付ポスト電極部品が固定されているため、剛性作用が働きウエハ全体の強度が維持できる。これによってシリコン基板はハンドリング時にクラックが入ったり、割れたりする損傷が防止できる。
図８は、裏面絶縁層の塗布を説明する図である。シリコン基板の裏面側のシリコン表面上に裏面絶縁層を形成する。この際、例えば、貫通電極部分を除くように、絶縁材料（例えば、エポキシ系の材料）をインクジェット法で塗布する。或いは、絶縁材料を全面に塗布した後、貫通電極部分の孔開けをして貫通電極先端を露出させる。裏面絶縁層の厚さは、最低でも電気的絶縁を図ることができる厚さにする。
図９は、支持部（電鋳母型）を剥離した後の状態で示す図である。支持部を剥離することにより、複数のポスト電極（及びそれに接続されたおもて面配線）が、電気的には互いに個々に分離される。この状態で、露出したおもて面配線及び貫通電極先端をそれぞれおもて面及び裏面における外部接続用の配線或いは電極として用いることにより、完成したチップサイズ両面接続パッケージとして使用可能である。
図１０は、バンプ電極を形成したチップサイズ両面接続パッケージを示す図である。おもて面においては、支持部を剥離することにより露出したおもて面配線上に、それに接続される外部接続用の外部電極（バンプ電極）を形成する。おもて面配線上面を保護する保護膜（材質は、例えばソルダーレジスト）を必要に応じて形成することができ、この際は、保護膜に穴を空けて、そこに外部電極を形成する。裏面においても、外部電極（バンプ電極）を形成すべき箇所において裏面絶縁層に穴を空けて、そこに外部電極を形成する。この後、LSIチップを切り分けて個片化する。或いは、外部電極の形成前に、個片化することもできる。半導体装置の製造においては、一般に、面積が広い半導体ウエハが用意され、その後、各処理を経て、最終的には縦横に切断分離して多数の半導体素子（半導体チップ）を形成する。これによって、チップサイズ両面接続パッケージが完成する。
このように、本発明は、チップサイズ両面接続パッケージの再配線とポスト電極作成工程を、配線付ポスト電極部品として集約することができる。これによって、従来の配線層は、LSIチップの表面に形成されるのに対して、本発明によれば、ポスト電極よりもさらに外側の封止樹脂部の表面のスペース的に余裕のあるところに容易に形成することができる。
次に、図１１〜図１３を参照して、第２の実施形態のチップサイズ両面接続パッケージについて説明する。図８に示すように、貫通電極先端を除いて裏面絶縁層を塗布した工程後、図１１に示すように、貫通電極の露出端に接続される裏面配線（再配線）を形成する。この裏面配線は、例えば、ナノ金属粒子を用いた金属粒子配線で行う。金属粒子配線とは、インクジェット法或いはスクリーン印刷法のような直描方式で、配線層を、ナノ金属粒子で直接パターンニングする方法である。有機溶媒中にナノ金属（銅、銀、金など）粒子が含有されており、それをプリンターで実用されているインクジェット法で所望のパターンを描く。その後、有機溶剤を蒸発させる熱処理が行われる。或いは、スクリーン印刷法の場合は、有機溶媒中にナノ金属粒子を含有させたナノペーストを、裏面絶縁層上にスクリーン印刷法で塗布した後、加熱焼成することにより、回路配線を形成することができる。この金属粒子配線による再配線工程後に、溶媒除去と共に、低抵抗化処理を行うことができる（特許文献２参照）。
図１２は、支持部（電鋳母型）を剥離した後の状態で示す図である。支持部を剥離することにより、複数のポスト電極（及びそれに接続されたおもて面配線）が、電気的には互いに個々に分離される。
図１３は、バンプ電極を形成したチップサイズ両面接続パッケージを示す図である。図１２に示す状態で、完成したチップサイズ両面接続パッケージとして使用可能であるが、さらに、おもて面においては、上述した図１０と同様に、支持部を剥離することにより露出した配線上に、それに接続される外部接続用の外部電極（バンプ電極）を形成することができる。裏面においては、裏面配線に接続されるように外部電極（バンプ電極）を形成する。おもて面或いは裏面においては、必要に応じて、配線上面を保護する保護膜（絶縁膜又はソルダーレジストを塗布）を形成することができ、この際は、保護膜に穴を空けて、そこに外部電極を形成する。
図１４は、図４とは異なる別の例の配線付ポスト電極部品を示す図である。図１４（Ａ）は、多数個一体に連結された状態で示す配線付ポスト電極部品を示す斜視図であり、図中のＸ−Ｘ’ラインで切断した断面図を（Ｂ）に示している。
配線付ポスト電極部品の支持部にステンレス（SUS）を用いることができる。但し、ステンレス（SUS）を用いた場合、シリコン基板と熱膨張係数が異なってウエハ上に形成されたポスト電極接続位置とステンレスに支持されたポスト電極の位置がずれる場合が想定される。この場合は、熱膨張の等しいシリコン基板又は低熱膨張係数のガラスを使うことが望ましい。
例示の支持部は、その一方の全面に、ポリイミドテープなどに代表される薄膜フィルムの絶縁基材により作成したテープを貼り付ける。支持部とテープは後の工程で相互に剥離される。このため、例えばリフロー温度より高温（モールド温度以上）を加えると、支持部とテープが剥離し易い処理を予め行っておく。例えば熱カプセル入り接着剤、または支持部として光を透過する材料（耐熱低熱膨張ガラスなど）にして、紫外線剥離型接着剤を用いる。または熱可塑性の接着剤でも良い。
さらに、このテープ上に、配線パターンとなるべき金属のシード層を形成して、メタル付きテープを形成する。このシード層としては、例えば、銅メッキを可能とする金、銀、銅、パラジューム箔を用いることができる。配線層のパターンはシード層の上にレジストを塗布し、パターンを露光、現像してさらにエッチングを行い、レジストを除去して完成させる。このシード層の上にメッキにより配線層を成長させる。さらにその上に、ポスト電極部形成のためレジスト塗布と現像を行い、ポスト部をメッキ成長させる。或いは、配線部はナノ金属粒子で直接シード層をパターンニング（上述の金属粒子配線参照）してリソグラフィ工程を省略することもできる。あるいは銅箔付テープを貼付け、配線パターンをエッチングで形成することもできる。さらにその上に、ポスト電極部形成のためレジスト塗布と現像を行い、ポスト部をメッキ成長させる。これによって、配線付ポスト電極部品が完成する。
図１５は、第３の実施形態のチップサイズ両面接続パッケージを例示する図である。図１５は、図１０に例示のチップサイズ両面接続パッケージに、保護膜（薄膜フィルム）を付加したものに相当する。図１４に例示の配線付ポスト電極部品は、上述した例と同様に、LSIチップ上に接続、固定され、樹脂封止される。この後、支持部が剥離されることになるが、この際、例えば、所定の高温を加えることにより、支持部のみが剥離され、薄膜フィルムの絶縁基材テープは残る。露出した絶縁基材テープは、完成製品の保護膜として機能する。この後、おもて面においては、保護膜に穴を空け、開口により露出したおもて面配線と接続される外部電極を形成する。これによって、第３の実施形態のチップサイズ両面接続パッケージが完成する。同様に、図１４に例示の配線付ポスト電極部品は、第２の実施形態のチップサイズ両面接続パッケージ（図１１〜図１３参照）にも適用して、保護膜として機能する薄膜フィルムを備えることが可能になる。
以上、本開示にて幾つかの実施の形態を単に例示として詳細に説明したが、本発明の新規な教示及び有利な効果から実質的に逸脱せずに、その実施の形態には多くの改変例が可能である。

Claims (19)

  1. 半導体基板上にＬＳＩ領域と電極接続領域を形成した半導体チップを、その上下に位置する第１の主面及び第２の主面にそれぞれ設けた外部接続用の配線に接続したチップサイズ両面接続パッケージにおいて、
    前記電極接続領域の必要な箇所において、開口した孔内に、低抵抗金属を埋め込んで、貫通電極を形成し、
    前記貫通電極の上面領域或いは前記電極接続領域には、支持部に支持されるポスト電極だけでなく、それに接続されるおもて面配線を形成した配線付ポスト電極部品を固定して電気的に接続し、
    第１の主面側においては、前記半導体チップと前記支持部の間の空間に樹脂を充填した後、支持部を剥離することにより露出した前記おもて面配線を、そして、第２の主面側においては、
    前記半導体基板を研削することにより露出した前記貫通電極の先端を、それぞれ前記外部接続用の配線として用いることから成るチップサイズ両面接続パッケージ。
  2. 前記おもて面配線上に、それに接続される外部接続用の外部電極を形成した請求項１に記載のチップサイズ両面接続パッケージ。
  3. 第２の主面側において、研削した前記半導体基板に対して、前記貫通電極の先端を露出させるように裏面絶縁層を塗布し、該貫通電極の先端に接続される外部電極を形成した請求項１に記載のチップサイズ両面接続パッケージ。
  4. 第２の主面側において、研削した前記半導体基板に対して、前記貫通電極の先端を露出させるように裏面絶縁層を塗布して、該貫通電極の先端に接続される裏面配線を形成した請求項１に記載のチップサイズ両面接続パッケージ。
  5. 第２の主面側において、前記裏面配線に接続される外部電極を形成した請求項４に記載のチップサイズ両面接続パッケージ。
  6. 前記貫通電極に相当する孔を半導体基板に開口した後、該孔の側面に絶縁膜を堆積した請求項１に記載のチップサイズ両面接続パッケージ。
  7. 前記配線付ポスト電極部品は、支持部である導電性材料に配線付きの柱状のポスト電極を成長させることにより、支持部と一体になった配線付ポスト電極パターンを形成した請求項１に記載のチップサイズ両面接続パッケージ。
  8. 前記配線付ポスト電極部品は、支持部の一方の全面に、薄膜フィルムの絶縁基材テープを貼り付けた上に、配線付きの柱状のポスト電極を成長させることにより、支持部と一体になった配線付ポスト電極パターンを形成した請求項１に記載のチップサイズ両面接続パッケージ。
  9. 第１の主面側において、前記支持部を剥離することにより残る前記絶縁基材テープを保護膜として用いる請求項８に記載のチップサイズ両面接続パッケージ。
  10. 半導体基板上にＬＳＩ領域と電極接続領域を形成した半導体チップを、その上下に位置する第１の主面及び第２の主面にそれぞれ設けた外部接続用の配線に接続したチップサイズ両面接続パッケージの製造方法において、
    支持部に支持されるポスト電極だけでなく、それに接続されるおもて面配線を形成した配線付ポスト電極部品を形成し、
    貫通電極が接続されるべき前記電極接続領域の中央或いはその近辺において、貫通電極に相当する孔を半導体基板に開口し、
    この孔内に、低抵抗金属を埋め込んで、貫通電極を形成し、
    前記貫通電極の上面領域或いは前記電極接続領域には、前記支持部により一体に連結されている前記配線付ポスト電極部品の複数のポスト電極のそれぞれを、一括して固定しかつ電気的に接続し、
    第１の主面側においては、前記半導体チップと前記支持部の間の空間に樹脂を充填した後、支持部を剥離することにより前記おもて面配線を露出させ、
    第２の主面側においては、前記半導体基板を研削して、前記貫通電極の先端を露出させ、
    第１の主面側に露出した前記おもて面配線、及び第２の主面側に露出した前記貫通電極の先端をそれぞれ前記外部接続用の配線として用いる
    ことから成るチップサイズ両面接続パッケージの製造方法。
  11. 前記おもて面配線上に、それに接続される外部接続用の外部電極を形成した請求項１０に記載のチップサイズ両面接続パッケージの製造方法。
  12. 第２の主面側において、研削した前記半導体基板に対して、前記貫通電極の先端を露出させるように裏面絶縁層を塗布し、該貫通電極の先端に接続される外部電極を形成した請求項１０に記載のチップサイズ両面接続パッケージの製造方法。
  13. 第２の主面側において、研削した前記半導体基板に対して、前記貫通電極の先端を露出させるように裏面絶縁層を塗布して、該貫通電極の先端に接続される裏面配線を形成した請求項１０に記載のチップサイズ両面接続パッケージの製造方法。
  14. 第２の主面側において、前記裏面配線に接続される外部電極を形成した請求項１３に記載のチップサイズ両面接続パッケージの製造方法。
  15. 前記貫通電極に相当する孔を半導体基板に開口した後、該孔の側面に絶縁膜を堆積した請求項１０に記載のチップサイズ両面接続パッケージの製造方法。
  16. 前記配線付ポスト電極部品は、支持部である導電性材料に配線付きの柱状のポスト電極を成長させることにより、支持部と一体になった配線付ポスト電極パターンを形成した請求項１０に記載のチップサイズ両面接続パッケージの製造方法。
  17. 前記配線付ポスト電極部品は、支持部の一方の全面に、薄膜フィルムの絶縁基材テープを貼り付けた上に、配線付きの柱状のポスト電極を成長させることにより、支持部と一体になった配線付ポスト電極パターンを形成した請求項１０に記載のチップサイズ両面接続パッケージの製造方法。
  18. 第１の主面側において、前記支持部を剥離することにより残る前記絶縁基材テープを保護膜として用いる請求項１７に記載のチップサイズ両面接続パッケージの製造方法。
  19. 半導体基板上にＬＳＩ領域と電極接続領域を形成した半導体チップを、その上下に位置する第１の主面及び第２の主面にそれぞれ設けた外部接続用の配線に接続したチップサイズ両面接続パッケージにおいて、
    前記電極接続領域に接続される複数のポスト電極、該複数のポスト電極にそれぞれ接続される複数の配線、及びこれら複数のポスト電極及び配線の背面に備えた薄膜フィルムの絶縁基材テープとを有し、かつ、前記半導体チップと前記絶縁基材テープの間の空間を満たす樹脂封止部を備え、
    第１の主面側においては、前記複数のポスト電極にそれぞれ接続される前記複数の配線を、かつ、第２の主面側においては、前記半導体基板を貫通して形成した貫通電極の先端を、それぞれ前記外部接続用の配線として用いる
    ことから成るチップサイズ両面接続パッケージ。
JP2010511020A 2008-05-09 2009-05-07 チップサイズ両面接続パッケージの製造方法 Active JP5688289B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010511020A JP5688289B2 (ja) 2008-05-09 2009-05-07 チップサイズ両面接続パッケージの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008123445 2008-05-09
JP2008123445 2008-05-09
JP2010511020A JP5688289B2 (ja) 2008-05-09 2009-05-07 チップサイズ両面接続パッケージの製造方法
PCT/JP2009/001998 WO2009136495A1 (ja) 2008-05-09 2009-05-07 チップサイズ両面接続パッケージ及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014141099A Division JP5820911B2 (ja) 2008-05-09 2014-07-09 チップサイズ両面接続パッケージ

Publications (2)

Publication Number Publication Date
JPWO2009136495A1 true JPWO2009136495A1 (ja) 2011-09-08
JP5688289B2 JP5688289B2 (ja) 2015-03-25

Family

ID=41264552

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010511020A Active JP5688289B2 (ja) 2008-05-09 2009-05-07 チップサイズ両面接続パッケージの製造方法
JP2014141099A Active JP5820911B2 (ja) 2008-05-09 2014-07-09 チップサイズ両面接続パッケージ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014141099A Active JP5820911B2 (ja) 2008-05-09 2014-07-09 チップサイズ両面接続パッケージ

Country Status (5)

Country Link
US (3) US8557700B2 (ja)
JP (2) JP5688289B2 (ja)
KR (1) KR101195786B1 (ja)
CN (1) CN102017133B (ja)
WO (1) WO2009136495A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017133B (zh) * 2008-05-09 2012-10-10 国立大学法人九州工业大学 芯片尺寸两面连接封装件及其制造方法
JP5300558B2 (ja) * 2009-03-27 2013-09-25 日東電工株式会社 半導体装置の製造方法
KR101060120B1 (ko) 2009-12-30 2011-08-29 앰코 테크놀로지 코리아 주식회사 칩 스케일 반도체 패키지 및 그 제조 방법
CN102117789B (zh) * 2010-01-04 2013-12-04 三星半导体(中国)研究开发有限公司 半导体芯片封装结构及封装方法
JP5540813B2 (ja) * 2010-03-25 2014-07-02 日本電気株式会社 半導体デバイスの製造方法及び積層化半導体デバイスの製造方法
KR101776322B1 (ko) * 2011-09-02 2017-09-07 엘지이노텍 주식회사 칩 패키지 부재 제조 방법
JP2014053350A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
WO2015087705A1 (ja) * 2013-12-10 2015-06-18 ソニー株式会社 半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法
US9870997B2 (en) * 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
KR20210007072A (ko) 2019-07-09 2021-01-20 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236271A (ja) * 2004-01-22 2005-09-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2006179562A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
JP2006210758A (ja) * 2005-01-31 2006-08-10 Kyushu Institute Of Technology 貫通電極を形成した半導体装置及びその製造方法
JP2007180351A (ja) * 2005-12-28 2007-07-12 Casio Comput Co Ltd 回路基板、半導体装置及び回路基板の製造方法
JP2007250561A (ja) * 2004-04-12 2007-09-27 Japan Science & Technology Agency 半導体素子および半導体システム

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2348556A1 (de) 1973-09-27 1975-04-10 Licentia Gmbh Verfahren zum herstellen eines elektroden-druckkopfes
US4700276A (en) * 1986-01-03 1987-10-13 Motorola Inc. Ultra high density pad array chip carrier
US5483421A (en) 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5454161A (en) 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5629241A (en) 1995-07-07 1997-05-13 Hughes Aircraft Company Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
JP3311215B2 (ja) 1995-09-28 2002-08-05 株式会社東芝 半導体装置
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
WO1998044564A1 (en) 1997-04-02 1998-10-08 Tessera, Inc. Chip with internal signal routing in external element
JP3224135B2 (ja) * 1997-08-01 2001-10-29 シチズン時計株式会社 熱電素子とその製造方法
CN1167131C (zh) * 1997-08-19 2004-09-15 株式会社日立制作所 基底基板及制作用来装载多个半导体裸芯片器件的构造体的方法
JP3638771B2 (ja) * 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
JP4043146B2 (ja) 1999-06-25 2008-02-06 イビデン株式会社 パッケージ基板
TW512467B (en) 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
KR20010094893A (ko) 2000-04-07 2001-11-03 정보영 손가방용 소매치기방지장치
JP2002050870A (ja) 2000-08-01 2002-02-15 Hitachi Chem Co Ltd 接続基板とその接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ並びに接続基板の製造方法とその方法を用いた多層配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法
EP1389897A1 (en) * 2001-04-24 2004-02-18 Mitsui Mining & Smelting Co., Ltd. Printed circuit board, its manufacturing method, and csp manufacturing methdo
JP4202641B2 (ja) * 2001-12-26 2008-12-24 富士通株式会社 回路基板及びその製造方法
CN100550355C (zh) * 2002-02-06 2009-10-14 揖斐电株式会社 半导体芯片安装用基板及其制造方法和半导体模块
US20030155603A1 (en) 2002-02-15 2003-08-21 Lenvis Liu Finger metal-insulator-metal capacitor with local interconnect
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
US7166491B2 (en) 2003-06-11 2007-01-23 Fry's Metals, Inc. Thermoplastic fluxing underfill composition and method
JP4283609B2 (ja) 2003-07-15 2009-06-24 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法
JP4771808B2 (ja) 2003-09-24 2011-09-14 イビデン株式会社 半導体装置
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
WO2005036610A2 (en) * 2003-10-10 2005-04-21 Silicon Pipe, Inc. Multi-surface contact ic packaging structures and assemblies
JP4340517B2 (ja) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
KR100552813B1 (ko) * 2003-12-31 2006-02-22 동부아남반도체 주식회사 반도체 소자의 금속 배선 형성 방법
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
US7632747B2 (en) * 2004-08-19 2009-12-15 Micron Technology, Inc. Conductive structures for microfeature devices and methods for fabricating microfeature devices
JP2008516414A (ja) 2004-10-13 2008-05-15 松下電器産業株式会社 発光光源及びその製造方法並びに発光装置
US7687724B2 (en) * 2005-01-10 2010-03-30 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal resistor, method of making said circuitized substrate, and electrical assembly utilizing said circuitized substrate
US7501839B2 (en) 2005-04-21 2009-03-10 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
US7253518B2 (en) 2005-06-15 2007-08-07 Endicott Interconnect Technologies, Inc. Wirebond electronic package with enhanced chip pad design, method of making same, and information handling system utilizing same
JP2007036571A (ja) * 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP5188816B2 (ja) * 2005-12-16 2013-04-24 イビデン株式会社 多層プリント配線板およびその製造方法
US7759782B2 (en) 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
JP2007287906A (ja) * 2006-04-17 2007-11-01 Elpida Memory Inc 電極と電極の製造方法、及びこの電極を備えた半導体装置
JP3960479B1 (ja) * 2006-07-07 2007-08-15 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
US7749882B2 (en) 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US7759166B2 (en) 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
JP4926692B2 (ja) * 2006-12-27 2012-05-09 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7553752B2 (en) * 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
JP2011501410A (ja) 2007-10-10 2011-01-06 テッセラ，インコーポレイテッド 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
JP5592053B2 (ja) * 2007-12-27 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
CN102017133B (zh) * 2008-05-09 2012-10-10 国立大学法人九州工业大学 芯片尺寸两面连接封装件及其制造方法
US8304915B2 (en) 2008-07-23 2012-11-06 Nec Corporation Semiconductor device and method for manufacturing the same
WO2010024233A1 (ja) 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
KR101009103B1 (ko) * 2008-10-27 2011-01-18 삼성전기주식회사 양면 전극 패키지 및 그 제조방법
US7927917B2 (en) 2009-06-19 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with inward and outward interconnects and method of manufacture thereof
US8164158B2 (en) 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
JP5330184B2 (ja) 2009-10-06 2013-10-30 新光電気工業株式会社 電子部品装置
US8372689B2 (en) 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8421210B2 (en) 2010-05-24 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8492203B2 (en) 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US8709933B2 (en) 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
TWI492680B (zh) 2011-08-05 2015-07-11 Unimicron Technology Corp 嵌埋有中介層之封裝基板及其製法
US8988895B2 (en) 2011-08-23 2015-03-24 Tessera, Inc. Interconnection elements with encased interconnects
US8900922B2 (en) 2012-02-16 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fine-pitch package-on-package structures and methods for forming the same
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8978247B2 (en) 2012-05-22 2015-03-17 Invensas Corporation TSV fabrication using a removable handling structure
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US20140048951A1 (en) 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Semiconductor assembly with dual connecting channels between interposer and coreless substrate
US9559039B2 (en) 2012-09-17 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using substrate having base and conductive posts to form vertical interconnect structure in embedded die package
US20140239479A1 (en) 2013-02-26 2014-08-28 Paul R Start Microelectronic package including an encapsulated heat spreader
US8946884B2 (en) 2013-03-08 2015-02-03 Xilinx, Inc. Substrate-less interposer technology for a stacked silicon interconnect technology (SSIT) product
US8884427B2 (en) 2013-03-14 2014-11-11 Invensas Corporation Low CTE interposer without TSV structure
US9613930B2 (en) 2013-10-25 2017-04-04 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9318452B2 (en) 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9064718B1 (en) 2014-05-07 2015-06-23 Freescale Semiconductor, Inc. Pre-formed via array for integrated circuit package
US10177130B2 (en) 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
DE102015122282A1 (de) 2015-12-18 2017-06-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu dessen Herstellung
US10636730B2 (en) 2016-11-10 2020-04-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor manufacturing process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236271A (ja) * 2004-01-22 2005-09-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2007250561A (ja) * 2004-04-12 2007-09-27 Japan Science & Technology Agency 半導体素子および半導体システム
JP2006179562A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
JP2006210758A (ja) * 2005-01-31 2006-08-10 Kyushu Institute Of Technology 貫通電極を形成した半導体装置及びその製造方法
JP2007180351A (ja) * 2005-12-28 2007-07-12 Casio Comput Co Ltd 回路基板、半導体装置及び回路基板の製造方法

Also Published As

Publication number Publication date
US20180269141A1 (en) 2018-09-20
JP5688289B2 (ja) 2015-03-25
US10748840B2 (en) 2020-08-18
US20140091459A1 (en) 2014-04-03
KR101195786B1 (ko) 2012-11-05
US20170162491A9 (en) 2017-06-08
CN102017133A (zh) 2011-04-13
JP5820911B2 (ja) 2015-11-24
US8557700B2 (en) 2013-10-15
JP2014212341A (ja) 2014-11-13
CN102017133B (zh) 2012-10-10
US9984961B2 (en) 2018-05-29
WO2009136495A1 (ja) 2009-11-12
KR20100129784A (ko) 2010-12-09
US20110057325A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
JP5820911B2 (ja) チップサイズ両面接続パッケージ
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
JP5690466B2 (ja) 半導体チップパッケージの製造方法
JP5605222B2 (ja) ３次元実装半導体装置及びその製造方法
US8399980B2 (en) Electronic component used for wiring and method for manufacturing the same
JP2005033141A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
JP2009070882A (ja) 半導体チップパッケージ及びその製造方法
JP5810958B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
JP2009059771A (ja) ウエハレベルチップサイズパッケージ及びその製造方法
JP2009021267A (ja) 外部接続用電極を配置した半導体装置及びその製造方法
CN111952190A (zh) 半导体封装方法
JP2009283738A (ja) 配線用電子部品及びその製造方法
TW201001571A (en) Semiconductor with top-side wrap-around flange contact
JP2014143448A (ja) 配線用電子部品及びその製造方法
JP2009267224A (ja) 積層型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120302

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

AA91 Notification that invitation to amend document was cancelled

Free format text: JAPANESE INTERMEDIATE CODE: A971091

Effective date: 20131224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140408

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140415

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140509

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150126

R150 Certificate of patent or registration of utility model

Ref document number: 5688289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250