JP2009059771A - ウエハレベルチップサイズパッケージ及びその製造方法 - Google Patents
ウエハレベルチップサイズパッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2009059771A JP2009059771A JP2007223876A JP2007223876A JP2009059771A JP 2009059771 A JP2009059771 A JP 2009059771A JP 2007223876 A JP2007223876 A JP 2007223876A JP 2007223876 A JP2007223876 A JP 2007223876A JP 2009059771 A JP2009059771 A JP 2009059771A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- post
- lsi
- wafer level
- post electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】前工程に近い設備が必要な工程をオフラインで部品に集約する。
【解決手段】半導体基板上にLSI領域と複数のボンディングパッド領域とを有するLSIチップの複数個をウエハ上に形成してLSIウエハを完成させる。複数のボンディングパッド領域に一括接続される複数のポスト電極と、該複数のポスト電極にそれぞれ接続される配線と、これら複数のポスト電極及び配線を背面より一体に支持する支持部とを有する配線付ポスト電極部品を形成する。複数のボンディングパッド領域と複数のポスト電極を一括接続した後樹脂封止する。支持部に穴を開け、或いは該支持部を剥離することにより、配線を露出させ、この露出した配線に接続される外部端子を形成する。複数の配線が、樹脂封止部の表面に形成される。
【選択図】 図7
【解決手段】半導体基板上にLSI領域と複数のボンディングパッド領域とを有するLSIチップの複数個をウエハ上に形成してLSIウエハを完成させる。複数のボンディングパッド領域に一括接続される複数のポスト電極と、該複数のポスト電極にそれぞれ接続される配線と、これら複数のポスト電極及び配線を背面より一体に支持する支持部とを有する配線付ポスト電極部品を形成する。複数のボンディングパッド領域と複数のポスト電極を一括接続した後樹脂封止する。支持部に穴を開け、或いは該支持部を剥離することにより、配線を露出させ、この露出した配線に接続される外部端子を形成する。複数の配線が、樹脂封止部の表面に形成される。
【選択図】 図7
Description
本発明は、LSIチップをチップサイズの大きさでパッケージしたウエハレベルチップサイズパッケージ及びその製造方法に関する。
チップサイズパッケージ(CSP)とは、LSIチップサイズに限りなく近い小ささと、薄さを備えた超小型パッケージであり、さらに、ウエハレベルチップサイズパッケージ(WLCSP)とは、個々のLSIに切り分ける(個片化)前に、LSIと電極同士をワイヤーで接続し周囲を樹脂で固めた、即ち、ウエハ上で直接パッケージした超小型パッケージとして知られている。
ウエハレベルチップサイズパッケージの製造においては、半導体ウエハ上に再配線をし、この配線上の外部端子が引き出される位置にポスト電極が形成される。この後、樹脂封止を行い、ポスト電極の先端側に外部電極が形成し、さらにチップ個片化のために切り分けて完成する。(非特許文献1参照)。
図22は、従来のウエハレベルチップサイズパッケージ(WLCSP)の製造工程を説明する図である。まず、LSIウエハを完成する(S10)。この完成したLSIウエハの上に、再配線用導体膜を塗布する(S11)。その上に、レジスト膜を塗布する(S12)。配線パターンの感光をし(S13)、現像し(S14)、エッチングし(S15)、レジストを除去する(S16)。これによって、LSIウエハの上に再配線パターンが形成される。
次に、ポスト電極形成のためのレジスト膜を塗布し(S17)、ポスト電極パターンの感光をし(S18)、現像し(S19)、ポスト電極メッキし(S20)、レジストを除去する(S21)。これによって、再配線パターンに接続されるポスト電極パターンが形成される。
その後、樹脂封止した後(S22)、表面の樹脂を研削して、ポスト電極の頭出しを行う(S23)。そして、頭出しをしたポスト電極先端に外部端子を形成した(S24)後、チップ個片化を行って(S25)、完成する。
ウエハレベルチップサイズパッケージ(WLCSP)は、再配線技術によりチップ面積を有効に使いLSIの表面全体に電極を形成しているため、従来の配線方法であるワイヤーボンディングのスペースが不要になるという利点を有している。完成したウエハレベルチップサイズパッケージの面積は元のLSIチップと全く同一の大きさの小型サイズであり、しかも基板への搭載が容易であるため高密度実装に適している。この特長から、携帯電話やデジタルカメラなど実装スペースが少ない製品への搭載が進んでいる。
しかし、一般的に、半導体製造プロセスは、LSIを作りこむ前工程と、それをパッケージングする後工程に分かれるが、前工程をカバーする専業メーカは少ない。従来のウエハレベルチップサイズパッケージ(WLCSP)の製造は、図22中においてハッチングをした工程(S11〜S21)として示すように、ウエハ上で再配線やポスト電極メッキ等の処理をするプロセス、すなわち前工程に近い設備を必要とし、従来の後工程設備だけではできなかった。
http://www.casio-micronics.co.jp/product/w_csp.html、カシオマイクロニクス株式会社ホームページ、「W-CSP」
http://www.casio-micronics.co.jp/product/w_csp.html、カシオマイクロニクス株式会社ホームページ、「W-CSP」
従来のウエハレベルチップサイズパッケージ(WLCSP)工程は再配線やポスト電極形成のためのメッキ処理などをウエハ状態で行う必要があり、前工程に近い設備が必要である。このためウエハの前工程設備を持つメーカしか製造することができず、参入メーカも少なく市場の拡大のスピードが遅い。ウエハレベルチップサイズパッケージ(WLCSP)は、その名の通りチップサイズの大きさでパッケージにできることから、容積、軽さにおいて究極のパッケージであると言われているが、上記のように特別な設備が必要で、今まで普及が遅かった。
本発明は、係る問題点を解決して、前工程に近い設備が必要な工程をオフラインで部品に集約することを目的としている。これによって、後工程メーカも大きな投資の必要なく、参入でき、今後の市場拡大に容易に追随できることになる。
本発明のウエハレベルチップサイズパッケージは、半導体基板上にLSI領域と複数の外部接続用電極パッド領域とを形成したLSIチップと、複数の外部接続用電極パッド領域に一括接続される複数のポスト電極、該複数のポスト電極にそれぞれ接続される配線、及びこれら複数のポスト電極及び配線を背面より一体に支持する支持部とを有する配線付ポスト電極部品と、複数の外部接続用電極パッド領域と複数のポスト電極を一括接続することにより結合したLSIチップと配線付ポスト電極部品の間の空間を満たす樹脂封止部と、樹脂封止後支持部に開けた穴を通して、或いは該支持部を剥離することにより、露出した複数の配線のそれぞれに接続される外部接続用の外部端子とを備え、複数の配線が樹脂封止部の表面に形成される。
また、本発明のウエハレベルチップサイズパッケージの製造方法は、半導体基板上にLSI領域と複数の外部接続用電極パッド領域とを有するLSIチップの複数個をウエハ上に形成してLSIウエハを完成させる。複数の外部接続用電極パッド領域に一括接続される複数のポスト電極と、該複数のポスト電極にそれぞれ接続される配線と、これら複数のポスト電極及び配線を背面より一体に支持する支持部とを有する配線付ポスト電極部品を形成する。複数の外部接続用電極パッド領域と複数のポスト電極を一括接続することによりLSIチップと配線付ポスト電極部品を結合した後、この結合したLSIチップと配線付ポスト電極部品の間の空間を樹脂封止する。樹脂封止後支持部に穴を開け、或いは該支持部を剥離することにより、複数の配線のそれぞれの少なくとも一部を露出させ、露出した前記配線に接続される外部接続用の外部端子を形成し、前記LSIチップを切り分けて個片化するか、或いは、個片化後に外部端子を形成する。これによって、複数の配線と外部端子が、樹脂封止部の表面に形成される。
本発明によれば、従来とは全く異なる簡易な方法で、従来のウエハレベルチップサイズパッケージ(WLCSP)と同等のパッケージが完成できる。また、本発明の配線層は、ポスト電極よりもさらに表側の樹脂封止部の表面上のスペース的に余裕のあるところに容易に形成することができる。
本発明では前工程設備が必要な工程をオフラインで部品に集約することができ、後工程メーカも大きな投資が必要なく、参入でき、今後の市場拡大に容易に追随できることになる。これによって、新規に高価な設備とメッキ処理設備を準備をしなくても済む分コストも安くできる。
また、従来のウエハレベルチップサイズパッケージ(WLCSP)ではシングルチップしか出来なかったが、本発明では複数チップを実装したウエハレベルチップサイズパッケージ(WLCSP)が可能となる。さらに、本発明によれば、集光面と反対側に電極を持つイメージセンサパッケージが容易に、かつシンプルにできる。
以下、例示に基づき、本発明を説明する。図1は、本発明のウエハレベルチップサイズパッケージの製造工程を説明する図である。まず、LSIウエハを完成する(S1)。次に、LSIウエハ上に、ポスト電極接続部となるボンディングパッド領域(外部接続用電極パッド領域)を形成する(S2)。
次に、詳細は後述するように、別途作成された配線付ポスト電極部品を、上記のボンディングパッド領域に接続する(S3)。その後、樹脂封止した後(S4)、配線付ポスト電極部品の支持部の剥離を行う(S5)。次に、露出した配線に接続される外部接続用の外部端子を形成した(S6)後、LSIチップを切り分けて個片化するか(S7)、或いは、個片化後に外部端子を形成する。これによって、ウエハレベルチップサイズパッケージが完成する。
このように、本発明は、従来のウエハレベルチップサイズパッケージ(WLCSP)の再配線とポスト電極メッキに相当する部分を、配線付ポスト電極部品として形成し、それを完成したウエハに一括接続する。この後、樹脂を充填し、支持部を剥した後は、従来のウエハレベルチップサイズパッケージ(WLCSP)と同様に露出した配線に接続される外部接続用のバンプ電極(外部端子)を形成し、LSIチップを切り分けて個片化するか、或いは、個片化後にバンプ電極を付けて完成する。このとき必要に応じて配線上面を保護する保護膜を付ける。支持部はステンレスの他に熱膨張係数を、ウエハ基板に近付けるという点からシリコン基板やガラスに、メタル付テープを貼り付けたものを用いることができる。これによって、本発明では、図22に示したウエハ前工程ラインに近い設備が必要な従来の工程(S11〜S21)を、配線付ポスト電極部品に集約し、オフラインで作製することができるので、組立ラインは大幅に簡略化できる。
次に、図1に示したウエハレベルチップサイズパッケージの製造工程の詳細を、順次説明する。最初に、図2〜図7を参照して、第1の実施形態のウエハレベルチップサイズパッケージについて説明する。図2は、完成したLSIウエハを示す図であり、(A)は、複数個のチップが縦横に併置して形成されている1枚のウエハを示し、(B)は、その1チップのみを取り出して示す拡大したLSIチップ斜視図であり、(C)は、X−X’ラインで切断した断面図である。図2(B),(C)に示すLSIチップは、半導体(例えばシリコン)基板上に、通常の半導体プロセス技術を用いて形成される。基板上面には、アクティブ領域及び配線領域を含むLSI領域と、その周辺部にボンディングパッド領域(ポスト電極接続部)が形成される。なお、本明細書において、図2(C)に表示したように、LSIチップは、半導体基板側を裏面、LSI領域側をおもて面と言う。
ポスト電極接続部は、ウエハ製造完成時には、アルミニューム配線また銅配線であるため、ウエハ完成後にバリアメタル(例えば金スパッタ、或いは金メッキ)を施した後に、メッキ、半田等を行って、ボンディングパッド領域とする。このボンディングパッド領域には、後述するように、ポスト電極が、半田接続(例えば半田リフロー)で一括接続されることになる。例えば、ボンディングパッド領域は、LSIウエハのAlパッド上に亜鉛置換して、無電解銅メッキ(UBM:Under Barrier Metal)してから、バンプメッキ、半田ペースト印刷、半田ボール転写等を行うことにより形成する。このバンプメッキは、合金半田、電解メッキ、リフローにより形成する。半田ペースト印刷は、必要量の半田が印刷できるレベルのドライフィルムをはり、バンプ部をリソグラフィーで形成し、レジスト膜にマスク半田ペーストを印刷して、リフロー後にレジストを除去する。半田ボール転写は、半田ボール転写用装置にて必要部にバンプを載せリフローする。
次に、図3を参照して、配線付ポスト電極部品の製造について、説明する。図3は、板状の支持部により一体に連結されている配線付ポスト電極部品の詳細を示す図であり、図3(A)及び(B)は1個のパッケージのための単体パターンの側面断面図及び斜視図をそれぞれ示し、また図3(C)は多数個のパッケージのためのそれぞれの単体パターンを1個に連結した連結パターンの斜視図を示している。電鋳法により、支持部に支持されるポスト電極(内部接続用電極)だけでなく、それに接続される配線を形成する。これによって、図示の配線付ポスト電極部品には、上面配線パターン造り込みがなされている。
これら単体パターン或いは連結パターンは、複数のポスト電極及び配線を背面の支持部により一体に連結して構成される。ポスト電極は、例示したような円柱形状に限らず、矩形、多角形状等を含む柱状(棒状)形状であれば良い。配線パターン及びポスト電極は電鋳法によって作製する。
電鋳法自体は、周知の加工法である。電鋳法とは「電気メッキ法による金属製品の製造・補修又は複製法」であって、基本的には電気メッキと同様であるが、メッキ厚、メッキ皮膜の分離操作を行う点が、電気メッキとは異なる。また、母型よりメッキ皮膜を剥離して使用する場合、メッキ皮膜の物性の制御・管理が重要ポイントとなる。本発明で用いる電鋳法により成長させる導電性材料のメッキ金属としては、ニッケルまたは銅とか、ニッケル合金、或いは銅合金を含む材料を用いることができる。本発明で用いる母型材質としては、一般的な導電性材料であるステンレスを用いることができるが、それ以外に、例えばベースにシリコン基板を用いて、その表面をメッキパターンが剥離し易いようにメッキ用の電気を通す程度の薄い酸化膜等の材料で覆ったものを用いることができる。内部応力の生じないようなメッキ浴の組成やメッキ条件を選定する必要があり、ニッケルメッキの場合、メッキ浴として、スルファミン酸ニッケル浴が利用されている。
図23は、フォトレジストを用いた電鋳部品の製造方法を示す工程図である。以下、電鋳法について説明するが、この工程図に示した製造ステップは、メッキの場合にも適用可能である。メッキ(無電解メッキ)の場合は、母型としてステンレスのような導電体に代えて絶縁体を用いることにより、これを剥がすことなく半導体装置の保護膜として機能させることができる。
電鋳法は、図23(a)に示すように、ステンレス等の母型の上面に、フォトレジスト(不導体被膜)を塗布する。次いで、パターンフィルムを通して露光するパターン焼き付け及びその後の現像により、非メッキ部分をフォトレジストパターンで覆った電鋳用原版を形成する(図23(b))。電鋳用原版のフォトレジストパターンの厚さは、ウエハレベルチップサイズパッケージの場合は、製品(ポスト電極、或いは配線パターン)の厚さ以上であり、ポスト電極の場合は、ICのチップ厚より厚い、例えば50μmから300μ前後の厚さとする。続いて、フォトレジストパターンの開口部にメッキ金属が形成される(図23(c))。適性温度に維持されたメッキ浴(例えば、スルフォミン酸ニッケル液)中に、陽極側に電鋳させようとする電鋳金属を入れ、陰極側にステンレス等の電鋳母型を配置する。陰極側の電鋳母型の表面上には、図23(c)に示すように、フォトレジストパターンが予め形成されている。電流を流すと、陽極側の電鋳金属が溶け出して、電鋳母型上のフォトレジストパターン開口部にメッキされる。
次に、図23(d)に示すように、平坦化加工が行われる。次に、レジストを除去すると(図23(e))、レジスト部分以外がそのまま配線パターンやポスト電極となる。そして、このメッキ金属を電鋳母型から剥離する(図23(f))。形成されたメッキ金属と支持部の剥がしが、熱や圧力で容易に行うことができるのが、電鋳法の特徴である。
図3に例示した配線付ポスト電極部品の製造のためには、図23(a)〜(d)に示す工程を2回繰り返し、最初の工程で、支持部上に配線パターンを形成した後、2回目の工程で、配線パターンに接続されるポスト電極を形成する。
このように、配線付ポスト電極部品は、支持部である導電性材料(電鋳母型)にリソグラフィーとメッキを用いて配線付きの柱状のポスト電極(内部接続用電極)を成長させることにより、支持部と一体になった配線付きポスト電極パターンを形成する。この後、図3に示した配線付ポスト電極部品は、図2に示したLSIチップ上に接続、固定されることになる。
図4は、配線付ポスト電極部品とLSIチップを接続前の状態で例示している。LSIチップ上のボンディングパッド領域には、配線付ポスト電極部品の複数のポスト電極が、一括して固定されかつ電気的に接続される。これによって、LSIチップのおもて面側に、配線付ポスト電極部品が結合される。ポスト電極を固定及び接続する手法としては、半田接続によって行うことができる。前述したように、ポスト電極接続部は、ウエハ製造完成時には、アルミニューム配線また銅配線であるため、ウエハ完成後にバリアメタル(例えば金スパッタ、或いは金メッキ)を施した後、バンプメッキ、半田ペースト印刷、半田ボール転写等を行うことにより、ボンディングパッド領域が形成されている。このボンディングパッド領域に、半田接続(例えば半田リフロー)を行うことにより、ポスト電極が一括接続される。ポスト電極がボンディングパッド領域に固定された段階では、全てのポスト電極と配線が、板状の支持部により一体に連結されている。
図5は、配線付ポスト電極部品をLSIチップ上に接続、固定した後、樹脂封止した状態で示す図である。一体に連結されている配線付ポスト電極部品がLSIチップに固定された後、この状態で、LSIチップのおもて面は、支持部(上述した電鋳母型)の下面まで、即ちLSIチップと支持部の間の空間を満たすようにトランスファーモールドされ、或いは液状樹脂(材質は、例えばエポキシ系)を用いて樹脂封止される。
図6は、支持部(電鋳母型)を剥離した後の状態で示す図である。支持部を剥離することにより、複数のポスト電極(及びそれに接続された配線)が、電気的には互いに個々に分離される。
図7は、外部接続用のバンプ電極を形成した状態で示す図である。支持部を剥離することにより露出した配線上に、それに接続される外部接続用のバンプ電極を形成する。配線上面を保護する保護膜(材質は、例えばソルダーレジスト)を必要に応じて形成することができ、この際は、保護膜に穴を空けて、そこにバンプ電極を形成する。
このように、本発明は、ウエハレベルチップサイズパッケージの再配線とポスト電極作成工程を、配線付ポスト電極部品として集約することができる。これによって、従来の配線層は、LSIチップの表面に形成されるのに対して、本発明によれば、ポスト電極よりもさらに外側の封止樹脂部の表面のスペース的に余裕のあるところに容易に形成することができる。
次に、図8〜図12を参照して、第2の実施形態のウエハレベルチップサイズパッケージについて説明する。図8は、図3とは異なる別の例の配線付ポスト電極部品を示す図である。図8(A)は、多数個一体に連結された状態で示す配線付ポスト電極部品を示す斜視図であり、図中のY−Y’ラインで切断した断面図を(B)に示している。
配線付ポスト電極部品の支持部にステンレス(SUS)を用いた場合、シリコン基板と熱膨張係数が異なってウエハ上に形成されたポスト電極接続位置とステンレスに支持されたポスト電極の位置がずれる場合が想定される。この場合は、熱膨張の等しいシリコン基板又は低熱膨張係数のガラスを使うことが望ましい。
例示の支持部は、シリコン基板又はガラスの一方の全面に、ポリイミドテープなどに代表される薄膜フィルムの絶縁基材により作成したテープを貼り付けたものを用いる。シリコン基板とテープは後の工程で相互に剥離される。このため、例えばリフロー温度より高温(モールド温度以上)を加えると、シリコン基板(又はガラス)とテープが剥離し易い処理を予め行っておく。例えば熱カプセル入り接着剤、または支持部として光を透過する材料(耐熱低熱膨張ガラスなど)にして、紫外線剥離型接着剤を用いる。または熱可塑性の接着剤でも良い。
さらに、このテープ上に、配線パターンとなるべき金属のシード層を形成して、メタル付きテープを形成する。このシード層としては、例えば、銅メッキを可能とする金、銀、銅、パラジューム箔を用いることができる。配線層のパターンはシード層の上にレジストを塗布し、パターンを露光、現像してさらにエッチングを行い、レジストを除去して完成させる。このシード層の上にメッキにより配線層を成長させる。さらにその上に、ポスト電極部形成のためレジスト塗布と現像を行い、ポスト部をメッキ成長させる。或いは、配線部はナノ金属粒子で直接シード層をパターンニングにしてリソグラフィ工程を省略することもできる。この直接パターンニングは、有機溶媒中に銅等のナノ金属粒子を含有させて、それをプリンターで実用されているインクジェット法で所望のパターンを描く方法である。前記と同じようにさらにその上に、ポスト電極部形成のためレジスト塗布と現像を行い、ポスト部をメッキ成長させる。これによって、配線付ポスト電極部品が完成する。
図8に示した配線付ポスト電極部品は、図2に示したLSIチップ上に接続、固定されることになるが、図9は、接続前の状態で例示している。LSIチップ上のボンディングパッド領域には、配線付ポスト電極部品のポスト電極が固定されかつ電気的に接続される。
図10は、配線付ポスト電極部品をLSIチップ上に接続、固定した後、樹脂封止した状態で示す図である。一体に連結されている配線付ポスト電極部品がLSIチップに固定された後、この状態で、LSIチップの上面は、絶縁基材テープの下面までトランスファーモールドされ、或いは液状樹脂(材質は、例えばエポキシ系)を用いて樹脂封止される。
図11は、シリコン基板(又はガラス)を剥離した後の状態で示す図である。例えば、所定の高温を加えることにより、シリコン基板(又はガラス)を剥離する。これにより露出した絶縁基材テープは、完成製品の保護膜として機能する。
図12は、外部接続用のバンプ電極を形成した状態で示す図である。絶縁基材テープに穴を空け、開口により露出した配線と接続される外部接続用のバンプ電極を形成する。これによって、第2の実施形態のウエハレベルチップサイズパッケージが完成する。
次に、図13〜図17を参照して、第3の実施形態のウエハレベルチップサイズパッケージについて説明する。図13は、図3及び図8とは異なるさらに別の例の配線付ポスト電極部品を示す図である。図13(A)は、多数個一体に連結された状態で示す配線付ポスト電極部品を示す斜視図であり、図中のZ−Z’ラインで切断した断面図を図13(B)に示している。
この例では、支持部としてシリコン基板又はガラスを用いる。シリコン基板に剥離助長層を設け、その後全面にシード層を形成する(例えばスパッタ層あるいはナノ金属材料を塗膜)。シリコン基板は、後の工程で配線層(シード層)から剥離される。このため、例えばリフロー温度より高温を加えると、シリコン基板(又はガラス)と配線層が剥離し易い処理を予め行っておく。その後にレジストを塗り、配線パターンに現像し、そして、メッキ成長させる。これによって配線パターンが形成されるが、さらにその上に、ポスト電極部形成のためレジスト塗布と現像を行い、そして、メッキ成長させる。或いは、配線及びポスト電極を、ナノ金属粒子で直接パターンニングすることもできる。これによって、配線付ポスト電極部品が完成する。
図13に示した配線付ポスト電極部品は、図2に示したLSIチップ上に接続、固定されることになるが、図14は、接続前の状態で例示している。LSIチップ上のボンディングパッド領域には、配線付ポスト電極部品の複数のポスト電極が、一括して固定されかつ電気的に接続される。これによって、配線付ポスト電極部品がLSIチップ上に結合される。
図15は、配線付ポスト電極部品をLSIチップ上に接続、固定した後、樹脂封止した状態で示す図である。一体に連結されている配線付ポスト電極部品がLSIチップに固定された後、この状態で、LSIチップの上面は、シリコン基板(又はガラス)の下面までトランスファーモールドされ、或いは液状樹脂(材質は、例えばエポキシ系)を用いて樹脂封止される。
図16は、シリコン基板(又はガラス)を剥離した後の状態で示す図である。例えば、所定の高温を加えることにより、シリコン基板(又はガラス)を剥離する。
図17は、外部接続用のバンプ電極を形成した状態で示す図である。シリコン基板(又はガラス)の剥離により露出した配線と接続される外部接続用のバンプ電極を形成する。配線上面を保護する保護膜を必要に応じて形成した際は、保護膜に穴を空けて、そこにバンプ電極を形成する。
図18は、第4の実施形態のウエハレベルチップサイズパッケージを例示する図である。図示の例は、図7に例示したウエハレベルチップサイズパッケージに、第2のLSIチップが付加されたものに相当する。図2に示すようにしてLSIチップが完成した後、LSIチップのおもて面に第2のLSIチップが実装される。これは、例えば、フリップチップ実装により行うことができる。それ以降の工程は、図4〜図7を参照して前述したように行うことができる。従来手法ではチップサイズパッケージ(CSP)であるウエハレベルCSPはシングルチップしか実装出来なかったが、本発明では複数チップの実装が可能になる。複数チップを実装する場合は一番大きなチップをベースとして実装する。
図19は、第5の実施形態のウエハレベルチップサイズパッケージを例示する図である。図示の例は、図7に例示したウエハレベルチップサイズパッケージに、第2のLSIチップが付加されたものに相当する。これは、図3に示すように配線付ポスト電極部品が完成した後、この配線付ポスト電極部品に、第2のLSIチップをフリップチップ実装などにより実装する。それ以降の工程は、前述した工程と同じである。
図20は、第6の実施形態のウエハレベルチップサイズパッケージを例示する図である。図示の例は、図12に例示したウエハレベルチップサイズパッケージに、第2のLSIチップが付加されたものに相当する。絶縁基材テープが保護膜として形成される。これは、図8に示すように配線付ポスト電極部品が完成した後、この配線付ポスト電極部品に、第2のLSIチップをフリップチップ実装などにより実装する。以下の工程は、前述した工程と同じである。
図21は、第7の実施形態のウエハレベルチップサイズパッケージを例示する図である。図示の例は、図20に例示したウエハレベルチップサイズパッケージとは、第1のLSIチップの構成が相違している。但し、この例では、絶縁基材テープが残っているが、図7に示すように剥離したタイプのものにすることも可能である。
この例の第1のLSIチップは、太陽電池チップであり、その集光面を、第2のLSIチップ側とは反対側にして、配線付ポスト電極部品を接続している。このため、半導体基板を貫通する貫通電極の先端を集光面側とは反対側に露出させ、この露出先端のそれぞれに、配線付ポスト電極部品の複数のポスト電極をそれぞれ対向させて、一括して接続する。これによって、集光面と反対側に外部接続電極を持つイメージセンサパッケージが容易に、かつシンプルにできる。
Claims (17)
- 半導体基板上にLSI領域と複数の外部接続用電極パッド領域を形成したLSIチップと、
前記複数の外部接続用電極パッド領域に一括接続される複数のポスト電極、該複数のポスト電極にそれぞれ接続される配線、及びこれら複数のポスト電極及び配線を背面より一体に支持する支持部とを有する配線付ポスト電極部品と、
前記複数の外部接続用電極パッド領域と前記複数のポスト電極を一括接続することにより結合した前記LSIチップと前記配線付ポスト電極部品の間の空間を満たす樹脂封止部と、
樹脂封止後前記支持部に開けた穴を通して、或いは該支持部を剥離することにより、露出した前記複数の配線のそれぞれに接続される外部接続用の外部端子と、を備え、
前記複数の配線が、前記樹脂封止部の表面に形成されることから成るウエハレベルチップサイズパッケージ。 - 前記配線の上面を保護する保護膜を備えた請求項1に記載のウエハレベルチップサイズパッケージ。
- 前記支持部は、ステンレス、シリコン基板、ガラス、或いはシリコン基板又はガラスにメタル付テープを貼り付けることにより構成した請求項1に記載のウエハレベルチップサイズパッケージ。
- 前記配線付ポスト電極部品は、電鋳法により、支持部に支持されるポスト電極、及びそれに接続される配線を形成して、上面配線パターン造り込みがなされた請求項1に記載のウエハレベルチップサイズパッケージ。
- 前記支持部として絶縁体を用いて、これを剥がすことなく完成パッケージの保護膜として機能させた請求項1に記載のウエハレベルチップサイズパッケージ。
- 前記支持部として、シリコン基板又はガラスに絶縁基材テープを貼り付けたものを用いて、該絶縁基材テープ上に配線パターンを形成し、該絶縁基材テープは剥がすことなく完成パッケージの保護膜として機能させた請求項1に記載のウエハレベルチップサイズパッケージ。
- 前記支持部として、シリコン基板又はガラスを用いて、該シリコン基板又はガラスに剥離助長層を介して、配線パターン及びポスト電極を、リソグラフィ工程又はナノ金属粒子で直接パターンニングすることにより形成した請求項1に記載のウエハレベルチップサイズパッケージ。
- 前記LSIチップとは別のLSIチップを、前記LSIチップのおもて面、或いは前記配線付ポスト電極部品に実装した請求項1に記載のウエハレベルチップサイズパッケージ。
- 前記LSIチップは太陽電池チップであり、該太陽電池チップとは別のLSIチップを前記配線付ポスト電極部品に実装し、かつ、前記太陽電池チップの集光面側とは反対側に露出させた電極に、配線付ポスト電極部品の複数のポスト電極を対向させて一括接続することにより、集光面と反対側に外部端子を持つイメージセンサパッケージを構成した請求項1に記載のウエハレベルチップサイズパッケージ。
- 半導体基板上にLSI領域と複数の外部接続用電極パッド領域とを有するLSIチップの複数個をウエハ上に形成してLSIウエハを完成させ、
前記複数の外部接続用電極パッド領域に一括接続される複数のポスト電極と、該複数のポスト電極にそれぞれ接続される配線と、これら複数のポスト電極及び配線を背面より一体に支持する支持部とを有する配線付ポスト電極部品を形成し、
前記複数の外部接続用電極パッド領域と前記複数のポスト電極を一括接続することにより前記LSIチップと前記配線付ポスト電極部品を結合した後、この結合した前記LSIチップと前記配線付ポスト電極部品の間の空間を樹脂封止し、
樹脂封止後前記支持部に穴を開け、或いは該支持部を剥離することにより、前記複数の配線のそれぞれの少なくとも一部を露出させ、
露出した前記配線に接続される外部接続用の外部端子を形成し、前記LSIチップを切り分けて個片化するか、或いは、個片化後に外部端子を形成し、
前記複数の配線が、前記樹脂封止部の表面に形成されることから成るウエハレベルチップサイズパッケージの製造方法。 - 前記外部接続用電極パッド領域は、前記LSIウエハの製造完成時のアルミニューム配線また銅配線を、LSIウエハ製造完成後に、バリアメタルを施した後に、半田接続を行って形成した請求項10に記載のウエハレベルチップサイズパッケージの製造方法。
- 前記配線付ポスト電極部品は、電鋳法により、支持部に支持されるポスト電極、及びそれに接続される配線を形成して、上面配線パターン造り込みがなされた請求項10に記載のウエハレベルチップサイズパッケージの製造方法。
- 前記支持部として絶縁体を用いて、これを剥がすことなく完成パッケージの保護膜として機能させた請求項10に記載のウエハレベルチップサイズパッケージの製造方法。
- 前記支持部として、シリコン基板又はガラスに絶縁基材テープを貼り付けたものを用いて、該絶縁基材テープ上に配線パターンを形成し、該絶縁基材テープは剥がすことなく完成パッケージの保護膜として機能させた請求項10に記載のウエハレベルチップサイズパッケージの製造方法。
- 前記支持部として、シリコン基板又はガラスを用いて、該シリコン基板又はガラスに剥離助長層を介して、配線パターン及びポスト電極を、リソグラフィ工程又はナノ金属粒子で直接パターンニングすることにより形成した請求項10に記載のウエハレベルチップサイズパッケージの製造方法。
- 前記LSIチップとは別のLSIチップを、前記LSIチップのおもて面、或いは前記配線付ポスト電極部品に実装した請求項10に記載のウエハレベルチップサイズパッケージの製造方法。
- 前記LSIチップは太陽電池チップであり、該太陽電池チップとは別のLSIチップを前記配線付ポスト電極部品に実装し、かつ、前記太陽電池チップの集光面側とは反対側に露出させた電極に、配線付ポスト電極部品の複数のポスト電極を対向させて一括接続することにより、集光面と反対側に外部端子を持つイメージセンサパッケージを構成した請求項10に記載のウエハレベルチップサイズパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007223876A JP2009059771A (ja) | 2007-08-30 | 2007-08-30 | ウエハレベルチップサイズパッケージ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007223876A JP2009059771A (ja) | 2007-08-30 | 2007-08-30 | ウエハレベルチップサイズパッケージ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009059771A true JP2009059771A (ja) | 2009-03-19 |
Family
ID=40555280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007223876A Pending JP2009059771A (ja) | 2007-08-30 | 2007-08-30 | ウエハレベルチップサイズパッケージ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009059771A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010110281A1 (ja) * | 2009-03-27 | 2010-09-30 | 日本モレックス株式会社 | ヒートシンク一体化パッケージ及びその製造方法 |
JP2017507495A (ja) * | 2014-03-04 | 2017-03-16 | クアルコム,インコーポレイテッド | 高密度インターコネクトおよび再分配層を備える集積デバイス |
-
2007
- 2007-08-30 JP JP2007223876A patent/JP2009059771A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010110281A1 (ja) * | 2009-03-27 | 2010-09-30 | 日本モレックス株式会社 | ヒートシンク一体化パッケージ及びその製造方法 |
JP2010232403A (ja) * | 2009-03-27 | 2010-10-14 | Kyushu Institute Of Technology | ヒートシンク一体化パッケージ及びその製造方法 |
CN102449756A (zh) * | 2009-03-27 | 2012-05-09 | 莫列斯日本有限公司 | 结合散热器的封装组件以及其制造方法 |
US8988882B2 (en) | 2009-03-27 | 2015-03-24 | Molex Japan Co., Ltd. | Heat sink package and method of manufacturing |
JP2017507495A (ja) * | 2014-03-04 | 2017-03-16 | クアルコム,インコーポレイテッド | 高密度インターコネクトおよび再分配層を備える集積デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5690466B2 (ja) | 半導体チップパッケージの製造方法 | |
JP5820911B2 (ja) | チップサイズ両面接続パッケージ | |
JP4274290B2 (ja) | 両面電極構造の半導体装置の製造方法 | |
US8399980B2 (en) | Electronic component used for wiring and method for manufacturing the same | |
JP5605222B2 (ja) | 3次元実装半導体装置及びその製造方法 | |
JP2009070882A (ja) | 半導体チップパッケージ及びその製造方法 | |
JP2001135742A (ja) | 半導体装置の製造方法 | |
JP2009059771A (ja) | ウエハレベルチップサイズパッケージ及びその製造方法 | |
JP2009021267A (ja) | 外部接続用電極を配置した半導体装置及びその製造方法 | |
CN102340935A (zh) | 一种制作电路板凸点的方法、系统及电路板 | |
JP2009283738A (ja) | 配線用電子部品及びその製造方法 | |
TW419764B (en) | Manufacturing method and structure of wafer size packaging | |
WO2010058595A1 (ja) | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 | |
JP2014143448A (ja) | 配線用電子部品及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100825 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20111108 |