JP5690466B2 - 半導体チップパッケージの製造方法 - Google Patents

半導体チップパッケージの製造方法 Download PDF

Info

Publication number
JP5690466B2
JP5690466B2 JP2008020775A JP2008020775A JP5690466B2 JP 5690466 B2 JP5690466 B2 JP 5690466B2 JP 2008020775 A JP2008020775 A JP 2008020775A JP 2008020775 A JP2008020775 A JP 2008020775A JP 5690466 B2 JP5690466 B2 JP 5690466B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
wiring pattern
wiring
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008020775A
Other languages
English (en)
Other versions
JP2009182208A (ja
Inventor
政道 石原
政道 石原
弘孝 上田
弘孝 上田
Original Assignee
インヴェンサス・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インヴェンサス・コーポレイション filed Critical インヴェンサス・コーポレイション
Priority to JP2008020775A priority Critical patent/JP5690466B2/ja
Priority to KR1020107014511A priority patent/KR101150322B1/ko
Priority to US12/864,125 priority patent/US8110911B2/en
Priority to PCT/JP2009/050530 priority patent/WO2009096240A1/ja
Priority to EP09707063.5A priority patent/EP2239773B1/en
Publication of JP2009182208A publication Critical patent/JP2009182208A/ja
Application granted granted Critical
Publication of JP5690466B2 publication Critical patent/JP5690466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、一方の面にガラス基板或いは高放熱基板を備えて、その反対側面から外部電極を取り出すイメージセンサ或いはパワーの大きなＬＳＩ用のパッケージとして最適な半導体チップパッケージ及びその製造方法に関する。
近年、携帯電話にカメラが搭載されるようになり、またデジカメの小型化・薄型化の要求に伴い、画像の撮像部と処理部の小型化の要求が非常に強くなっている。ＩＣの設計・製造技術の進展によって、回路の高度集積化かつ低消費電力化が可能となり、画像の撮像部と処理部を一体化してパッケージしたイメージセンサパッケージが用いられている。
このようなイメージセンサパッケージは、イメージセンサ面と反対に電極を取り出す必要があるが、従来、このような電極取り出しは、半導体基板に貫通孔を設け、この貫通孔内に金属材料を充填する貫通配線技術を使って行われている。図２４は、特許文献１に開示されている従来の貫通技術を説明する図である。図２４に示したシリコン基板が本来の半導体基板である。その上面に絶縁層を介して配線・電極パッド層が設けられている。シリコン基板の開口の内周面および裏面は絶縁膜で覆われている。このシリコン基板の厚みは、薄化され、相対的に相当に薄いものになっている。シリコン基板の厚みを薄くすることができたため、エッチングが容易になり、かつ絶縁膜の形成が容易になる。シリコン基板の上側部分には、ガラスの支持体が設けられる。シリコン基板の裏面側には別の基板が取り付けられる。別の基板は、上記開口に対応してそれに一致する位置に貫通状態の孔を形成し、この開口と孔には貫通配線が形成され、この貫通配線を介して外部端子に接続されている。
前述のごとく、シリコン基板は、別の基板を貼り付けることにより半導体チップとしての強度を確保し、これにより、本来のシリコン基板の厚みを薄くすることが可能となる。そして、シリコン基板を薄化することにより、貫通配線形成のためのシリコンエッチング工程、絶縁膜形成工程、絶縁膜のエッチング工程、金属材料充填工程などに要する時間を短くして、半導体装置の製造コストを低減することが可能となる。
しかし、例示のイメージセンサパッケージは、シリコン基板を薄化したとはいえ、依然として、シリコン基板に開口を開けて、そこに金属材料を充填する貫通配線技術が必要である。
また、イメージセンサパッケージと同様に、パワーの大きいＬＳＩチップ及びそのためのヒートシンクを一体化したパッケージにおいても、ヒートシンクとは反対側に設けた外部端子（電極）に対する配線を容易にする技術が求められている。
特開２００７−１５８０７８号公報
現行のイメージセンサパッケージで採光面と反対側に、或いはヒートシンクを一体化したパッケージでヒートシンクとは反対側に電極を取り出そうとする場合は、貫通電極（貫通配線）を用いるしかないために、製造工程が複雑でコストが高くなる。
本発明は、係る問題点を解決して、イメージセンサパッケージ或いはヒートシンク一体化パッケージのように基板と反対側に電極を取り出す必要のある半導体チップパッケージにおいて、半導体基板に貫通孔を開けて金属材料を充填する貫通配線技術の必要なく、半導体基板と反対側に容易に電極を取り出すと共に、裏面再配線を容易に行うことを目的としている。
本発明の半導体チップパッケージ及びその製造方法は、おもて面側に備えた基板と、該基板に装着される半導体チップと、前記基板とは反対の裏面側に位置して前記半導体チップに接続される外部電極とを一体化してパッケージする。第１の支持板の表面に第１の配線パターンを形成して、該第１の配線パターン上に半導体チップを配置して、該半導体チップの電極端子と該第１の配線パターンの必要個所とを電気接続する。第２の支持板により一体に連結されている配線付ポスト電極部品の第２の配線パターンと接続されたポスト電極を、第１の支持板に形成した第１の配線パターンの所定の位置に、一括して固定しかつ電気的に接続する。樹脂封止後、第１及び第２の支持板を剥離し、おもて面側においては前記基板を貼り付け、かつ、裏面側においては第２の配線パターンに接続される前記外部電極を形成する。
また、本発明の半導体チップパッケージ及びその製造方法は、基板の表面に第１の配線パターンを形成して、該第１の配線パターン上に半導体チップを配置して、該半導体チップの電極端子と該第１の配線パターンの必要個所とを電気接続する。支持板により一体に連結されている配線付ポスト電極部品の第２の配線パターンと接続されたポスト電極を、前記基板に形成した第１の配線パターンの所定の位置に、一括して固定しかつ電気的に接続する。樹脂封止後、前記支持板を剥離し、裏面側において第２の配線パターンに接続される前記外部電極を形成する。
また、本発明の半導体チップパッケージ及びその製造方法は、第１の支持板の表面に第１の配線パターンを形成して、該第１の配線パターン上に半導体チップを配置して、該半導体チップの電極端子と該第１の配線パターンの必要個所とを電気接続する。第２の支持板の全面に貼り付けた絶縁基材テープにより一体に連結されている配線付ポスト電極部品の第２の配線パターンと接続されたポスト電極を、第１の支持板に形成した第１の配線パターンの所定の位置に、一括して固定しかつ電気的に接続する。樹脂封止後、第１及び第２の支持板を剥離し、おもて面側においては前記基板を貼り付け、かつ、裏面側においては前記絶縁基材テープに穴を空け、開口により露出した第２の配線パターンと接続される前記外部電極を形成する。
半導体チップは、イメージセンサＬＳＩチップであり、かつ基板はガラス基板又は光透過性の透明樹脂基板である。或いは、基板は、ヒートシンクとして機能する高放熱基板である。
本発明によれば、簡易な方法で、イメージセンサあるいは高放熱のパッケージのような基板と反対側に電極を取り出す必要のある半導体パッケージを製作できる。半導体基板に貫通孔を開けて金属材料を充填する貫通配線技術の必要も無く、半導体基板と反対側に容易に電極を取り出し、かつ裏面の再配線を行うことが容易にでき、新規に高価な設備を準備をしなくも製造工程が構築できる。
以下、例示に基づき、本発明を説明する。最初に、本発明をイメージセンサチップパッケージに具体化した第１の実施形態を、図１〜図８を参照して説明する。図１（Ａ）は、配線を有する下支持板を示す斜視図であり、（Ｂ）は、この下支持板上に、イメージセンサ（ＬＳＩチップ）のような電子部品が搭載されて接続された状態で示す図である。イメージセンサは、受光面を下側に向けて配置する。後の工程で配線層から剥離されることになる下支持板は、詳細は後述する電鋳法により、配線パターンを形成して、配線パターン造り込みがなされている。
この配線パターン（配線層）上にイメージセンサを配置して、該イメージセンサの電極端子と該配線パターンの必要個所とを電気接続する。即ち、配線パターンを有する下支持板上に、イメージセンサを含む電子部品をダイボンド材により接着して、配線パターンとはボンディングワイヤにより接続するか（ワイヤボンド接続方式）、或いは、フリップチップ方式で搭載する。
図２は、板状の支持板により一体に連結されている配線付ポスト電極部品の詳細を示す図であり、図２（Ａ）は１個の半導体パッケージのための単体パターンの斜視図を示し、また図２（Ｂ）は複数個（１６個）の半導体パッケージのための複数個を連結した連結パターンの斜視図を示している。これら単体パターン或いは連結パターンは、複数個の配線付ポスト電極を支持板により一体に連結して構成される。ポスト電極は、例示したような円柱形状に限らず、矩形、多角形状等を含む柱状（棒状）形状であれば良い。パターン中央部は、例示したようにベタ板にすることに限らず、中抜きでも可能である。配線付ポスト電極パターンの製造は電鋳法によって行われる。
電鋳法自体は、周知の加工法である。電鋳法とは「電気めっき法による金属製品の製造・補修又は複製法」であって、基本的には電気めっきと同様であるが、めっき厚、めっき皮膜の分離操作を行う点が、電気めっきとは異なる。また、母型よりめっき皮膜を剥離して使用する場合、めっき皮膜の物性の制御・管理が重要ポイントとなる。電鋳法により成長させる導電性材料のめっき金属としては、ニッケルまたは銅とか、ニッケル合金、或いは銅合金を含む材料を用いることができる。母型材質としては、一般的な導電性材料であるステンレスを用いることができるが、それ以外に、樹脂封止のために用いる樹脂材料と熱膨張係数が大きく異ならない材質、例えばベースに銅材料を用いて表面はめっきパターンが剥離し易いようにめっき用の電気を通す程度の薄い酸化膜等の材料で覆ったものを用いることができる。内部応力の生じないようなめっき浴の組成やめっき条件を選定する必要があり、ニッケルめっきの場合、めっき浴として、スルファミン酸ニッケル浴が利用されている。
図２５は、フォトレジストを用いた電鋳部品の製造方法を示す工程図である。図２５（ａ）に示すように、ステンレス等の母型の上面に、フォトレジスト（不導体被膜）を塗布する。次いで、パターンフィルムを通して露光するパターン焼き付け及びその後の現像により、非めっき部分をフォトレジストパターンで覆った電鋳用原版を形成する（図２５（ｂ））。例えば、ポスト電極を形成する場合は、樹脂封止された半導体単体チップあるいは複数チップの積層のトータル厚さ以上、例えば100μｍ〜300μ前後の厚さとする。続いて、フォトレジストパターンの開口部にめっき金属が形成される（図２５（ｃ））。これは、めっき装置を用いて行う。適性温度に維持されためっき浴（例えば、スルファミン酸ニッケル液）中に、陽極側に電鋳させようとする電鋳金属を入れ、陰極側にステンレス等の電鋳母型を配置する。陰極側の電鋳母型の表面上には、図２５（ｂ）に示すように、フォトレジストパターンが予め形成されている。電流を流すと、陽極側の電鋳金属が溶け出して、電鋳母型上のフォトレジストパターン開口部にめっきされる。
次に、図２５（ｄ）に示すように、平坦化加工が行われる。図２に示すような配線付ポスト電極を形成する場合、最初の工程（図２５（ａ）〜（ｄ））で、配線パターンを形成した後、さらに、この工程を繰り返す２回目の工程で、配線パターンに接続されるポスト電極を形成する。
次に、レジストを除去すると（図２５（ｅ））、レジスト部分以外がそのままポスト電極や配線パターンとなる。そして、めっき金属により形成されたポスト電極を電鋳母型から剥離する（図２５（ｆ））。本発明は、後述するように、この剥離工程を、樹脂封止工程後に行う（図６参照）。形成されためっき電極と支持板の剥がしが、熱や圧力で容易に行うことができるのが、電鋳法の特徴である。このように、配線付ポスト電極部品は、支持板である導電性材料（電鋳母型）にリソグラフィーとメッキを用いて、配線層とポスト電極を成長させることにより、支持板と一体になった配線付ポスト電極パターンを形成する。
図３（Ａ）はイメージセンサを搭載した下支持板の斜視図を示し（図１参照）、かつ（Ｂ）はこの下支持板上に、図２に示すような配線付ポスト電極部品を配置した状態で示す断面図である。下支持板に形成した配線層をボンディングパッド領域として、イメージセンサのような電子部品を固定しかつ電気的に接続する。
図４は、下支持板上に配線付ポスト電極部品を接続、固定した状態で示す図である。下支持板の配線パターンの所定の位置には、上支持板により一体に連結された配線付ポスト電極部品が、一括して固定されかつ電気的に接続される。ポスト電極を固定及び接続する手法としては、（１）超音波による接合、（２）銀ペースト等の導電性ペーストによる接続、（３）半田接続、（４）有機基板側に設けた接続電極用金属パッド部に凹部を設ける一方、ポスト電極部品側は凸部を設けて挿入圧着あるいは挿入しカシメる方法、により行うことができる。ポスト電極が配線パターン上の所定の位置に固定された段階では、全てのポスト電極が、板状の上下の両支持板により一体に連結されている。
図５は、固定後、樹脂封止した状態で示す図である。図は１個のみの部品を示しているが、実際には多数個連結されている状態で、金型に入れて樹脂を充填する。これによって、上下の両支持板の間の空間を満たすようにトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
図６は、上下の両支持板（電鋳母型）を剥離した後の状態で示す図である。支持板を剥離することにより、上下両側に配線層が露出する。次に、図７に示すように、天地（上下）逆転させる。
次に、図８に示すように、おもて面側においては、イメージセンサ受光面側にガラス基板を貼り付ける。下支持板を剥離した位置に、ガラス基板又は光透過性の良い透明樹脂（アクリル、シクロオレフィンポリマーなど）板などの透明板を貼り付ける。透明板の貼り付けは、例えば、熱硬化型樹脂のような接着剤を用いて行う。なお、透明板の貼り付けは、以下の個片化を行った後でも良い。裏面側においては、配線層に接続される外部接続用のバンプ電極を形成する。この際、必要に応じて、裏面配線層には、保護膜を塗布する。裏面の再配線を利用して、ポスト電極の配置から、任意にイメージセンサチップの外部電極の位置に持っていくことができる。このため容易に3次元に、イメージセンサチップパッケージを接続することができる。
実際の製造においては、この後、個々のチップに切断して切り分ける個片化を経た後に、製品として完成する。これによって、従来技術のような貫通電極の必要なく、透明ガラス基板の反対側に配線層及び外部電極としてバンプ電極を形成したイメージセンサチップパッケージが完成する。このようして完成したイメージセンサチップパッケージは、個片化前に、信号処理用ＬＳＩチップパッケージのような別のパッケージと容易に接続することができる。
次に、本発明をイメージセンサチップパッケージに具体化した第２の実施形態を、図９〜図１５を参照して説明する。図９（Ａ）は、配線をしたガラス基板（又は光透過性の良い透明樹脂基板）を示す斜視図であり、（Ｂ）は、ガラス基板上に、イメージセンサのような電子部品が搭載されて接続された状態で示す図である。イメージセンサは、受光面を下側に向けて配置する。
図９の例では、支持部として透明ガラス基板を用いる。透明ガラス基板の全面に、配線パターンとなるべき金属のシード層を形成する（例えばスパッタ層あるいはナノ金属材料を塗膜）。このシード層としては、例えば、銅メッキを可能とする金、銀、銅、パラジューム箔を用いることができる。配線層のパターンはシード層の上にレジストを塗布し、パターンを露光、現像してさらにエッチングを行い、レジストを除去して完成させる。このシード層の上にメッキにより配線層を成長させる。或いは、ナノ金属粒子で直接シード層をパターンニングにしてリソグラフィ工程を省略することもできる。この直接パターンニングは、有機溶媒中に銅等のナノ金属粒子を含有させて、それをプリンターで実用されているインクジェット法で所望のパターンを描く方法である。
図１０（Ａ）は、ガラス基板上にイメージセンサを接続した状態を示す斜視図であり、（Ｂ）は、このガラス基板上に、図２に示すような配線付ポスト電極部品を配置した状態で例示する断面図である。ガラス基板に形成した配線層をボンディングパッド領域として、イメージセンサ（半導体ＬＳＩチップ）のような電子部品を固定しかつ電気的に接続する。
図１１は、ガラス基板上に配線付ポスト電極部品を接続、固定した状態で示す図である。この接続は、図４を参照して前述したように行う。また、図１２は、固定後、樹脂封止した状態で示す図である。図５を参照して前述したようにして、ガラス基板と上支持板の間の空間を満たすようにトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
図１３は、上支持板を剥離した後の状態で示す図である。上支持板を剥離することにより、上側に配線層が露出する。次に、図１４に示すように、天地（上下）逆転させる。
次に、図１５に示すように、裏面側においては、配線層に接続される外部接続用のバンプ電極を形成する。この際、必要に応じて、裏面配線層には、保護膜を塗布する。この後、個々のチップに切断して切り分ける個片化を経た後に、製品として完成する。
次に、本発明をイメージセンサチップパッケージに具体化した第３の実施形態を、図１６〜図２３を参照して説明する。図１６（Ａ）は、配線をした下支持板を示す斜視図であり、（Ｂ）は、下支持板上にイメージセンサのような電子部品が搭載されて接続された状態で示す断面図である。図１６は、図１と同一のものであり、配線パターンを有する下支持板上に、イメージセンサを搭載して接続している。
図１７は、図２とは異なる別の配線付ポスト電極部品を示す図であり、（Ａ）は、多数個一体に連結された状態で示す配線付ポスト電極部品を示す斜視図であり、図中のＹ−Ｙ’ラインで切断した断面図を（Ｂ）に示している。
図１７において、支持部として、下支持板（例えば、シリコン基板又はガラス）の一方の全面に、ポリイミドテープなどに代表される薄膜フィルムの絶縁基材により作成したテープを貼り付けたものを用いる。この絶縁機材テープは、完成製品において配線層を覆う保護膜として機能する。下支持板は、後の工程で絶縁機材テープから剥離される。このため、例えばリフロー温度より高温（モールド温度以上）を加えると、シリコン基板（又はガラス）とテープが剥離し易い処理を予め行っておく。例えば熱カプセル入り接着剤、または支持部として光を透過する材料（耐熱低熱膨張ガラスなど）にして、紫外線剥離型接着剤を用いる。または熱可塑性の接着剤でも良い。
さらに、このテープ上に、配線パターンとなるべき金属のシード層を形成して、メタル付きテープを形成する。このシード層としては、例えば、銅メッキを可能とする金、銀、銅、パラジューム箔を用いることができる。配線層のパターンはシード層の上にレジストを塗布し、パターンを露光、現像してさらにエッチングを行い、レジストを除去して完成させる。このシード層の上にメッキにより配線層を成長させる。さらにその上に、ポスト電極部形成のためレジスト塗布と現像を行い、ポスト部をメッキ成長させる。或いは、配線部はナノ金属粒子で直接シード層をパターンニングにしてリソグラフィ工程を省略することもできる。前記と同じようにさらにその上に、ポスト電極部形成のためレジスト塗布と現像を行い、ポスト部をメッキ成長させる。これによって、配線付ポスト電極部品が完成する。
図１７に示した配線付ポスト電極部品は、図１６に示したイメージセンサを装着した下支持板上に接続、固定されることになるが、図１８は、接続前の状態で例示している。配線層上のボンディングパッド領域には、配線付ポスト電極部品のポスト電極が固定されかつ電気的に接続される。
図１９は、配線付ポスト電極部品を下支持板上に接続、固定した状態で示す図である。図２０は、固定後、樹脂封止した状態で示す図である。一体に連結されている配線付ポスト電極部品が下支持板に固定された後、この状態で、イメージセンサの上面は、絶縁基材テープの下面までトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
図２１は、上下の両支持板を剥離した後の状態で示す図である。例えば、所定の高温を加えることにより、下支持板を剥離する。これにより図２１の上側に露出した絶縁基材テープは、完成製品の保護膜として機能する。
図２２は、天地（上下）逆転した状態で示す図である。次に、図２３に示すように、おもて面側においては、イメージセンサの受光面側にガラス基板を貼り付ける。裏面側においては、絶縁基材テープに穴を空け、開口により露出した配線と接続される外部接続用のバンプ電極を形成する。これによって、第３の実施形態の半導体パッケージが完成する。
次に、本発明の第４の実施形態として、高放熱型チップパッケージに具体化した例（図示省略）を説明する。以上に説明した第１〜第３の実施形態において例示した透明ガラス基板に代えて、第４の実施形態は、ヒートシンク、ヒートスプレッダー等として機能する高放熱基板を用いた点でのみ上述の構成とは相違している。
これによって、ヒートシンクとして機能する高放熱基板の裏面側に、高放熱型のＬＳＩチップが実装されて、従来技術のような貫通電極の必要なく、ヒートシンクとして機能する高放熱基板の反対側に外部電極を形成した高放熱型チップパッケージが完成する。
（Ａ）は、配線を有する下支持板を示す斜視図であり、（Ｂ）は、この下支持板上にイメージセンサが搭載されて接続された状態で示す断面図である。 板状の支持板により一体に連結されている配線付ポスト電極部品の詳細を示す図である。 （Ａ）はイメージセンサを搭載した下支持板の斜視図を示し、（Ｂ）はこの下支持板上に、配線付ポスト電極部品を配置した状態で示す断面図である。 下支持板上に配線付ポスト電極部品を接続、固定した状態で示す図である。 固定後、樹脂封止した状態で示す図である。 上下の両支持板（電鋳母型）を剥離した後の状態で示す図である。 天地（上下）逆転した状態で示す図である。 ガラス基板を貼り付け及びバンプ電極の形成を示す図である。 （Ａ）は、配線をしたガラス基板を示す斜視図であり、（Ｂ）は、ガラス基板上に、イメージセンサが搭載されて接続された状態で示す図である。 （Ａ）は、ガラス基板上にイメージセンサを接続した状態を示す斜視図であり、（Ｂ）は、このガラス基板上に、配線付ポスト電極部品を配置した状態で例示する断面図である。 ガラス基板上に配線付ポスト電極部品を接続、固定した状態で示す図である。 固定後、樹脂封止した状態で示す図である。 上支持板を剥離した後の状態で示す図である。 天地（上下）逆転した状態で示す図である。 外部接続用のバンプ電極の形成を示す図である。 （Ａ）は、配線をした下支持板を示す斜視図であり、（Ｂ）は、下支持板上にイメージセンサが搭載されて接続された状態で示す断面図である。 図２とは異なる別の配線付ポスト電極部品を示す図である。 接続前の状態で例示する図である。 配線付ポスト電極部品を下支持板上に接続、固定した状態で示す図である。 固定後、樹脂封止した状態で示す図である。 上下の両支持板を剥離した後の状態で示す図である。 天地（上下）逆転した状態で示す図である。 イメージセンサの受光面側へのガラス基板の貼り付け、及び外部接続用のバンプ電極の形成を示す図である。 従来の貫通技術を説明する図である。 電鋳部品の製造方法を示す工程図である。

Claims (5)

  1. おもて面側に備えた基板と、該基板に装着される半導体チップと、前記基板とは反対の裏面側に位置して前記半導体チップに接続される外部電極とを一体化してパッケージした半導体チップパッケージの製造方法において、
    第１の支持板の表面に第１の配線パターンを形成して、該第１の配線パターン上に半導体チップを配置して、該半導体チップの電極端子と該第１の配線パターンの必要個所とを電気接続し、
    第２の支持板により一体に連結されている配線付ポスト電極部品の第２の配線パターンと接続されたポスト電極を、第１の支持板に形成した第１の配線パターンの所定の位置に、一括して固定しかつ電気的に接続し、
    樹脂封止後、第１及び第２の支持板を剥離し、おもて面側においては前記基板を貼り付け、かつ、裏面側においては第２の配線パターンに接続される前記外部電極を形成した、ことから成る半導体チップパッケージの製造方法。
  2. おもて面側に備えた基板と、該基板に装着される半導体チップと、前記基板とは反対の裏面側に位置して前記半導体チップに接続される外部電極とを一体化してパッケージした半導体チップパッケージの製造方法において、
    第１の支持板の表面に第１の配線パターンを形成して、該第１の配線パターン上に半導体チップを配置して、該半導体チップの電極端子と該第１の配線パターンの必要個所とを電気接続し、
    第２の支持板の全面に貼り付けた絶縁基材テープにより一体に連結されている配線付ポスト電極部品の第２の配線パターンと接続されたポスト電極を、第１の支持板に形成した第１の配線パターンの所定の位置に、一括して固定しかつ電気的に接続し、
    樹脂封止後、第１及び第２の支持板を剥離し、おもて面側においては前記基板を貼り付け、かつ、裏面側においては前記絶縁基材テープに穴を空け、開口により露出した第２の配線パターンと接続される前記外部電極を形成した、
    ことから成る半導体チップパッケージの製造方法。
  3. 前記半導体チップは、イメージセンサＬＳＩチップであり、かつ前記基板はガラス基板又は光透過性の透明樹脂基板である請求項１又は２に記載の半導体チップパッケージの製造方法。
  4. 前記基板は、ヒートシンクとして機能する高放熱基板である請求項１又は２に記載の半導体チップパッケージの製造方法。
  5. 前記基板と前記第１の配線パターンの層の間に接着層を備える請求項１に記載の半導体チップパッケージの製造方法。
JP2008020775A 2008-01-31 2008-01-31 半導体チップパッケージの製造方法 Active JP5690466B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008020775A JP5690466B2 (ja) 2008-01-31 2008-01-31 半導体チップパッケージの製造方法
KR1020107014511A KR101150322B1 (ko) 2008-01-31 2009-01-16 반도체 칩 패키지 및 그 제조 방법
US12/864,125 US8110911B2 (en) 2008-01-31 2009-01-16 Semiconductor chip package with post electrodes
PCT/JP2009/050530 WO2009096240A1 (ja) 2008-01-31 2009-01-16 半導体チップパッケージ及びその製造方法
EP09707063.5A EP2239773B1 (en) 2008-01-31 2009-01-16 Manufacturing method of a semiconductor chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008020775A JP5690466B2 (ja) 2008-01-31 2008-01-31 半導体チップパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2009182208A JP2009182208A (ja) 2009-08-13
JP5690466B2 true JP5690466B2 (ja) 2015-03-25

Family

ID=40912593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008020775A Active JP5690466B2 (ja) 2008-01-31 2008-01-31 半導体チップパッケージの製造方法

Country Status (5)

Country Link
US (1) US8110911B2 (ja)
EP (1) EP2239773B1 (ja)
JP (1) JP5690466B2 (ja)
KR (1) KR101150322B1 (ja)
WO (1) WO2009096240A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009103B1 (ko) * 2008-10-27 2011-01-18 삼성전기주식회사 양면 전극 패키지 및 그 제조방법
JP5665020B2 (ja) * 2009-12-22 2015-02-04 国立大学法人九州工業大学 配線用電子部品の製造方法
JP2012044091A (ja) * 2010-08-23 2012-03-01 Canon Inc 撮像装置、撮像モジュール及びカメラ
KR101163222B1 (ko) 2010-09-13 2012-07-06 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법
EP2472579A1 (de) * 2010-12-30 2012-07-04 Baumer Innotec AG Kontaktierung von Bauelementen auf Substraten
US9142502B2 (en) 2011-08-31 2015-09-22 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
US8916421B2 (en) * 2011-08-31 2014-12-23 Freescale Semiconductor, Inc. Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
US8597983B2 (en) 2011-11-18 2013-12-03 Freescale Semiconductor, Inc. Semiconductor device packaging having substrate with pre-encapsulation through via formation
CN103794592B (zh) * 2012-10-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 具有接地屏蔽结构的半导体器件
JP2016027586A (ja) * 2012-11-29 2016-02-18 パナソニック株式会社 光学装置および光学装置の製造方法
WO2014083750A1 (ja) * 2012-11-30 2014-06-05 パナソニック株式会社 光学装置及びその製造方法
TWM455258U (zh) * 2013-01-11 2013-06-11 Kingpak Tech Inc 具有氣室缺口之影像感測器結構
KR20140126598A (ko) * 2013-04-23 2014-10-31 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2015064413A (ja) * 2013-09-24 2015-04-09 富士通株式会社 光半導体素子とその製造方法
JP6327140B2 (ja) * 2014-12-15 2018-05-23 株式会社デンソー 電子装置
WO2017221589A1 (ja) 2016-06-20 2017-12-28 ソニー株式会社 半導体チップパッケージ
US10153224B2 (en) * 2016-09-14 2018-12-11 Globalfoundries Inc. Backside spacer structures for improved thermal performance
US10541209B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) * 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
CN110139461A (zh) * 2018-02-02 2019-08-16 三赢科技（深圳）有限公司 电路板、电路板的形成方法及相机模组
WO2019230243A1 (ja) * 2018-05-28 2019-12-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置
CN109346534B (zh) * 2018-11-23 2024-05-07 中国电子科技集团公司第四十四研究所 一种陶瓷管壳结构及其封装结构
KR20210155455A (ko) * 2020-06-16 2021-12-23 삼성전자주식회사 반도체 패키지
KR20220070766A (ko) 2020-11-23 2022-05-31 삼성전자주식회사 글래스 기판을 포함하는 이미지 센서 패키지
CN113488490A (zh) * 2021-06-07 2021-10-08 季华实验室 基于穿塑通孔的cis板级扇出型封装结构及其制作方法
US20230144963A1 (en) * 2021-11-05 2023-05-11 Omnivision Technologies, Inc. Stacked image sensor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP3772066B2 (ja) 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP2002134653A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2003229513A (ja) * 2001-11-29 2003-08-15 Sony Corp 素子内蔵基板および素子内蔵基板の製造方法
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
JP3740469B2 (ja) * 2003-01-31 2006-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
JP2005039227A (ja) * 2003-07-03 2005-02-10 Matsushita Electric Ind Co Ltd 半導体内蔵モジュールとその製造方法
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP3938921B2 (ja) * 2003-07-30 2007-06-27 Ｔｄｋ株式会社 半導体ｉｃ内蔵モジュールの製造方法
JP2005236039A (ja) * 2004-02-19 2005-09-02 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP2005294320A (ja) * 2004-03-31 2005-10-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006049822A (ja) * 2004-06-29 2006-02-16 Tdk Corp 半導体ｉｃ内蔵モジュール
DE102004046227B3 (de) * 2004-09-22 2006-04-20 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten durch eine Kunststoffgehäusemasse und entsprechendes Halbleiterbauteil
JP2006128625A (ja) 2004-09-30 2006-05-18 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006129625A (ja) 2004-10-29 2006-05-18 Konica Minolta Opto Inc 駆動装置
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP4837328B2 (ja) * 2005-08-01 2011-12-14 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP4764710B2 (ja) * 2005-12-06 2011-09-07 株式会社ザイキューブ 半導体装置とその製造方法
JP4498336B2 (ja) * 2006-10-16 2010-07-07 Ｏｋｉセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
WO2008065896A1 (fr) * 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé

Also Published As

Publication number Publication date
WO2009096240A1 (ja) 2009-08-06
US8110911B2 (en) 2012-02-07
EP2239773A4 (en) 2017-04-26
JP2009182208A (ja) 2009-08-13
US20100295178A1 (en) 2010-11-25
EP2239773A1 (en) 2010-10-13
EP2239773B1 (en) 2022-06-22
KR101150322B1 (ko) 2012-06-08
KR20100089894A (ko) 2010-08-12

Similar Documents

Publication Publication Date Title
JP5690466B2 (ja) 半導体チップパッケージの製造方法
JP5605222B2 (ja) ３次元実装半導体装置及びその製造方法
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
JP2009070882A (ja) 半導体チップパッケージ及びその製造方法
TWI364101B (en) Semiconductor package and a manufacturing method thereof
JP5820911B2 (ja) チップサイズ両面接続パッケージ
US8399980B2 (en) Electronic component used for wiring and method for manufacturing the same
JP2005033141A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
JP2000340713A (ja) 半導体パッケージ及びその製造方法
CN109509727B (zh) 一种半导体芯片封装方法及封装结构
JP2009021267A (ja) 外部接続用電極を配置した半導体装置及びその製造方法
JP2004006670A (ja) スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003110945A (ja) カメラモジュール
JP2009059771A (ja) ウエハレベルチップサイズパッケージ及びその製造方法
CN116565077A (zh) 一种led封装方法及封装结构
JP2010123821A (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP2014143448A (ja) 配線用電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130904

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141204

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150202

R150 Certificate of patent or registration of utility model

Ref document number: 5690466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250