JP2015064413A - 光半導体素子とその製造方法 - Google Patents

光半導体素子とその製造方法 Download PDF

Info

Publication number
JP2015064413A
JP2015064413A JP2013196774A JP2013196774A JP2015064413A JP 2015064413 A JP2015064413 A JP 2015064413A JP 2013196774 A JP2013196774 A JP 2013196774A JP 2013196774 A JP2013196774 A JP 2013196774A JP 2015064413 A JP2015064413 A JP 2015064413A
Authority
JP
Japan
Prior art keywords
optical
optical waveguide
main surface
semiconductor element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013196774A
Other languages
English (en)
Inventor
正泰 岩間
Masayasu Iwama
正泰 岩間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013196774A priority Critical patent/JP2015064413A/ja
Priority to US14/490,823 priority patent/US9239438B2/en
Publication of JP2015064413A publication Critical patent/JP2015064413A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/421—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical component consisting of a short length of fibre, e.g. fibre stub
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

【課題】光半導体素子とその製造方法において、光導波路と光ファイバとの位置合わせ精度を向上させつつ、光半導体素子を小型化すること。【解決手段】第１の主面３０ａと、複数の第１の溝３０ｃが形成された第２の主面３０ｂとを備えた半導体基板３０と、第１の溝３０ｃの間の半導体基板３０であって、第１の溝３０ｃにより側面３０ｋが画定された第１の光導波路３０ｄと、第１の光導波路３０ｄを伝搬する光信号Lを送信又は受信する光電変換部２５とを有し、第１の溝３０ｃがガイド孔４１の一部を画定する光半導体素子による。【選択図】図３

Description

本発明は、光半導体素子とその製造方法に関する。
高度情報化社会の到来に伴い、情報を高速に伝達することが可能な光通信技術が実現されつつある。その光通信技術においては、光ファイバで伝達された光信号を電気信号に変換したり、これとは逆に電気信号を光信号に変換したりするための光半導体素子が用いられる。
光信号の損失を低減するには、上記の光半導体素子が備える光導波路に光ファイバを結合すると共に、これらの位置合わせ精度を向上させることで、光ファイバを伝達する光信号の大部分を光半導体素子に導入するのが有効である。
更に、光ファイバと光導波路とを結合する機構を小型化することで、これらが搭載される電子機器の小型化にも資することができる。
特開２００６−３２３３１７号公報 特開２００２−１３１５６５号公報 特開平５−２６４８３２号公報 特開２００６−７１８０１号公報 特開昭５９−７９１０号公報
光半導体素子とその製造方法において、光導波路と光ファイバとの位置合わせ精度を向上させつつ、光半導体素子を小型化することを目的とする。
以下の開示の一観点によれば、第１の主面と、複数の第１の溝が形成された第２の主面とを備えた半導体基板と、前記第１の溝の間の前記半導体基板であって、前記第１の溝により側面が画定された第１の光導波路と、前記第１の光導波路を伝搬する光信号を送信又は受信する光電変換部とを有し、前記第１の溝がガイド孔の一部を画定する光半導体素子が提供される。
また、その開示の他の観点によれば、半導体層に、光信号を送信又は受信する光電変換部を形成する工程と、前記光電変換部の上に、第１の主面と第２の主面とを備えた半導体基板の該第１の主面側を固着する工程と、前記半導体基板を固着する工程の後、前記半導体基板の第２の主面にガイド孔の一部を画定する複数の第１の溝を形成して、前記第１の溝の間の前記半導体基板を、前記光信号が伝搬する第１の光導波路とする工程とを有する光半導体素子の製造方法が提供される。
以下の開示によれば、第１の光導波路に光ファイバを接続するときに、光ファイバを保持したソケットのガイドピンをガイド孔に挿入することで、光ファイバと第１の光導波路との位置合わせを正確に行うことができる。
しかも、第１の光導波路は、半導体基板の第２の主面に形成された第１の溝によってその側面が画定されるため、半導体基板を横方向に延びる。よって、光半導体素子の横に光ファイバを接続することができ、光半導体素子の高さが高くなるのを防止して、光半導体装置の小型化が可能となる。
図１は、光半導体素子の一例を示す模式図である。 図２は、第１実施形態に係る光半導体素子の全体平面図である。 図３は、図２のX1−X1線に沿う断面図である。 図４は、図２のY1−Y1線に沿う断面図である。 図５（ａ）、（ｂ）は、第１実施形態に係る光半導体素子の製造途中の拡大断面図（その１）である。 図６（ａ）、（ｂ）は、第１実施形態に係る光半導体素子の製造途中の拡大断面図（その２）である。 図７（ａ）、（ｂ）は、第１実施形態に係る光半導体素子の製造途中の拡大断面図（その３）である。 図８（ａ）、（ｂ）は、第１実施形態に係る光半導体素子の製造途中の拡大断面図（その４）である。 図９（ａ）、（ｂ）は、第１実施形態に係る光半導体素子の製造途中の拡大断面図（その５）である。 図１０は、第１実施形態に係る光半導体素子の製造途中の拡大断面図（その６）である。 図１１は、第１実施形態に係る光半導体素子の製造途中の全体断面図（その１）である。 図１２は、第１実施形態に係る光半導体素子の製造途中の全体断面図（その２）である。 図１３は、第１実施形態に係る光半導体素子の製造途中の平面図（その１）である。 図１４は、第１実施形態に係る光半導体素子の製造途中の平面図（その２）である。 図１５は、図１４のY2−Y2線に沿う断面図である。 図１６は、第１実施形態に係る光半導体素子の製造途中の平面図（その３）である。 図１７は、図１６のX2−X2線に沿う断面図である。 図１８は、第１実施形態に係る光半導体素子の製造途中の全体断面図（その１）である。 図１９は、第１実施形態に係る光半導体素子の製造途中の全体断面図（その２）である。 図２０は、第１実施形態に係る光半導体素子の製造途中の全体断面図（その３）である。 図２１は、第１実施形態に係る光半導体素子の製造途中の全体断面図（その４）である。 図２２は、第１実施形態に係る光半導体素子の製造途中の全体断面図（その５）である。 図２３は、第１実施形態に係る光半導体素子の製造途中の平面図（その４）である。 図２４は、図２３のY4−Y4線に沿う断面図である。 図２５は、第１実施形態に係るコネクタの平面図である。 図２６は、素子本体にコネクタを装着してなる第１実施形態に係る光半導体素子の平面図である。 図２７は、図２６のY5−Y5線に沿う断面図である。 図２８は、図２６のX3−X3線に沿う断面図である。 図２９は、第１実施形態に係る光半導体素子の使用方法の一例を示す断面図である。 図３０は、第２実施形態に係る光半導体素子の断面図である。 図３１は、その他の実施形態に係る光半導体素子の拡大断面図である。
本実施形態の説明に先立ち、本願発明者による検討結果について説明する。
光通信技術においては、光ファイバで伝達された光信号を変調する目的で、光信号を電気信号に変換する。
図１は、光信号を電気信号に変換するための光半導体素子１１０の一例を示す模式図である。
この光半導体素子１１０においては、配線基板１０１の上に外部接続端子１０３を介してフォトトランジスタ１０２が搭載される。そして、光ファイバ１０４で伝達された光信号Lが、フォトトランジスタ１０２の受光面１０２ａに入射して、フォトトランジスタ１０２において電気信号に変換される。
この例では、配線基板１０１の法線方向からフォトトランジスタ１０２に光信号Lを導入しているため、フォトトランジスタ１０２や外部接続端子１０３の厚さの分だけ配線基板１０１から光ファイバ１０４の端部までの高さHが高くなる。そのため、光半導体素子１１０の小型化を実現するのが難しい。
更に、フォトトランジスタ１０２に光信号Lを損失なく導入するには、配線基板１０１の面内方向Xに沿って受光面１０２ａと光ファイバ１０４とを精度良く位置合わせしなければならない。図１の例では、このような位置合わせを高精度で行うための機構がなく、光信号Lに損失が生じるおそれがある。
以下に、小型化が可能であって、かつ、光ファイバとの位置合わせ精度を向上させることができる各実施形態について説明する。
（第１実施形態）
図２は、本実施形態に係る光半導体素子の全体平面図である。
図２に示すように、この光半導体素子７０は、コネクタ５０と素子本体６０とを有する。
コネクタ５０は、素子本体６０に脱着自在であって、複数のSM (Single Mode)型の光ファイバ５１とガイドピン５０ａとを有する。このように光ファイバ５１を備えたコネクタ５０はフェルールとも呼ばれる。また、コネクタ５０の材料としては、例えば樹脂を使用し得る。
ガイドピン５０ａは第１の方向D1に延び、第１の方向D1に直交する第２の方向D2に沿って間隔をおいて複数設けられる。
各ガイドピン５０ａは素子本体６０のガイド孔４１に挿入され、これにより各光ファイバ５１と素子本体６０との位置合わせを精度良く行うことができる。
なお、各光ファイバ５１のコアの直径は特に限定されないが、本実施形態では直径が約１０μmのコアを備えた光ファイバ５１を有する。
図３は、図２のX1−X1線に沿う断面図である。
光半導体素子７０は、光路Cに沿って導入された光信号Lに対して所定の処理を行うものであって、第１の主面３０ａと第２の主面３０ｂとを備えた半導体基板３０を有する。
半導体基板３０の材料は特に限定されないが、以下では波長が１０００nm以上の赤外領域の光を透過するシリコン基板を半導体基板３０として使用する。
第２の主面３０ｂ側の半導体基板３０には、第１の方向D1に延びる第１の導波路３０ｄが設けられる。第１の導波路３０ｄは、ソケット５０に保持された光ファイバ５１と光学的に接続されており、光ファイバ５１と協働して赤外領域の光信号Lの光路Cを形成する。
第１の光導波路３０ｄの厚さは特に限定されない。本実施形態では、第１の光導波路３０ｄの厚さを１０μm〜２００μm程度とする。
第１の光導波路３０ｄの端部にはミラー面３０ｆが設けられる。ミラー面３０ｆは、第１の光導波路３０ｄを伝搬する光信号Lを反射することにより光路Cを第１の主面３０ａ側に曲げる。
なお、ミラー面３０ｆは、半導体基板３０に形成された第２の溝３０ｅの傾斜側面により画定される。
更に、第１の光導波路３０ｄとミラー面３０ｆの各々の表面にはクラッド層３３として酸化シリコン層が設けられる。酸化シリコン層の屈折率はシリコンのそれよりも低いため、第１の光導波路３０ｄ内に光信号Lを閉じ込めることができる。
なお、第１の光導波路３０ｄ内での光信号Lの損失が問題にならない場合には、クラッド層３３を省略してもよい。
そして、半導体基板３０の第２の主面３０ｂには、上記のクラッド層３３を介して板４０が固着される。
板４０は、熱伝導性が良好な窒化アルミニウムを材料としており、光半導体素子７０の内部で発生した熱を外部に逃がす放熱板としての役割を担う。
一方、半導体基板３０の第１の主面３０ａ側には、第１の方向D1に延びる第２の光導波路４ａと、光電変換部２５が設けられる。
第２の光導波路４ａは、赤外領域の光に対して透明なシリコンを材料としており、ミラー面３０ｆの下において第１の光導波路３０ｄと結合する。
なお、点線円内に示すように、第１の光導波路３０ｄと結合する部分の第２の光導波路３０ｄにはグレーティングカプラ１０が設けられる。グレーティングカプラ１０は、第１の光導波路３０ｄ内の光信号Lを第２の光導波路４ａに効率良く導入する機能を有し、後述のように第２の光導波路４ａの表面に凹凸形状を付することで作製される。
本実施形態では、第１の方向D1に沿った第２の光導波路４ａの長さを約４０μmとし、その第２の光導波路４ａの上面の全面にグレーティングカプラ１０を形成する。
また、光電変換部２５は、光信号Lを受信するフォトトランジスタ等の受光素子と、光信号Lを送信するレーザダイオード等の発光素子とを有する。
本実施形態では、その光電変換部２５の両脇に第２の光導波路４ａが結合する。これらの第２の光導波路４ａのうちの一方を伝搬した光信号Lは、光電変換部２５の受光素子で電気信号に変換される。その電気信号は、所定の変調がされた後に光電変換部２５の発光素子において光信号に変換され、他方の第２の光導波路４ａに出力される。
そして、半導体基板３０の第１の主面３０ａ側には、第１の絶縁層３と第２の絶縁層２２とが積層され、これらの下に半導体基材２としてシリコン基材が設けられる。なお、第１の絶縁層３や第２の絶縁層２２としては、例えば酸化シリコン層を形成し得る。
半導体基材２の下には、回路層３４と保護層３５とが順に設けられる。回路層３４は、トランジスタや配線等を有しており、光電変換部２５と電気的に接続される。
なお、光電変換部２５と回路層３４とを電気的に接続するには、半導体基材２に不図示のTSV(Through Silicon Via)を形成し、そのTSVを介して光電変換部２２と回路層３４とを接続すればよい。
回路層３４の機能は特に限定されない。本実施形態では、光電変換部２５において光信号Lから変換された電気信号を変調するために回路層３４を用いる。
保護層３５は、例えばポリイミド層であって、外部雰囲気から回路層３４を保護するのに使用される。
上記の回路層３４には銅の電極パッド３６が複数設けられており、各電極パッド３６には外部接続端子３７として複数のはんだバンプが接合される。
このような光半導体素子７０では、第１の光導波路３０ｄが基板横方向である第１の方向D1に延びるため、光半導体素子７０の横に光ファイバ５１を接続することができ、素子の高さが高くなるのを防止して小型化が可能となる。
しかも、第１の光導波路３０ｄにミラー面３０ｆを設けたことで、基板横方向から導入した光信号Lをミラー面３０ｆで曲げて光電変換部２５に供給できる。これにより、半導体基板３０の法線方向から光信号Lを導入する必要がなくなり、図１の例のように素子の高さが高くなるのを防止できる。
図４は、図２のY1−Y1線に沿う断面図である。
図４に示すように、第１の光導波路３０ｄは、矩形状の断面形状を有しており、半導体基板３０に形成された第１の溝３０ｃによってその側面が画定される。
そして、ガイドピン５０ａが挿入された前述のガイド孔４１は、その一部である側面と底面が第１の溝３０ｃによって画定され、上面が板４０の表面によって画定される。
そのガイドピン５０ａによりソケット５０（図３参照）と素子本体６０とが位置合わせされるため、光ファイバ５１の端部５１ａと第１の光導波路３０ｄとを正確に位置合わせすることが可能となる。
以上説明したように、本実施形態によれば、図３のように素子本体６０に横方向から光ファイバ５１を結合させることで光半導体素子７０の高さが高くなるのを防止できる。更に、図４のようにガイド孔４１にガイドピン５０ａを挿入することで、光ファイバ５１と第１の光導波路３０ｄとの位置合わせ精度も向上する。
次に、本実施形態に係る光半導体装置の製造方法について説明する。
図５〜図１０は、本実施形態に係る光半導体素子の製造途中の拡大断面図である。なお、図５〜図１０において、図２〜図４におけるのと同じ要素にはこれらの図面におけるのと同じ符号を付し、以下ではその説明を省略する。
また、図５〜図１０においては、前述の第２の光導波路４ａ（図３参照）が形成される導波路領域Iと、光電変換部２５が形成される光電変換領域IIとを併記する。なお、導波路領域Iについては、第１の方向D1（図２参照）に沿った断面IXと、第２の方向D2に沿った断面IYとを併記する。
更に、光電変換領域IIについては、受光素子が形成される受光素子領域IIOEと、発光素子が形成される発光素子領域IIEOの各々の断面図を併記する。このうち、受光素子領域IIOEの断面図は第１の方向D1（図２参照）に沿った断面図であり、発光素子領域IIEOの断面図は第２の方向D2に沿った断面図である。
まず、図５（ａ）に示すように、基板１として半導体基材２、第１の絶縁膜３、及び半導体層４をこの順に積層してなるSOI(Silicon On Insulator)基板を用意する。その基板１の厚さは特に限定されず、半導体基材２としては１０μm１００μm程度の厚さのシリコン基材を用い、第１の絶縁膜３としては厚さが０．５μm〜１μm程度の酸化シリコン膜を使用し得る。
また、半導体層４は単結晶シリコン層であって、例えば０．５μm〜１μm程度の厚さを有する。
次に、図５（ｂ）に示すように、半導体層４を研磨してその厚さを０．１μm程度にまで薄くする。
続いて、図６（ａ）に示すように、半導体層４の上にフォトレジストを塗布し、それを露光現像して第１のレジスト層７とする。
そして、図６（ｂ）に示すように、第１のレジスト層７をマスクにするドライエッチングで半導体層４をパターニングして、導波路領域Iと光電変換領域IIの半導体層４に前述の第２の光導波路４ａを形成する。
なお、そのドライエッチングで使用し得るエッチングガスとしては、例えばCF4ガスがある。
その後に、第１のレジスト層７は除去される。
続いて、図７（ａ）に示すように、半導体層４の上に再びフォトレジストを塗布し、そのフォトレジストを露光、現像して、第２の光導波路４ａの上に第２のレジスト層９を形成する。
そして、図７（ｂ）に示すように、第２のレジスト層９をマスクに使用するドライエッチングにより第２の光導波路４ａの上面を１０nm程度の深さまでエッチングする。これにより、第２の光導波路４ａの上面に、断面形状が凹凸のグレーティングカプラ１０が形成される。
なお、本工程で使用し得るエッチングガスとしては、例えばCF4ガスがある。
この後に、図８（ａ）に示すように第２のレジスト層９を除去する。
次いで、図８（ｂ）に示すように、受光素子領域IIOEにおける第２の光導波路４ａの上に蒸着法で受光層１２を形成する。
受光層１２は、p型ゲルマニウム層１２ａ、i型ゲルマニウム層１２ｂ、及びn型ゲルマニウム層１２ｃを順に積層してなるpin構造を有し、第２の光導波路４ａ内の光の強度に応じた光電圧が各層１２ａ、１２ｃ間に生じる。
なお、受光層１２の厚さは特に限定されず、本実施形態では０．５μm〜１μm程度の厚さに受光層１２を形成する。
続いて、図９（ａ）に示すように、発光素子領域IIEOにおける第２の光導波路４ａの上に、不図示の接着剤を用いて発光層１４を貼付する。
発光層１４は、n型半導体層１４ａとp型半導体層１４ｂとを積層してなり、これらの間のpn接合においてレーザ光が生成され、そのレーザ光が下方の第１の導波路４ａに導入される。
なお、各半導体層１４ａ、１４ｂの材料は特に限定されず、GaAsやInP等のIII-V族化合物半導体をその材料として使用し得る。
次に、図９（ｂ）に示すように、受光層１２と発光層１４の上に蒸着法で金膜を形成し、その金膜を第１〜第３の電極１５〜１７とする。
ここまでの工程により、受光素子領域IIOEに受光素子OEとしてpinフォトダイオードが完成し、発光素子領域IIEOに発光素子EOとしてレーザ素子が完成する。
受光素子OEにおける第１の導波路４ａは、導波路領域Iにおける第１の導波路４ａと同一であって、第１の導波路４ａ内の光信号に応じた光電圧が受光素子OEから出力される。
その光電圧は、前述の回路層３４において変調された後に発光素子EOに供給され、変調後の光電圧に応じた光信号を発光素子EOが第１の導波路４ａに出力する。
そして、これらの受光素子OEと発光素子EOにより、前述の光電変換部２５が形成される。
その後、図１０に示すように、導波路領域Iと光電変換領域IIの各々にCVD法で第２の絶縁層２２として酸化シリコン層を形成する。その後、第２の絶縁層２２をCMP法で研磨することにより、導波路領域Iにおけるグレーティングカプラ１０の表面を露出させる。
これ以降の工程について、図１１〜図１２を参照しながら説明する。
図１１〜図１２は、本実施形態に係る光半導体素子の製造途中の全体断面図である。
上記のように図１０の工程を終えると、図１１（ａ）の全体断面図に示すように、導波路領域Iにおいて第２の光導波路４ａのグレーティングカプラ１０が露出した構造となる。また、光電変換領域IIにおいては、前述の受光素子OEや発光素子EOを備えた光電変換部２５が形成された状態となる。
次に、図１１（ｂ）に示すように、第１の主面３０ａと第２の主面３０ｂとを備えた半導体基板３０としてシリコン基板を用意し、その第１の主面３０ａ側を第２の絶縁膜２２と第２の光導波路４ａに貼付する。なお、貼付には不図示の接着剤が用いられる。
そして、半導体基板３０の第２の主面３０ｂ側に対してバックグラインドを行うことにより、半導体基板３０の厚さを１０μm〜２００μmとする。
次に、図１２に示すように、半導体基材２の上に、半導体プロセスを用いてトランジスタや配線を形成することにより回路層３４を形成する。
図１３は、本工程を終了した後に第２の主面３０ｂ側から見た半導体基板３０の平面図である。
これ以降は、半導体基板３０の第２の主面３０ｂに第２の光導波路を形成する工程に移る。
まず、図１４の平面図に示すように、第１の方向D1に沿ってダイシングソー等の刃を第２の主面３０ｂに当てることにより、第１の方向D1に延びる第１の溝３０ｃを間隔をおいて複数形成する。
第１の溝３０ｃの幅W1は特に限定されないが、本実施形態では幅W1が１００μm〜１５０μmとなるように第１の溝３０ｃを形成する。
図１５は、図１４のY2−Y2線に沿う断面図である。
図１５に示すように、この例では第２の主面３０ｂに対して刃９０を垂直に当てることで、各溝３０ｃの側面を第２の主面３０ｂに対して垂直に形成する。
本工程により、第１の溝３０ｃにより側面３０ｋが画定された複数の第１の光導波路３０ｄが形成される。第１の光導波路３０ｄの幅W2は、光ファイバ５１のコアの直径と同じ１０μm程度である。
次に、図１６の平面図に示すように、第２の方向D2に沿って第２の主面３０ｂにダイシングソー等の刃を当てることにより、第２の方向D2に延びる第２の溝３０ｅを形成する。
第２の溝３０ｅは、第１の溝３０ｃと交わるように形成され、第１の光導波路３０ｄの端部３０ｈに重なる。
また、第２の溝３０ｅの幅W3は特に限定されないが、本実施形態では幅W3が１００μm〜１５０μm程度となるように第２の溝３０ｅを形成する。
図１７は、図１６のX2−X2線に沿う断面図である。
図１７に示すように、この例では第２の主面３０ｂに対して刃先が傾斜した刃９１を当てることで第２の溝３０ｅの側面を傾斜面とし、その傾斜面を前述のミラー面３０ｆとする。
そのミラー面３０ｆと第２の主面３０ｂの法線方向nとの間の角度は、例えば４５°である。
なお、ミラー面３０ｆが形成された第１の光導波路３０ｄは、ミラー面３０ｆの下で第２の光導波路４ａと結合するように形成される。
これ以降の工程について、図１８〜図２２を参照しながら説明する。図１８〜図２２は、本実施形態に係る光半導体素子の製造途中の全体断面図である。
まず、図１８に示すように、第１の光導波路３０ｄの上面とミラー面３０ｆを熱酸化することにより、クラッド層３３として熱酸化層を５００nm〜１０００nm程度の厚さに形成する。
熱酸化法によれば、第１の光導波路３０ｄやミラー面３０ｆの表面のシリコンを酸化するだけで簡単にクラッド層３３を形成することができる。なお、熱酸化層に代えて、CVD法で形成した酸化シリコン膜をクラッド層として形成してもよい。
図１９は、本工程を終了した後の第２の方向D2に沿った断面図であり、図１６のY3−Y3線に沿う断面図に相当する。
図１９に示すように、前述のクラッド層３３は、第１の光導波路３０ｄの各々の側面３０ｋにも形成される。
次に、図２０に示すように、回路層３４の上に電解めっき法等で銅膜を形成し、その銅膜をパターニングして複数の電極パッド３６を形成する。
その後に、電極パッド３６が露出する開口を備えたポリイミド層を回路層３４の上に形成し、そのポリイミド層を保護層３５とする。
その保護層３５の下面から第１の光導波路３０ｄの下面までの高さh1は、例えば１０μm程度である。
続いて、図２１に示すように、保護層３５から露出する電極パッド３６の上に、外部接続端子２７としてはんだバンプ３７を接合する。
次いで、図２２に示すように、半導体基板３０の第２の主面３０ｂと第１の光導波路３０ｄの上面に、クラッド層３３を介して板４０を固着する。前述のように、板４０は放熱板として供されるものであって、熱伝導性が良好な窒化アルミニウム板等を板４０として使用し得る。
また、その板４０をクラッド層３３に固着するには不図示の接着剤を用いればよい。
ここまでの工程により、素子本体６０の基本構造が完成する。
図２３は、本工程を終了した後に板４０側から見た素子本体６０の平面図である。
また、図２４は、図２３のY4−Y4線に沿う断面図である。
図２４に示すように、第１の溝３０ｃと板４５によって複数のガイド孔４１が画定される。
これ以降は、素子本体６０にコネクタ５０（図２参照）を接続する工程に移る。
図２５は、そのコネクタ５０の平面図である。
コネクタ５０は、複数の光ファイバ５１と複数のガイドピン５０ａとを有し、隣り合うガイドピン５０ａの間に光ファイバ５１の端面５１ａが露出する。
図２６は、素子本体６０にコネクタ５０を装着してなる光半導体素子７０の平面図である。
図２６に示すように、ガイド孔４１にガイドピン５０ａを挿入することにより、光ファイバ５１と第１の光導波路３０ｄとの位置合わせを精度良く行うことができる。
図２７は、図２６のY5−Y5線に沿う断面図である。
図２７に示すように、ガイドピン５０ａは、ガイド孔４１に嵌る大きさの円形の平面形状を有する。
図２８は、図２６のX3−X3線に沿う断面図である。
上記のようにガイドピン５０ａによって位置合わせ精度が向上した結果、光ファイバ５１と第１の光導波路３０ｄの各々の端面５１ａ、３０ｇが位置ずれし難くなり、光ファイバ５１と第１の光導波路３０ｄとの間で光信号の損失が少なくなる。
以上により、本実施形態に係る光半導体素子７０の基本構造が完成する。
上記した光半導体素子の製造方法によれば、図１４に示したように、ガイド孔４１となる第１の溝３０ｃを形成した時点で、その第１の溝３０ｃにより第１の光導波路３０ｄが画定される。よって、第１の光導波路３０ｄを形成する工程がガイド孔４１を形成する工程の一部を兼ねるため、第１の光導波路３０ｄとガイド孔４１を別々に形成する場合よりも工程数の削減を図ることができる。
しかも、ダイシングソー等の刃９０、９１を用いた機械加工は、エッチング加工と比較して加工精度が良いため、第１の溝３０ｃや第２の溝３０ｅを精度良く形成するこことができる。
特に、第２の溝３０ｅは、図１７のようにその側面がミラー面３０ｆとなるため、上記のように加工精度の高い機械加工で形成することで、ミラー面３０ｆと法線nとの間の角度θを４５°にし易くなる。これにより、ミラー面３０ｆおいて光路C（図３参照）を直角に曲げることができ、第２の光導波路４ａと第１の光導波路３０ｄとの間における光信号Lの損失を抑制することができる。
光半導体素子７０の使用方法は特に限定されない。
図２９は、光半導体素子７０の使用方法の一例を示す断面図である。
この例では、配線基板７５の上に本実施形態に係る光半導体素子７０とレーザ素子７６とを実装する。そして、光半導体素子７０の入力側７０ａとレーザ素子７６とを光ファイバ５１で接続する共に、光半導体素子７０の出力側７０ｂにも光ファイバを接続する。
これにより、レーザ素子７６で生成された光信号Lが光半導体素子７０において変調され、変調後の光信号Lを他の電子装置に供給することができる。
（第２実施形態）
本実施形態では、素子本体からコネクタが脱落するのを防止し得る光半導体素子について説明する。
図３０は、本実施形態に係る光半導体素子の断面図である。なお、図３０において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
図３０に示すように、この光半導体素子９４は、素子本体６０とハウジング８０とを有する。
ハウジング８０は、コネクタ５０を収容すると共に一対のロックアーム８０ａを有する。ハウジング８０の材料は特に限定されないが、本実施形態では弾性のある樹脂でハウジング８０を形成することにより、ロックアーム８０ａに弾性力を持たせる。
ロックアーム８０ａの先端には爪８０ｂが設けられており、その爪８０ｂに嵌る凹部３０ｘが素子本体６０の半導体基板３０の外周側面に設けられる。前述のようにロックアーム８０ａは弾性力があるため容易に変形し、凹部３ｘに爪８０ｂは脱着自在となる。
また、ハウジング８０内には付勢部材８１としてバネが設けられる。付勢部材８１は、爪８０ｂとコネクタ５０との間隔Dが狭まる方向にコネクタ５０を付勢する。これにより、素子本体６０の第１の光導波路３０ｄの端面３０ｇに光ファイバ５１の端面５１ａが押し当てられ、各端面３０ｇ、５１ａ同士が密着するようになる。
以上説明した本実施形態によれば、ロックアーム８０ａの爪８０ｂが素子本体６０の凹部３０ｘに嵌ることで、素子本体６０からコネクタ５０が脱落するのを防止することができる。
更に付勢部材８１によって光ファイバ５１と第１の光導波路３０ｄの各々の端面５１ａ、３０ｇ同士が密着するため、光ファイバ５１と第１の光導波路３０ｄとの間で光信号の損失が発生するのを抑制することができる。
（その他の実施形態）
第１実施形態では、図３に示したように、第１の光導波路３０ｄとミラー面３０ｆの上にクラッド層３３を形成することで、第１の光導波路３０ｄ内に光を閉じ込めるようにした。
ミラー面３０ｆにおける光信号の反射率を高めるために、図３１の拡大断面図のように、クラッド層３３に代えて蒸着法で金属層９５を形成してもよい。その金属層９５としては光の反射率が良好な金膜を形成するのが好ましい。
以上説明した各実施形態に関し、更に以下の付記を開示する。
（付記１） 第１の主面と、複数の第１の溝が形成された第２の主面とを備えた半導体基板と、
前記第１の溝の間の前記半導体基板であって、前記第１の溝により側面が画定された第１の光導波路と、
前記第１の光導波路を伝搬する光信号を送信又は受信する光電変換部とを有し、
前記第１の溝がガイド孔の一部を画定することを特徴とする光半導体素子。
（付記２） 前記第２の主面に固着された放熱板を更に有し、
前記放熱板の表面と前記第１の溝により前記ガイド孔が画定されたことを特徴とする付記１に記載の光半導体素子。
（付記３） 前記第１の光導波路の端部に設けられ、前記光信号の光路を前記第１の主面側に曲げるミラー面を更に有し、
前記光電変換部が前記第１の主面側に設けられたことを特徴とする付記１又は付記２に記載の光半導体素子。
（付記４） 前記第１の主面に設けられ、前記第１の光導波路と前記光電変換部の各々に結合した第２の光導波路を更に有することを特徴とする付記３に記載の光半導体素子。
（付記５） 前記第１の光導波路と前記第２の光導波路との間にグレーティングカプラが設けられたことを特徴とする付記４に記載の光半導体素子。
（付記６） 前記ミラー面は、前記第２の主面において前記第１の溝と交わるように形成された第２の溝の側面により画定されることを特徴とする付記３乃至付記５のいずれかに記載の光半導体素子。
（付記７） 前記ミラー面に金属層が形成されたことを特徴とする付記３乃至付記６のいずれかに記載の光半導体素子。
（付記８） 光ファイバとガイドピンとを備えたコネクタを更に有し、
前記ガイド孔に前記ガイドピンが挿入され、前記光ファイバと前記第１の光導波路とが光学的に接続されたことを特徴とする付記１乃至付記７のいずれかに記載の光半導体素子。
（付記９） 前記コネクタを収容したハウジングと、
前記ハウジングに設けられ、爪が形成されたロックアームとを更に有し、
前記半導体基板に、前記爪が嵌る凹部が形成されたことを特徴とする付記８に記載の光半導体素子。
（付記１０）
前記ハウジングに設けられ、前記第１の光導波路の端面に前記光ファイバの端面を押し当てる付勢部材を更に有することを特徴とする請求項５に記載の光半導体素子。
（付記１１） 前記第１の光導波路の表面にクラッド層が形成されたことを特徴とする付記１乃至付記１０のいずれかに記載の光半導体素子。
（付記１２） 前記クラッド層は、前記半導体基板を熱酸化して形成された熱酸化層であることを特徴とする付記１１に記載の光半導体素子。
（付記１３） 半導体層に、光信号を送信又は受信する光電変換部を形成する工程と、
前記光電変換部の上に、第１の主面と第２の主面とを備えた半導体基板の該第１の主面側を固着する工程と、
前記半導体基板を固着する工程の後、前記半導体基板の第２の主面に複数のガイド孔の一部を画定する複数の第１の溝を形成して、前記第１の溝の間の前記半導体基板を、前記光信号が伝搬する第１の光導波路とする工程と、
を有する光半導体素子の製造方法。
（付記１４） 前記第２の主面に放熱板を固着して、前記放熱板の表面と前記第１の溝により前記ガイド孔を画定する工程を更に有することを特徴とする付記１３に記載の光半導体素子の製造方法。
（付記１５） 前記第１の溝を形成する工程は、刃で前記第２の主面を削ることにより行われることを特徴とする付記１３に記載の光半導体素子の製造方法。
１…基板、２…半導体基材、３…第１の絶縁膜、４…半導体層、４ａ…第２の光導波路、７…第１のレジスト層、９…第２のレジスト層、１０…グレーティングカプラ、１２…受光層、１２ａ…p型ゲルマニウム層、１２ｂ…i型ゲルマニウム層、１２ｃ…n型ゲルマニウム層、１４…発光層、１４ａ…n型半導体層、１４ｂ…p型半導体層、１５〜１７…第１〜第３の電極、２２…第２の絶縁層、２５…光電変換部、３０…半導体基板、３０ａ…第１の主面、３０ｂ…第２の主面、３０ｃ…第１の溝、３０ｄ…第１の光導波路、３０ｅ…第２の溝、３０ｆ…ミラー面、３０ｇ…端面、３０ｈ…端部、３０ｋ…側面、３０ｘ…凹部、３３…クラッド層、３４…回路層、３５…保護層、３６…電極パッド、３７…外部接続端子、４０…板、４１…ガイド孔、５０…コネクタ、５０ａ…ガイドピン、５１…光ファイバ、５１ａ…端面、６０…素子本体、７０…光半導体素子、７０ａ…入力側、７０ｂ…出力側、７５…配線基板、７６…レーザ素子、８０…ハウジング、８０ａ…ロックアーム、８０ｂ…爪、８１…付勢部材、９１、９２…刃、９４…光半導体素子、９５…金属層、１０１…配線基板、１０２…フォトトランジスタ、１０２ａ…受光面、１０３…外部接続端子、１０４…光ファイバ、１１０…光半導体素子。

Claims (8)

  1. 第１の主面と、複数の第１の溝が形成された第２の主面とを備えた半導体基板と、
    前記第１の溝の間の前記半導体基板であって、前記第１の溝により側面が画定された第１の光導波路と、
    前記第１の光導波路を伝搬する光信号を送信又は受信する光電変換部とを有し、
    前記第１の溝がガイド孔の一部を画定することを特徴とする光半導体素子。
  2. 前記第２の主面に固着された放熱板を更に有し、
    前記放熱板の表面と前記第１の溝により前記ガイド孔が画定されたことを特徴とする請求項１に記載の光半導体素子。
  3. 前記第１の光導波路の端部に設けられ、前記光信号の光路を前記第１の主面側に曲げるミラー面を更に有し、
    前記光電変換部が前記第１の主面側に設けられたことを特徴とする請求項１又は請求項２に記載の光半導体素子。
  4. 光ファイバとガイドピンとを備えたコネクタを更に有し、
    前記ガイド孔に前記ガイドピンが挿入され、前記光ファイバと前記第１の光導波路とが光学的に接続されたことを特徴とする請求項１乃至請求項３のいずれか１項に記載の光半導体素子。
  5. 前記コネクタを収容したハウジングと、
    前記ハウジングに設けられ、爪が形成されたロックアームとを更に有し、
    前記半導体基板に、前記爪が嵌る凹部が形成されたことを特徴とする請求項４に記載の光半導体素子。
  6. 前記ハウジングに設けられ、前記第１の光導波路の端面に前記光ファイバの端面を押し当てる付勢部材を更に有することを特徴とする請求項５に記載の光半導体素子。
  7. 前記第１の光導波路の表面にクラッド層が形成されたことを特徴とする請求項６に記載の光半導体素子。
  8. 半導体層に、光信号を送信又は受信する光電変換部を形成する工程と、
    前記光電変換部の上に、第１の主面と第２の主面とを備えた半導体基板の該第１の主面側を固着する工程と、
    前記半導体基板を固着する工程の後、前記半導体基板の第２の主面にガイド孔の一部を画定する複数の第１の溝を形成して、前記第１の溝の間の前記半導体基板を、前記光信号が伝搬する第１の光導波路とする工程と、
    を有する光半導体素子の製造方法。
JP2013196774A 2013-09-24 2013-09-24 光半導体素子とその製造方法 Pending JP2015064413A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013196774A JP2015064413A (ja) 2013-09-24 2013-09-24 光半導体素子とその製造方法
US14/490,823 US9239438B2 (en) 2013-09-24 2014-09-19 Optical semiconductor element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013196774A JP2015064413A (ja) 2013-09-24 2013-09-24 光半導体素子とその製造方法

Publications (1)

Publication Number Publication Date
JP2015064413A true JP2015064413A (ja) 2015-04-09

Family

ID=52690214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013196774A Pending JP2015064413A (ja) 2013-09-24 2013-09-24 光半導体素子とその製造方法

Country Status (2)

Country Link
US (1) US9239438B2 (ja)
JP (1) JP2015064413A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05264832A (ja) * 1992-03-18 1993-10-15 Furukawa Electric Co Ltd:The ガイド溝付き光導波路の製作方法
JPH06317715A (ja) * 1993-05-07 1994-11-15 Furukawa Electric Co Ltd:The 導波路型ピッチ変換部品
JPH0772347A (ja) * 1993-06-17 1995-03-17 Furukawa Electric Co Ltd:The ガイド溝付き光導波路の製作方法
JPH10282362A (ja) * 1997-04-02 1998-10-23 Japan Aviation Electron Ind Ltd 光導波路基板、光モジュール、光導波路基板の製造方法
JP2002131565A (ja) * 2000-10-20 2002-05-09 Dainippon Printing Co Ltd 実装用基板及びそれを用いたデバイスの搭載構造
JP2006011092A (ja) * 2004-06-25 2006-01-12 Ngk Spark Plug Co Ltd 光モジュール、光モジュール用セラミック基板
JP2011075917A (ja) * 2009-09-30 2011-04-14 Sumitomo Osaka Cement Co Ltd 光導波路素子

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690335B2 (ja) 1982-07-07 1994-11-14 富士通株式会社 光導波路の反射面作製法
US5150182A (en) * 1988-06-07 1992-09-22 The Boeing Company Semiconductor device enhanced for optical interaction
US4952019A (en) * 1988-10-27 1990-08-28 General Electric Company Grating-coupled surface-emitting superluminescent device
US5026148A (en) * 1989-12-26 1991-06-25 Hughes Aircraft Company High efficiency multiple quantum well structure and operating method
US5276748A (en) * 1991-11-22 1994-01-04 Texas Instruments Incorporated Vertically-coupled arrow modulators or switches on silicon
JP4533047B2 (ja) 2004-08-31 2010-08-25 キヤノン株式会社 電磁波用の光学装置
JP4760127B2 (ja) 2005-05-20 2011-08-31 住友ベークライト株式会社 光導波路構造体
TWI269462B (en) * 2006-01-11 2006-12-21 Advanced Semiconductor Eng Multi-chip build-up package of an optoelectronic chip and method for fabricating the same
JP5690466B2 (ja) * 2008-01-31 2015-03-25 インヴェンサス・コーポレイション 半導体チップパッケージの製造方法
JP2011100900A (ja) * 2009-11-06 2011-05-19 Sony Corp 固体撮像装置及びその製造方法と設計方法並びに電子機器
JP6247533B2 (ja) * 2010-10-06 2017-12-13 スリーエム イノベイティブ プロパティズ カンパニー ナノシリカ系コーティング及びバリア層を有する反射防止物品
US20120290255A1 (en) * 2011-05-13 2012-11-15 Intersil Americas Inc. Clear layer isolation
JP6137777B2 (ja) * 2012-04-17 2017-05-31 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体上の発光素子または受光素子と光導波路との間の光の接続損失を低減させることに役立つ、スペーサ樹脂パターンの設計
KR101968929B1 (ko) * 2012-09-11 2019-04-16 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 포함하는 센싱 표시 패널
TWI561873B (en) * 2012-12-27 2016-12-11 Hon Hai Prec Ind Co Ltd Optical to electrical coverter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05264832A (ja) * 1992-03-18 1993-10-15 Furukawa Electric Co Ltd:The ガイド溝付き光導波路の製作方法
JPH06317715A (ja) * 1993-05-07 1994-11-15 Furukawa Electric Co Ltd:The 導波路型ピッチ変換部品
JPH0772347A (ja) * 1993-06-17 1995-03-17 Furukawa Electric Co Ltd:The ガイド溝付き光導波路の製作方法
JPH10282362A (ja) * 1997-04-02 1998-10-23 Japan Aviation Electron Ind Ltd 光導波路基板、光モジュール、光導波路基板の製造方法
JP2002131565A (ja) * 2000-10-20 2002-05-09 Dainippon Printing Co Ltd 実装用基板及びそれを用いたデバイスの搭載構造
JP2006011092A (ja) * 2004-06-25 2006-01-12 Ngk Spark Plug Co Ltd 光モジュール、光モジュール用セラミック基板
JP2011075917A (ja) * 2009-09-30 2011-04-14 Sumitomo Osaka Cement Co Ltd 光導波路素子

Also Published As

Publication number Publication date
US20150084145A1 (en) 2015-03-26
US9239438B2 (en) 2016-01-19

Similar Documents

Publication Publication Date Title
US8575529B2 (en) Photoelectric converter providing a waveguide along the surface of the mount substrate
US9541715B2 (en) Optical module, manufacturing method of optical module, and optical device
JP4830607B2 (ja) 光電気変換装置及びその製造方法並びに外部導波路
JPH0734495B2 (ja) オプトエレクトロニック集積回路サブアセンブリ
JP2006209068A (ja) 光導波路、光導波路モジュール及び光導波路モジュールの製造方法
US10151877B2 (en) Optical circuit module, optical transceiver using the same, and semiconductor photonic device
JP2011107384A (ja) 光結合デバイスの製造方法
JP6696151B2 (ja) 光集積素子及びその製造方法並びに光通信装置
JP2008102283A (ja) 光導波路、光モジュール及び光導波路の製造方法
JP7112254B2 (ja) 半導体モジュールおよび半導体モジュールを用いた通信方法
JP3652080B2 (ja) 光接続構造
JP5395042B2 (ja) 光路変換デバイスの製造方法
JP6507725B2 (ja) 光通信装置、光通信モジュール、及び光通信装置の製造方法
CN101128761A (zh) 包含基于soi的光学部件的多个集成电路的垂直堆叠
JP4506216B2 (ja) 光結合装置及びその製造方法
JP2010152274A (ja) 光集積デバイス及びその製造方法
US9239438B2 (en) Optical semiconductor element and method of manufacturing the same
JP4607063B2 (ja) 光路変換コネクタの製造方法
JP4793490B2 (ja) 光結合装置及びその製造方法
JP2016167005A (ja) 光学装置及び光学装置の製造方法
JP4800409B2 (ja) 光路変換コネクタの製造方法
JP2009223340A (ja) 光学部品、およびそれに用いられる光路変換デバイス
JP3557157B2 (ja) 光半導体装置及びその製造方法
JP5667649B2 (ja) 光デバイスの作製方法
JP6322059B2 (ja) 光デバイスの作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171003