CN101128761A - 包含基于soi的光学部件的多个集成电路的垂直堆叠 - Google Patents

Abstract

垂直堆叠的集成电路包括至少一个CMOS电子集成电路(IC)、基于SOI的光电子集成电路结构和光输入/输出耦合部件。多个金属化通路可穿过堆叠的厚度而形成，以便电气连接可在各个集成电路之间实现。能使用不同类型的光输入/输出耦合，如棱镜耦合、光栅、倒锥体等等。通过将光学和电气功能分离到独立的IC，各个IC的功能可被修改，而不需要重新设计余留的系统。通过使用具有CMOS电子IC的基于SOI的光电子器件的优点，为了光耦合的目的，可暴露一部分SOI结构以提供到波导SOI层的进入。

Description

包含基于SOI的光学部件的多个集成电路的垂直堆叠

相关申请的交叉引用

本申请要求于2005年2月4号提交的第60/650,061号美国临时申请的利益。

技术领域

本发明涉及多个集成电路芯片的垂直堆叠封装装置，尤其涉及用于基于SOI的光学部件和相关联的电子集成电路的垂直堆叠装置。

背景技术

当今的电子集成电路(ICs)的标准CMOS光刻设计规则使用90nm的线宽，非常可能减小至65nm及以下，也许低至约为22-32nm(或更小)的细线宽。尽管这种较细线宽的光刻法对于电子的应用是可接受的，它对企图在同一结构内将光学设备合并为电子器件的绝缘硅(SOI)应用提出了问题。尤其是，在SOI结构中的隐埋氧化物对于光学应用在厚度上必须为大约1微米(由于光学限制的原因)。然而，具有1微米厚的隐埋氧化物导致晶片的显著弯曲，尤其是当与先进电子器件的非常细的线宽的平面度要求相比较时。另外，对于细线宽电子器件，在基于SOI的结构中的表面硅层非常薄。这个较薄的层导致光模(optical mode)比以前大得多，因此为了限制的目的，需要甚至更厚的隐埋氧化物。

发明内容

上述问题由本发明进行解决，本发明涉及多个集成电路芯片的垂直堆叠封装装置，尤其是，涉及用于基于SOI的光学部件和相关联的电子集成电路的垂直堆叠装置。

根据本发明，垂直堆叠的集成电路包括至少一个CMOS电子集成电路(IC)、基于SOI的光电子结构和光输入/输出耦合部件。多个金属化通路可穿过堆叠的厚度而形成，以便电连接可在各个集成电路之间实现。能使用不同类型的光输入/输出耦合，如棱镜耦合、光栅、倒锥体、三维绝热(adiabatic)锥体等等。

本发明的一个方面是通过将电气部件和光电子部件分离到单独的IC，各个IC可被独立优化，同时保持它们之间的互连。

本发明的另一个方面是如下能力，即通过利用与基于SOI的光电子电路紧密接触的光输入/输出耦合部件，即使在存在相对复杂的电子和光电子电路的情况下，也能够提供到该结构的直接光进入。

本发明的其他方面和特征在下面的讨论过程期间以及通过参考附图将变得显而易见。

附图说明

现在参考附图，

图1在剖开的侧视图中显示了根据本发明形成的基于CMOS的电子器件和基于SOI的光电子器件的典型垂直堆叠；

图2显示了本发明的可替代的实施例，电子焊盘直接在基于SOI的光电子集成电路上形成，以及末端布置在电子IC的下侧(适合于连接至印刷线路板)；

图3显示了形成有本发明的垂直堆叠结构的典型的光学时钟装置。

图4是本发明另一个实施例的等轴测视图，在这种情况下，基于SOI的光电子集成电路布置为垂直堆叠中的底层，以及光输入/输出耦合部件包括梯形棱镜结构。

图5包含图4的实施例的备选方案的等轴测视图，在这种情况下，使用光栅作为输入/输出耦合部件，以及多个焊料块用于提供到基于CMOS的电子电路的电连接；

图6显示了图5的装置的变化形式，其中反向锥形光学耦合器代替了光栅；

图7包含本发明垂直堆叠结构的典型总体结构的顶视图；

图8是本发明另一个实施例的剖开的侧视图，在这种情况下，包括垂直堆叠在基于SOI的光电子IC上方的多个基于COMS的电子IC。

具体实施方式

图1在剖开的侧视图中显示了根据本发明形成的典型垂直堆叠装置。如图所示，该装置包括包含电子电路的第一集成电路(IC)10，其中使用传统的COMS加工技术制作IC 10。实际上，如上所描述的细线宽光刻可用于形成IC 10中的元件。基于SOI的光电子电路12以如图1所示的方式布置在电子IC 10的上方。如本领域所熟知的，基于SOI的电路12包括底部硅基底14，隐埋氧化物层16和相对薄的硅表面层18(以下称为“SOI层”)。虽然为了清楚起见没有在图1中特别说明，这层可包括需要来形成期望的无源和有源光学器件的不同掺杂区域和/或其他子层(例如，多晶硅、层间电介质和金属化)。对于本发明的这个特定的实施例，消散波耦合层20在SOI层18的上方形成，其中消散波耦合层20可包括二氧化硅。确定基于SOI的电路12的方向，使得硅基底14布置成与电子IC 10接触。光输入/输出(I/O)耦合部件22与基于SOI的电路12结合使用，以将光学信号引导入SOI层18并从SOI层18出来。在本发明的某些实施例中，光I/O耦合部件22作为基于SOI的电路12的集成部分而形成(例如，直接在SOI层18中形成的部件)。在其他情况中，光I/O耦合部件22可包括单独的离散部件(例如，光学棱镜)。

在如图1所示的特定布置中，包括多个焊盘位置28的电信号耦合区域24在光(I/O)耦合部件22中形成，并用于提供到电子IC 10的连接，如下所述。每个焊盘28通过相关联的金属化通路30连接至在基于SOI的电路12的上表面34上形成的焊盘32。在这个实施例的可替代的装置中，可去除电连接区域中光I/O耦合部件22的一部分，允许直接进入到焊盘32。回来参考图1的特定实施例，多个金属化通路36穿过基于SOI的电路12的全部厚度而形成，在电子IC 10上表面40上形成的多个触点38终止。本领域熟知的各种技术可用于形成穿过基于硅的结构内多个层的通路，以及IC封装技术用于芯片/晶片堆叠。本发明的一个方面是通过使用光电子电路(即，基于SOI的电路12)的可兼容CMOS的结构，在与用于形成无源和有源光学器件相同的加工步骤期间形成电触点和通路是相对简单的。

在图1的特定实施例中，看到光I/O耦合部件22包括一对棱镜耦合器42和44。在这个装置中，光输入信号I通过输入棱镜耦合器42和消散波耦合层20被导入SOI层18，其中光束被棱镜耦合器42适当地折射。棱镜耦合至基于SOI的结构的完整描述可在被转让给本申请的受让人的美国公布的申请2004/0190826中找到。如上所述，用于提供光耦合至SOI结构的各种其他技术可用作光I/O耦合部件22，其中这些可替代的技术也与CMOS加工技术相兼容，及可容易地在硅基底内形成。例如，光栅结构可被蚀刻到基于SOI的电路12中，其中控制光栅栅距和周期以提供光耦合。可替代地，反向锥形结构或三维绝热喇叭锥形元件可用于从光纤或光器件/波导将光信号耦合至SOI层18中。

图2显示了本发明的可替代的实施例，其使用不同的电触点装置。参考图2，堆叠装置与图1的装置相同，电子IC 10作为底层，基于SOI的光电子IC 12在中间，及光I/O耦合部件22布置在基于SOI的光电子IC 12的上方。与图1的装置相反，电互连通过电子IC 10的底部表面50被提供。在这种装置中，电触点可然后被制作到例如印刷线路板52。如图所示，多个焊盘54在底部表面50上形成，并适当地排列成接触印刷线路板52上的期望位置。终止于多个电触点58的多个通路56显示为穿过电子IC 10的厚度而形成。终止于消散波耦合层20的多个通路60穿过基于SOI的电路12的厚度被布置。需要到基于SOI的电路12的电连接的存在，以允许有源光器件如调制器、开关等能通过使用电信号被控制以提供在光器件内的自由载波调制。

当今的硅IC使用速度为10GHz及以上的计时信号。当这些速度增加至20GHz或超过时，电传输线变得有问题。例如40GHz时钟分配系统在硅中具有约5mm的四分之一波长。分配这个时钟信号需要使用负载终端电阻器来降低反射并确保合适的操作，显著增加了IC的功率损耗。如图3所示的一种解决方案是使用光信号路径来分配时钟信号。

图3显示了与图1相似的垂直堆叠装置。在这个装置中，电时钟信号在电子IC 10上产生，且可利用来在焊盘38传输。然后电时钟信号在沿通路36的垂直方向传播至SOI层18中。在那里，电/光转换装置60(如光调制器)使用传播的CW光信号来将电时钟信号转换成光时钟信号以通过SOI层18进行分配。如图所示，多个O/E分支62(如光电二极管)分布在沿SOI层18的预定位置，并用于向外耦合一部分传播的光时钟信号，以及将信号再转换成电的形式。电时钟信号然后通过通路36被传输，并在焊盘位置38处返回到电IC 10。当然，这样的装置可用于越过电子IC 10分配多种类型的高速信号，如时钟和数据信息信号。

图4在等轴测视图中显示本发明的不同实施例。在这个特定的实施例中，基于SOI的IC 12用作堆叠的“基底”，电子IC 70布置在基于SOI的IC 12的上方。在此实施例中，基于SOI的IC 12进一步包括传统的多层电介质/金属化堆叠72，其生长/沉积在SOI层18的上方，并用于使接近在电子IC 70上的电连接变得容易。尤其是，多个焊盘位置74沿堆叠72的顶层的外缘布置，以与外部信号/电源导线接触。然后在这个实施例中使用多个线粘结(wirebond)76以将电信号路径提供到在如图所示的电子IC 70上形成的多个电触点区域78。可替代地，多个倒装芯片焊料块，或任何其他类型的本领域熟知的低温粘结(bonding)装置，可用于形成电子IC 70和焊盘位置74之间的电连接，例如，聚合物粘结，低温等离子体激活直接粘结，共晶粘结等等。

在这个特定的实施例中，光I/O耦合部件22包括以图4所示的方式布置的梯形棱镜耦合器80，其中在优选实施例中，梯形棱镜耦合器80包括硅。如图所示，梯形棱镜耦合器80配置成使得电子IC 70“隐藏”在梯形棱镜耦合器80的下侧84中形成的腔体82中，同时仍允许接近焊盘位置74。为了提供进入光信号到SOI层18中的良好的耦合，去除光耦合区域附近的一部分堆叠72(以便向SOI层18“打开”窗口)，及形成相对薄的消散波耦合层86以覆盖梯形棱镜耦合器80的下侧84。优选地，抗反射涂层88布置在梯形棱镜耦合器80的暴露的上表面的上方。

图5显示了图4实施例的备选方案，其中在这种情况下，一组倒装芯片焊料块100用于提供电子IC 110与堆叠72之间的电连接。代替梯形棱镜耦合器80，图5的实施例使用一对分离的光栅，第一光栅120用于将自由空间的光信号耦合至SOI层18中，第二光栅120(未显示)用于从SOI层中输出耦合传播的光信号。在这种情况中，光栅直接在SOI层18中形成，周围的低折射率限制区域130用于沿SOI层18引导传播的光信号。光栅部件的深度和光栅结构的周期这样设计，以便最有效地耦合传播信号的波长。在一个典型的实施例中，绝热的光栅结构可用于保存传播信号的模(mode)。二氧化硅可用于限制区域130。

图6显示了图5实施例的变化形式，其中在这种情况下，光I/O耦合部件22包括在SOI层18内形成的反向锥形结构150。围绕反向锥形结构150而形成光学限制区域160(如低折射率电介质材料)。如采用上述的光栅，绝热结构可用于保存传播信号的模。如图6所示的实施例特别适合于光纤(或任何其它类型的光学器件)的输入/输出耦合，所述光纤在垂直堆叠结构中与光通道同轴布置。

应理解，依赖于本申请的输入和输出耦合器可包括不同的结构。例如，输入耦合可来自激光器或光纤，而来自SOI层18的输出可耦合至光纤或检波器中。另外，本发明的装置的优点是，使用硅技术允许在光I/O部件22中形成不同的对准特征(V-沟槽、基准点等等)，并提供在输入/输出光学器件和SOI层18之间的精确的被动对准。

图7在顶视图中显示本发明垂直堆叠装置中的各种元件的整体结构。在这种情况中，基于SOI的IC 12用作底部集成电路，光I/O耦合部件22布置在基于SOI的IC 12的SOI层18上的预定位置。如上所述，光I/O耦合部件22可包括棱镜耦合结构、光栅耦合、反向锥形耦合装置、三维绝热喇叭锥体或用于将传播的光信号耦合进或耦合出SOI层18的任何其他合适的结构。本发明装置的优点是，基于SOI的光电子IC 12和各种基于CMOS的电子IC的垂直堆叠组合提供到光耦合区域(即，SOI层18)的直接进入，因此简化了将光和电信号引导入结构的过程。

在如图7所示的特定结构中，在基于SOI的IC 12中形成的光子和电子元件(例如，波导、调制器、开关、谐振器、驱动器、检波器等等)布置在区域200内，所述区域200被耦合(未显示方式)以接收来自光I/O部件22的光信号。根据本发明，至少一个电子IC 110位于具有基于SOI的IC 12的堆叠结构内，电触点被形成到下面的多层堆叠72的焊盘区域74，如图6和7所示。如图7所示，分离的电子IC 110-1和110-2可与光子功能区域200接触，每个电子IC分别由堆叠72-1和72-2的分离部分支持。实际上，任何期望数量的分离的电子IC可安置在基于SOI的IC 12的上方。附加多于一个电子IC的能力允许整个光电子系统的功能中的灵活性，以及允许在系统的各种电子需求方面容易做出修改。例如，一个电子IC可包括存储元件，另一个电子IC可包括跨导倒数放大器或驱动器模块等。另外，在具有基于SOI的IC 12的堆叠结构中分离电子IC的使用是电子器件可利用IC加工技术中技术状态的发展，并可允许不同技术的“混合”(例如，块CMOS、BiCMOS、全耗尽SOI、部分耗尽SOI、应变硅CMOS、SiGe CMOS和各种存储器加工)用在同一堆叠中，以便优化单个IC的性能。因此，当一种技术进步时，不必重新设计余留的元件，节约了研发和制作费用，以及缩短了改进装置的上市时间。

图8在剖开的侧视图中显示图7结构的变化形式，其中在这个例子中，多个电子IC 300-1和300-2本身堆叠在垂直结构中，电子IC 300-1布置在堆叠72的焊盘位置74的上方，并电粘结到焊盘区域74。虽然只显示了两个这样的电子IC 300，应理解可使用任何需要数量的分离电子IC。可替代地，可使用图7和图8的装置的组合。参考图8，多个金属化通路310用于互连不同的特定焊盘位置74，以及提供到SOI层18或中间区域330(如多晶硅或掺杂硅区域)的终止连接。如本领域所熟知的，将多晶硅附加到基于SOI的光学结构允许通过该结构传播的光信号的增强的操作。如图所示，光I/O耦合部件位于分离的区域，在这种情况下，它被布置在一部分暴露的SOI层的上方。这样，即使图8的装置包括相对复杂的电子器件和光电子器件的组合，仍然保持相对简单地实现光学接口。

Claims (9)

1.一种多个集成电路的垂直堆叠装置，所述装置包括：

基于绝缘硅(SOI)的光电子集成电路，其至少包括硅基底、中间电介质层和相对薄的硅表面层(SOI层)，至少在所述SOI层中形成有源和无源光学器件；

至少一个基于硅的电子集成电路，其布置成与所述基于SOI的光电子集成电路垂直堆叠，并向所述基于SOI的光电子集成电路提供电控制信号；以及

光输入/输出耦合部件，其与所述垂直堆叠装置的所述SOI层结合起来布置，以将光信号耦合进所述基于SOI的光电子集成电路中以及从所述基于SOI的光电子集成电路中耦合出来。

2.根据权利要求1所述的垂直堆叠装置，其中所述多个集成电路堆叠成使得所述至少一个基于硅的电子集成电路布置为所述堆叠的底层，所述基于SOI的光电子集成电路布置在所述至少一个基于硅的电子集成电路的上方。

3.根据权利要求2所述的垂直堆叠装置，其中在所述基于SOI的光电子集成电路的上表面上形成第一组多个金属触点，及在所述至少一个基于硅的电子集成电路的上表面布置第二组多个金属触点，穿过所述基于SOI的光电子集成电路的厚度而形成多个金属化通路，所述金属触点和金属化通路的组合形成穿过所述垂直堆叠装置的电信号路径。

4.根据权利要求2所述的垂直堆叠装置，其中所述基于SOI的光电子电路是粘结至所述至少一个基于硅的电子集成电路的倒装芯片。

5.根据权利要求2所述的垂直堆叠装置，其中在所述至少一个基于硅的电子集成电路的底部表面上形成多个金属触点，及穿过所述至少一个基于硅的电子集成电路和所述基于SOI的光电子电路的厚度而形成多个相关联的金属化通路，该组合提供穿过所述垂直堆叠装置的电信号路径。

6.根据权利要求5所述的垂直堆叠装置，其中在所述至少一个基于硅的电子集成电路的底部表面上的所述多个金属触点布置成接触相关联的印刷线路板。

7.根据权利要求1所述的垂直堆叠装置，其中所述多个集成电路堆叠成使得所述基于SOI的光电子电路布置为底部支持集成电路，所述至少一个基于硅的电子集成电路和所述光输入/输出耦合部件布置在所述基于SOI的光电子电路的SOI层上方的分离位置，所述堆叠装置进一步包括在所述SOI层和所述至少一个基于硅的电子集成电路之间形成的多层电介质/金属堆叠，所述堆叠包括用于提供到外部源的电连接的多个焊盘。

8.根据权利要求7所述的垂直堆叠装置，其中所述至少一个基于硅的电子集成电路是粘结至所述多层堆叠的所述焊盘的倒装芯片。

9.根据权利要求7所述的垂直堆叠装置，其中所述至少一个基于硅的电子集成电路被线粘结到所述多层堆叠的所述焊盘。

Images