JP2009021267A - 外部接続用電極を配置した半導体装置及びその製造方法 - Google Patents
外部接続用電極を配置した半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009021267A JP2009021267A JP2007180433A JP2007180433A JP2009021267A JP 2009021267 A JP2009021267 A JP 2009021267A JP 2007180433 A JP2007180433 A JP 2007180433A JP 2007180433 A JP2007180433 A JP 2007180433A JP 2009021267 A JP2009021267 A JP 2009021267A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- substrate
- semiconductor device
- internal connection
- connection electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】センサー素子とその処理用LSIのような複数個の素子を同一パッケージに実装して、小型化し、しかも低コスト化を図る。
【解決手段】本発明は、上面に配線パターンを有する基板と、支持部、該支持部面に配置された配線パターン、該配線パターンに接続される一端を有する複数の内部接続用電極、及び該配線パターンに接続される第1の半導体チップを有する内部接続用電極構造体と、基板上の配線パターンと接続される第2の半導体チップとを備える。内部接続用電極の他端を、基板上の配線パターンと接続することにより、内部接続用電極構造体を基板上に固定して、樹脂を封止し、かつ、外部接続用電極を、おもて面側或いは裏面側の少なくとも一方に配置する。
【選択図】 図1
【解決手段】本発明は、上面に配線パターンを有する基板と、支持部、該支持部面に配置された配線パターン、該配線パターンに接続される一端を有する複数の内部接続用電極、及び該配線パターンに接続される第1の半導体チップを有する内部接続用電極構造体と、基板上の配線パターンと接続される第2の半導体チップとを備える。内部接続用電極の他端を、基板上の配線パターンと接続することにより、内部接続用電極構造体を基板上に固定して、樹脂を封止し、かつ、外部接続用電極を、おもて面側或いは裏面側の少なくとも一方に配置する。
【選択図】 図1
Description
本発明は、複数個の回路素子を配置して樹脂封止すると共に、該回路素子間で内部接続するだけでなく外部に接続される外部接続用電極を配置した半導体装置及びその製造方法に関する。
イメージセンサー、圧力センサー、加速度センサー等のセンサーICは、通常、そのための処理回路用LSIと別個に構成されるが、これらセンサーICと処理回路用LSIのような複数個の回路素子を、1つのパッケージの中に実装した半導体パッケージの要求がある。
特許文献1は、パッケージを2重に使って複数個の回路及び素子を一体化した技術を開示するが、同一パッケージ内に収納するものとは異なる。
特許文献2はデジタルカメラの撮像素子チップの取付技術を開示するが、レンズと撮像素子チップの実装工法を示しているのみであって、処理用LSIとの接続には言及していない。
特許文献3は、ひとつのパッケージ基板の両面を使って実装する技術を開示する。図19は、特許文献3に記載のセンサーモジュールを示す断面図である。基板の一方の面に赤外線センサーチップを実装し、他方の面に信号処理用ICをベアチップ実装する。赤外線センサーチップを覆うフィルター兼用の位置決めカバーを基板に固着して、本体基板(図示省略)上に形成されたセンサー受光窓に嵌合させる。赤外線センサーチップと基板、及び、信号処理用ICと基板は、ボンディングワイヤにより接続される。信号処理用IC及びそれに接続されたボンディングワイヤは封止樹脂により保護される。
このように、図示の構成は、1つの基板に複数個の素子を実装することができるが、基板の両面を使うため、実装工程が複雑になりコストアップする要因になる。また、両面が部品で覆われているため、レンズや本体基板に取り付ける場合に、接続点が周辺しかなく面積が大きくなるという問題がある。
特開平8−46881号公報
特開2004−7499号公報
特開平7−326779号公報
本発明は、センサー素子とその処理用LSIのような複数個の素子を同一パッケージに実装して、小型化でき、しかも低コスト化を図ることのできる積層パッケージング技術を提供することを目的としている。
内部に収容した複数個の半導体チップ間の電気的接続をすると共に、外部接続用電極を配置する本発明の半導体装置は、上面に配線パターンを有する基板と、支持部、該支持部面に配置された配線パターン、該配線パターンに接続される一端を有する複数の内部接続用電極、及び該配線パターンに接続される第1の半導体チップを有する内部接続用電極構造体と、基板上に固定され、かつ基板上の配線パターンと接続される第2の半導体チップとを備える。内部接続用電極の他端を、基板上の配線パターンと接続することにより、内部接続用電極構造体を基板上に固定して、基板と支持部の間に樹脂を封止し、かつ、基板上の配線パターン或いは支持部面に配置された配線パターンと接続される外部接続用電極を、おもて面側或いは裏面側の少なくとも一方に配置する。
また、本発明の半導体装置の製造方法は、基板上面に配線パターンを形成し、支持部を備え、該支持部面に配線パターンを配置して、該配線パターンに複数の内部接続用電極の一端を接続し、かつ該配線パターンに第1の半導体チップを接続することにより内部接続用電極構造体を形成する。基板上に第2の半導体チップを固定し、かつ基板上の配線パターンと接続する。内部接続用電極の他端を、基板上の配線パターンと接続することにより、内部接続用電極構造体を基板上に固定して、基板と支持部の間に樹脂を封止し、かつ、基板上の配線パターン或いは支持部面に配置された配線パターンと接続される外部接続用電極を、おもて面側或いは裏面側の少なくとも一方に配置する。
また、支持部は電鋳法により配線パターン及び外部接続用電極を成長させるための電鋳母型であり、後の工程で剥がして除去した後、保護膜を塗布する。第1の半導体チップはイメージセンサチップであり、第2の半導体チップは信号処理用LSIチップであり、該イメージセンサチップの上面側に配置した透明ガラスを通して、外部からの光線がイメージセンサチップの受光素子領域に入射できるように構成することができる。さらに、前記透明ガラスの上面を覆うようにレンズを貼り付けることにより、レンズ付きのカメラモジュールを構成することができる。
本発明によれば、センサー素子とその処理用LSIのような複数個の素子を同一パッケージに実装して、小型化でき、しかも低コスト化を図ることができる。また、これによって、イメージセンサーと信号処理ICを一体に実装した薄型のイメージセンサーモジュール、或いはカメラ用のレンズを取り付けたカメラモジュールの提供が可能となる。
図1は、本発明の第1の実施形態を示す片面電極構造タイプの外部接続用電極を配置した半導体装置の断面図を示している。なお、図示したように、有機基板側を裏面として、その上に配置される第1及び第2の半導体チップ側をおもて面と称する。LSIチップのような第2の半導体チップは、有機基板上にダイボンド材により接着して、有機基板の最上層の配線パターンとはボンディングワイヤ(ワイヤボンド接続方式)により接続する。この有機基板の配線パターン上には、内部接続用電極構造体が固定され、かつ電気的に接続される。内部接続用電極構造体には、第1の半導体チップが装着されている。内部接続用電極構造体の作製及び接続の詳細は、後述する。有機基板の上面は、LSIチップ(第1及び第2の半導体チップ)及びボンディングワイヤを覆うように樹脂封止される。有機基板の裏面側には、外部接続用のバンプ電極が形成される。
次に、図1に示した第1の実施形態を示す片面電極構造タイプの外部接続用電極を配置した半導体装置の製造工程を、図2〜図6を参照しつつ順を追って説明する。
図2は、板状の支持部により一体に連結されている内部接続用電極構造体の詳細を示す図であり、図2(A)及び(B)は1個のパッケージのための単体パターンの側面断面図及び斜視図をそれぞれ示し、また図2(C)は4個のパッケージのための4個の単体パターンを1個に連結したパターンの斜視図を示している。メッキにより、支持部に支持される内部接続用電極だけでなく、それに接続される配線パターンを形成する。これによって、図示の内部接続用電極構造体には、上面配線パターン造り込みがなされている。
これら単体パターン或いは連結パターンは、配線パターン及び複数の内部接続用電極を支持部により一体に連結して構成される。板状の支持部は、ポリイミドテープなどに代表される薄膜フィルムの絶縁基材により作成することができる。また、半導体装置の製造中に、より強い剛性がこの絶縁基材に求められる場合は、この絶縁基材と、この裏側(配線パターン形成面の反対側)に貼り付けた補強板(例えば、ステンレス板)との2層構成を用いることができる。但し、この補強板は、図6を参照して後述する樹脂封止工程後に、剥離して除去する。
内部接続用電極は、例示したような円柱形状に限らず、矩形、多角形状等を含む柱状(棒状)形状であれば良い。配線パターン及び内部接続用電極はメッキによって作製することができる。周知のように、無電解メッキ技術を用いれば、電気メッキのように通電を必要としないため、プラスチックやセラミックスのような不導体にもメッキ可能である。素材の形状や種類にかかわらず均一な厚みの皮膜が得られる。
この例に示した内部接続用電極構造体の支持部は、半導体装置として製造が完成した際には保護膜として機能するので、支持部を半導体装置から剥がす必要はない。このような場合、配線パターンの作製、及びそれに続く内部接続用電極の作製をメッキにより行うことができる。或いは、配線パターンの作製のみをメッキによって行い、その後、それ自体公知の技術のように、例えば、ニッケルまたは銅とか、ニッケル合金、或いは銅合金等の金属ワイヤーの先端を加熱溶融してボールを形成した後、配線パターン上の所望位置にそのボールを超音波併用熱圧着し、その後、金属ワイヤーを切断することによって、内部接続用電極を装着することができる。
ただし、図8〜図11を参照して後述する第3の実施形態の半導体装置のように、支持部をはがして除去する必要があるときには、メッキ法ではなく、電鋳法を用いて配線パターン及び内部接続用電極を形成する。
電鋳法自体は、周知の加工法である。電鋳法とは「電気メッキ法による金属製品の製造・補修又は複製法」であって、基本的には電気メッキと同様であるが、メッキ厚、メッキ皮膜の分離操作を行う点が、電気メッキとは異なる。また、母型よりメッキ皮膜を剥離して使用する場合、メッキ皮膜の物性の制御・管理が重要ポイントとなる。本発明で用いる電鋳法により成長させる導電性材料のメッキ金属としては、ニッケルまたは銅とか、ニッケル合金、或いは銅合金を含む材料を用いることができる。本発明で用いる母型材質としては、電鋳リードフレームに一般的な導電性材料であるステンレスを用いることができるが、それ以外に、樹脂封止のために用いる樹脂材料と熱膨張係数が大きく異ならない材質、例えばベースに銅材料を用いて表面はメッキパターンが剥離し易いようにメッキ用の電気を通す程度の薄い酸化膜等の材料で覆ったものを用いることができる。内部応力の生じないようなメッキ浴の組成やメッキ条件を選定する必要があり、ニッケルメッキの場合、メッキ浴として、スルファミン酸ニッケル浴が利用されている。
図20は、フォトレジストを用いた電鋳部品の製造方法を示す工程図である。以下、電鋳法について説明するが、この工程図に示した製造ステップは、メッキの場合にも適用可能である。メッキの場合は、母型としてステンレスのような導電体に代えて絶縁体を用い、これを剥がすことなく半導体装置の保護膜として機能させることになる。
電鋳法は、図20(a)に示すように、ステンレス等の母型の上面に、フォトレジスト(不導体被膜)を塗布する。次いで、パターンフィルムを通して露光するパターン焼き付け及びその後の現像により、非メッキ部分をフォトレジストパターンで覆った電鋳用原版を形成する(図20(b))。電鋳用原版のフォトレジストパターンの厚さは、製品(内部接続用電極、或いは配線パターン)の厚さ以上であり、内部接続用電極の場合は、例えば100μm〜300μ前後の厚さとする。続いて、フォトレジストパターンの開口部にメッキ金属が形成される(図20(c))。適性温度に維持されたメッキ浴(例えば、スルフォミン酸ニッケル液)中に、陽極側に電鋳させようとする電鋳金属を入れ、陰極側にステンレス等の電鋳母型を配置する。陰極側の電鋳母型の表面上には、図20(c)に示すように、フォトレジストパターンが予め形成されている。電流を流すと、陽極側の電鋳金属が溶け出して、電鋳母型上のフォトレジストパターン開口部にメッキされる。
次に、図20(d)に示すように、平坦化加工が行われる。次に、レジストを除去すると(図20(e))、レジスト部分以外がそのまま配線パターンや内部接続用電極となる。そして、このメッキ金属を電鋳母型から剥離する(図20(f))。形成されたメッキ金属と支持部の剥がしが、熱や圧力で容易に行うことができるのが、電鋳法の特徴である。
後述する第3の実施形態(図8〜図11参照)は、図20(a)〜(d)に示す工程を2回繰り返し、最初の工程で、配線パターンを形成した後、2回目の工程で、配線パターンに接続される内部接続用電極を形成する。その後、レジストを除去して、配線パターンに接続される内部接続用電極を剥離することになる。
図3は、第1の半導体チップを接続した状態で示す内部接続用電極構造体の断面図(A)及び斜視図(B)である。図示の内部接続用電極構造体は、支持部に支持された配線パターン上に、センサーチップのような第1の半導体チップが載置されて、例えば、フリップチップボンド接続により配線パターンと電気的に接続される。
次に、図3に示したような内部接続用電極構造体は、別途組み立てた図4に示すような有機基板上に固定され、かつ電気的に接続されることになる。図4は、多層有機基板上に第2の半導体チップを接着しかつ接続した状態で示す図である。第2の半導体チップは、多層有機基板上にダイボンド材により接着して、有機基板の最上層の配線パターンとはボンディングワイヤにより接続するものとして例示している。多層または単層有機基板の最上層の配線パターンに、ボンディングワイヤ接続電極となるボンディング用金属パッド部が形成されると共に、該パッド部への配線が形成される。この多層または単層有機基板のおもて面の金属パッド部と、第2の半導体チップは、Auボンディングワイヤにより接続される。或いは、半導体チップは、有機基板に対してフリップチップボンド接続することもできる(図示省略)。この場合、半導体チップは、多層または単層有機基板の最上層の配線パターンに、通常の技術を用いて、フリップチップボンド接続される。
多層または単層有機基板は、単層2層配線構造や複数層から成る基板の各層に、それぞれ配線パターンを形成した後これらの基板を貼り合わせ、必要に応じて各層の配線パターンを接続するためのスルーホールを形成したものである。このスルーホールの内部には導体層が形成され、この導体層が裏面側に形成された端面電極部であるランドと接続されている。即ち、スルーホールの導体層は、必ずしもそのままランドにはならない。さらに、このランドには、ハンダ材料を付着させて、外部接続用のバンプ電極を形成することができる。このような多層または単層有機基板は、例えば、「ハンダボール」と呼ばれる小さいハンダ材料を丸めたもの(バンプ)を裏面に実装した(BGA:Ball Grid Array)一括封止有機基板として知られている。
図5は、第1の半導体チップを装着した内部接続用電極構造体(図3参照)を、第2の半導体チップを装着した有機基板(図4参照)上に固定し、接続した状態で示す図である。有機基板の配線パターンの所定の位置には、内部接続用電極が固定されかつ電気的に接続される。内部接続用電極を固定及び接続する手法としては、(1)超音波による接合、(2)銀ペースト等の導電性ペーストによる接続、(3)半田接続、(4)有機基板側に設けた接続電極用金属パッド部に凹部を設ける一方、内部接続用電極構造体側は凸部を設けて挿入圧着あるいは挿入しカシメる方法、により行うことができる。
図6は、樹脂封止した状態で示す図である。一体に連結されている内部接続用電極が固定された後、この状態で、有機基板の上面は、支持部の下面までトランスファーモールドされ、或いは液状樹脂(材質は、例えばエポキシ系)を用いて樹脂封止される。
この段階の構成により、完成製品として使用可能であるが、この後、図1を参照して前述したように、内部接続用電極の裏面側に形成された端面電極部(ランド)に、外部接続用のバンプ電極を形成することができる。さらに、チップ個片化のための切断を行って、製品として完成させる。
図7は、本発明の第2の実施形態を示す両面電極構造タイプの外部接続用電極を配置した半導体装置の断面図を示している。上述した図6に示す工程後、第1の実施形態においては、裏面側に外部接続用のバンプ電極が形成されるが、第2の実施形態においては、裏面側だけでなくおもて面側にも外部接続用のバンプ電極が形成される。おもて面側のバンプ電極は、形成すべき位置において、保護膜として機能している支持部に孔をあけ、配線パターンに接続されるバンプ電極を形成する。これによって、第1及び第2の半導体チップを装着した両面電極構造の半導体装置が作製される。
図8は、本発明の第3の実施形態を示すイメージセンサーモジュールに適用した片面電極構造タイプの外部接続用電極を配置した半導体装置の断面図を示している。第3の実施形態は、第1の半導体チップとしてイメージセンサチップを、かつ第2の半導体チップとして信号処理用LSIチップを装着する。イメージセンサチップの上面側に透明ガラスが配置されており、この透明ガラスを通して、外部からの光線がイメージセンサチップの受光素子領域に入射できるように構成されている。
即ち、支持部(図9参照)と一体になった電極パターンを有する内部接続用電極構造体を形成し、内部接続用電極構造体にイメージセンサチップ(第1の半導体チップ)及び透明ガラスを装着する。そして、この構造体を、信号処理用LSIチップ(第2の半導体チップ)が搭載された有機基板に接続した後、支持部と有機基板の間に樹脂を充填し、然る後に該支持部を剥がして、露出した上面の配線パターンに保護膜を塗布する。
次に、図8に示した第3の実施形態を示すイメージセンサーモジュールに適用した半導体装置の製造工程を、図9〜図11を参照しつつ説明する。図9は、透明ガラスを装着した状態で示す図(A)と、その拡大図(B)である。上述した図2に示す工程後、図9に示すように、透明ガラスが装着される。但し、上述した第1及び第2の実施形態の場合とは異なり、この第3の実施形態では、支持部として、電鋳法における母型となり得る導電性材料を用いる。この導電性の支持部の上に、上述した電鋳法を用いて、配線パターン及び内部接続用電極が形成されている。この導電性の支持部は、後の工程で剥がされることになる。
配線は、透明ガラスが位置するところを除くようにして行われている。板状の支持部には、透明ガラスが接着剤を用いて取付けられる。透明ガラスは、円形でも4角形でも良い。この取付けは、後で剥れ易いように仮止めにより行われる。支持板へのガラスの取付けは、例えば熱(封止工程)を加えることによって後で支持板と剥れ易くなるような接着剤を用いる。透明ガラスのエッジは樹脂の食付きがよくなるようにアンカー効果のあるエッジとすることが望ましい。
その後、図5を参照して説明したような有機基板への固定工程、及び図6を参照して説明した樹脂封止工程を経て、支持部(電鋳母型)を剥離する。図10は、支持部を剥離した状態で示す図である。
次に、図11に示すように、露出した上面の配線に保護膜(材質は、例えばソルダーレジスト)を塗布する。この段階の構成により、完成製品として使用可能であるが、この後、図8に示すように、裏面側に形成された端面電極部(ランド)に、外部接続用のバンプ電極を形成することができる。
図12は、レンズを一体に取り付けた片面電極構造のレンズ付きの半導体装置を例示する図である。上述した図11に示す工程後、透明ガラスの上面を覆うようにレンズを接着剤により貼り付ける。これによって、レンズ付きのカメラモジュールが完成する。
図13は、本発明の第4の実施形態を示す片面電極構造タイプの外部接続用電極を配置した半導体装置の断面図である。上述した半導体装置は、基板として、有機基板を用いた例を示したが、この第4の実施形態の半導体装置は、内部に配線層の無い通常の、例えば、Si基板のような基板を用いる。この基板の表面には、リソグラフィーとメッキなどの半導体プロセス技術を用いて配線パターンを形成する。この配線パターンの上には、第2の半導体チップをダイボンド材により接着して、基板上の配線パターンとはボンディングワイヤにより接続するものとして例示している。
基板の配線パターンの所定の位置には、図3を参照して前述したような内部接続用電極構造体が固定されかつ電気的に接続される。その後、図6を参照して前述したように、樹脂封止される。
この後、おもて面側にバンプ電極が形成される。バンプ電極は、形成すべき位置において、保護膜として機能している絶縁物支持部に孔をあけ、配線パターンに接続するバンプ電極を形成する。これによって、第1及び第2の半導体チップを装着した片面電極構造の半導体装置が、基板上に作製される。
図14〜図16は、本発明の第5の実施形態を示す両面電極構造タイプの外部接続用電極を配置した半導体装置の製造工程を説明する図である。図14は、内部接続用電極構造体の別の例を示す図である。この構造体は、支持部として、両面に端面電極部(ランド)を配置した多層有機基板を用いる点で、上述した図2に示した例とは異なっている。図14(A)は、多層有機基板(第1の有機基板)そのものを示す図である。図14(B)は、その一方の面に形成されている配線パターンに接続されたランドに、内部接続用電極を接続した状態で示す図である。この内部接続用電極は、金属ワイヤーの先端を加熱溶融してボールを形成した後、配線パターン上の所望位置にそのボールを超音波併用熱圧着し、その後、金属ワイヤーを切断することによって装着する上述の接続方法を用いて、電気的及び機械的に接続することができる。又は、円柱或いは角柱に加工された内部接続用電極を、配線パターン上の所定位置にピン挿入することができる。或いは、内部接続用電極をメッキにより形成することもできる。
次に、図14(C)に示すように、第1の半導体チップを有機基板上に取り付けて、配線パターン上のランドと接続する。この接続のために、上述したようなボンディングワイヤ接続方法を用いることもできるが、ここでは、第1の半導体チップを、第1の有機基板上の配線パターン(ランド)に対してフリップチップボンド接続するものとして例示している。このようにして構成された内部接続用電極構造体は、図4を参照して説明したような有機基板(第2の有機基板)上に固定される。
図15は、第2の半導体チップを装着した第2の有機基板上に、内部接続用電極構造体を接続した状態で示す図である。この後、図16に示すように、上述の例と同様に、樹脂封止工程を経て、両面の端面電極部(ランド)に、バンプ電極を形成する。これによって両面電極構造タイプの半導体装置が完成する。
図17は、本発明の第6の実施形態を示す複数素子内蔵タイプの外部接続用電極を配置した半導体装置の断面図である。図17においては、第1及び第2の半導体チップに加えて、第3の半導体チップ、抵抗、及びコンデンサを追加装着した例を示している。このように、本発明は、第1及び第2の半導体チップだけでなく、さらに別の半導体チップ及び回路素子を配置することができる。
図18は、本発明の第7の実施形態を示す多段構成タイプの外部接続用電極を配置した半導体装置の断面図である。図示したように、図4を参照して説明したようにして第2の半導体チップが装着された有機基板上には、複数の内部接続用電極構造体(第1の構造体、第2の構造体、及び第3の構造体)が多段に接続される。そして、少なくとも、最上位に位置する第3の構造体は、図14を示すようにして作製されて、そこには、第1の半導体チップが装着される。図中において、第3の半導体チップは、第1の構造体の上側に装着するものとして例示している。このように、本発明によれば、多段構成することが容易に可能となる。
Claims (16)
- 内部に収容した複数個の半導体チップ間の電気的接続をすると共に、外部接続用電極を配置した半導体装置において、
上面に配線パターンを有する基板と、
支持部、該支持部面に配置された配線パターン、該配線パターンに接続される一端を有する複数の内部接続用電極、及び該配線パターンに接続される第1の半導体チップを有する内部接続用電極構造体と、
前記基板上に固定され、かつ前記基板上の配線パターンと接続される第2の半導体チップと、を備え、
前記内部接続用電極の他端を、前記基板上の配線パターンと接続することにより、前記内部接続用電極構造体を前記基板上に固定して、前記基板と前記支持部の間に樹脂を封止し、かつ、前記基板上の配線パターン或いは前記支持部面に配置された配線パターンと接続される外部接続用電極を、おもて面側或いは裏面側の少なくとも一方に配置したことから成る半導体装置。 - 前記基板は有機基板であり、該有機基板の裏面側に外部接続用電極を形成した請求項1に記載の半導体装置。
- 前記支持部に孔をあけ、配線パターンに接続される外部接続用電極を形成した請求項1に記載の半導体装置。
- 前記支持部は絶縁基材からなり、保護膜として機能する請求項1に記載の半導体装置。
- 前記絶縁基材は、その裏側に補強板を貼り付けて2層構成にして、前記樹脂の封止後に前記補強板を除去した請求項4に記載の半導体装置。
- 前記支持部は電鋳法により配線パターン及び外部接続用電極を成長させるための電鋳母型であり、後の工程で剥がして除去した後、保護膜を塗布する請求項1に記載の半導体装置。
- 前記第1の半導体チップはイメージセンサチップであり、前記第2の半導体チップは信号処理用LSIチップであり、該イメージセンサチップの上面側に配置した透明ガラスを通して、外部からの光線がイメージセンサチップの受光素子領域に入射できるように構成した請求項6に記載の半導体装置。
- 前記透明ガラスの上面を覆うようにレンズを貼り付けることにより、レンズ付きのカメラモジュールを構成した請求項7に記載の半導体装置。
- 前記基板として、内部に配線層の無い基板を用いた請求項1に記載の半導体装置。
- 前記支持部として、両面に端面電極部を配置した多層有機基板を用いる請求項1に記載の半導体装置。
- 前記第1及び第2の半導体チップに加えて、さらに別の半導体チップ及び回路素子を配置した請求項1に記載の半導体装置。
- 複数の内部接続用電極構造体を多段に接続した請求項1に記載の半導体装置。
- 内部に収容した複数個の半導体チップ間の電気的接続をすると共に、外部接続用電極を配置した半導体装置の製造方法において、
基板上面に配線パターンを形成し、
支持部を備え、該支持部面に配線パターンを配置して、該配線パターンに複数の内部接続用電極の一端を接続し、かつ該配線パターンに第1の半導体チップを接続することにより内部接続用電極構造体を形成し、
前記基板上に第2の半導体チップを固定し、かつ前記基板上の配線パターンと接続し、
前記内部接続用電極の他端を、前記基板上の配線パターンと接続することにより、前記内部接続用電極構造体を前記基板上に固定して、前記基板と前記支持部の間に樹脂を封止し、かつ、前記基板上の配線パターン或いは前記支持部面に配置された配線パターンと接続される外部接続用電極を、おもて面側或いは裏面側の少なくとも一方に配置したことから成る半導体装置の製造方法。 - 前記支持部は電鋳法により配線パターン及び外部接続用電極を成長させるための電鋳母型であり、後の工程で剥がして除去した後、保護膜を塗布する請求項13に記載の半導体装置の製造方法。
- 前記第1の半導体チップはイメージセンサチップであり、前記第2の半導体チップは信号処理用LSIチップであり、該イメージセンサチップの上面側に配置した透明ガラスを通して、外部からの光線がイメージセンサチップの受光素子領域に入射できるように構成した請求項14に記載の半導体装置の製造方法。
- 前記透明ガラスの上面を覆うようにレンズを貼り付けることにより、レンズ付きのカメラモジュールを構成した請求項15に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180433A JP2009021267A (ja) | 2007-07-10 | 2007-07-10 | 外部接続用電極を配置した半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180433A JP2009021267A (ja) | 2007-07-10 | 2007-07-10 | 外部接続用電極を配置した半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009021267A true JP2009021267A (ja) | 2009-01-29 |
Family
ID=40360691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007180433A Pending JP2009021267A (ja) | 2007-07-10 | 2007-07-10 | 外部接続用電極を配置した半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009021267A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103296043A (zh) * | 2013-05-31 | 2013-09-11 | 格科微电子(上海)有限公司 | 图像传感器封装方法及结构、图像传感器模组及形成方法 |
CN103413815A (zh) * | 2013-08-05 | 2013-11-27 | 格科微电子(上海)有限公司 | 晶圆级图像传感器封装结构和晶圆级图像传感器封装方法 |
WO2018235522A1 (ja) * | 2017-06-23 | 2018-12-27 | 株式会社村田製作所 | 電子部品装置 |
-
2007
- 2007-07-10 JP JP2007180433A patent/JP2009021267A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103296043A (zh) * | 2013-05-31 | 2013-09-11 | 格科微电子(上海)有限公司 | 图像传感器封装方法及结构、图像传感器模组及形成方法 |
CN103413815A (zh) * | 2013-08-05 | 2013-11-27 | 格科微电子(上海)有限公司 | 晶圆级图像传感器封装结构和晶圆级图像传感器封装方法 |
WO2018235522A1 (ja) * | 2017-06-23 | 2018-12-27 | 株式会社村田製作所 | 電子部品装置 |
CN110785839A (zh) * | 2017-06-23 | 2020-02-11 | 株式会社村田制作所 | 电子部件装置 |
US11239821B2 (en) | 2017-06-23 | 2022-02-01 | Murata Manufacturing Co., Ltd. | Electronic component device |
CN110785839B (zh) * | 2017-06-23 | 2024-03-19 | 株式会社村田制作所 | 电子部件装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101150322B1 (ko) | 반도체 칩 패키지 및 그 제조 방법 | |
JP4274290B2 (ja) | 両面電極構造の半導体装置の製造方法 | |
JP5605222B2 (ja) | 3次元実装半導体装置及びその製造方法 | |
WO2009123048A1 (ja) | 配線用電子部品及びその製造方法 | |
KR101195786B1 (ko) | 칩 사이즈 양면 접속 패키지의 제조 방법 | |
JP2009070882A (ja) | 半導体チップパッケージ及びその製造方法 | |
JP2008252016A (ja) | 基板およびその製造方法、回路装置およびその製造方法 | |
JP2005294443A (ja) | 半導体装置及びその製造方法 | |
JP2009021267A (ja) | 外部接続用電極を配置した半導体装置及びその製造方法 | |
CN111199924B (zh) | 半导体封装结构及其制作方法 | |
JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
JP2009059771A (ja) | ウエハレベルチップサイズパッケージ及びその製造方法 | |
JP2009283738A (ja) | 配線用電子部品及びその製造方法 | |
WO2010058595A1 (ja) | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 | |
JP2014143448A (ja) | 配線用電子部品及びその製造方法 | |
JP2010161101A (ja) | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 | |
JP2010135828A (ja) | 基板およびその製造方法、回路装置およびその製造方法 |