JP2010161101A - 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 - Google Patents

配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2010161101A
JP2010161101A JP2009000745A JP2009000745A JP2010161101A JP 2010161101 A JP2010161101 A JP 2010161101A JP 2009000745 A JP2009000745 A JP 2009000745A JP 2009000745 A JP2009000745 A JP 2009000745A JP 2010161101 A JP2010161101 A JP 2010161101A
Authority
JP
Japan
Prior art keywords
thin film
wiring
film tape
wiring portion
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009000745A
Other languages
English (en)
Inventor
Masamichi Ishihara
政道 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Institute of Technology NUC
Original Assignee
Kyushu Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Institute of Technology NUC filed Critical Kyushu Institute of Technology NUC
Priority to JP2009000745A priority Critical patent/JP2010161101A/ja
Publication of JP2010161101A publication Critical patent/JP2010161101A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】電子デバイスパッケージ構造形成のための垂直配線や水平配線などの追加工程を部品として集約させる手段を提供する。
【解決手段】支持板と、該支持板の上に剥離可能の接着剤により貼り付けた薄膜テープと、該薄膜テープ上の金属膜をパターニングすることにより形成した水平配線部と、該水平配線部に接続された垂直配線部とを備える。薄膜テープ及び該薄膜テープ上の水平配線部を開口して、該開口内に、金属板から打ち抜いた垂直配線部を挿入することにより水平配線部に接続する。
【選択図】図１

Description

本発明は、半導体チップを含む回路素子を配置し、該回路素子から垂直配線を介して接続される外部接続用電極を有する電子デバイスパッケージに組み込んで用いるための配線用電子部品及びその製造方法に関する。
外部接続用電極をおもて面に配置した電子デバイスパッケージ構造のように、LSIチップ搭載基板から離れて他方に電極を取り出す場合や、或いはウエハレベルチップサイズパッケージのようにLSIチップの能動面から離れて他方に電極を取り出す場合は、基板と離れて電極を取り出すための少なくとも垂直配線、あるいは再配線のための水平配線も含めた構造が必要である。一般的に電子デバイスパッケージ構造の垂直配線は基板に予め作りこんだ構造や樹脂封止後に樹脂を開口してメッキで埋める方法、さらにはシリコン基板を貫通させ、基板の両側に電極を取り出す構造が採られている（特許文献１参照）。
現在の貫通電極形成は低抵抗金属を充填するためには低温処理が要求され、半導体プロセスへの適用は難しく、一方、貫通孔の絶縁方法は、高温処理が必要なため半導体の実装プロセスへの適用は困難である。このように、半導体基板への貫通電極の形成とその絶縁方法にはまだ課題が残されていて、貫通電極を必要とせずに配線することが望まれる。
このような問題を解決するために、特許文献２は、部品化した配線用電子部品を半導体基板上の所定位置に接続することにより、貫通電極を必要とせずに配線する技術を開示する。図２６及び図２７は、特許文献２に開示の電子デバイスパッケージを説明する図であり、図２６は、その製造途中の断面図であり、図２７は、完成した状態で示す断面図である。図２６に示すように、導電性材料の支持板に電鋳法により水平配線部（再配線）及び垂直配線部を成長させて、支持板と一体に連結した配線用電子部品を形成する。そして、この配線用電子部品を、半導体基板（多層有機基板）おもて面に形成した配線層上の所定位置に接続する。この後、図２７に示すように、回路素子（LSIチップ）を覆う樹脂を充填して樹脂封止した後、支持板を剥がすことにより電気的には個々の水平配線部及び垂直配線部に分離して構成する。この水平配線部により、垂直配線部先端とは異なる位置に外部接続用電極を設けることができる。これによって、簡潔に、しかもコスト的にも安く外部接続用電極をおもて面に配置した電子デバイスパッケージを製造することが可能となる。
このように、電子デバイスパッケージ構造形成のための垂直配線や水平配線などの追加工程を部品として集約させ、工程を簡素化し部品は専門メーカに任せることでコスト低減を実現することができる。この部品化によりウエハレベルチップサイズパッケージなどは前工程に近い設備が必要な工程をオフラインで部品に集約することができ、これによって、後工程メーカも大きな投資の必要なく参入できることになる。
しかし、例示の配線用電子部品を製造するための電鋳法は非常に優れた方法ではあるものの、電鋳法自体にはノウハウが多く、現状では製造業者が限られているという問題がある。また、電子デバイスパッケージおもて面の水平配線部を保護するための保護膜を設ける場合、別途の工程として作成することが必要になる。
特開２００１−１２７２４３号公報 国際公開ＷＯ２００８／０６５８９６ Ａ１
本発明は、係る問題点を解決して、電子デバイスパッケージ構造形成のための垂直配線や水平配線などの追加工程を部品として集約させることを目的としている。また、電子デバイスパッケージのおもて面に形成した配線パターンを保護するための保護膜が必要な場合、簡潔に、しかもコスト的にも安く製造し、供給する。
また、本発明は、電子デバイスパッケージに用いる配線用電子部品を、電鋳法を用いることなく従来より用いられている金型スタンピングとかリソグラフィなどの通常の製造技術を用いて容易に作成可能にすることを目的としている。
本発明の配線用電子部品は、半導体チップを含む回路素子を配置して、該回路素子と外部接続用電極に接続される垂直配線部が内在する電子デバイスパッケージに組み込んで用いるためのものであり、支持板と、該支持板の上に剥離可能の接着剤により貼り付けた薄膜テープと、該薄膜テープ上の金属膜をパターニングすることにより形成した水平配線部と、該水平配線部に接続された垂直配線部とを備える。薄膜テープ及び該薄膜テープ上の水平配線部を開口して、該開口内に、金属板から打ち抜いた、或いは半抜きに打ち抜いた垂直配線部を挿入することにより水平配線部に接続する。
また、本発明の配線用電子部品は、支持板と、該支持板の上に剥離可能の接着剤により貼り付けた薄膜テープと、垂直配線部とを備え、薄膜テープを開口して、該開口内に、金属板から打ち抜いた、或いは半抜きに打ち抜いた垂直配線部を挿入する。
また、本発明の配線用電子部品は、支持板と、該支持板の上に剥離可能の接着剤により貼り付けた薄膜テープと、垂直配線部とを備え、垂直配線部を立てる領域において、金属板から打ち抜くか或いは半抜きに打ち抜いた垂直配線部を薄膜テープ上に接着するか、若しくは、該垂直配線部を、薄膜テープに開口した開口内に挿入して固定する。
また、本発明の配線用電子部品の製造方法は、支持板の上に、剥離可能の接着剤を用いて接着される薄膜テープの上に金属膜を貼り付け、金属膜のパターニングをリソグラフィにより実施することにより、水平配線部を形成し、垂直配線部を立てる領域において、薄膜テープ及び該薄膜テープ上の金属膜を開口して、該開口内に、金属板から打ち抜いた、或いは半抜きに打ち抜いた垂直配線部を挿入することにより、水平配線部に接続する。
また、本発明の配線用電子部品の製造方法は、薄膜テープの上に貼り付けた金属膜のパターニングをリソグラフィにより実施することにより、水平配線部を形成し、垂直配線部を立てる領域において、薄膜テープ及び該薄膜テープ上の金属膜を貫通するように開口して、該開口内に、金属板から打ち抜いた、或いは半抜きに打ち抜いた垂直配線部を挿入することにより、水平配線部に接続した組み立て部品を形成し、該組み立て部品を支持板の上に剥離可能の接着剤を用いて接着する。
また、本発明の配線用電子部品の製造方法は、支持板の上に、剥離可能の接着剤を用いて薄膜テープを接着し、垂直配線部を立てる領域において、金属板から打ち抜くか或いは半抜きに打ち抜いた垂直配線部を薄膜テープ上に接着するか、若しくは、該垂直配線部を、薄膜テープに開口した開口内に挿入して固定する。
また、本発明の電子デバイスパッケージ及びその製造方法は、半導体チップを含む回路素子を配置して、該回路素子と外部接続用電極に接続される垂直配線部が内在する電子デバイスパッケージにおいて、配線用電子部品を、支持板と、該支持板の上に剥離可能の接着剤により貼り付けた薄膜テープと、該薄膜テープ上の金属膜をパターニングすることにより形成した水平配線部と、該水平配線部に接続された垂直配線部により構成して、薄膜テープ及び該薄膜テープの上の水平配線部を開口して、該開口内に、金属板から打ち抜いた、或いは半抜きに打ち抜いた垂直配線部を挿入することにより水平配線部に接続し、配線用電子部品の垂直配線部を、基板上の配線層の所定位置に接続しかつ固定して樹脂封止した後、支持板を剥離することにより露出した薄膜テープを保護膜として用いると共に、該保護膜に空けた開口を通して水平配線部と接続される外部接続用電極を形成する。
また、本発明の電子デバイスパッケージ及びその製造方法は、配線用電子部品を、支持板と、該支持板の上に剥離可能の接着剤により貼り付けた薄膜テープと、垂直配線部により構成して、薄膜テープを開口して、該開口内に、金属板から打ち抜いた、或いは半抜きに打ち抜いた垂直配線部を挿入し、配線用電子部品の垂直配線部を、基板上の配線層の所定位置に接続しかつ固定して樹脂封止した後、支持板を剥離することにより露出した薄膜テープを保護膜として用いると共に、露出した垂直配線部端部と接続される外部接続用電極を形成する。
本発明によれば、電子デバイスパッケージ形成のための垂直配線や水平配線などの追加工程を部品として集約させることができる。また、電子デバイスパッケージのおもて面に形成した水平配線部（再配線）を保護するための保護膜が必要な場合、簡潔に、しかもコスト的にも安く製造し、供給することができる。
また、本発明は、電子デバイスパッケージに用いる配線用電子部品を、電鋳法を用いることなく従来より用いられている通常の製造技術を用いて容易に作成することができる。
また、本発明によれば、簡易な方法で、イメージセンサあるいは高放熱のパッケージのような基板と反対側に電極を取り出す必要のある半導体パッケージを製作できる。半導体基板に貫通孔を開けて金属材料を充填する貫通配線技術の必要も無く、半導体基板と反対側に容易に電極を取り出し、かつ配線することができる。
本発明に基づき構成した配線用電子部品の第１の例を示す図であり、（Ａ）は斜視図、（Ｂ）は断面図、（Ｃ）は（Ｂ）中のＸ部を拡大した断面図をそれぞれ示している。 支持板の上に金属層付きの薄膜テープを貼り付けた状態で示す図である。 金属層のパターニングを示す図である。 ポスト電極を立てる領域の金属層を開口した状態で示す図である。 ポスト電極を立てた状態で示す図である。 金属層付きの薄膜テープを例示する図である。 金属層のパターニングを示す図である。 ポスト電極を立てる領域における開口を示す図である。 ポスト電極を立てた状態で示す図である。 完成した配線用電子部品の第２の例を示す図である。 支持板の上に薄膜テープを貼り付けた状態で示す図である。 薄膜テープ及び接着剤層を開口した状態で示す図である。 完成した配線用電子部品の第３の例を示す図である。 基板上に、電子部品として半導体LSIチップを接着し、かつ接続した状態で示す図であり、（Ａ）は断面図を、（Ｂ）は斜視図を示している。 配線用電子部品を、半導体LSIチップを装着した基板上に配置した状態で示す図である。 配線用電子部品を、半導体LSIチップを装着した半導体基板上に接続した状態で示す図である。 樹脂封止した状態で示す図である。 支持板を剥離した後の状態で示す図である。 完成した電子デバイスパッケージを示す断面図である。 配線層を有するガラス基板の上に、イメージセンサが搭載されて接続された状態で示す図である。 ガラス基板上に配線用電子部品を配置した状態で示す図である。 ガラス基板上に配線用電子部品を接続、固定した状態で示す図である。 固定後、樹脂封止した状態で示す図である。 支持板を剥離した後の状態で示す図である。 完成したイメージセンサチップパッケージを示す図である。 特許文献２に開示の電子デバイスパッケージの製造途中の断面図である。 特許文献２に開示の電子デバイスパッケージを完成した状態で示す断面図である。
以下、例示に基づき、本発明の配線用電子部品及びその製造方法を、順を追って説明する。図１は、本発明に基づき構成した配線用電子部品の第１の例を示す図であり、（Ａ）は斜視図、（Ｂ）は断面図、（Ｃ）は（Ｂ）中のＸ部を拡大した断面図をそれぞれ示している。図１は、１個の単体パターンを例示するが、実際の製造においては、多数個一体に連結された状態で作成され、その状態で電子デバイスパッケージに組み込んで製造した後、個々のチップに切断して切り分ける個片化を経て、最終製品として完成する。この配線用電子部品の第１の例は、支持板及び該支持板の上に剥離可能の接着剤により貼り付けた薄膜テープと、この薄膜テープの上にパターニングした水平配線部と、さらには、薄膜テープ及び接着剤層と、薄膜テープの上の水平配線部を開口して、該開口内に挿入することにより、水平配線部に接続された垂直配線部を備えている。
次に、このような配線用電子部品の第１の例の製造について、図２〜図５を参照して、順次説明する。まず、図２に示すように、支持板の上に、金属層（例えば、銅箔）付きの薄膜テープを、接着剤を用いて貼り付ける（以下、薄膜テープと支持板の２層構成を支持部と言うことがある）。金属層付きの薄膜テープとしては、薄膜テープと薄い金属膜（例えば銅箔）を一体化したものを用いる。例えば、銅箔とポリイミドテープとの一体化を作る場合、銅箔の上にポリイミド材を塗って作製することができる。或いは、薄膜テープ上の全面に、金属層となるべき低抵抗の金属膜を、例えば蒸着により貼り付ける。また、この金属膜の貼り付けは、支持板に接着した後の薄膜テープに対して行うことも可能である。
支持板としては、板状のシリコン基板とかガラスのような絶縁体或いは導電体のいずれも用いることができるが、例えば、ステンレス板を用いることにより、半導体装置の製造中に、より強い剛性を得ることができる。貼り付ける薄膜テープとしては、ポリイミドテープなどに代表される薄膜フィルムの絶縁基材が望ましい。このように、支持部は、絶縁基材テープと、この裏側（配線パターン形成面の反対側）に接着剤を用いて貼り付けた支持板（補強板）との２層構成となる。この支持板は、電子デバイスパッケージ製造のための樹脂封止工程後に、剥離して除去する。また、薄膜テープは、例示したような一層の薄膜フィルムに限らず、接着剤により接着した２層（或いはそれ以上）の薄膜フィルムの絶縁基材テープにより構成して、支持板の上に貼り付けることも可能である。
薄膜テープは、完成製品（電子デバイスパッケージ）において水平配線部（再配線）を覆う保護膜として機能する。薄膜テープを貼り付ける接着剤は、所定の温度（例えば、高熱）で剥離し易い材料か、紫外線照射で剥離し易い材料を用いる。例えば、熱カプセル入り接着剤又は熱可塑性の接着剤、若しくは、光を透過する材料（耐熱低熱膨張ガラスなど）の支持板と、紫外線剥離型接着剤を用いる。
次に、図３に示すように、この金属層のパターニングをリソグラフィにより実施する。このため、金属層の上にレジストを塗布し、パターンを露光、現像してさらにエッチングを行い、レジストを除去して、配線パターンを完成させる。
次に、図４に示すように、ポスト電極（垂直配線部）を立てる領域において、金属層を開口（打ち抜き）する。このとき、開口深さは、接着剤の厚さの範囲内に収める（支持板までは開口しない）。
次に、図５に示すように、ポスト電極（垂直配線部）を立てる。この場合、垂直配線部の高さに等しい板厚を有する金属板（銅板）から、垂直配線部を打ち抜くと同時に開口部に挿入することができる。あるいは半抜きに打ち抜いて、この段階ではまだ垂直配線部は連結しており、その後一括挿入固定し、半抜きの不要部分を削除することもできる。これによって、図１を参照して上述した配線用電子部品の第１の例が完成する。
このように、支持部は、薄膜テープ（例えば、絶縁基材テープ）と、この裏側（配線パターン形成面の反対側）に剥離可能の接着剤を用いて貼り付けた支持板（補強板）との２層構成となる。この支持部は、電子デバイスパッケージ製造中に、複数個の水平配線部及び垂直配線部を一体に結合するよう機能する。支持部の支持板は、電子デバイスパッケージ製造のための樹脂封止工程後に、剥離して除去する。薄膜テープは、電子デバイスパッケージの保護膜として残される。
詳細を後述するように（図１９参照）、外部接続用電極（バンプ電極）が水平配線部に接続されるべき所定の位置において、薄膜テープを開口して、そこで水平配線部に接続される。この支持板を接着剤層と共に剥がした時に、垂直配線部の下部は露出することになるが、この露出が問題な場合は、例えば、インクジェット方式とかスクリーン印刷方式で絶縁膜（材質は、例えばソルダーレジスト）を塗布する等して、保護膜の選択的なカバーを行なう。
このように、金型スタンピング製法及びリソグラフィを用いることにより、特許文献２のような電鋳法を用いること無く、薄膜テープ（保護膜）に保護された垂直配線部及び水平配線部を有する配線用電子部品の製造が可能となる。なお、水平配線部金属及び垂直配線部金属としては、導電性の良い金属、例えば、Ｃｕ、Ａｕ，Ａｇ、Ｃｒ、Ｎｉ等を用いることができる。
次に、このような配線用電子部品の第２の例の製造について、図６〜図１０を参照して、順次説明する。まず、図６に示すように、金属層（例えば、銅箔）付きの薄膜テープを用意する。金属層付きの薄膜テープとしては、上述したものと同じく、薄膜テープと薄い金属膜（例えば銅箔）を一体化したもの、或いは、薄膜テープ上の全面に、金属層となるべき低抵抗の金属膜を、例えば蒸着により貼り付けたものを用いる。
次に、図７に示すように、この金属層のパターニングをリソグラフィにより実施する。このため、金属層の上にレジストを塗布し、パターンを露光、現像してさらにエッチングを行い、レジストを除去して、配線パターンを完成させる。
次に、図８に示すように、ポスト電極（垂直配線部）を立てる領域において、金属層パターン及び薄膜テープを貫通するように開口（打ち抜き）する。
次に、図９に示すように、ポスト電極（垂直配線部）を立てる。この場合、垂直配線部の高さに等しい板厚を有する金属板（例えば、銅板）から、垂直配線部を打ち抜くと同時に開口部に挿入することができる。あるいは半抜きに打ち抜いて、この段階ではまだ垂直配線部は連結しており、その後一括挿入固定し、半抜きの不要部分を削除することもできる。
次に、図１０に示すように、上述のように組み立てた部品を、支持板の上に剥離可能の接着剤を用いて接着する。この接着は、薄膜テープ側を支持板側に面するように行う。支持板としては、図２を参照して説明したような材質のものであり、板状のシリコン基板とかガラスのような絶縁体或いは導電体のいずれも用いることができる。この支持板は、電子デバイスパッケージ製造のための樹脂封止工程後に、剥離して除去する。接着剤は、容易に剥離可能のものを用いる。例えば、上述したような、所定の温度（例えば、高熱）で剥離し易い材質のものであり、例えば、熱カプセル入り接着剤又は熱可塑性の接着剤を用いる。これによって完成した配線用電子部品の第２の例は、構造的には、図１を参照して上述した配線用電子部品の第１の例と同一である。
次に、配線用電子部品の第３の例の製造について、図１１〜図１３を参照して、順次説明する。この第３の例の配線用電子部品には、上述したような水平配線部を備えず、垂直配線部のみ備えている。まず、図１１に示すように、支持板の上に、剥離可能の接着剤を用いて、薄膜テープを貼り付ける。この薄膜テープ上に、上述したような金属層は無い。支持板、薄膜テープ、及び接着剤それぞれの材質は、上述した例と同一のものを用いることができる。
次に、図１２に示すように、ポスト電極（垂直配線部）を立てる領域において、薄膜テープ（及び接着剤層）を開口（打ち抜き）する。このとき、開口深さは、接着剤の厚さの範囲内に収める（支持板までは開口しない）。
次に、図１３に示すように、ポスト電極（垂直配線部）を立てる。この場合、垂直配線部の高さに等しい板厚を有する金属板（銅板）から、垂直配線部を打ち抜くと同時に開口部に挿入することができる。あるいは半抜きに打ち抜いて、この段階ではまだ垂直配線部は連結しており、その後一括挿入固定し、半抜きの不要部分を削除することもできる。或いは、このようにして打ち抜くか又は半抜きに打ち抜いた垂直配線部を、薄膜テープに開口を開けること無く、薄膜テープの上に接着剤を用いて貼り付けることも可能である。これによって、水平配線部の無い垂直配線部のみを有する配線用電子部品の第３の例が完成する。上述の例と同様に、支持板は、電子デバイスパッケージ製造のための樹脂封止工程後に、剥離して除去されることになる。このとき、垂直配線部の下端は外部に露出するので、この下端に外部接続用電極（バンプ電極）を取り付ける。
次に、電子デバイスパッケージの製造について、上述の配線電子部品の第１或いは第２の例を用いる場合を例として、説明する。図１４は、基板上に、電子部品として半導体チップ（LSIチップ）を接着し、かつ接続した状態で示す図であり、（Ａ）は断面図を、（Ｂ）は斜視図を示している。例示の基板は、上面に配線層を形成したシリコン基板（半導体基板）として例示している。
半導体基板上に配線層を形成するために、半導体基板の全面に、配線パターンとなるべき金属のシード層を形成する（例えばスパッタ層あるいはナノ金属材料を塗膜）。このシード層としては、例えば、銅メッキを可能とする金、銀、銅、パラジューム箔を用いることができる。配線層のパターンはシード層の上にレジストを塗布し、パターンを露光、現像してさらにエッチングを行い、レジストを除去して完成させる。このシード層の上にメッキにより配線層を成長させる。或いは、ナノ金属粒子で直接シード層をパターニングにしてリソグラフィ工程を省略することもできる。この直接パターニングは、有機溶媒中に銅等のナノ金属粒子を含有させて、それをプリンターで実用されているインクジェット法で所望のパターンを描く方法である。
半導体LSIチップは、基板上の配線層とはフリップチップボンド接続するものとして例示している。このフリップチップボンド接続に代えて、基板上の配線層に、ボンディングワイヤ接続電極となるボンディング用金属パッド部を形成して、ボンディングワイヤにより接続することも可能である。この場合、配線層上の金属パッド部と半導体LSIチップは、例えば、Ａｕボンディングワイヤにより接続される。
図１５は、上述の配線用電子部品の第１或いは第２の例（図１参照）を、半導体LSIチップを装着した基板（図１４参照）上に配置した状態で示す図である。なお、ここでは、配線用電子部品の第１或いは第２の例を用いるものとして説明するが、水平配線部の無い配線用電子部品の第３の例（図１３参照）も同様に用いることができる。
図１６は、配線用電子部品を、半導体LSIチップを装着した半導体基板上に接続した状態で示す図である。なお、図示したように、基板側を裏面として、その上に配置される配線用電子部品側をおもて面と称する。基板上面に形成した配線層の所定の位置には、配線用電子部品の垂直配線部が固定され、かつ電気的に接続される。垂直配線部を固定及び接続する手法としては、（１）超音波による接合、（２）銀ペースト等の導電性ペーストによる接続、（３）半田接続、（４）半導体基板側に設けた接続電極用金属パッド部に凹部を設ける一方、配線用電子部品側は凸部を設けて挿入圧着あるいは挿入してカシメる方法、により行うことができる。
図１７は、樹脂封止した状態で示す図である。一体に連結されている垂直配線部が配線層の所定の位置に固定された後、この状態で、基板の上面は、支持部の薄膜テープ及び水平配線部下面までトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
図１８は、支持板を剥離した後の状態で示す図である。例えば、所定の温度を加えることにより、支持板を剥離する。これにより図１８の上側に露出した薄膜テープは、完成製品の保護膜として機能する。
図１９は、完成した電子デバイスパッケージを示す断面図である。図１９に示すように、おもて面側においては、保護膜（薄膜テープ）に穴を空け、開口により露出した水平配線部と接続される外部接続用電極（バンプ電極）を形成する。この水平配線部により、垂直配線部先端とは異なる位置に外部接続用電極を設けることができる。水平配線部の無い配線用電子部品の第３の例（図１３参照）を用いた場合、外部接続用電極は、支持板を剥離することにより露出した垂直配線部先端に接続する。
以上、基板として半導体シリコン基板を用いる場合を例として説明したが、このような基板としては、特許文献２に開示のような多層有機基板とか或いはリードフレームを用いることも可能である。多層有機基板を用いた際には、スルーホール内部の導体層を介して基板上面の配線層に接続される外部接続用電極を、基板裏面側においても容易に形成することができる。多層有機基板は、複数層から成る基板の各層に、それぞれ配線パターンを形成した後これらの基板を貼り合わせ、必要に応じて各層の配線パターンを接続するためのスルーホールを形成したものである。このスルーホールの内部には導体層が形成され、この導体層が裏面側に形成された端面電極部であるランドと接続されている。
このように、本発明は、例示の配線用電子部品を用いることにより、おもて面側の垂直配線部（或いはそれに接続された水平配線部）に接続された外部接続用電極を形成すること、さらには、このような水平配線部を保護する保護膜を容易に形成することが可能になる。
次に、本発明の配線用電子部品の第１或いは第２の例をイメージセンサチップパッケージに用いた場合を、図２０〜図２５を参照して説明する。図２０は、配線層を有するガラス基板（又は光透過性の良い透明樹脂基板）の上に、イメージセンサのような電子部品が搭載されて接続された状態で示す図である。イメージセンサは、受光面を下側に向けて配置する。透明ガラス基板上の配線層は、図１４を参照して上述した半導体基板上の配線層と同様な方法で形成することができる。ガラス基板に形成した配線層をボンディングパッド領域として、イメージセンサ（半導体LSIチップ）のような電子部品を固定しかつ電気的に接続する。
図２１は、ガラス基板上に配線用電子部品の第１或いは第２の例（図１参照）を配置した状態で示す図である。なお、ここでは、配線用電子部品の第１或いは第２の例を用いるものとして説明するが、水平配線部の無い配線用電子部品の第３の例（図１３参照）も同様に用いることができる。
図２２は、ガラス基板上に配線用電子部品を接続、固定した状態で示す図である。この接続は、図１６を参照して前述したように行う。
図２３は、固定後、樹脂封止した状態で示す図である。図１７を参照して前述したようにして、ガラス基板と薄膜テープの間の空間を満たすようにトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
図２４は、支持板を剥離した後の状態で示す図である。支持板を剥離することにより、上側に露出した薄膜テープは、完成製品の保護膜として機能する。
次に、図２５に示すように、天地（上下）逆転させる。図２５は、完成したイメージセンサチップパッケージを示す図である。図２５の下側に位置するおもて面側においては、薄膜テープ（保護膜）に穴を空け、開口により露出した水平配線部と接続される外部接続用のバンプ電極を形成する。水平配線部の無い配線用電子部品の第３の例（図１３参照）を用いた場合、外部接続用電極は、支持板を剥離することにより露出した垂直配線部先端に接続する。この後、個々のチップに切断して切り分ける個片化を経た後に、製品として完成させる。
図２０において上述したガラス基板に代えて、ヒートシンクとして機能する高放熱基板を用いることにより、高放熱型チップパッケージに具体化することができる。実施例３は、ヒートシンク、ヒートスプレッダー等として機能する高放熱基板を用いた点でのみ実施例２とは相違する（図示省略）。
これによって、ヒートシンクとして機能する高放熱基板に、高放熱型のLSIチップが実装されて、貫通電極の必要なく、高放熱基板とは反対側のおもて面に外部接続用電極を形成した高放熱型チップパッケージが完成する。

Claims (15)

  1. 半導体チップを含む回路素子を配置して、該回路素子と外部接続用電極に接続される垂直配線部が内在する電子デバイスパッケージに組み込んで用いるための配線用電子部品において、
    支持板と、該支持板の上に剥離可能の接着剤により貼り付けた薄膜テープと、該薄膜テープ上の金属膜をパターニングすることにより形成した水平配線部と、該水平配線部に接続された前記垂直配線部とを備え、
    前記薄膜テープ及び該薄膜テープ上の前記水平配線部を開口して、該開口内に、金属板から打ち抜いた、或いは半抜きに打ち抜いた前記垂直配線部を挿入することにより前記水平配線部に接続したことから成る配線用電子部品。
  2. 前記薄膜テープ及び該薄膜テープ上の前記水平配線部の開口は、前記支持板を接着する接着剤の厚さの範囲内に収める請求項１に記載の配線用電子部品。
  3. 半導体チップを含む回路素子を配置して、該回路素子と外部接続用電極に接続される垂直配線部が内在する電子デバイスパッケージに組み込んで用いるための配線用電子部品において、
    支持板と、該支持板の上に剥離可能の接着剤により貼り付けた薄膜テープと、前記垂直配線部とを備え、
    前記薄膜テープを開口して、該開口内に、金属板から打ち抜いた、あるいは半抜きに打ち抜いた前記垂直配線部を挿入したことから成る配線用電子部品。
  4. 前記薄膜テープの開口は、前記支持板を接着する接着剤の厚さの範囲内に収める請求項３に記載の配線用電子部品。
  5. 半導体チップを含む回路素子を配置して、該回路素子と外部接続用電極に接続される垂直配線部が内在する電子デバイスパッケージに組み込んで用いるための配線用電子部品において、
    支持板と、該支持板の上に剥離可能の接着剤により貼り付けた薄膜テープと、前記垂直配線部とを備え、
    前記垂直配線部を立てる領域において、金属板から打ち抜くか或いは半抜きに打ち抜いた垂直配線部を前記薄膜テープ上に接着するか、若しくは、該垂直配線部を、前記薄膜テープに開口した開口内に挿入して固定したことから成る配線用電子部品。
  6. 半導体チップを含む回路素子を配置して、該回路素子と外部接続用電極に接続される垂直配線部が内在する電子デバイスパッケージに組み込んで用いるための配線用電子部品の製造方法において、
    支持板の上に、剥離可能の接着剤を用いて接着される薄膜テープの上に金属膜を貼り付け、
    前記金属膜のパターニングをリソグラフィにより実施することにより、水平配線部を形成し、
    前記垂直配線部を立てる領域において、前記薄膜テープ及び該薄膜テープ上の前記金属膜を開口して、該開口内に、金属板から打ち抜いた、或いは半抜きに打ち抜いた前記垂直配線部を挿入することにより、前記水平配線部に接続することから成る配線用電子部品の製造方法。
  7. 前記支持板の上に接着される前記薄膜テープ上への金属膜の貼り付けは、金属膜付きの薄膜テープを前記支持板の上に接着することにより、或いは、前記支持板に接着した後の前記薄膜テープ上に金属膜を貼り付けることにより行われる請求項６に記載の配線用電子部品の製造方法。
  8. 半導体チップを含む回路素子を配置して、該回路素子と外部接続用電極に接続される垂直配線部が内在する電子デバイスパッケージに組み込んで用いるための配線用電子部品の製造方法において、
    薄膜テープの上に貼り付けた金属膜のパターニングをリソグラフィにより実施することにより、水平配線部を形成し、
    前記垂直配線部を立てる領域において、前記薄膜テープ及び該薄膜テープ上の金属膜を貫通するように開口して、該開口内に、金属板から打ち抜いた、或いは半抜きに打ち抜いた前記垂直配線部を挿入することにより、前記水平配線部に接続した組み立て部品を形成し、
    該組み立て部品を支持板の上に剥離可能の接着剤を用いて接着することから成る配線用電子部品の製造方法。
  9. 半導体チップを含む回路素子を配置して、該回路素子と外部接続用電極に接続される垂直配線部が内在する電子デバイスパッケージに組み込んで用いるための配線用電子部品の製造方法において、
    支持板の上に、剥離可能の接着剤を用いて薄膜テープを接着し、
    前記垂直配線部を立てる領域において、金属板から打ち抜くか或いは半抜きに打ち抜いた垂直配線部を前記薄膜テープ上に接着するか、若しくは、該垂直配線部を、前記薄膜テープに開口した開口内に挿入して固定したことから成る配線用電子部品の製造方法。
  10. 半導体チップを含む回路素子を配置して、該回路素子と外部接続用電極に接続される垂直配線部が内在する電子デバイスパッケージにおいて、
    配線用電子部品を、支持板と、該支持板の上に剥離可能の接着剤により貼り付けた薄膜テープと、該薄膜テープ上の金属膜をパターニングすることにより形成した水平配線部と、該水平配線部に接続された前記垂直配線部により構成して、前記薄膜テープ及び該薄膜テープの上の前記水平配線部を開口して、該開口内に、金属板から打ち抜いた、或いは半抜きに打ち抜いた前記垂直配線部を挿入することにより前記水平配線部に接続し、
    前記配線用電子部品の前記垂直配線部を、基板上の配線層の所定位置に接続しかつ固定して樹脂封止した後、前記支持板を剥離することにより露出した前記薄膜テープを保護膜として用いると共に、該保護膜に空けた開口を通して前記水平配線部と接続される前記外部接続用電極を形成したことから成る電子デバイスパッケージ。
  11. 半導体チップを含む回路素子を配置して、該回路素子と外部接続用電極に接続される垂直配線部が内在する電子デバイスパッケージにおいて、
    配線用電子部品を、支持板と、該支持板の上に剥離可能の接着剤により貼り付けた薄膜テープと、前記垂直配線部により構成して、前記薄膜テープを開口して、該開口内に、金属板から打ち抜いた、或いは半抜きに打ち抜いた前記垂直配線部を挿入し、
    前記配線用電子部品の前記垂直配線部を、基板上の配線層の所定位置に接続しかつ固定して樹脂封止した後、前記支持板を剥離することにより露出した前記薄膜テープを保護膜として用いると共に、露出した前記垂直配線部端部と接続される前記外部接続用電極を形成したことから成る電子デバイスパッケージ。
  12. 配線層を有する前記基板がガラス基板又は光透過性の良い透明樹脂基板であり、該基板上に配置される回路素子がイメージセンサである請求項１０又は１１に記載の電子デバイスパッケージ。
  13. 配線層を有する前記基板がヒートシンク或いはヒートスプレッダーとして機能する高放熱基板であり、該基板上に配置される回路素子が高放熱型のLSIチップである請求項１０又は１１に記載の電子デバイスパッケージ。
  14. 半導体チップを含む回路素子を配置して、該回路素子と外部接続用電極に接続される垂直配線部が内在する電子デバイスパッケージの製造方法において、
    配線用電子部品を、支持板と、該支持板の上に剥離可能の接着剤により貼り付けた薄膜テープと、該薄膜テープ上の金属膜をパターニングすることにより形成した水平配線部と、該水平配線部に接続された前記垂直配線部により構成して、前記薄膜テープ及び該薄膜テープの上の前記水平配線部を開口して、該開口内に、金属板から打ち抜いた、或いは半抜きに打ち抜いた前記垂直配線部を挿入することにより前記水平配線部に接続し、
    前記配線用電子部品の前記垂直配線部を、基板上の配線層の所定位置に接続しかつ固定して樹脂封止した後、前記支持板を剥離することにより露出した前記薄膜テープを保護膜として用いると共に、該保護膜に空けた開口を通して前記水平配線部と接続される前記外部接続用電極を形成したことから成る電子デバイスパッケージの製造方法。
  15. 半導体チップを含む回路素子を配置して、該回路素子と外部接続用電極に接続される垂直配線部が内在する電子デバイスパッケージの製造方法において、
    配線用電子部品を、支持板と、該支持板の上に剥離可能の接着剤により貼り付けた薄膜テープと、前記垂直配線部により構成して、前記薄膜テープを開口して、該開口内に、金属板から打ち抜いた、或いは半抜きに打ち抜いた前記垂直配線部を挿入し、
    前記配線用電子部品の前記垂直配線部を、基板上の配線層の所定位置に接続しかつ固定して樹脂封止した後、前記支持板を剥離することにより露出した前記薄膜テープを保護膜として用いると共に、露出した前記垂直配線部端部と接続される前記外部接続用電極を形成したことから成る電子デバイスパッケージの製造方法。
JP2009000745A 2009-01-06 2009-01-06 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 Pending JP2010161101A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009000745A JP2010161101A (ja) 2009-01-06 2009-01-06 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009000745A JP2010161101A (ja) 2009-01-06 2009-01-06 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010161101A true JP2010161101A (ja) 2010-07-22

Family

ID=42578098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009000745A Pending JP2010161101A (ja) 2009-01-06 2009-01-06 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010161101A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170025767A (ko) * 2015-08-31 2017-03-08 삼성전기주식회사 센싱 패키지 및 이의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170025767A (ko) * 2015-08-31 2017-03-08 삼성전기주식회사 센싱 패키지 및 이의 제조방법
KR102185063B1 (ko) * 2015-08-31 2020-12-01 삼성전기주식회사 센싱 패키지 및 이의 제조방법

Similar Documents

Publication Publication Date Title
KR101150322B1 (ko) 반도체 칩 패키지 및 그 제조 방법
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
TW200839992A (en) Varied solder mask opening diameters within a ball grid array substrate
JP2000340713A (ja) 半導体パッケージ及びその製造方法
WO2009123048A1 (ja) 配線用電子部品及びその製造方法
JP2009070882A (ja) 半導体チップパッケージ及びその製造方法
JP5784280B2 (ja) 電子デバイスパッケージ及び製造方法
JP2010232403A (ja) ヒートシンク一体化パッケージ及びその製造方法
US6271057B1 (en) Method of making semiconductor chip package
TWI429043B (zh) 電路板結構、封裝結構與製作電路板的方法
JP2010245157A (ja) 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP5665020B2 (ja) 配線用電子部品の製造方法
JP2001250876A (ja) 半導体装置及びその製造方法
JP2010161101A (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP5429890B2 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
CN105280574B (zh) 元件嵌入式封装结构及其制造方法
WO2010058595A1 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP5491722B2 (ja) 半導体装置パッケージ構造及びその製造方法
JP2009021267A (ja) 外部接続用電極を配置した半導体装置及びその製造方法
JPH08115991A (ja) 半導体装置及びその製造方法
JP5982414B2 (ja) 半導体装置パッケージ構造及びその製造方法
JP3798765B2 (ja) 半導体装置の製造方法
KR101690859B1 (ko) 반도체 패키지용 기판 및 패키지의 제조 방법