JP5491722B2 - 半導体装置パッケージ構造及びその製造方法 - Google Patents
半導体装置パッケージ構造及びその製造方法 Download PDFInfo
- Publication number
- JP5491722B2 JP5491722B2 JP2008292360A JP2008292360A JP5491722B2 JP 5491722 B2 JP5491722 B2 JP 5491722B2 JP 2008292360 A JP2008292360 A JP 2008292360A JP 2008292360 A JP2008292360 A JP 2008292360A JP 5491722 B2 JP5491722 B2 JP 5491722B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- connection electrode
- semiconductor device
- device package
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 239000002923 metal particle Substances 0.000 claims description 5
- 238000007650 screen-printing Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 229910001220 stainless steel Inorganic materials 0.000 claims description 2
- 239000010935 stainless steel Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 31
- 238000005323 electroforming Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
本発明は、半導体LSIチップを含む回路素子を配置して樹脂封止すると共に、該回路素子に接続される外部接続用電極をおもて面に配置した半導体装置パッケージ構造及びその製造方法に関する。
LSIチップの高集積化に伴い、パッケージサイズの縮小化も強く要求されており、様々な実装パッケージ構造が提案されている。近年、半導体ベアチップに貫通電極を形成して積層しようとする開発が盛んに行われている。一方、リアルサイズの両面電極パッケージもこれから製品化される可能性が高い。いずれの技術においても、従来の両面電極パッケージは常に貫通電極構造を必要としているが（特許文献１参照）、現在の貫通電極形成は低抵抗金属を充填するためには低温処理が要求され、半導体プロセスへの適用は難しく、一方、貫通孔の絶縁方法は、高温処理が必要なため半導体の実装プロセスへの適用は困難である。このように、半導体基板への貫通電極の形成とその絶縁方法にはまだ課題が残されていて、貫通電極を必要とせずに配線することが望まれる。
このような課題を解決するために、特許文献２は、部品化した内部接続用電極構造体を半導体基板上の所定位置に接続することにより、貫通電極を必要とせずに配線する技術を開示する。図１１及び図１２は、特許文献２に開示の半導体装置パッケージを説明する図であり、図１１は、その製造途中の断面図であり、図１２は、完成した状態で示す断面図である。図１１に示すように、導電性材料の支持板に電鋳法により配線パターン及び内部接続用電極を成長させて、支持板と一体に連結した内部接続用電極構造体を形成する。そして、この内部接続用電極構造体を、半導体基板（多層有機基板）おもて面に形成した配線層上の所定位置に接続する。この後、図１２に示すように、回路素子（LSIチップ）を覆う樹脂を充填して樹脂封止した後、支持板を剥がすことにより個々の配線パターン及び内部接続用電極に分離して構成する。この配線パターンにより、複数の内部接続用電極先端とは異なる位置に外部接続用電極を設けることができる。裏面においては、有機基板内部の導体層を介して、外部接続用電極を基板おもて面の配線層に接続する。これによって、簡潔に、しかもコスト的にも安く半導体装置パッケージを製造することが可能となる。
しかし、このような半導体装置パッケージは、おもて面の配線パターンを保護するための保護膜を設ける場合、別途の工程として作成することが必要になる。また、例示の内部接続用電極構造体を製造するための電鋳法は非常に優れた方法ではあるものの、電鋳法自体にはノウハウが多く、現状では製造業者が限られているという問題がある。
特開２００１−１２７２４３号公報
国際公開WO 2008/065896 A1
本発明は、係る問題点を解決して、半導体装置パッケージのおもて面に形成した配線パターンを保護するための保護膜を、簡潔に、しかもコスト的にも安く製造し、供給することを目的としている。
また、本発明は、半導体装置パッケージに用いる内部接続用電極構造体を、電鋳法を用いることなく従来より用いられている通常の製造技術を用いて容易に作成可能にすることを目的としている。
本発明の半導体装置パッケージ構造及びその製造方法は、半導体基板上の配線層に接続される回路素子を、半導体基板上に配置して樹脂封止すると共に、該配線層を介して該回路素子に接続される外部接続用電極をおもて面に配置する。支持板と該支持板に貼り付けたテープからなる２層構成の支持部に配線パターン及び該配線パターンに接続された内部接続用電極を複数個一体に結合した内部接続用電極構造体を構成する。該内部接続用電極構造体の内部接続用電極を、前記半導体基板上の配線層に接続して、該半導体基板上面を前記支持部のテープ下面まで樹脂封止する。前記支持部の支持板を剥離することにより露出したテープを、保護膜として用い、かつ、この保護膜に穴を空け、開口により露出した配線パターンと接続される外部接続用電極を形成する。
半導体基板は多層有機基板であり、この多層有機基板を貫通するスルーホール内部の導体層を介して前記配線層に接続される裏面外部接続用電極を多層有機基板の裏面に形成することができる。支持板は、板状のシリコン基板、ガラス、又はステンレス板であり、テープは、薄膜フィルムの絶縁基材である。この絶縁基材テープは、所定の温度で剥離し易い材料、又は紫外線照射で剥離し易い材料の接着剤を用いて、前記支持板に貼り付けられる。
支持部のテープ上に形成される配線パターンは、テープ上の全面に配線パターンとなるべき低抵抗の金属膜を蒸着あるいは貼り付け、或いはテープと薄い金属膜を一体化したものを用いて、リソグラフィにより形成される。或いは、支持部のテープ上に形成される配線パターンは、ナノ金属粒子を用いてインクジェット方式又はスクリーン印刷方式により、直接パターンニングして形成される。配線パターンに接続される内部接続用電極は、形成した配線パターンを含む全面に、内部接続用電極形成用のレジストを塗布し、開口した開口部にめっきを施して、充填した後に、レジストを除去することにより形成する。
本発明によれば、半導体装置パッケージのおもて面に形成した配線パターンを保護するための保護膜を、簡潔に、しかもコスト的にも安く製造し、供給することができる。また、半導体装置パッケージに用いる内部接続用電極構造体を、電鋳法を用いることなく、従来より用いられている通常の製造技術を用いて容易に作成することができる。
以下、例示に基づき、本発明の半導体装置パッケージ構造及びその製造方法を、順を追って説明する。図１は、本発明の半導体装置パッケージに用いることのできる内部接続用電極構造体を例示する斜視図である（その断面図は、図５に示す）。図１に例示の内部接続用電極構造体は、支持板とテープからなる２層構成の支持部に複数の配線付内部接続用電極を一体に備えたものである。図１は、１個の単体パターンを例示するが、実際の製造においては、多数個一体に連結された状態で作成され、個々のチップに切断して切り分ける個片化を経た後に、最終製品として完成する。
次に、このような内部接続用電極構造体の製造について、図２〜図５を参照して、順次説明する。まず、図２に示すように、支持板の上にテープを貼り付ける（以下、テープと支持板の２層構成を支持部と言う）。支持板としては、板状のシリコン基板とかガラスのような絶縁体或いは導電体のいずれも用いることができるが、例えば、ステンレス板を用いることにより、半導体装置の製造中に、より強い剛性を得ることができる。貼り付けるテープとしては、ポリイミドテープなどに代表される薄膜フィルムの絶縁基材が望ましい。このように、支持部は、絶縁基材テープと、この裏側（配線パターン形成面の反対側）に貼り付けた支持板（補強板）との２層構成となる。この支持板は、後の樹脂封止工程後に、剥離して除去する。
絶縁基材テープは、完成製品（半導体装置パッケージ）において配線パターンを覆う保護膜として機能する。このテープには、リフロー温度より高温（モールド温度以上）を加えると、支持板から剥離し易い処理を予め行っておく。このため、絶縁基材テープを貼り付ける接着剤は、所定の温度（例えば、高熱）で剥離し易い材料か、紫外線照射で剥離し易い材料を用いる。例えば、熱カプセル入り接着剤又は熱可塑性の接着剤、若しくは、光を透過する材料（耐熱低熱膨張ガラスなど）の支持板と、紫外線剥離型接着剤を用いる。
次に、図３に示すように、テープ上に配線パターンを形成する。このため、テープ上の全面に、配線パターンとなるべき低抵抗の金属膜を蒸着あるいは貼り付け、メタル付きテープを形成する。この金属膜としては、例えば、銅メッキを可能とする金、銀、銅、パラジューム箔を用いることができる。この金属層の上にレジストを塗布し、パターンを露光、現像してさらにエッチングを行い、レジストを除去して、配線パターンを完成させる。この金属層の上に、さらにメッキにより配線層を成長させても良い。または、金属膜を蒸着あるいは貼り付けることに代えて、テープと薄い金属膜（例えば銅箔）を一体化したものを用いても良い。この場合も、配線パターンは、リソグラフィで形成する。或いは、配線パターンは、ナノ金属粒子を用いてインクジェット方式とかスクリーン印刷方式により、直接パターンニングしてリソグラフィ工程を省略することもできる。ここで、インクジェット方式は、有機溶媒中にナノ金属粒子が含有されており、それをプリンターで実用されているインクジェット法で所望のパターンを描く方法である。また、スクリーン印刷方式の場合は、有機溶媒中にナノ金属粒子を含有させたナノペーストを、基板上にスクリーン印刷法で塗布する。
次に、図４に示すように、形成した配線パターンを含む全面に、内部接続用電極形成用のレジストを塗布し、現像で開口する。
図５は、完成した内部接続用電極構造体を示す断面図である。図５に示すように、レジスト開口部にめっきを施して、充填した後に、レジストを除去する。これによって、支持板とテープからなる２層構成の支持部の上に、配線パターン及びそれに接続された内部接続用電極が形成される。
図６は、半導体基板としての多層有機基板上に、電子部品として半導体LSIチップを接着し、かつ接続した状態で示す図である。半導体LSIチップは、多層有機基板上にダイボンド材により接着して、有機基板の最上層の配線層とはボンディングワイヤにより接続するものとして例示している。多層または単層有機基板の最上層の配線層に、ボンディングワイヤ接続電極となるボンディング用金属パッド部が形成されると共に、該パッド部への配線が形成される。この多層または単層有機基板のおもて面の金属パッド部と、半導体チップは、Ａｕボンディングワイヤにより接続される。或いは、半導体チップは、有機基板に対してフリップチップボンド接続することもできる（図示省略）。この場合、半導体チップは、多層または単層有機基板の最上層の配線層に、通常の技術を用いて、フリップチップボンド接続される。
多層有機基板は、単層２層配線構造や複数層から成る基板の各層に、それぞれ配線層を形成した後、これらの基板を貼り合わせ、必要に応じて各層の配線層を接続するためのスルーホールを形成したものである。このスルーホールの内部には導体層が形成され、この導体層が裏面側に形成された端面電極部であるランドと接続されている。このような多層または単層有機基板は、例えば、「ハンダボール」と呼ばれる小さいハンダ材料を丸めたもの（バンプ）を裏面に実装した（BGA：Ball Grid Array）一括封止有機基板として知られている。
図７は、上述の内部接続用電極構造体（図１又は図５参照）を、半導体LSIチップを装着した半導体基板（図６参照）上に配置した状態で示す図である。なお、図示したように、半導体基板側を裏面として、その上に配置される内部接続用電極構造体側をおもて面と称する。有機基板おもて面に形成した配線層の所定の位置には、内部接続用電極が固定され、かつ電気的に接続される。内部接続用電極を固定及び接続する手法としては、（１）超音波による接合、（２）銀ペースト等の導電性ペーストによる接続、（３）半田接続、（４）有機基板側に設けた接続電極用金属パッド部に凹部を設ける一方、内部接続用電極構造体側は凸部を設けて挿入圧着あるいは挿入してカシメる方法、により行うことができる。
図８は、樹脂封止した状態で示す図である。一体に連結されている内部接続用電極が固定された後、この状態で、多層有機基板の上面は、支持部のテープ下面までトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
図９は、支持板を剥離した後の状態で示す図である。例えば、所定の高温を加えることにより、支持板を剥離する。これにより図９の上側に露出した絶縁基材テープは、完成製品の保護膜として機能する。
図１０は、完成した半導体装置パッケージを示す断面図である。図１０に示すように、おもて面側においては、絶縁基材テープに穴を空け、開口により露出した配線パターンと接続される外部接続用電極（バンプ電極）を形成する。この配線パターンにより、内部接続用電極先端とは異なる位置に外部接続用電極を設けることができる。裏面側においては、多層有機基板の裏面に形成されているランド（図６参照）と接続される外部接続用電極（バンプ電極）が形成される。
このように、本発明は、例示の内部接続用電極構造体を用いることにより、おもて面側に容易に保護膜により保護された配線パターン、及びこの配線パターンに接続された外部接続用電極を形成することが可能になる。さらに、図示のように、半導体基板として、多層有機基板を用いた際には、裏面側においても容易に外部接続用電極を形成することができるが、本発明は、必ずしも、多層有機基板を用いる必要はなく、半導体基板として、上面に配線層を形成したシリコン基板や、或いは、特許文献２に開示のようなリードフレームを用いることも可能である。
Claims (9)
- 半導体装置パッケージ構造であって、該半導体装置パッケージ構造は、半導体基板上の配線層に接続される回路素子を、半導体基板上に配置して樹脂封止すると共に、該配線層を介して該回路素子に接続される外部接続用電極を該半導体装置パッケージ構造のおもて面に配置するものであり、
上面と、該上面とは反対側の下面と、該上面に配置された前記外部接続用電極と、該下面に配置された配線パターンと、前記外部接続用電極と該配線パターンとを接続するための開口とを有するテープと、
前記テープの前記下面に形成された内部接続用電極構造体であって、該内部接続用電極構造体は前記配線パターン及び前記配線パターンに接続された内部接続用電極を複数個一体に結合し、前記半導体基板上の前記配線層に接続されるものである、内部接続用電極構造体と、
前記テープの前記下面と前記半導体基板の上面との間に形成される樹脂封止層と
を備え、
前記テープは最初に支持板に貼り付けられて前記内部接続用電極構造体が前記テープの前記下面に形成され、前記樹脂封止層が形成された後に前記支持板を剥離して前記テープの前記上面を露出させ、前記テープは保護膜として用いられ、前記テープの前記開口は該保護膜に穴を空けて設けられ、前記外部接続用電極は前記開口により露出した前記配線パターンに接続されるものである半導体装置パッケージ構造。 - 前記半導体基板は多層有機基板であり、この多層有機基板を貫通するスルーホール内部の導体層を介して前記配線層に接続される裏面外部接続用電極を多層有機基板の裏面に形成した請求項１に記載の半導体装置パッケージ構造。
- 前記支持板は、板状のシリコン基板、ガラス、又はステンレス板である請求項１に記載の半導体装置パッケージ構造。
- 前記テープは、薄膜フィルムの絶縁基材である請求項１に記載の半導体装置パッケージ構造。
- 前記絶縁基材テープは、所定の温度で剥離する材料、又は紫外線照射で剥離する材料の接着剤を用いて、前記支持板に貼り付けられる請求項４に記載の半導体装置パッケージ構造。
- 半導体基板上の配線層に接続される回路素子を、半導体基板上に配置して樹脂封止すると共に、該配線層を介して該回路素子に接続される外部接続用電極をおもて面に配置した半導体装置パッケージ構造の製造方法において、
支持板と該支持板に貼り付けたテープからなる２層構成の支持部に配線パターン及び該配線パターンに接続された内部接続用電極を複数個一体に結合した内部接続用電極構造体を備え、
該内部接続用電極構造体の内部接続用電極を、前記半導体基板上の配線層に接続して、該半導体基板上面を前記支持部のテープ下面まで樹脂封止した後、前記支持部の支持板を剥離し、
支持板の剥離により露出したテープを、保護膜として用い、かつ、この保護膜に穴を空け、開口により露出した配線パターンと接続される外部接続用電極を形成した半導体装置パッケージ構造の製造方法。 - 前記支持部のテープ上に形成される配線パターンは、テープ上の全面に配線パターンとなるべき所定の抵抗の金属膜を蒸着あるいは貼り付け、或いはテープと金属膜を一体化したものを用いて、リソグラフィにより形成される請求項６に記載の半導体装置パッケージ構造の製造方法。
- 前記支持部のテープ上に形成される配線パターンは、ナノ金属粒子を用いてインクジェット方式又はスクリーン印刷方式により、直接パターンニングして形成される請求項６に記載の半導体装置パッケージ構造の製造方法。
- 前記配線パターンに接続される内部接続用電極は、形成した配線パターンを含む全面に、内部接続用電極形成用のレジストを塗布し、開口した開口部にめっきを施して、充填した後に、レジストを除去することにより形成する請求項７又は８に記載の半導体装置パッケージ構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008292360A JP5491722B2 (ja) | 2008-11-14 | 2008-11-14 | 半導体装置パッケージ構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008292360A JP5491722B2 (ja) | 2008-11-14 | 2008-11-14 | 半導体装置パッケージ構造及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014031552A Division JP5982414B2 (ja) | 2014-02-21 | 2014-02-21 | 半導体装置パッケージ構造及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010118614A JP2010118614A (ja) | 2010-05-27 |
| JP5491722B2 true JP5491722B2 (ja) | 2014-05-14 |
Family
ID=42306069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008292360A Active JP5491722B2 (ja) | 2008-11-14 | 2008-11-14 | 半導体装置パッケージ構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5491722B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103828043B (zh) | 2011-09-07 | 2017-11-24 | 株式会社村田制作所 | 模块的制造方法及模块 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158312A (ja) * | 2000-11-17 | 2002-05-31 | Oki Electric Ind Co Ltd | ３次元実装用半導体パッケージ、その製造方法、および半導体装置 |
| JP3938921B2 (ja) * | 2003-07-30 | 2007-06-27 | Ｔｄｋ株式会社 | 半導体ｉｃ内蔵モジュールの製造方法 |
| JP4899603B2 (ja) * | 2006-04-13 | 2012-03-21 | ソニー株式会社 | 三次元半導体パッケージ製造方法 |
| JP5205717B2 (ja) * | 2006-07-04 | 2013-06-05 | セイコーエプソン株式会社 | ギ酸銅錯体、銅粒子の製造方法および配線基板の製造方法 |
| JP3960479B1 (ja) * | 2006-07-07 | 2007-08-15 | 国立大学法人九州工業大学 | 両面電極構造の半導体装置の製造方法 |
| JP5601751B2 (ja) * | 2007-04-26 | 2014-10-08 | スパンション エルエルシー | 半導体装置 |
-
2008
- 2008-11-14 JP JP2008292360A patent/JP5491722B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010118614A (ja) | 2010-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4274290B2 (ja) | 両面電極構造の半導体装置の製造方法 | |
| KR101150322B1 (ko) | 반도체 칩 패키지 및 그 제조 방법 | |
| JP3960479B1 (ja) | 両面電極構造の半導体装置の製造方法 | |
| US6706564B2 (en) | Method for fabricating semiconductor package and semiconductor package | |
| KR101193416B1 (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
| KR101195786B1 (ko) | 칩 사이즈 양면 접속 패키지의 제조 방법 | |
| EP2261974B1 (en) | Electronic component used for wiring and method for manufacturing the same | |
| WO2006122467A1 (en) | A packaging substrate with flat bumps for ic or discrete device and method of manufacturing the same | |
| JP4498378B2 (ja) | 基板およびその製造方法、回路装置およびその製造方法 | |
| JP2009070882A (ja) | 半導体チップパッケージ及びその製造方法 | |
| JP2005294451A (ja) | 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置 | |
| TWI553787B (zh) | Ic載板、具有該ic載板的半導體器件及其製造方法 | |
| JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
| JP5665020B2 (ja) | 配線用電子部品の製造方法 | |
| JP2010245157A (ja) | 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 | |
| JP5491722B2 (ja) | 半導体装置パッケージ構造及びその製造方法 | |
| US7859121B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
| TWI351749B (en) | Packaging substrate and method for menufacturing t | |
| WO2023019684A1 (zh) | 一种封装机构及其制备方法 | |
| JP5982414B2 (ja) | 半導体装置パッケージ構造及びその製造方法 | |
| JP5429890B2 (ja) | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 | |
| WO2010058595A1 (ja) | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 | |
| TWI458026B (zh) | 內嵌封裝體之封裝模組及其製造方法 | |
| JP2010161101A (ja) | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 | |
| JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130521 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130705 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130903 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131204 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140205 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5491722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |