KR20210155455A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20210155455A
KR20210155455A KR1020200072689A KR20200072689A KR20210155455A KR 20210155455 A KR20210155455 A KR 20210155455A KR 1020200072689 A KR1020200072689 A KR 1020200072689A KR 20200072689 A KR20200072689 A KR 20200072689A KR 20210155455 A KR20210155455 A KR 20210155455A
Authority
KR
South Korea
Prior art keywords
molding
reinforcing
semiconductor
interposer
outer surfaces
Prior art date
Application number
KR1020200072689A
Other languages
English (en)
Inventor
김근우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200072689A priority Critical patent/KR20210155455A/ko
Priority to US17/162,444 priority patent/US11469188B2/en
Priority to TW110104602A priority patent/TWI838611B/zh
Publication of KR20210155455A publication Critical patent/KR20210155455A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지는 패키지 기판, 몰디드 인터포저 패키지(Molded Interposer Package : MIP) 및 제 1 보강재를 포함할 수 있다. 상기 MIP는 상기 패키지 기판의 상부에 배치될 수 있다. 상기 MIP는 인터포저, 적어도 하나의 제 1 반도체 칩 및 적어도 하나의 제 2 반도체 칩이 몰딩 부재로 몰딩된 구조를 가질 수 있다. 상기 제 1 보강재는 상기 MIP의 외측면들 중에서 적어도 하나에 상기 패키지 기판의 상부면으로부터 이격되도록 부착되어, 상기 MIP가 휘어지는 것을 억제할 수 있다. 따라서, MIP와 패키지 기판 사이의 중앙에 배치된 도전성 범프들과 패키지 기판 사이의 전기적 접속 신뢰성이 향상되며, MIP와 패키지 기판 사이의 가장자리에 배치된 도전성 범프들이 서로 쇼트되는 것도 방지할 수 있다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것이다. 보다 구체적으로는, 인터포저를 포함하는 2.5D 스택형 반도체 패키지에 관한 것이다.
일반적으로, 2.5D 스택형 반도체 패키지는 패키지 기판, 인터포저, ASIC(Application Specific Integrated Circuit) 칩, 메모리 칩들 및 몰딩 부재를 포함할 수 있다. ASIC 칩과 메모리 칩들은 인터포저의 상부면에 배치될 수 있다. 몰딩 부재는 ASIC 칩, 메모리 칩들 및 인터포저의 측면들을 둘러쌀 수 있다.
관련 기술들에 따르면, 몰딩 부재로 몰딩된 ASIC 칩, 메모리 칩들 및 인터포저, 즉 몰디드 인터포저 패키지(molded interposer package : MIP)를 도전성 범프들을 매개로 패키지 기판에 고온에서 접합할 때, MIP가 휘어질 수 있다. 이로 인하여, 중앙부에 배치된 도전성 범프들이 위로 들뜨게 되어, 패키지 기판에 연결되지 않을 수 있다. 또한, 가장자리에 배치된 도전성 범프들이 서로 쇼트될 수 있다.
본 발명은 MIP의 휨을 억제할 수 있는 반도체 패키지를 제공한다.
본 발명의 일 견지에 따른 반도체 패키지는 패키지 기판, 인터포저, 적어도 하나의 ASIC(Application Specific Integrated Circuit) 칩, 복수개의 메모리 칩들, 몰딩 부재 및 제 1 보강재(stiffner)들을 포함할 수 있다. 상기 인터포저는 상기 패키지 기판의 상부면에 배치될 수 있다. 상기 ASIC 칩은 상기 인터포저의 상부면 중앙부에 배치될 수 있다. 상기 메모리 칩들은 제 1 방향을 따라 상기 ASIC 칩의 양측인 상기 인터포저의 상부면 가장자리부들에 배치될 수 있다. 상기 몰딩 부재는 상기 제 1 방향을 따라 연장되어 상기 ASIC 칩, 상기 메모리 칩들 및 상기 인터포저의 제 1 외측면들에 맞대어진 제 1 몰딩부들, 상기 제 1 몰딩부들의 단부들로부터 상기 제 1 방향과 직교하는 제 2 방향을 따라 연장되어 상기 제 1 외측면들과 직교하는 상기 메모리 칩들과 상기 인터포저의 제 2 외측면들에 맞대어진 제 2 몰딩부들, 및 상기 ASIC 칩과 상기 메모리 칩들 사이의 공간들을 채우는 제 3 몰딩부들을 포함할 수 있다. 상기 제 1 보강재들은 상기 제 1 몰딩부들의 외측면들에 상기 패키지 기판의 상부면으로부터 이격되도록 부착될 수 있다. 상기 제 1 보강재들은 알루미늄 재질을 포함하여 상기 ASIC 칩, 상기 메모리 칩들 및 상기 몰딩 부재가 상기 제 1 방향을 따라 상기 제 3 몰딩부들을 중심으로 휘어지는 것을 억제할 수 있다. 상기 제 1 보강재들 각각은 상기 제 1 방향을 따른 상기 제 1 몰딩부들의 외측면 길이와 동일한 길이, 상기 제 2 방향을 따라 상기 ASIC 칩과 상기 몰딩 부재로부터 노출된 상기 패키지 기판의 길이와 동일한 길이, 및 상기 몰딩 부재의 두께와 동일한 두께를 가질 수 있다.
본 발명의 다른 견지에 따른 반도체 패키지는 패키지 기판, 인터포저, 적어도 하나의 제 1 반도체 칩, 복수개의 제 2 반도체 칩들, 몰딩 부재 및 제 1 보강재(stiffner)들을 포함할 수 있다. 상기 인터포저는 상기 패키지 기판의 상부면에 배치될 수 있다. 상기 제 1 반도체 칩은 상기 인터포저의 상부면 중앙부에 배치될 수 있다. 상기 제 2 반도체 칩들은 제 1 방향을 따라 상기 제 1 반도체 칩의 양측인 상기 인터포저의 상부면 가장자리부들에 배치될 수 있다. 상기 몰딩 부재는 상기 제 1 방향을 따라 연장되어 상기 제 1 반도체 칩, 상기 제 2 반도체 칩들 및 상기 인터포저의 제 1 외측면들에 맞대어진 제 1 몰딩부들, 상기 제 1 몰딩부들의 단부들로부터 상기 제 1 방향과 직교하는 제 2 방향을 따라 연장되어 상기 제 1 외측면들과 직교하는 상기 제 2 반도체 칩들과 상기 인터포저의 제 2 외측면들에 맞대어진 제 2 몰딩부들, 및 상기 제 1 반도체 칩과 상기 제 2 반도체 칩들 사이의 공간들을 채우는 제 3 몰딩부들을 포함할 수 있다. 상기 제 1 보강재들은 상기 제 1 몰딩부들의 외측면들에 상기 패키지 기판의 상부면으로부터 이격되도록 부착될 수 있다. 상기 제 1 보강재들은 상기 제 1 및 제 2 반도체 칩들의 재질보다 강한 강성을 갖는 금속 재질을 포함하여 상기 제 1 및 제 2 반도체 칩들과 상기 몰딩 부재가 상기 제 1 방향을 따라 상기 제 3 몰딩부들을 중심으로 휘어지는 것을 억제할 수 있다.
본 발명의 또 다른 견지에 따른 반도체 패키지는 패키지 기판, 몰디드 인터포저 패키지(Molded Interposer Package : MIP) 및 제 1 보강재를 포함할 수 있다. 상기 MIP는 상기 패키지 기판의 상부에 배치될 수 있다. 상기 MIP는 인터포저, 적어도 하나의 제 1 반도체 칩 및 적어도 하나의 제 2 반도체 칩이 몰딩 부재로 몰딩된 구조를 가질 수 있다. 상기 제 1 보강재는 상기 MIP의 외측면들 중에서 적어도 하나에 상기 패키지 기판의 상부면으로부터 이격되도록 부착되어, 상기 MIP가 휘어지는 것을 억제할 수 있다.
상기된 본 발명에 따르면, 제 1 보강재가 몰딩 부재의 대향하는 측면들에 패키지 기판과 이격되도록 부착됨으로써, MIP를 패키지 기판에 고온에서 접합하는 공정 중에 MIP가 제 3 몰딩부를 중심으로 휘어지는 것이 억제될 수 있다. 따라서, MIP와 패키지 기판 사이의 중앙부에 배치된 도전성 범프들이 위로 들뜨게 되는 것이 방지되어, MIP와 패키지 기판 사이의 중앙부에 배치된 도전성 범프들과 패키지 기판 사이의 전기적 접속 신뢰성이 향상될 수 있다. 또한, MIP와 패키지 기판 사이의 가장자리에 배치된 도전성 범프들이 서로 쇼트되는 것도 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 사시도이다.
도 2는 도 1에 도시된 반도체 패키지를 나타낸 평면도이다.
도 3은 도 1의 A-A'선을 따라 나타낸 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 사시도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 사시도이다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 사시도이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 사시도이다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 사시도이다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 사시도이다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 사시도이다.
도 11은 도 10에 도시된 반도체 패키지를 나타낸 평면도이다.
도 12는 도 10의 B-B'선을 따라 나타낸 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 사시도이고, 도 2는 도 1에 도시된 반도체 패키지를 나타낸 평면도이며, 도 3은 도 1의 A-A'선을 따라 나타낸 단면도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 반도체 패키지(100)는 2.5D 스택형(stack type) 반도체 패키지를 포함할 수 있다. 2.5D 스택형 반도체 패키지는 패키지 기판(package substrate)(110), 인터포저(interposer)(120), 적어도 하나의 제 1 반도체 칩(semiconductor chip)(130), 적어도 하나의 제 2 반도체 칩(140), 몰딩 부재(molding member)(150) 및 제 1 보강재(stiffner)(160)를 포함할 수 있다.
패키지 기판(110)은 대략 직육면체 형상을 가질 수 있다. 패키지 기판(110)은 절연 기판, 복수개의 상부 패드들, 복수개의 하부 패드들 및 도전성 패턴(112)을 포함할 수 있다. 상부 패드들은 절연 기판의 상부면에 배치될 수 있다. 하부 패드들은 절연 기판의 하부면에 배치될 수 있다. 도전성 패턴(112)은 절연 기판에 내장되어, 상부 패드들과 하부 패드들을 전기적으로 연결시킬 수 있다. 외부접속단자(174)들이 패키지 기판(110)의 하부 패드들에 실장될 수 있다.
몰딩 부재(150)에 의해 몰딩된 인터포저(120), 제 1 반도체 칩(130) 및 제 2 반도체 칩(140)들을 포함하는 구조물은 몰디드 인터포저 패키지(Molded Interposer Package : MIP)로 칭해질 수 있다. MIP는 패키지 기판(110)의 크기보다 작은 대략 직육면체 형상을 가질 수 있다. 따라서, 패키지 기판(110)의 상부면 가장자리는 위를 향해 노출될 수 있다. 이하에서, 제 1 방향은 MIP의 장축 방향에 해당하고, 제 1 방향과 실질적으로 직교하는 제 2 방향은 MIP의 단축 방향에 해당할 수 있다. MIP가 정육면체 형상을 가질 경우, 제 1 방향과 제 2 방향은 서로 직교할 수 있다.
인터포저(120)는 패키지 기판(110)의 상부면에 배치될 수 있다. 인터포저(120)는 인터포저(120)의 내부에 형성된 도전성 포스트(126)들을 포함할 수 있다. 인터포저(120)는 제 1 도전성 범프(170)들을 매개로 패키지 기판(110)에 전기적으로 연결될 수 있다. 즉, 제 1 도전성 범프(170)들은 인터포저(120)와 패키지 기판(110) 사이에 배치되어, 인터포저(120)의 도전성 포스트(126)들과 패키지 기판(110)의 상부 패드들을 전기적으로 연결시킬 수 있다.
본 실시예에서, 인터포저(120)는 패키지 기판(110)의 크기보다 작은 크기를 갖는 직육면체 형상을 가질 수 있다. 따라서, 인터포저(120)는 제 1 방향을 따라 연장된 제 1 외측면(122)들과, 제 2 방향을 따라 연장된 제 2 외측면들을 가질 수 있다. 특히, 인터포저(120)의 제 1 외측면(122)들은 인터포저(120)의 제 2 외측면들의 길이보다 긴 길이를 가질 수 있다.
제 1 반도체 칩(130)은 인터포저(120)의 상부면 중앙부에 배치될 수 있다. 제 1 반도체 칩(130)은 제 2 도전성 범프(172)들을 매개로 인터포저(120)에 전기적으로 연결될 수 있다. 즉, 제 2 도전성 범프(172)들은 제 1 반도체 칩(130)과 인터포저(120) 사이에 개재되어, 인터포저(120)의 도전성 포스트(126)들을 제 1 반도체 칩(130)에 전기적으로 연결시킬 수 있다. 본 실시예에서, 제 1 반도체 칩(130)은 ASIC(Application Specific Integrated Circuit) 칩을 포함할 수 있다.
본 실시예에서, 제 1 반도체 칩(130)은 인터포저(120)의 크기보다 작은 크기를 갖는 직육면체 형상을 가질 수 있다. 따라서, 제 1 반도체 칩(130)은 제 1 방향을 따라 연장된 제 1 외측면(132)들과 제 2 방향을 따라 연장된 제 2 외측면(134)들을 가질 수 있다. 특히, 제 1 반도체 칩(130)의 제 1 외측면(132)들은 인터포저(120)의 제 1 외측면(122)들과 실질적으로 동일 수직 평면 상에 위치할 수 있다. 다른 실시예로서, 제 1 반도체 칩(130)의 제 1 외측면(132)들은 인터포저(120)의 제 1 외측면들(122)보다 안쪽에 위치할 수도 있다.
제 2 반도체 칩(140)은 인터포저(120)의 상부면 가장자리부에 배치될 수 있다. 제 2 반도체 칩(140)은 제 2 도전성 범프(172)들을 매개로 인터포저(120)에 전기적으로 연결될 수 있다. 즉, 제 2 도전성 범프(172)들은 제 2 반도체 칩(140)과 인터포저(120) 사이에 개재되어, 인터포저(120)의 도전성 포스트(126)들을 제 2 반도체 칩(140)에 전기적으로 연결시킬 수 있다.
본 실시예에서, 제 2 반도체 칩(140)은 제 1 반도체 칩(130)의 양측인 인터포저(120)의 상부면 가장자리부들 각각에 2개씩 배열될 수 있다. 즉, 본 실시예에서, 제 2 반도체 칩(140)은 총 4개로 이루어질 수 있다. 그러나, 제 2 반도체 칩(140)의 수는 특정 숫자로 국한되지 않을 수 있다. 예를 들어서, 반도체 패키지(100)는 1개, 2개, 3개 또는 5개 이상의 제 2 반도체 칩(140)을 포함할 수 있다. 4개의 제 2 반도체 칩(140)들은 인터포저(120)의 상부면 모서리들에 배치될 수 있다. 제 2 반도체 칩(140)은 메모리 칩을 포함할 수 있다. 예를 들어서, 제 2 반도체 칩(140)은 광대역폭 메모리(High Bandwidth Memory : HBM) 칩을 포함할 수 있다. 또한, 제 2 반도체 칩(140)은 복수개의 메모리 칩들이 적층된 구조를 가질 수도 있다.
제 2 반도체 칩(140)은 제 1 반도체 칩(130)의 크기보다 작은 크기를 갖는 직육면체 형상을 가질 수 있다. 따라서, 제 2 반도체 칩(140)은 제 1 방향을 따라 연장된 제 1 외측면(142)들과 제 2 방향을 따라 연장된 제 2 외측면(144)들을 가질 수 있다. 특히, 제 2 반도체 칩(140)의 제 1 외측면(142)들은 인터포저(120)의 제 1 외측면(122)들과 실질적으로 동일 수직 평면 상에 위치할 수 있다. 따라서, 제 2 반도체 칩(140)의 제 1 외측면(142)들은 제 1 반도체 칩(130)의 제 1 외측면(132)들과 동일 수직 평면 상에 위치할 수 있다. 다른 실시예로서, 제 2 반도체 칩(140)의 제 1 외측면(142)들은 인터포저(120)의 제 1 외측면(122)들보다 안쪽에 위치할 수도 있다. 또한, 제 2 반도체 칩(140)의 제 2 외측면(144)들은 인터포저(120)의 제 2 외측면들과 실질적으로 동일 수직 평면 상에 위치할 수 있다.
반면에, 제 2 외측면(144)의 반대측인 제 2 반도체 칩(140)의 내측면(146)은 제 1 반도체 칩(130)의 제 2 외측면(134)과 대향하도록 배치될 수 있다. 특히, 제 2 반도체 칩(140)의 내측면(146)과 제 1 반도체 칩(130)의 제 2 외측면(134) 사이에는 갭이 형성될 수 있다.
부가적으로, 더미 칩(dummy chip)(148)이 제 2 반도체 칩(140)들 사이에 배치될 수 있다. 더미 칩(148)과 제 2 반도체 칩(140)들 사이에도 갭이 형성될 수 있다. 더미 칩(148)은 제 1 반도체 칩(130), 제 2 반도체 칩(140), 인터포저(120) 및 패키지 기판(110)으로부터 전기적으로 절연될 수 있다.
몰딩 부재(150)는 인터포저(120), 제 1 반도체 칩(130), 제 2 반도체 칩(140)들 및 더미 칩(148)의 외측면들을 둘러쌀 수 있다. 반면에, 몰딩 부재(150)는 제 1 반도체 칩(130), 제 2 반도체 칩(140)들 및 더미 칩(148)의 상부면에는 배치되지 않을 수 있다. 따라서, 제 1 반도체 칩(130), 제 2 반도체 칩(140) 및 더미 칩(148)의 상부면들은 위를 향해 노출될 수 있다. 부가적으로, 제 1 반도체 칩(130), 제 2 반도체 칩(140) 및 더미 칩(148)의 노출된 상부면들에 방열판이 배치될 수도 있다. 몰딩 부재(150)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)를 포함할 수 있다.
본 실시예에서, 몰딩 부재(150)는 제 1 몰딩부(152), 제 2 몰딩부(154) 및 제 3 몰딩부(156)를 포함할 수 있다.
제 1 몰딩부(152)는 인터포저(120)의 제 1 외측면(122)들, 제 1 반도체 칩(130)의 제 1 외측면(132)들 및 제 2 반도체 칩(140)들의 제 1 외측면(142)들을 지지할 수 있다. 제 1 몰딩부(152)는 제 1 방향을 따라 연장되어, 인터포저(120)의 제 1 외측면(122)들, 제 1 반도체 칩(130)의 제 1 외측면(132)들 및 제 2 반도체 칩(140)들의 제 1 외측면(142)들과 접촉할 수 있다. 즉, 제 1 몰딩부(152)의 내측면이 인터포저(120), 제 1 반도체 칩(130) 및 제 2 반도체 칩(140)들의 제 1 외측면(122, 132, 142)들과 접촉할 수 있다.
제 2 몰딩부(154)는 제 1 몰딩부(152)의 양측 단부들로부터 제 2 방향을 따라 연장될 수 있다. 즉, 제 1 몰딩부(152)의 양측 단부들이 제 2 몰딩부(154)에 의해 서로 연결될 수 있다. 제 2 몰딩부(154)는 인터포저(120)의 제 2 외측면들 및 제 2 반도체 칩(140)들의 제 2 외측면(144)들을 지지할 수 있다. 제 2 몰딩부(154)는 제 2 방향을 따라 연장되어, 인터포저(120)의 제 2 외측면들 및 제 2 반도체 칩(140)들의 제 2 외측면(144)들과 접촉할 수 있다. 즉, 제 2 몰딩부(154)의 내측면이 인터포저(120)의 제 2 외측면 및 제 2 반도체 칩(140)들의 제 2 외측면(144)들과 접촉할 수 있다. 또한, 제 2 몰딩부(154)의 내측면은 더미 칩(148)의 외측면들과도 접촉할 수 있다.
제 3 몰딩부(156)는 제 2 반도체 칩(140)의 내측면(146)과 제 1 반도체 칩(130)의 제 2 외측면(134) 사이에 형성된 갭과 더미 칩(148)과 제 2 반도체 칩(140)들 사이에 형성된 갭을 채울 수 있다.
제 2 반도체 칩(140)의 내측면(146)과 제 1 반도체 칩(130)의 제 2 외측면(134) 사이에 형성된 갭을 채우는 제 3 몰딩부(156)는 매우 좁은 폭을 가질 수 있다. 즉, 제 2 반도체 칩(140)의 내측면(146)과 제 1 반도체 칩(130)의 제 2 외측면(134) 사이에 위치한 제 3 몰딩부(156)는 상대적으로 취약한 강도를 가질 수 있다. 이로 인하여, MIP를 고온 하, 예를 들면 300°C에서 아래로 눌러서 패키지 기판(110)에 접합하는 공정, 예를 들면 리플로우(reflow) 공정이나 레이저(laser) 공정 중에, MIP가 제 3 몰딩부(156)의 연장 방향(C)을 중심으로 휘어질 수 있다. 예를 들어서, MIP의 중앙부가 위로 볼록하게 MIP가 휘어질 수 있다. 위로 볼록하게 휘어진 MIP의 중앙부는 패키지 기판(110)으로부터 멀어지게 되고, 반면에 MIP의 가장자리는 패키지 기판(110)에 근접해질 수 있다. 이로 인하여, 중앙부에 배치된 제 1 도전성 범프(170)들도 패키지 기판(110)으로부터 멀어지게 되어, 중앙의 제 1 도전성 범프(170)들이 패키지 기판(110)에 연결되지 않을 수 있다. 또한, 가장자리에 배치된 제 1 도전성 범프(170)들 사이의 간격이 좁아지게 되어, 가장자리의 제 1 도전성 범프(170)들이 서로 쇼트될 수도 있다.
이를 방지하기 위해서, 제 1 보강재(160)가 MIP의 휨을 억제할 수 있다. 제 1 보강재(160)는 제 1 방향을 따른 MIP의 외측면들, 즉 몰딩 부재(150)의 외측면들 중 적어도 하나에 부착될 수 있다. 구체적으로, 제 1 보강재(160)는 제 1 몰딩부(152)의 외측면(157)들에 부착된 한 쌍으로 이루어질 수 있다. 제 1 보강재(160)는 제 1 방향을 따른 MIP의 강성을 보강하여, 제 3 몰딩부(156)를 중심으로 한 MIP의 휨을 억제시킬 수 있다. 한편, 상기된 접착 공정 중에 제 1 보강재(160)가 몰딩 부재(150)의 외측면으로부터 이탈되지 않도록 하기 위해서, 제 1 보강재(160)는 300°C 이상에서 접착력을 유지하는 접착제(180)를 이용해서 몰딩 부재(150)의 외측면에 부착될 수 있다.
특히, 제 1 보강재(160)는 패키지 기판(110)의 상부면으로부터 이격될 수 있다. 만일 제 1 보강재(160)가 패키지 기판(110)과 연결되면, 제 1 보강재(160)는 패키지 기판(110)과 같이 연동되어 MIP의 휨을 억제하는 제 1 보강재(160)의 기능이 충분히 발휘될 수 없을 것이다. 따라서, 제 1 보강재(160)의 하단은 패키지 기판(110)의 상부면으로부터 이격되어, 제 1 보강재(160)의 하단과 패키지 기판(110)의 상부면 사이에는 갭이 형성될 수 있다.
제 1 보강재(160)가 MIP의 휨을 억제하는 기능을 발휘하기 위해서, 제 1 보강재(160)는 MIP의 강성보다 강한 강성을 갖는 물질을 포함할 수 있다. MIP를 구성하는 인터포저(120), 제 1 및 제 2 반도체 칩(130, 140)들 및 몰딩 부재(150) 중에서 제 1 및 제 2 반도체 칩(130, 140)들의 재질인 실리콘이 가장 강한 강성을 갖고 있으므로, 제 1 보강재(160)는 실리콘보다 강한 강성을 갖는 재질을 포함할 수 있다. 예를 들어서, 제 1 보강재(160)는 알루미늄, 구리 등과 같은 금속을 포함할 수 있다. 이와 같이, 제 1 보강재(160)의 재질은 MIP의 강성보다 강한 강성을 가질 것이 요구되므로, 제 1 보강재(160)의 재질은 전술한 금속 재질로 국한되지 않고 MIP의 재질에 따라 변경될 수 있다.
본 실시예에서, 제 1 보강재(160)는 MIP의 두께와 실질적으로 동일한 두께를 가질 수 있다. 즉, 제 1 보강재(160)의 상단은 제 1 몰딩부(152)의 상부면과 실질적으로 동일한 수평면 상에 위치하고, 제 1 보강재(160)의 하단은 제 1 몰딩부(152)의 하부면과 실질적으로 동일한 수평면 상에 위치할 수 있다. 예를 들어서, MIP가 대략 0.883±0.03mm의 두께를 갖는 경우, 제 1 보강재(160)도 대략 0.883±0.03mm의 두께를 가질 수 있다.
또한, 제 1 보강재(160)는 제 3 몰딩부(156)를 중심으로 한 MIP의 휨을 억제시켜야 하므로, 제 1 보강재(160)는 제 1 방향을 따른 제 1 반도체 칩(130)의 제 1 외측면(132)의 길이 이상의 길이를 가질 수 있다. 본 실시예에서, 제 1 보강재(160)는 제 1 반도체 칩(130)의 제 1 외측면(132)의 길이와 제 2 반도체 칩(140)들의 제 1 외측면(142)들의 길이들을 합산한 길이와 대응하는 길이를 가질 수 있다. 즉, 제 1 보강재(160)의 길이는 제 1 방향을 따른 제 1 몰딩부(152)의 외측면(157) 길이와 실질적으로 동일할 수 있다. 따라서, 제 1 보강재(160)의 길이는 제 1 방향을 따른 제 1 반도체 칩(130)의 제 1 외측면(132)의 길이 내지 제 1 몰딩부(152)의 외측면(157) 길이 사이에서 설정될 수 있다.
제 2 방향을 따른 제 1 보강재(160)의 폭은 패키지 기판(110)의 폭에서 MIP의 폭을 뺀 수치를 1/2로 나눈 값을 가질 수 있다. 따라서, 한 쌍의 제 1 보강재(160)들은 제 2 방향을 따라 MIP의 양측으로 노출된 패키지 기판(110)의 상부면 가장자리들 전체를 덮을 수 있다. 그러나, 제 2 방향을 따른 제 1 보강재(160)의 폭은 상기된 수치로 국한되지 않고, 패키지 기판(110)의 폭에서 MIP의 폭을 뺀 수치를 1/2로 나눈 값 미만의 여러 가지 수치들을 가질 수도 있다.
본 실시예에서, 반도체 패키지(100)가 4개의 제 2 반도체 칩(140)들을 포함하는 경우, 패키지 기판(110)의 제 1 방향과 제 2 방향을 따른 길이는 모두 대략 55mm일 수 있다. MIP의 제 1 방향을 따른 길이는 대략 44mm이고, MIP의 제 2 방향을 따른 길이는 대략 32mm일 수 있다. 이러한 경우, 제 2 방향을 따른 제 1 보강재(160)의 폭은 대략 23mm 또는 23mm 미만일 수 있다.
그러나, 상기된 제 1 보강재(160)의 기능은 제 1 보강재(160)를 제 1 몰딩부(152)의 외측면(157)에 부착하는 것만으로도 발휘될 수 있으므로, 제 1 보강재(160)의 폭과 두께 및 길이는 특정 수치들로 국한되지 않을 수 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 사시도이다.
본 실시예에 따른 반도체 패키지(100a)는 제 1 보강재를 제외하고는 도 3에 도시된 반도체 패키지(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 4를 참조하면, 본 실시예에 따른 제 1 보강재(160a)는 MIP의 외측면 상부에 부착될 수 있다. 제 1 보강재(160a)는 MIP의 상부면과 실질적으로 동일 수평면 상에 위치하는 상단을 가질 수 있다. 반면에, 제 1 보강재(160a)의 하단은 MIP의 하부면보다 높게 위치할 수 있다. 따라서, 제 1 보강재(160a)는 MIP의 두께, 구체적으로 제 1 몰딩부(152)의 두께보다 얇은 두께를 가질 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 사시도이다.
본 실시예에 따른 반도체 패키지(100b)는 제 1 보강재를 제외하고는 도 3에 도시된 반도체 패키지(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 5를 참조하면, 본 실시예에 따른 제 1 보강재(160b)는 MIP의 외측면 상부와 중간부에 부착될 수 있다. 제 1 보강재(160b)의 하단은 MIP의 하부면보다 높게 위치할 수 있다. 또한, 제 1 보강재(160b)는 MIP의 상부면, 구체적으로 제 1 몰딩부(152)의 상부면과 부분적으로 접촉하여, 제 1 몰딩부(152)의 상부면을 지지하는 상부 보강부(162b)를 포함할 수 있다. 상부 보강부(162b)에 의해서 제 1 보강재(160b)는 MIP의 상부면보다 높게 위치하는 상단을 가질 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 사시도이다.
본 실시예에 따른 반도체 패키지(100c)는 제 1 보강재를 제외하고는 도 3에 도시된 반도체 패키지(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 6을 참조하면, 본 실시예에 따른 제 1 보강재(160c)는 MIP의 외측면 전체에 부착될 수 있다. 제 1 보강재(160c)는 MIP의 상부면, 구체적으로 제 1 몰딩부(152)의 상부면과 부분적으로 접촉하여, 제 1 몰딩부(152)의 상부면을 지지하는 상부 보강부(162c)를 포함할 수 있다. 상부 보강부(162c)에 의해서 제 1 보강재(160c)는 MIP의 상부면보다 높게 위치하는 상단을 가질 수 있다.
또한, 제 1 보강재(160c)는 MIP의 하부면, 구체적으로 제 1 몰딩부(152)의 하부면과 부분적으로 접촉하여, 제 1 몰딩부(152)의 하부면을 지지하는 하부 보강부(164c)를 더 포함할 수 있다. 하부 보강부(164c)에 의해서 제 1 보강재(160c)는 MIP의 하부면보다 낮게 위치하는 하단을 가질 수 있다. 그러나, 하부 보강부(164c)는 패키지 기판(110)의 상부면과 접촉하지 않고 이격될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 사시도이다.
본 실시예에 따른 반도체 패키지(100d)는 몰딩 부재와 제 1 보강재를 제외하고는 도 3에 도시된 반도체 패키지(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 7을 참조하면, 몰딩 부재(150)는 제 1 몰딩부들 각각의 외측면 하부로부터 수평하게 연장된 지지단(150d)을 포함할 수 있다. 지지단(150d)은 제 1 보강재(160d)의 하단을 지지할 수 있다.
지지단(150d)이 제 1 보강재(160d)의 하단을 지지하고 있으므로, 제 1 보강재(160d)는 제 1 몰딩부(152)의 두께보다 약간 얇은 두께를 가질 수 있다. 반면에, 제 1 보강재(160d)의 상단은 제 1 몰딩부(152)의 상부면과 실질적으로 동일 수평면 상에 위치할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 사시도이다.
본 실시예에 따른 반도체 패키지(100e)는 몰딩 부재와 제 1 보강재를 제외하고는 도 3에 도시된 반도체 패키지(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 8을 참조하면, 몰딩 부재(150)는 제 1 몰딩부(152)들 각각의 외측면 하부로부터 수평하게 연장된 지지단(150e), 및 제 1 몰딩부(152)들 각각의 외측면 상부에 형성된 상부 수용홈(152e)을 포함할 수 있다.
지지단(150e)은 제 1 보강재(160e)의 하단을 지지할 수 있다. 제 1 보강재(160e)는 제 1 보강재(160e)의 내측면 상부로부터 연장되어 상부 수용홈(152e)에 수용된 상부 보강단(162e)을 포함할 수 있다. 지지단(150e)이 제 1 보강재(160e)의 하단을 지지하고 있으므로, 제 1 보강재(160e)는 제 1 몰딩부(152)의 두께보다 약간 얇은 두께를 가질 수 있다. 반면에, 제 1 보강재(160e)의 상단은 제 1 몰딩부(152)의 상부면과 실질적으로 동일 수평면 상에 위치할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 사시도이다.
본 실시예에 따른 반도체 패키지(100f)는 몰딩 부재와 제 1 보강재를 제외하고는 도 3에 도시된 반도체 패키지(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 9를 참조하면, 몰딩 부재(150)는 제 1 몰딩부(152)들 각각의 외측면 중앙부에 수평하게 형성된 돌출부(150f)를 포함할 수 있다. 돌출부(150f)의 형성에 의해서 돌출부(150f)의 상부와 하부에 상부 수용홈과 하부 수용홈이 형성될 수 있다.
제 1 보강재(160f)는 제 1 보강재(160f)의 내측면 상부로부터 연장되어 상부 수용홈에 수용된 상부 보강단(162f), 및 제 1 보강재(160f)의 내측면 하부로부터 연장되어 하부 수용홈에 수용된 하부 보강단(164f)을 포함할 수 있다. 제 1 보강재(160f)의 상단은 제 1 몰딩부(152)의 상부면과 실질적으로 동일 수평면 상에 위치하고, 제 1 보강재(160f)의 하단은 제 1 몰딩부(152)의 하부면과 실질적으로 동일 수평면 상에 위치할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 사시도이고, 도 11은 도 10에 도시된 반도체 패키지를 나타낸 평면도이며, 도 12는 도 10의 B-B'선을 따라 나타낸 단면도이다.
본 실시예에 따른 반도체 패키지(100g)는 제 2 보강재를 더 포함한다는 점을 제외하고는 도 1에 도시된 반도체 패키지의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 10 내지 도 12를 참조하면, 제 2 보강재(162)는 제 2 방향을 따른 MIP의 휨을 억제시킬 수 있다. 제 2 보강재(162)는 제 2 방향을 따른 MIP의 외측면들, 즉 몰딩 부재(150)의 외측면들 중 적어도 하나에 부착될 수 있다. 구체적으로, 제 2 보강재(162)는 제 2 몰딩부(154)의 외측면들에 부착된 한 쌍으로 이루어질 수 있다. 제 2 보강재(162)는 제 2 방향을 따른 MIP의 강성을 보강하여, MIP의 휨을 억제시킬 수 있다. 한편, 상기된 접착 공정 중에 제 2 보강재(162)가 몰딩 부재(150)의 외측면으로부터 이탈되지 않도록 하기 위해서, 제 2 보강재(162)는 300°C 이상에서 접착력을 유지하는 접착제(180)를 이용해서 몰딩 부재(150)의 외측면에 부착될 수 있다.
특히, 제 1 보강재(160)와 마찬가지로, 제 2 보강재(162)도 패키지 기판(110)의 상부면으로부터 이격될 수 있다. 따라서, 제 2 보강재(162)의 하단은 패키지 기판(110)의 상부면으로부터 이격되어, 제 2 보강재(162)의 하단과 패키지 기판(110)의 상부면 사이에는 갭이 형성될 수 있다.
제 2 보강재(162)의 재질은 제 1 보강재(160)의 재질과 실질적으로 동일할 수 있다. 따라서, 제 2 보강재(162)의 재질에 대한 반복 설명은 생략할 수 있다.
제 2 보강재(162)의 길이는 제 2 방향을 따른 제 2 몰딩부(154)의 외측면(158) 길이와 실질적으로 동일할 수 있다. 이러한 경우, 제 2 보강재(162)는 제 1 보강재(160)에 연결되지 않을 수 있다. 다른 실시예로서, 제 2 보강재(162)는 한 쌍의 제 1 보강재(160)들의 양측 단부들을 서로 연결시키는 길이를 가질 수도 있다.
상기된 제 2 보강재(162)의 기능은 제 2 보강재(162)를 제 2 몰딩부(154)의 외측면에 부착하는 것만으로도 발휘될 수 있으므로, 제 2 보강재(162)의 폭과 두께 및 길이는 특정 수치들로 국한되지 않을 수 있다.
또한, 제 2 보강재(162)는 도 4에 도시된 제 1 보강재(160a)의 구조, 도 5에 도시된 제 1 보강재(160b)의 구조, 도 6에 도시된 제 1 보강재(160c)의 구조, 도 7에 도시된 제 1 보강재(160d)의 구조, 도 8에 도시된 제 1 보강재(160e)의 구조, 또는 도 9에 도시된 제 1 보강재(160f)의 구조를 가질 수도 있다.
상기된 본 실시예들에 따르면, 제 1 보강재가 몰딩 부재의 대향하는 측면들에 패키지 기판과 이격되도록 부착됨으로써, MIP를 패키지 기판에 고온에서 접합하는 공정 중에 MIP가 제 3 몰딩부를 중심으로 휘어지는 것이 억제될 수 있다. 따라서, MIP와 패키지 기판 사이의 중앙부에 배치된 도전성 범프들이 위로 들뜨게 되는 것이 방지되어, 중앙 도전성 범프들과 패키지 기판 사이의 전기적 접속 신뢰성이 향상될 수 있다. 또한, MIP와 패키지 기판 사이의 가장자리에 배치된 도전성 범프들이 서로 쇼트되는 것도 방지할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 패키지 기판 112 ; 도전성 패턴
120 ; 인터포저 126 ; 도전성 포스트
130 ; 제 1 반도체 칩 140 ; 제 2 반도체 칩
150 ; 몰딩 부재 152 ; 제 1 몰딩부
154 ; 제 2 몰딩부 156 ; 제 3 몰딩부
160 ; 제 1 보강재 162 ; 제 2 보강재
162b ; 상부 보강부 162c ; 상부 보강부
164c ; 하부 보강부 150d ; 지지단
150e ; 지지단 152e ; 상부 수용홈
150f ; 돌출부 162f ; 상부 보강단
164f ; 하부 보강단 170 ; 제 1 도전성 범프
172 ; 제 2 도전성 범프 174 ; 외부접속단자
180 ; 접착제

Claims (10)

  1. 패키지 기판;
    상기 패키지 기판의 상부면에 배치된 인터포저;
    상기 인터포저의 상부면 중앙부에 배치된 적어도 하나의 ASIC(Application Specific Integrated Circuit) 칩;
    제 1 방향을 따라 상기 ASIC 칩의 양측인 상기 인터포저의 상부면 가장자리부들에 배치된 메모리 칩들;
    상기 제 1 방향을 따라 형성되어 상기 ASIC 칩의 외측면들과 상기 메모리 칩들의 제 1 외측면들에 맞대어진 제 1 몰딩부들, 상기 제 1 몰딩부들의 단부들로부터 상기 제 1 방향과 직교하는 제 2 방향을 따라 연장되어 상기 제 1 외측면들과 직교하는 상기 메모리 칩들의 제 2 외측면들에 맞대어진 제 2 몰딩부들, 및 상기 ASIC 칩과 상기 메모리 칩들 사이의 공간들을 채우는 제 3 몰딩부들을 포함하는 몰딩 부재; 및
    상기 제 1 몰딩부들의 외측면들에 상기 패키지 기판의 상부면으로부터 이격되도록 부착되고, 알루미늄 재질을 포함하여 상기 ASIC 칩, 상기 메모리 칩들 및 상기 몰딩 부재가 상기 제 1 방향을 따라 상기 제 3 몰딩부들을 중심으로 휘어지는 것을 억제하는 제 1 보강재(stiffner)들을 포함하고,
    상기 제 1 보강재들 각각은 상기 제 1 방향을 따른 상기 제 1 몰딩부들의 외측면 길이와 동일한 길이, 상기 제 2 방향을 따라 상기 ASIC 칩과 상기 몰딩 부재로부터 노출된 상기 패키지 기판의 길이와 동일한 길이, 및 상기 몰딩 부재의 두께와 동일한 두께를 갖는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 제 1 보강재들 각각은
    상기 제 1 보강재의 상단으로부터 연장되어 상기 제 1 몰딩부의 상부면을 지지하는 상부 보강부; 및
    상기 제 1 보강재의 하단으로부터 연장되어 상기 제 1 몰딩부의 하부면을 지지하는 하부 보강부를 포함하는 반도체 패키지.
  3. 제 1 항에 있어서, 상기 몰딩 부재는 상기 제 1 몰딩부들 각각의 외측면 하부로부터 수평하게 연장되어 상기 제 1 보강재의 하단을 지지하는 지지단, 및 상기 제 1 몰딩부들 각각의 외측면 상부에 형성된 상부 수용홈을 포함하고, 상기 제 1 보강재들 각각은 상기 제 1 보강재의 내측면 상부로부터 연장되어 상기 상부 수용홈에 수용된 상부 보강단을 포함하는 반도체 패키지.
  4. 제 1 항에 있어서, 상기 몰딩 부재는 상기 제 1 몰딩부들 각각의 외측면 중앙부에 형성된 돌출부를 포함하여, 상기 돌출부의 상부와 하부에 상부 수용홈과 하부 수용홈이 형성되며, 상기 제 1 보강재들 각각은 상기 제 1 보강재의 내측면 상부와 하부로부터 연장되어 상기 상부 수용홈과 상기 하부 수용홈에 수용된 상부 보강단과 하부 보강단을 포함하는 반도체 패키지.
  5. 패키지 기판;
    상기 패키지 기판의 상부면에 배치된 인터포저;
    상기 인터포저의 상부면 중앙부에 배치된 적어도 하나의 제 1 반도체 칩;
    제 1 방향을 따라 상기 제 1 반도체 칩의 양측인 상기 인터포저의 상부면 가장자리부들에 배치된 제 2 반도체 칩들;
    상기 제 1 방향을 따라 형성되어 상기 제 1 반도체 칩의 제 1 외측면들과 상기 제 2 반도체 칩들의 제 1 외측면들에 맞대어진 제 1 몰딩부들, 상기 제 1 몰딩부들의 단부들로부터 상기 제 1 방향과 직교하는 제 2 방향을 따라 연장되어 상기 제 1 외측면들과 직교하는 상기 제 2 반도체 칩들의 제 2 외측면들에 맞대어진 제 2 몰딩부들, 및 상기 제 1 반도체 칩과 상기 제 2 반도체 칩들 사이의 공간들을 채우는 제 3 몰딩부들을 포함하는 몰딩 부재; 및
    상기 제 1 몰딩부들의 외측면들에 상기 패키지 기판의 상부면으로부터 이격되도록 부착되고, 상기 제 1 및 제 2 반도체 칩들의 재질보다 강한 강성을 갖는 금속 재질을 포함하여 상기 제 1 및 제 2 반도체 칩들과 상기 몰딩 부재가 상기 제 1 방향을 따라 상기 제 3 몰딩부들을 중심으로 휘어지는 것을 억제하는 제 1 보강재(stiffner)들을 포함하는 반도체 패키지.
  6. 제 5 항에 있어서, 상기 제 1 보강재들 각각은 상기 제 1 방향을 따른 상기 제 1 몰딩부들 각각의 외측면 길이와 동일한 길이를 갖는 반도체 패키지.
  7. 제 5 항에 있어서, 상기 제 1 보강재들은 알루미늄을 포함하는 반도체 패키지.
  8. 제 5 항에 있어서, 상기 제 1 보강재들 각각은
    상기 제 1 보강재의 상단으로부터 연장되어 상기 제 1 몰딩부의 상부면을 지지하는 상부 보강부; 및
    상기 제 1 보강재의 하단으로부터 연장되어 상기 제 1 몰딩부의 하부면을 지지하는 하부 보강부를 포함하는 반도체 패키지.
  9. 제 5 항에 있어서, 상기 몰딩 부재는 상기 제 1 몰딩부들 각각의 외측면 하부로부터 수평하게 연장되어 상기 제 1 보강재의 하단을 지지하는 지지단, 및 상기 제 1 몰딩부들 각각의 외측면 상부에 형성된 상부 수용홈을 포함하고, 상기 제 1 보강재는 상기 제 1 보강재의 내측면 상부로부터 연장되어 상기 상부 수용홈에 수용된 상부 보강단을 포함하는 반도체 패키지.
  10. 제 5 항에 있어서, 상기 몰딩 부재는 상기 제 1 몰딩부들 각각의 외측면 중앙부에 형성된 돌출부를 포함하여, 상기 돌출부의 상부와 하부에 상부 수용홈과 하부 수용홈이 형성되며, 상기 제 1 보강재는 상기 제 1 보강재의 내측면 상부와 하부로부터 연장되어 상기 상부 수용홈과 상기 하부 수용홈에 수용된 상부 보강단과 하부 보강단을 포함하는 반도체 패키지.
KR1020200072689A 2020-06-16 2020-06-16 반도체 패키지 KR20210155455A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200072689A KR20210155455A (ko) 2020-06-16 2020-06-16 반도체 패키지
US17/162,444 US11469188B2 (en) 2020-06-16 2021-01-29 Semiconductor package
TW110104602A TWI838611B (zh) 2020-06-16 2021-02-08 半導體封裝

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200072689A KR20210155455A (ko) 2020-06-16 2020-06-16 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20210155455A true KR20210155455A (ko) 2021-12-23

Family

ID=78825964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200072689A KR20210155455A (ko) 2020-06-16 2020-06-16 반도체 패키지

Country Status (2)

Country Link
US (1) US11469188B2 (ko)
KR (1) KR20210155455A (ko)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002171A (en) 1997-09-22 1999-12-14 Lsi Logic Corporation Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
US5909057A (en) 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5690466B2 (ja) * 2008-01-31 2015-03-25 インヴェンサス・コーポレイション 半導体チップパッケージの製造方法
KR101429723B1 (ko) 2008-12-08 2014-09-24 삼성전자주식회사 패키지를 다양한 각도에서 조명하고 영상으로 획득하며, 색정보를 이용하여 패키지의 결함을 판단하는 반도체 패키지검사장치
JP4725639B2 (ja) * 2008-12-09 2011-07-13 カシオ計算機株式会社 半導体装置の製造方法
US8810025B2 (en) * 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
JP2013012570A (ja) 2011-06-29 2013-01-17 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8624348B2 (en) 2011-11-11 2014-01-07 Invensas Corporation Chips with high fracture toughness through a metal ring
KR101440342B1 (ko) 2012-09-20 2014-09-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
JP2017130521A (ja) 2016-01-19 2017-07-27 凸版印刷株式会社 スティフナ付き半導体パッケージ基板、および半導体パッケージと、それらの製造方法
US11362010B2 (en) * 2019-10-16 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out feature
US11398422B2 (en) * 2020-07-21 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and fabricating method thereof
US11450581B2 (en) * 2020-08-26 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
KR20220030455A (ko) * 2020-09-01 2022-03-11 삼성전자주식회사 반도체 장치
KR20220039978A (ko) * 2020-09-22 2022-03-30 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
TW202201677A (zh) 2022-01-01
US11469188B2 (en) 2022-10-11
US20210391280A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
US7176558B2 (en) Single chip and stack-type chip semiconductor package and method of manufacturing the same
KR100293815B1 (ko) 스택형 패키지
KR101009121B1 (ko) 삽입 기판에 접속하기 위한 중간 접촉자를 갖는마이크로일렉트로닉 장치, 및 중간 접촉자를 갖는마이크로일렉트로닉 장치를 패키징하는 방법
US7994627B2 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
US10741526B2 (en) Semiconductor packages
JP2005197491A (ja) 半導体装置
US20190115325A1 (en) Semiconductor package
JP4845600B2 (ja) 積層型パッケージ
KR20110020547A (ko) 스택 패키지
KR20210155455A (ko) 반도체 패키지
US11791314B2 (en) Semiconductor packages
KR20120080320A (ko) 적층형 반도체 패키지 및 그 제조 방법
TWI838611B (zh) 半導體封裝
KR100808582B1 (ko) 칩 적층 패키지
KR100713930B1 (ko) 칩 스택 패키지
KR20080067891A (ko) 멀티 칩 패키지
KR20110130017A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR100650763B1 (ko) 적층형 패키지
US7999370B2 (en) Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same
KR20080074654A (ko) 적층 반도체 패키지
JP2005268299A (ja) 半導体パッケージ及びその製造方法
KR20210099721A (ko) 반도체 패키지
KR20150039284A (ko) 멀티-칩 패키지
KR20120039464A (ko) 반도체 패키지
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지