JP4725639B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4725639B2 JP4725639B2 JP2008313220A JP2008313220A JP4725639B2 JP 4725639 B2 JP4725639 B2 JP 4725639B2 JP 2008313220 A JP2008313220 A JP 2008313220A JP 2008313220 A JP2008313220 A JP 2008313220A JP 4725639 B2 JP4725639 B2 JP 4725639B2
- Authority
- JP
- Japan
- Prior art keywords
- support plate
- protective film
- film
- semiconductor device
- resin protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Description
請求項2に記載の発明は、請求項1に記載の発明において、前記サポート板を貼り付ける工程は、前記外部接続用バンプ電極および前記封止膜上に前記サポート板を粘着層を介して貼り付ける工程を含み、前記サポート板を剥離する工程は、前記粘着層を剥離する工程を含むことを特徴とするものである。
請求項3に記載の発明は、請求項2に記載の発明において、前記粘着層は、両面粘着テープからなり、基材フィルムの前記外部接続用バンプ電極および前記封止膜上に貼り付けられる側の面に紫外線硬化型の粘着剤が設けられ、その反対側の面に紫外線ガス発生型の粘着剤が設けられたものからなることを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記サポート板はガラス板からなることを特徴とするものである。
請求項5に記載の発明は、請求項4に記載の発明において、前記サポート板および前記粘着層を剥離する工程は、前記サポート板側から紫外線を照射する工程を含むことを特徴とするものである。
請求項6に記載の発明は、請求項5に記載の発明において、前記サポート板および前記粘着層を剥離する工程は、前記サポート板を剥離してから前記粘着層を剥離する工程を含むことを特徴とするものである。
請求項7に記載の発明は、請求項6に記載の発明において、前記半導体ウエハの底面に前記樹脂保護膜を形成する工程は、前記樹脂保護膜を120〜180℃で硬化する工程を含むことを特徴とするものである。
請求項8に記載の発明は、請求項1に記載の発明において、前記外部接続用バンプ電極は、前記電極用接続パッド部上に形成された柱状電極であることを特徴とするものである。
請求項9に記載の発明は、請求項8に記載の発明において、前記樹脂保護膜を形成した後に、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
2 接続パッド
3 パッシベーション膜
5 保護膜
7 配線
10 柱状電極
11 樹脂保護膜
12 封止膜
13 半田ボール
21 半導体ウエハ
22 ダイシングストリート
23 粘着層
24 サポート板
25 ダイシングテープ
26 ブレード
27 溝
Claims (9)
- 一面上に集積回路が形成された半導体ウエハの当該一面上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記集積回路に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成され、前記外部接続用バンプ電極の周囲に封止膜が形成されたものを準備する工程と、
前記外部接続用バンプ電極および前記封止膜上にサポート板を貼り付ける工程と、
前記サポート板を貼り付けた後に、前記半導体ウエハの底面側を研削して該半導体ウエハの厚さを薄くする工程と、
ダイシングストリートおよびその両側に対応する部分における前記半導体ウエハの底面側に前記封止膜の厚さの中間位置まで達する溝を形成する工程と、
前記溝内を含む前記半導体ウエハの底面に樹脂保護膜を形成する工程と、
前記樹脂保護膜の上面側を研削して該樹脂保護膜の厚さを薄くするとともにその上面を平坦化する工程と、
前記サポート板を剥離する工程と、
前記封止膜および前記樹脂保護膜を前記溝の幅よりも小さい幅で切断する工程と、
をこの順で行い、前記半導体基板の側面から前記封止膜の中間位置までの側面および前記半導体基板の底面に前記樹脂保護膜が形成された半導体装置を複数個得ることを特徴とする半導体装置の製造方法。 - 請求項1に記載の発明において、前記サポート板を貼り付ける工程は、前記外部接続用バンプ電極および前記封止膜上に前記サポート板を粘着層を介して貼り付ける工程を含み、前記サポート板を剥離する工程は、前記粘着層を剥離する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項2に記載の発明において、前記粘着層は、両面粘着テープからなり、基材フィルムの前記外部接続用バンプ電極および前記封止膜上に貼り付けられる側の面に紫外線硬化型の粘着剤が設けられ、その反対側の面に紫外線ガス発生型の粘着剤が設けられたものからなることを特徴とする半導体装置の製造方法。
- 請求項3に記載の発明において、前記サポート板はガラス板からなることを特徴とする半導体装置の製造方法。
- 請求項4に記載の発明において、前記サポート板および前記粘着層を剥離する工程は、前記サポート板側から紫外線を照射する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項5に記載の発明において、前記サポート板および前記粘着層を剥離する工程は、前記サポート板を剥離してから前記粘着層を剥離する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項6に記載の発明において、前記半導体ウエハの底面に前記樹脂保護膜を形成する工程は、前記樹脂保護膜を120〜180℃で硬化する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項1に記載の発明において、前記外部接続用バンプ電極は、前記電極用接続パッド部上に形成された柱状電極であることを特徴とする半導体装置の製造方法。
- 請求項8に記載の発明において、前記樹脂保護膜を形成した後に、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008313220A JP4725639B2 (ja) | 2008-12-09 | 2008-12-09 | 半導体装置の製造方法 |
KR1020090120371A KR20100066384A (ko) | 2008-12-09 | 2009-12-07 | 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법 |
US12/632,033 US20100144096A1 (en) | 2008-12-09 | 2009-12-07 | Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film |
TW098141810A TWI399817B (zh) | 2008-12-09 | 2009-12-08 | 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法 |
CN200910225179A CN101752274A (zh) | 2008-12-09 | 2009-12-09 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008313220A JP4725639B2 (ja) | 2008-12-09 | 2008-12-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010140949A JP2010140949A (ja) | 2010-06-24 |
JP4725639B2 true JP4725639B2 (ja) | 2011-07-13 |
Family
ID=42231538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008313220A Expired - Fee Related JP4725639B2 (ja) | 2008-12-09 | 2008-12-09 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20100144096A1 (ja) |
JP (1) | JP4725639B2 (ja) |
KR (1) | KR20100066384A (ja) |
CN (1) | CN101752274A (ja) |
TW (1) | TWI399817B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9607861B2 (en) | 2015-02-06 | 2017-03-28 | Aoi Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4725638B2 (ja) * | 2008-12-09 | 2011-07-13 | カシオ計算機株式会社 | 半導体装置の製造方法 |
CN102496622B (zh) * | 2011-11-25 | 2016-03-30 | 格科微电子(上海)有限公司 | 图像传感器芯片的封装方法以及摄像模组 |
JP2015160260A (ja) * | 2014-02-26 | 2015-09-07 | 株式会社東芝 | 研削装置及び研削方法 |
US9892952B2 (en) * | 2014-07-25 | 2018-02-13 | Semiconductor Components Industries, Llc | Wafer level flat no-lead semiconductor packages and methods of manufacture |
JP7127566B2 (ja) * | 2019-02-07 | 2022-08-30 | 株式会社Jvcケンウッド | 液晶デバイスの製造方法 |
KR20210155455A (ko) * | 2020-06-16 | 2021-12-23 | 삼성전자주식회사 | 반도체 패키지 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003231871A (ja) * | 2001-08-03 | 2003-08-19 | Sekisui Chem Co Ltd | 両面粘着テープ及びそれを用いたicチップの製造方法 |
JP2006229113A (ja) * | 2005-02-21 | 2006-08-31 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100878971B1 (ko) * | 2001-08-03 | 2009-01-19 | 세키스이가가쿠 고교가부시키가이샤 | 양면 점착 테이프 및 이를 이용한 ic 칩의 제조 방법 |
JP2006135272A (ja) * | 2003-12-01 | 2006-05-25 | Tokyo Ohka Kogyo Co Ltd | 基板のサポートプレート及びサポートプレートの剥離方法 |
US7390688B2 (en) * | 2005-02-21 | 2008-06-24 | Casio Computer Co.,Ltd. | Semiconductor device and manufacturing method thereof |
US7642205B2 (en) * | 2005-04-08 | 2010-01-05 | Mattson Technology, Inc. | Rapid thermal processing using energy transfer layers |
JP3859682B1 (ja) * | 2005-09-08 | 2006-12-20 | 東京応化工業株式会社 | 基板の薄板化方法及び回路素子の製造方法 |
JP4725638B2 (ja) * | 2008-12-09 | 2011-07-13 | カシオ計算機株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-12-09 JP JP2008313220A patent/JP4725639B2/ja not_active Expired - Fee Related
-
2009
- 2009-12-07 US US12/632,033 patent/US20100144096A1/en not_active Abandoned
- 2009-12-07 KR KR1020090120371A patent/KR20100066384A/ko not_active Application Discontinuation
- 2009-12-08 TW TW098141810A patent/TWI399817B/zh not_active IP Right Cessation
- 2009-12-09 CN CN200910225179A patent/CN101752274A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003231871A (ja) * | 2001-08-03 | 2003-08-19 | Sekisui Chem Co Ltd | 両面粘着テープ及びそれを用いたicチップの製造方法 |
JP2006229113A (ja) * | 2005-02-21 | 2006-08-31 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9607861B2 (en) | 2015-02-06 | 2017-03-28 | Aoi Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN101752274A (zh) | 2010-06-23 |
TW201030863A (en) | 2010-08-16 |
TWI399817B (zh) | 2013-06-21 |
JP2010140949A (ja) | 2010-06-24 |
US20100144096A1 (en) | 2010-06-10 |
KR20100066384A (ko) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4725638B2 (ja) | 半導体装置の製造方法 | |
JP4725639B2 (ja) | 半導体装置の製造方法 | |
JP3929966B2 (ja) | 半導体装置及びその製造方法 | |
TWI442485B (zh) | 半導體裝置之製造方法 | |
TWI485764B (zh) | And a manufacturing apparatus for a laminated semiconductor device | |
JP5232185B2 (ja) | 半導体装置の製造方法 | |
JP2005064499A (ja) | 半導体素子製造方法 | |
JP4742252B2 (ja) | 半導体装置の製造方法 | |
TW201635361A (zh) | 半導體裝置之製造方法 | |
JP5553642B2 (ja) | 半導体装置の製造方法及び薄型化基板の製造方法 | |
JP2009088109A (ja) | 半導体装置およびその製造方法 | |
KR20190045091A (ko) | 반도체 장치의 제조 방법 | |
JP3727939B2 (ja) | 半導体装置の製造方法 | |
JPH1174230A (ja) | 薄膜半導体装置の製造方法 | |
JP4862986B2 (ja) | 半導体装置の製造方法 | |
JP2010147358A (ja) | 半導体装置の製造方法 | |
JP2010147293A (ja) | 半導体装置の製造方法 | |
JP2005277103A (ja) | 半導体ウェハ、支持体および半導体ウェハ製造方法ならびにスペーサ製造方法および半導体素子製造方法 | |
JP2010147356A (ja) | 半導体装置の製造方法 | |
JP2010147353A (ja) | 半導体装置の製造方法 | |
JP2010192818A (ja) | 半導体装置の製造方法 | |
JP2005260144A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2004266062A (ja) | 半導体装置の製造方法及び保護テープ及び半導体装置 | |
KR20060024320A (ko) | 반도체 장치의 제조 방법 | |
JP2010147292A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |