JP2006049822A - 半導体ｉｃ内蔵モジュール - Google Patents

半導体ｉｃ内蔵モジュール Download PDF

Info

Publication number
JP2006049822A
JP2006049822A JP2005139371A JP2005139371A JP2006049822A JP 2006049822 A JP2006049822 A JP 2006049822A JP 2005139371 A JP2005139371 A JP 2005139371A JP 2005139371 A JP2005139371 A JP 2005139371A JP 2006049822 A JP2006049822 A JP 2006049822A
Authority
JP
Japan
Prior art keywords
semiconductor
resin layer
built
module
substrate wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005139371A
Other languages
English (en)
Inventor
Toshiyuki Abe
寿之 阿部
Kei Suzuki
圭 鈴木
Hirosuke Takano
弘介 高野
Kenichi Kawabata
賢一 川畑
Toshiichi Endo
敏一 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005139371A priority Critical patent/JP2006049822A/ja
Publication of JP2006049822A publication Critical patent/JP2006049822A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 半導体ＩＣの機械的保護と優れた電気特性を両立させることが可能な半導体ＩＣ内蔵モジュールを提供する。
【解決手段】 一方の主面１３０ａにスタッドバンプ１３２が設けられた半導体ＩＣ１３０と、半導体ＩＣ１３０の他方の主面１３０ｂ及び側面１３０ｃの少なくとも一部に接して設けられた樹脂層１４０と、スタッドバンプ１３２の少なくとも一部に接して設けられた樹脂層１５０とを備える。樹脂層１４０を構成する材料と樹脂層１５０を構成する材料とは互いに異なっており、樹脂層１４０の材料としては、相対的に半導体ＩＣ１３０に対する機械的保護特性に優れた材料が選択され、樹脂層１５０の材料としては、相対的に電気特性に優れた材料が選択される。これにより、半導体ＩＣ１３０の機械的保護と優れた電気特性を両立させることが可能となる。
【選択図】 図１

Description

本発明は半導体ＩＣ内蔵モジュールに関し、特に、電極ピッチが狭い半導体ＩＣを内蔵するのに好適な半導体ＩＣ内蔵モジュールに関する。
近年、半導体ＩＣ搭載モジュールに対する小型化・薄型化の要求を満たすべく、搭載する半導体ＩＣをベアチップの状態でプリント基板に搭載する提案が数多くなされている。ベアチップ状態の半導体ＩＣは、パッケージングされた半導体ＩＣに比べて電極ピッチが非常に狭いことから、これをプリント基板に搭載する場合、半導体ＩＣに設けられた電極（以下、「ランド電極」という）とプリント基板に設けられた配線（以下、「基板配線パターン」という）との接続をどのようにして行うかが重要な問題となる。
ランド電極と基板配線パターンとを接続する一つの方法として、ワイヤボンディングによりこれらを接続する方法が知られている。この方法によれば、ベアチップ状態の半導体ＩＣを比較的容易に実装可能であるものの、半導体ＩＣを搭載する領域とボンディングワイヤを接続する領域とをプリント基板上の別平面とする必要があることから、実装面積が大きくなるという問題があった。
また、ランド電極と基板配線パターンとを接続する他の方法として、ベアチップ状態の半導体ＩＣをプリント基板にフリップチップ接続する方法も知られている。この方法によれば、実装面積を小さくすることが可能であるものの、ランド電極と基板配線パターンとの機械的な接続強度を十分に確保するためには、ランド電極の表面に多層のアンダーバリアメタルを施す必要があるなど、工程が複雑になるという問題があった。
しかも、上述した２つの方法は、いずれもプリント基板の表面に半導体ＩＣを搭載するものであることから、モジュール全体を薄くすることが困難であるという共通の問題があった。これを解決する方法としては、特許文献１に記載されているように、プリント基板にキャビティを形成してその内部にベアチップ状態の半導体ＩＣを埋め込み、これにより半導体ＩＣ内蔵モジュールを構成する方法が考えられる。
特開平９−３２１４０８号公報
しかしながら、特許文献１に記載された方法では、キャビティを埋め込む樹脂層によって半導体ＩＣの大部分が覆われることから、この樹脂層の材料として機械特性に優れた材料を選択すれば電気特性が不十分となり、電気特性に優れた材料を選択すれば機械特性が不十分となるといった問題があった。このように、従来の半導体ＩＣ内蔵モジュールでは、半導体ＩＣの機械的保護と優れた電気特性を両立させることは非常に困難であった。
したがって、本発明の目的は、半導体ＩＣの機械的保護と優れた電気特性を両立させることが可能な半導体ＩＣ内蔵モジュールを提供することである。
本発明による半導体ＩＣ内蔵モジュールは、一方の主面に導電性突起物が設けられた半導体ＩＣと、前記半導体ＩＣの他方の主面及び側面の少なくとも一部に接して設けられた第１の樹脂層と、前記導電性突起物の少なくとも一部に接して設けられた第２の樹脂層とを備え、前記第１の樹脂層を構成する材料と前記第２の樹脂層を構成する材料とが互いに異なっていることを特徴とする。
本発明によれば、第１の樹脂層を構成する材料と第２の樹脂層を構成する材料とが互いに異なっていることから、それぞれ求められる特性に応じた材料を選択することが可能となる。このため、第１の樹脂層の材料として、相対的に半導体ＩＣに対する機械的保護特性に優れた材料を選択し、第２の樹脂層の材料として、相対的に電気特性に優れた材料を選択することができ、この場合、半導体ＩＣの機械的保護と優れた電気特性を両立させることが可能となる。
具体的には、第２の樹脂層を構成する材料の方が第１の樹脂層を構成する材料よりもＱ値が高いことが好ましく、また、第２の樹脂層を構成する材料の方が第１の樹脂層を構成する材料よりも誘電率が低いことが好ましい。このように、第２の樹脂層を構成する材料として、相対的に電気特性に優れた材料を選択すれば、伝送線路の分布容量が抑制されることから、半導体ＩＣが非常に高い周波数の信号を取り扱うことが可能となる。
また、第１の樹脂層を構成する材料の方が第２の樹脂層を構成する材料よりも機械的強度が高いことが好ましく、第１の樹脂層を構成する材料の方が第２の樹脂層を構成する材料よりも吸水性が低いことが好ましく、さらに、第１の樹脂層を構成する材料の方が第２の樹脂層を構成する材料よりも半導体ＩＣに対する密着性が高いことが好ましい。このように、第１の樹脂層を構成する材料として、相対的に機械特性に優れた材料を選択すれば、半導体ＩＣの機械的破損、腐食、剥離などを効果的に防止することができ、半導体ＩＣ内蔵モジュールの信頼性を高めることが可能となる。
特に、半導体ＩＣの他方の主面のほぼ全面が第１の樹脂層に接しており、半導体ＩＣの一方の主面のほぼ全面が第２の樹脂層に接していることが好ましく、半導体ＩＣの側面のほぼ全面が第１の樹脂層に接していることがより好ましい。これによれば、半導体ＩＣの表面の多くは第１の樹脂層と接するとともに、導電性突起物は第２の樹脂層と接することから、半導体ＩＣの機械的保護と優れた電気特性を高次元で両立させることが可能となる。
さらに、本発明による半導体ＩＣ内蔵モジュールは、少なくとも第１及び第２の樹脂層内に埋め込まれたポスト電極をさらに備え、導電性突起物はポスト電極に対して位置決めされていることが好ましい。これによれば、導電性突起物の平面的な位置が実質的に固定的となり、したがって、１００μｍ以下、特に６０μｍ程度といった電極ピッチが非常に狭い半導体ＩＣを用いることが可能となる。また、薄膜化された半導体ＩＣを用いれば、半導体ＩＣ内蔵モジュール全体の厚さを非常に薄くすることが可能となる。
また、本発明では、第１の樹脂層側に設けられた第１の基板配線パターンと、第２の樹脂層側に設けられた第２の基板配線パターンとをさらに備え、ポスト電極の一端が第１の基板配線パターンに電気的に接続され、ポスト電極の他端が第２の基板配線パターンに電気的に接続されていることが好ましい。これによれば、半導体ＩＣ内蔵モジュールの一方の面から他方の面への電気的接続を行うことが可能となる。また、第１の樹脂層と第２の樹脂層との間に埋め込まれるように設けられた第３の基板配線パターンをさらに備えることがより好ましい。これによれば、半導体ＩＣ内蔵モジュールにより複雑な配線パターンを施すことが可能となる。
このように、本発明によれば、内蔵する半導体ＩＣの機械的保護と優れた電気特性を両立させることが可能となる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１は本発明の好ましい実施の形態による半導体ＩＣ内蔵モジュール１００の構造を示す略断面図である。
図１に示すように、本実施形態による半導体ＩＣ内蔵モジュール１００は、積層された樹脂層１４０（第１の樹脂層）及び樹脂層１５０（第２の樹脂層）と、樹脂層１４０と樹脂層１５０との間に埋め込まれた半導体ＩＣ１３０と、樹脂層１４０の表面に埋め込まれるように設けられた下部基板配線パターン１１０，１１１（第１の基板配線パターン）と、樹脂層１５０の表面に設けられた上部基板配線パターン１７０，１７１（第２の基板配線パターン）と、上部基板配線パターン１７０，１７１の下部に設けられた下地導体層１６０と、樹脂層１４０及び樹脂層１５０内に埋め込まれるよう貫通して設けられ、下部基板配線パターン１１１と上部基板配線パターン１７１とを電気的に接続するポスト電極１２０と、樹脂層１４０の表面及び下部基板配線パターン１１０，１１１を覆う保護層１８０と、樹脂層１５０の表面及び上部基板配線パターン１７０，１７１を覆う保護層１８１とを備えて構成されている。半導体ＩＣ１３０の各ランド電極（図１には示されていない）上には、導電性突起物の一種であるスタッドバンプ１３２がそれぞれ形成されており、各ランド電極は対応するスタッドバンプ１３２を介して、上部基板配線パターン１７０と電気的に接続されている。スタッドバンプ１３２は、図１に示すように、樹脂層１５０を貫通して設けられている。
但し、本発明において半導体ＩＣ１３０に設けられた導電性突起物がスタッドバンプに限定されるものではなく、プレートバンプ、メッキバンプ、ボールバンプなどの各種のバンプを用いることができる。導電性突起物としてスタッドバンプを用いる場合には、銀や銅をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極上に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。導電性突起物に使用可能な金属種としては特に限定されず、例えば、金、銀、銅、ニッケル、スズ、クロム、ニッケル・クロム合金、半田などを使用することができる。また、導電性材料をスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、ナノペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。
また、図１には示されていないが、保護層１８０，１８１の表面にはコンデンサ等の受動部品が搭載され、保護層１８０，１８１に設けられたビアホール（ＢＶＨ）を介して下部基板配線パターン１１０，１１１又は上部基板配線パターン１７０，１７１に電気的に接続される。
本実施形態による半導体ＩＣ内蔵モジュール１００では、内蔵される半導体ＩＣ１３０は研磨により薄型化されており、これにより半導体ＩＣ内蔵モジュール１００の全体の厚さを１ｍｍ以下、例えば、２００μｍ程度まで薄くすることが可能である。また後述するように、本実施形態では、半導体ＩＣ１３０に設けられた各スタッドバンプ１３２の平面方向における位置をポスト電極１２０の平面方向における位置に対して実質的に固定的とすることが可能であり、この場合、製造上、スタッドバンプ１３２と上部基板配線パターン１７０との相対的な位置関係にずれが生じることはほとんど無い。
図２は、半導体ＩＣ１３０の構造を示す略斜視図である。
図２に示すように、半導体ＩＣ１３０はベアチップ状態の半導体ＩＣであり、その表面（一方の主面）１３０ａには多数のランド電極１３１が備えられている。ランド電極１３１のピッチ（電極ピッチ）については特に限定されないが、本実施形態による半導体ＩＣ内蔵モジュール１００では、ランド電極１３１と上部基板配線パターン１７０との相対的な位置関係にずれをほとんど生じさせないことが可能であり、この場合には、電極ピッチが１００μｍ以下、例えば６０μｍといった非常に狭い半導体ＩＣを用いることが可能である。
また、半導体ＩＣ１３０の裏面（他方の主面）１３０ｂは研磨されており、これにより半導体ＩＣ１３０の厚さｔ（表面１３０ａから裏面１３０ｂまでの距離）は、通常の半導体ＩＣに比べて非常に薄くされている。半導体ＩＣ１３０の厚さｔについては、特に限定されないが、２００μｍ以下、例えば２０〜５０μｍ程度に設定することが好ましい。裏面１３０ｂの研磨は、ウエハの状態で多数の半導体ＩＣに対して一括して行い、その後、ダイシングにより個別の半導体ＩＣ１３０に分離することが好ましい。研磨により薄くする前にダイシングによって個別の半導体ＩＣ１３０に分離した場合には、熱硬化性樹脂等により半導体ＩＣ１３０の表面１３０ａを覆った状態で裏面１３０ｂを研磨すれば作業効率が良い。
但し、本発明において、半導体ＩＣ１３０の薄膜化方法が研磨に限定されるものではなく、他の方法、例えば、エッチング、プラズマ処理、レーザ照射、ブラスト処理による薄膜化方法を用いても構わない。
また、各ランド電極１３１には、スタッドバンプ１３２が形成されている。スタッドバンプ１３２の大きさについては、電極ピッチに応じて適宜設定すればよく、例えば、電極ピッチが約１００μｍである場合には、径を３０〜５０μｍ程度、高さを４０〜８０μｍ程度に設定すればよい。スタッドバンプ１３２の形成は、ダイシングにより個別の半導体ＩＣ１３０に分離した後、ワイヤボンダーを用いて各ランド電極１３１にこれらを形成することにより行うことができる。スタッドバンプ１３２の材料としては、特に限定されるものではないが銅（Ｃｕ）を用いることが好ましい。スタッドバンプ１３２の材料として銅（Ｃｕ）を用いれば、金（Ａｕ）を用いた場合と比べ、ランド電極１３１に対して高い接合強度を得ることが可能となり、信頼性が高められる。
図１に示すように、本実施形態による半導体ＩＣ内蔵モジュール１００では、半導体ＩＣ１３０の裏面１３０ｂ及び側面１３０ｃは樹脂層１４０に接している一方、半導体ＩＣ１３０の表面１３０ａは樹脂層１５０に接している。これにより、半導体ＩＣ１３０の表面の多くは樹脂層１４０と接するとともに、スタッドバンプ１３２は樹脂層１５０と接することになる。
樹脂層１４０と樹脂層１５０は互いに異なる材料によって構成されており、樹脂層１４０としては相対的に半導体ＩＣ１３０の機械的保護に優れた材料が選択され、樹脂層１５０としては相対的に電気特性に優れた材料が選択される。
半導体ＩＣ１３０の機械的保護に優れた材料としては、機械的強度の強い材料、吸水性の低い材料、半導体ＩＣ１３０に対する密着性が高い材料などを好ましく挙げることができる。上述の通り、樹脂層１４０は半導体ＩＣ１３０の表面と多く接していることから、樹脂層１４０を構成する材料としてこのような材料を選択すれば、半導体ＩＣ１３０の機械的破損、腐食、剥離などを効果的に防止することができ、半導体ＩＣ内蔵モジュール１００の信頼性を高めることが可能となる。このような材料としては、特に限定されるものではないが、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂の単体、若しくはこれらの樹脂に、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウムなどを添加した材料、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、ビスマス、アルミニウム、鉛、ランタン、リチウムおよびタンタルからなる群より選ばれる少なくとも１種の金属を含む金属酸化物粉末を添加した材料、これらの樹脂に、アラミド繊維などの樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布などに含浸させ材料などを挙げることができる。これらの材料は、半導体ＩＣ１３０の機械的保護には優れるものの、電気特性はそれほど高くない。しかしながら、樹脂層１４０はスタッドバンプ１３２と接していないので、これが問題となることはない。
樹脂層１４０の具体的な機械的強度については特に限定されないが、曲げ強度が１００ＭＰａ以上であることが好ましく、１２０ＭＰａ以上であることがより好ましい。これによれば、半導体ＩＣ１３０の機械的破損、腐食、剥離などを効果的に防止することができ、半導体ＩＣ内蔵モジュール１００の信頼性を高めることが可能となる。
樹脂層１４０の具体的な吸水率についても特に限定されるものではないが、温度が１２１℃、相対湿度が１００％の環境下で２４時間の加速試験を行った後の吸水値が１．０％以下であることが好ましく、０．６％以下であることがより好ましい。これによれば、特にリフロー後における樹脂層１４０の膨張を効果的に抑制することが可能となる。
樹脂層１４０と半導体ＩＣ１３０との密着性についても特に限定されないが、後述する製造工程において、樹脂層１４０と半導体ＩＣ１３０との界面に目視可能なサイズの気泡が残存しない程度の密着性を有していることが好ましい。
一方、電気特性に優れた材料としては、Ｑ値が高い材料、誘電率が低い材料などを好ましく挙げることができる。上述の通り、樹脂層１５０はスタッドバンプ１３２と接していることから、樹脂層１５０を構成する材料としてこのような材料を選択すれば、伝送線路の分布容量が抑制されることから、半導体ＩＣ１３０が非常に高い周波数の信号を取り扱うことが可能となる。特に、半導体ＩＣ１３０の機械的保護に優れた材料に対して誘電率が０．２以上、さらに好ましくは０．５以上低いことが好ましい。一般的なプリント基板の材料としてはエポキシ樹脂が用いられるが、エポキシ樹脂の誘電率は約４．５程度である。これに対し、少なくとも０．２以上誘電率が低ければ、分布容量を約５％低減することができ、０．５以上誘電率が低ければ分布容量を約１０％低減することができる。また、Ｑ値については１００以上であることが好ましく、３００以上であることがより好ましい。プリント基板内にコイルを構成した場合、材料のＱ値が１００未満であると、そのコイルのｆ−Ｑ特性大きな影響を与えてしまい、コイルとしての十分なＱ値を得ることができない。また、ＰＡ（パワーアンプ）やＶＣＯ（電圧制御発振器）のようにより高いＱを持つコイルを必要とする場合は、材料のＱ値は３００以上必要であり、それ未満であると一般的な要求特性を満足することが出来なくなってしまう。
このような要求を満たす材料としては、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂の単体、若しくはこれらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウムなどを添加した材料、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウムおよびタンタルからなる群より選ばれる少なくとも１種の金属を含む金属酸化物粉末を添加した材料、これらの樹脂に、アラミド繊維などの樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布などに含浸させ材料などを挙げることができる。これらの材料は電気特性には優れるものの、半導体ＩＣ１３０に対する機械的保護特性はそれほど高くない。しかしながら、樹脂層１５０は半導体ＩＣ１３０との接触面積が比較的小さいことから、これが大きな問題となることはない。
次に、図１に示す半導体ＩＣ内蔵モジュール１００の製造方法について、図面を参照しながら説明する。
図３乃至図２４は、図１に示す半導体ＩＣ内蔵モジュール１００の製造方法を説明するための工程図である。
まず、転写用基板１０１（第１の転写用基板）を用意し、その表面１０１ａ及び裏面１０１ｂに感光性のドライフィルム１０２、１０３をそれぞれ貼り付ける（図３）。転写用基板１０１の材料としては、導電性を有する材料であればどのような材料を用いても構わないが、後の工程で剥離されることから、図１に示す樹脂層１４０との密着性が低い材料を用いることが好ましい。樹脂との密着性が低い材料としては、ニッケル（Ｎｉ）やステンレスを挙げることができる。転写用基板１０１の厚さについては、転写用基板として必要な機械的強度が確保される限り特に限定されず、例えば５０μｍ程度に設定すればよい。一方、ドライフィルム１０２の厚さについては、下部基板配線パターン１１０，１１１よりもやや厚く設定する必要があり、例えば、下部基板配線パターン１１０，１１１の厚さを２０μｍ程度とする場合には、ドライフィルム１０２の厚さとしては２５μｍ程度に設定すればよい。ドライフィルム１０３は、後述するように、転写用基板１０１の裏面１０１ｂにメッキが施されるのを防止する目的で設けられるものであり、その厚さについては任意である。
次に、フォトマスク（図示せず）を用いてドライフィルム１０２を露光し、下部基板配線パターン１１０、１１１を形成すべき領域１１０ａ、１１１ａのドライフィルム１０２を除去する（図４）。これにより、領域１１０ａ及び領域１１１ａにおいては、転写用基板１０１の表面１０１ａが露出した状態となる。このときドライフィルム１０３の除去は行わず、これにより転写用基板１０１の裏面１０１ｂについては実質的に全面が覆われた状態を保っておく。
このようにして転写用基板１０１の表面１０１ａの一部を露出させた後、転写用基板１０１を基体とした電解メッキを行う。これにより、転写用基板１０１の表面１０１ａが露出している領域１１０ａ、１１１ａには、それぞれ下部基板配線パターン１１０、１１１が形成される（図５）。転写用基板１０１の裏面１０１ｂについては、実質的にその全面がドライフィルム１０３によって覆われていることから、メッキが形成されることはない。メッキ液の種類については、下部基板配線パターン１１０、１１１を構成すべき材料に応じて適宜選択すればよく、例えば、下部基板配線パターン１１０、１１１の材料を銅（Ｃｕ）とする場合には、メッキ液として硫酸銅を用いることができる。その後ドライフィルム１０２、１０３を剥離すれば、転写用基板１０１の表面１０１ａに下部基板配線パターン１１０、１１１が形成された状態となる（図６）。
次に、転写用基板１０１の表面１０１ａ及び裏面１０１ｂに別の感光性のドライフィルム１０４、１０５をそれぞれ貼り付ける（図７）。ドライフィルム１０４の厚さについては、ポスト電極１２０よりもやや厚く設定する必要があり、例えば、ポスト電極１２０の厚さを９０μｍ程度とする場合には、ドライフィルム１０４の厚さとしては１００μｍ程度に設定すればよい。一方、ドライフィルム１０５は、ドライフィルム１０３と同様、転写用基板１０１の裏面１０１ｂにメッキが施されるのを防止する目的で設けられるものであり、その厚さについては任意である。
次に、フォトマスク（図示せず）を用いてドライフィルム１０４を露光し、ポスト電極１２０を形成すべき領域１２０ａのドライフィルム１０４を除去する（図８）。図８に示すように、ポスト電極１２０を形成すべき領域１２０ａとは、下部基板配線パターン１１１の略中心部に対応する領域であり、これにより、領域１２０ａにおいては下部基板配線パターン１１１が露出した状態となる。このときドライフィルム１０５の除去は行わず、これにより転写用基板１０１の裏面１０１ｂについては実質的に全面が覆われた状態を保っておく。
このようにして下部基板配線パターン１１１の一部を露出させた後、転写用基板１０１を基体とした電解メッキを行う。これにより、下部基板配線パターン１１１が露出している領域１２０ａには、ポスト電極１２０が形成される（図９）。転写用基板１０１の裏面１０１ｂについては、実質的にその全面がドライフィルム１０５によって覆われていることから、メッキが形成されることはない。メッキ液の選択については上述の通りであり、例えば硫酸銅を用いることができる。そして、ドライフィルム１０４、１０５を剥離すれば、転写用基板１０１の表面１０１ａに下部基板配線パターン１１０、１１１及びポスト電極１２０が形成された状態となる（図１０）。以上により、転写用基板１０１に対する加工が完了する。
一方、転写用基板１０１とは別に転写用基板１０６（第２の転写用基板）を用意し、エッチングマスク（図示せず）を用いて所定の領域をエッチング除去することにより、複数の位置決め孔１０６ａ（第１の位置決め部）及び複数の位置決め孔１０６ｂ（第２の位置決め部）を形成する（図１１）。転写用基板１０６としては、転写用基板１０１と同じ材料及び同じ厚さのものを用いればよいが、転写用基板１０１とは異なり導電性を有している必要はない。但し、後の工程で剥離されることから、やはり樹脂層１４０との密着性が低い材料を用いることが好ましい。転写用基板１０６の材料として転写用基板１０１と同様の材料を用いた場合には、塩化第二鉄を用いたウエットエッチングにより位置決め孔１０６ａ，１０６ｂを形成することができる。
位置決め孔１０６ａは、以下の工程でスタッドバンプ１３２を嵌合させることにより、半導体ＩＣ１３０を転写用基板１０６に位置決めした状態で仮止めするための孔である。したがって、その径としては、スタッドバンプ１３２の径とほぼ同じか、若干大き目に設定する必要がある。位置決め孔１０６ａの径がスタッドバンプ１３２の径に比べて大きすぎると、半導体ＩＣ１３０を転写用基板１０６に仮止めできなくなるため、位置決め孔１０６ａの径をあまり大きく設定すべきではない。また、半導体ＩＣ１３０を転写用基板１０６に位置決めした状態で仮止め可能である限り、全てのスタッドバンプ１３２に対応してこれと同数の位置決め孔１０６ａを形成する必要はなく、図１２に示すように、一部のスタッドバンプ１３２に対応する位置決め孔１０６ａを設けるとともに、残りのスタッドバンプ１３２に対応する領域には、スタッドバンプ１３２の径よりも十分に大きな切り欠き１０６ｃを設けることによって、残りのスタッドバンプ１３２と転写用基板１０６との干渉を避けるよう構成しても構わない。
一方、位置決め孔１０６ｂは、以下の工程でポスト電極１２０を嵌合させるための孔である。したがって、その径としては、ポスト電極１２０の径よりも大きく設定する必要がある。ここで、位置決め孔１０６ｂの径をポスト電極１２０の径よりも若干大きい程度に設定すれば、転写用基板１０１に対して転写用基板１０６を位置決めすることが可能となる。但し、本発明においてこのような位置決めを行うことは必須でない。
このように、転写用基板１０６に形成する位置決め孔１０６ａ及び位置決め孔１０６ｂは、以下の工程でそれぞれスタッドバンプ１３２及びポスト電極１２０を嵌合させる孔であり、これらの相対的な位置関係についての精度を決める重要な要素であることから、精度良く形成することが好ましい。したがって、加工精度が確保される限りにおいて他の方法、例えばドリルを用いてこれら位置決め孔１０６ａ，１０６ｂを形成しても構わない。以上により、転写用基板１０６に対する加工が完了する。
さらに、転写用基板１０１及び転写用基板１０６に対する加工とは別に、半導体ＩＣ１３０に対する加工を行う。半導体ＩＣ１３０に対する加工は、上述の通り、研磨による薄型化とスタッドバンプ１３２の形成の２つである。研磨による薄型化は、上述の通り、ウエハの状態で裏面１３０ｂを研磨し、その厚さｔを２００μｍ以下、例えば２０〜５０μｍ程度まで薄くした後、ダイシングにより個別の半導体ＩＣ１３０に分離することにより行うことができる。また、スタッドバンプ１３２の形成は、ダイシングにより個別の半導体ＩＣ１３０に分離した後、ワイヤボンダーを用いて各ランド電極１３１にこれらを形成することにより行うことができる。これにより、図２に示すように、薄型化され且つ各ランド電極１３１上にスタッドバンプ１３２が形成された半導体ＩＣ１３０を作製することができる。
このようにして転写用基板１０６に対する加工及び半導体ＩＣ１３０に対する加工が完了すると、転写用基板１０６に設けられた位置決め孔１０６ａに半導体ＩＣ１３０のスタッドバンプ１３２を挿入し、これによって転写用基板１０６に半導体ＩＣ１３０を仮止めする（図１３）。これにより、半導体ＩＣ１３０は転写用基板１０６に位置決めされた状態となる。
次に、転写用基板１０６に設けられた位置決め孔１０６ｂにポスト電極１２０が挿入されるよう、転写用基板１０１に対して転写用基板１０６を位置決めしながら、転写用基板１０１と転写用基板１０６によってプリプレグ１４０ａをプレスする（図１４）。プリプレグ１４０ａとは、炭素繊維、ガラス繊維、アラミド繊維等の繊維にエポキシ樹脂等、機械的強度が強く、吸水性が低く、半導体ＩＣ１３０に対する密着性が高い未硬化の熱硬化性樹脂を含浸させたシートであり、プレスしながら熱を加えることによってプリプレグ１４０ａに含まれる熱硬化性樹脂を硬化させ、樹脂層１４０を形成する（図１５）。これにより、下部基板配線パターン１１０、下部基板配線パターン１１１、ポスト電極１２０及び半導体ＩＣ１３０は、樹脂層１４０により一体化され、半導体ＩＣ１３０の裏面１３０ｂ及び側面１３０ｃが樹脂層１４０に覆われる。半導体ＩＣ１３０の表面１３０ａは樹脂層１４０には覆われず、露出した状態のままである。その後、転写用基板１０１及び転写用基板１０６を剥離し、一体化された積層体を取り出す（図１６）。転写用基板１０１及び転写用基板１０６を剥離すると、図１６に示すように、ポスト電極１２０及びスタッドバンプ１３２が突出した状態となる。ここで、位置決め孔１０６ｂの径をポスト電極１２０の径よりも若干大きい程度に設定しておけば、ポスト電極１２０とスタッドバンプ１３２の平面的な位置関係は、転写用基板１０６に設けられた位置決め孔１０６ａと位置決め孔１０６ｂの平面的な位置関係と実質的に一致するため、両者の位置関係は実質的に固定的となる。
次に、ポスト電極１２０及びスタッドバンプ１３２が突出している表面に、プリプレグ１５０ａを被せ、突出しているポスト電極１２０及びスタッドバンプ１３２を完全に覆う（図１７）。使用するプリプレグ１５０ａとしては、樹脂層１４０の形成に用いたプリプレグ１４０ａとは異なる材料を用いる必要があり、ポリビニルベンジルエーテル化合物樹脂にフィラーを混合させた材料など、Ｑ値が高く誘電率の低い材料を用いることが好ましい。そして、熱を加えることによりプリプレグ１５０ａを硬化させて樹脂層１５０を形成した後、その表面を研磨又はブラストにより除去し、ポスト電極１２０及びスタッドバンプ１３２を露出させる（図１８）。
次に、スパッタリング法等の気相成長法により、ポスト電極１２０及びスタッドバンプ１３２が露出している側の表面の全面に薄い下地導体層１６０を形成する（図１９）。但し、下地導体層１６０の形成においては、気相成長法の代わりにメッキ法を用いても構わないし、金属箔の貼り付けによって下地導体層１６０を形成しても構わない。下地導体層１６０の不要部分はその後除去されることから、下地導体層１６０の厚さは十分に薄く設定する必要があり、例えば０．３μｍ程度に設定することが好ましい。
次に、積層体の両面、つまり、樹脂層１４０の表面及び下地導体層１６０の表面に感光性のドライフィルム１０７、１０８をそれぞれ貼り付ける（図２０）。ドライフィルム１０７の厚さについては、上部基板配線パターン１７０，１７１よりもやや厚く設定する必要があり、例えば、上部基板配線パターン１７０，１７１の厚さを２０μｍ程度とする場合には、ドライフィルム１０７の厚さとしては２５μｍ程度に設定すればよい。一方、ドライフィルム１０８は、下部基板配線パターン１１０，１１１が形成されている樹脂層１４０の表面にメッキが施されるのを防止する目的で設けられるものであり、その厚さについては任意である。
次に、フォトマスク（図示せず）を用いてドライフィルム１０７を露光し、上部基板配線パターン１７０、１７１を形成すべき領域１７０ａ、１７１ａのドライフィルム１０７を除去する（図２１）。これにより、領域１７０ａ及び領域１７１ａにおいては、下地導体層１６０が露出した状態となる。このときドライフィルム１０８の除去は行わず、これにより下部基板配線パターン１１０，１１１が形成されている樹脂層１４０の表面については実質的に全面が覆われた状態を保っておく。
ここで、上部基板配線パターン１７０を形成すべき領域１７０ａには、図２１に示すように、スタッドバンプ１３２に対応する領域が含まれている。電極ピッチが非常に狭い半導体ＩＣ１３０が用いられる場合、スタッドバンプ１３２と領域１７０ａの平面方向における相対的な位置関係に大きなずれは許容されないが、位置決め孔１０６ｂの径をポスト電極１２０の径よりも若干大きい程度に設定しておけば、スタッドバンプ１３２とポスト電極１２０の平面方向における相対的な位置関係は、上述の通り、実質的に固定される。このことは、領域１７０ａに対応するフォトマスクのパターンと、領域１７１ａに対応するフォトマスクのパターンとの相対的な位置関係が、スタッドバンプ１３２とポスト電極１２０の平面方向における相対的な位置関係と実質的に一致することを意味するため、この場合、下地導体層１６０のうち、スタッドバンプ１３２に対応する領域を正確に露出させることが可能となる。
このようにして下地導体層１６０の一部を露出させた後、下地導体層１６０を基体とした電解メッキを行う。これにより、下地導体層１６０が露出している領域１７０ａ、１７１ａには、それぞれ上部基板配線パターン１７０、１７１が形成される（図２２）。樹脂層１４０の表面については、実質的にその全面がドライフィルム１０８によって覆われていることから、メッキが形成されることはない。メッキ液の選択については上述の通りであり、例えば硫酸銅を用いることができる。その後ドライフィルム１０７、１０８を剥離すれば、下地導体層１６０の表面に上部基板配線パターン１７０、１７１が形成された状態となる（図２３）。
そして、酸などのエッチング液を用いて上部基板配線パターン１７０、１７１が形成されていない部分の不要な下地導体層１６０を除去（ソフトエッチング）した後（図２４）、積層体の両面を感光性の保護層１８０及び１８１で覆い、コンデンサ等の受動部品を搭載すべき領域に対応する部分の保護層１８０及び１８１を除去して下部基板配線パターン１１０及び上部基板配線パターン１７０の一部を露出させた後、受動部品を搭載することにより、図１に示した半導体ＩＣ内蔵モジュール１００が完成する。
以上説明したように、本実施形態による半導体ＩＣ内蔵モジュール１００の作製においては、位置決め孔１０６ａ，１０６ｂ有する転写用基板１０６を用いていることから、スタッドバンプ１３２とポスト電極１２０の平面方向における相対的な位置関係を実質的に固定することが可能となる。この場合、領域１７０ａに対応するフォトマスクのパターンと、領域１７１ａに対応するフォトマスクのパターンとの相対的な位置関係が、スタッドバンプ１３２とポスト電極１２０の平面方向における相対的な位置関係と実質的に一致することから、上部基板配線パターン１７０、１７１を形成する際、スタッドバンプ１３２に対して正確に位置合わせを行うことが可能となる。したがって、電極ピッチが１００μｍ以下、例えば６０μｍといった非常に狭い半導体ＩＣ１３０を用いた場合であっても、ランド電極１３１及びスタッドバンプ１３２と上部基板配線パターン１７０との相対的な位置関係のずれを最小限に抑えることができる。
しかも、本実施形態において用いている半導体ＩＣ１３０は、研磨によりその厚さｔが非常に薄く設定されていることから、半導体ＩＣ内蔵モジュール１００全体の厚さを非常に薄く、例えば２００μｍ程度とすることが可能となる。
尚、上述した製造工程においては、樹脂層１５０を形成した後、その表面を研磨又はブラストにより除去することによってポスト電極１２０及びスタッドバンプ１３２を露出させているが（図１８参照）、ポスト電極１２０及びスタッドバンプ１３２の露出をレーザ等を用いた孔開けにより行うことも可能である。以下、その方法について図面を参照しながら説明する。
図２５乃至図３１は、ポスト電極１２０及びスタッドバンプ１３２の露出を孔開けにより行う場合の製造方法を説明するための工程図である。
まず、図１７までの工程が完了した後、ポスト電極１２０及びスタッドバンプ１３２に対応する領域にレーザを照射することにより、樹脂層１５０に孔１５１を形成し、ポスト電極１２０及びスタッドバンプ１３２を露出させる（図２５）。孔１５１の形成は、レーザの照射以外の方法を用いても構わない。
その後の工程は、図１９以降の工程と同様であり、ポスト電極１２０及びスタッドバンプ１３２が露出している側の表面の全面に薄い下地導体層１６０を形成した後（図２６）、積層体の両面に感光性のドライフィルム１０７、１０８を貼り付け（図２７）、図示しないフォトマスクを用いてドライフィルム１０７を露光することによって、領域１７０ａ、１７１ａのドライフィルム１０７を除去する（図２８）。次に、下地導体層１６０を基体とした電解メッキを行って、領域１７０ａ、１７１ａにそれぞれ上部基板配線パターン１７０、１７１を形成する（図２９）。そして、ドライフィルム１０７、１０８を剥離し（図３０）、上部基板配線パターン１７０、１７１が形成されていない部分の不要な下地導体層１６０を除去（ソフトエッチング）する（図３１）。その後は、積層体の両面を感光性の保護層１８０及び１８１で覆い、コンデンサ等の受動部品を搭載すべき領域に対応する部分の保護層１８０及び１８１を除去して下部基板配線パターン１１０及び上部基板配線パターン１７０の一部を露出させた後、受動部品を搭載することにより、半導体ＩＣ内蔵モジュールが完成する。
次に、本発明の好ましい他の実施の形態による半導体ＩＣ内蔵モジュールについて説明する。
図３２は本発明の好ましい他の実施の形態による半導体ＩＣ内蔵モジュール２００の構造を示す略断面図である。
図３２に示すように、本実施形態による半導体ＩＣ内蔵モジュール２００は、積層された樹脂層２４０及び樹脂層２５０と、樹脂層２４０と樹脂層２５０との間に埋め込まれた半導体ＩＣ２３０及び内部基板配線パターン２９０（第３の基板配線パターン）と、樹脂層２４０の表面に設けられた下部基板配線パターン２１０，２１１と、樹脂層２５０の表面に設けられた上部基板配線パターン２７０，２７１と、下部基板配線パターン２１０，２１１の樹脂層２４０側に設けられた下地導体層２６１と、上部基板配線パターン２７０，２７１の樹脂層２５０側に設けられた下地導体層２６０と、樹脂層２４０及び樹脂層２５０内に埋め込まれるよう貫通して設けられ、下部基板配線パターン２１１と上部基板配線パターン２７１とを電気的に接続するポスト電極２２０と、樹脂層２４０の表面及び下部基板配線パターン２１０，２１１を覆う保護層２８０と、樹脂層２５０の表面及び上部基板配線パターン２７０，２７１を覆う保護層２８１とを備えて構成されている。このように、本実施形態による半導体ＩＣ内蔵モジュール２００は、上述した半導体ＩＣ内蔵モジュール１００と比べると、内部基板配線パターン２９０が設けられている点、並びに、下部基板配線パターン２１０，２１１が樹脂層２４０に埋め込まれることなく、その表面上に設けられている点において主に異なっている。
本実施形態による半導体ＩＣ内蔵モジュール２００においても、保護層２８０，２８１の表面にコンデンサ等の受動部品が搭載され、保護層２８０，２８１に設けられたビアホール（ＢＶＨ）を介して下部基板配線パターン２１０，２１１又は上部基板配線パターン２７０，２７１に電気的に接続される。また、内蔵される半導体ＩＣ２３０は、上述した半導体ＩＣ内蔵モジュール１００において用いた半導体ＩＣ１３０と同様のものを用いることができ、図３２に示すように、スタッドバンプ２３２を介して、上部基板配線パターン２７０と電気的に接続されている。
また、本実施形態による半導体ＩＣ内蔵モジュール２００においても、半導体ＩＣ２３０の裏面２３０ｂ及び側面２３０ｃは樹脂層２４０に接している一方、半導体ＩＣ２３０の表面２３０ａは樹脂層２５０に接している。これにより、半導体ＩＣ２３０の表面の多くは樹脂層２４０と接するとともに、スタッドバンプ２３２は樹脂層２５０と接することになる。樹脂層２４０は、上述した半導体ＩＣ内蔵モジュール１００における樹脂層１４０と同様の層であり、その材料としては、半導体ＩＣ２３０の機械的保護に優れた材料が選択される。一方、樹脂層２５０は、上述した半導体ＩＣ内蔵モジュール１００における樹脂層１５０と同様の層であり、その材料としては、電気特性に優れた材料が選択される。
次に、図３２に示す半導体ＩＣ内蔵モジュール２００の製造方法について、図面を参照しながら説明する。尚、本実施形態による半導体ＩＣ内蔵モジュール２００の製造方法は、多くの部分において上述した半導体ＩＣ内蔵モジュール１００の製造方法と類似していることから、重複する説明については一部省略することがある。
図３３乃至図４９は、図３２に示す半導体ＩＣ内蔵モジュール２００の製造方法を説明するための工程図である。
まず、転写用基板２０１を用意し、エッチングマスク（図示せず）を用いて所定の領域をエッチング除去することにより、複数の位置決め孔２０１ａ及び複数の位置決め孔２０１ｂを形成する（図３３）。転写用基板２０１としては、上述した転写用基板１０１と同じ材料及び同じ厚さのものを用いればよく、位置決め孔２０１ａ，２０１ｂの形成方法としては、転写用基板１０６に位置決め孔１０６ａ，１０６ｂを形成する方法と同様の方法を用いればよい。
位置決め孔２０１ａは、以下の工程でスタッドバンプ２３２を嵌合させることにより、半導体ＩＣ２３０を転写用基板２０１に位置決めした状態で仮止めするための孔であり、したがって、その径としては、スタッドバンプ２３２の径とほぼ同じか、若干大き目に設定する必要がある。尚、図１２を用いて説明したように、一部のスタッドバンプ２３２に対応する位置決め孔２０１ａを設けるとともに、残りのスタッドバンプ２３２に対応する領域には、スタッドバンプ２３２の径よりも十分に大きな切り欠きを設けることによって、残りのスタッドバンプ２３２と転写用基板２０１との干渉を避けても構わない。一方、位置決め孔２０１ｂは、以下の工程でポスト電極２２０を嵌合させるための孔である。
次に、転写用基板２０６の両面に感光性のドライフィルム２０２、２０３を貼り付け（図３４）、フォトマスク（図示せず）を用いてドライフィルム２０３を露光することにより、内部基板配線パターン２９０を形成すべき領域２９０ａのドライフィルム２０３を除去する（図３５）。このとき、ドライフィルム２０２の除去は行わない。
このようにして転写用基板２０１の裏面の一部を露出させた後、転写用基板２０１を基体とした電解メッキを行うことにより、領域２９０ａに内部基板配線パターン２９０を形成する（図３６）。その後ドライフィルム２０２、２０３を剥離すれば、転写用基板２０１の裏面に内部基板配線パターン２９０が形成された状態となる（図３７）。
次に、上述した半導体ＩＣ１３０と同様の構造を有する半導体ＩＣ２３０を用意し、転写用基板２０１に設けられた位置決め孔２０１に半導体ＩＣ２３０のスタッドバンプ２３２を挿入することによって仮止めする（図３８）。これにより、半導体ＩＣ２３０は、転写用基板２０１に位置決めされた状態となる。
一方、転写用基板２０１とは別に転写用基板２０６を用意し、転写用基板２０１に内部基板配線パターン２９０を形成した方法と同様の方法を用いて、その表面に複数のポスト電極２２０を形成する。そして、転写用基板２０１に設けられた位置決め孔２０１ｂにポスト電極２２０が挿入されるよう、転写用基板２０１を転写用基板２０６に対して位置決めしながら、転写用基板２０１と転写用基板２０６によってプリプレグ２４０ａをプレスする（図３９）。この状態でプリプレグ２４０ａに熱を加えて硬化させ、樹脂層２４０を形成する（図４０）。これにより、内部基板配線パターン２９０、ポスト電極２２０及び半導体ＩＣ２３０は、樹脂層２４０により一体化される。その後、転写用基板２０１及び転写用基板２０６を剥離し、一体化された積層体を取り出す（図４１）。ここで、位置決め孔２０１ｂの径をポスト電極２２０の径よりも若干大きい程度に設定しておけば、ポスト電極２２０とスタッドバンプ２３２の平面的な位置関係は、転写用基板２０１に設けられた位置決め孔２０１ａと位置決め孔２０１ｂの平面的な位置関係と実質的に一致するため、両者の位置関係は実質的に固定的となる。
次に、ポスト電極２２０及びスタッドバンプ２３２が突出している表面に、プリプレグ２５０ａを被せ、突出しているポスト電極２２０及びスタッドバンプ２３２を完全に覆う（図４２）。そして、熱を加えることによりプリプレグ２５０ａを硬化させて樹脂層２５０を形成した後、その表面を研磨又はブラストにより除去し、ポスト電極２２０及びスタッドバンプ２３２を露出させる（図４３）。
次に、樹脂層２５０が形成されている側の表面の全面に薄い下地導体層２６０を形成するとともに、樹脂層２４０が形成されている側の表面の全面に薄い下地導体層２６１を形成する（図４４）。つまり、積層体の両面に下地導体層を形成する。次に、積層体の両面、つまり、下地導体層２６０，２６１の表面に感光性のドライフィルム２０７、２０８をそれぞれ貼り付け（図４５）、フォトマスク（図示せず）を用いてドライフィルム２０７，２０８を露光することにより、上部基板配線パターン２７０、２７１を形成すべき領域２７０ａ、２７１ａのドライフィルム２０７、並びに、下部基板配線パターン２１０、２１１を形成すべき領域２１０ａ、２１１ａのドライフィルム２０８を除去する（図４６）。これにより、領域２７０ａ及び領域２７１ａにおいては下地導体層２６０が露出した状態となり、領域２１０ａ及び領域２１１ａにおいては下地導体層２６１が露出した状態となる。
ここでも、上部基板配線パターン２７０を形成すべき領域２７０ａには、図４６に示すように、スタッドバンプ２３２に対応する領域が含まれているが、位置決め孔２０１ｂの径をポスト電極２２０の径よりも若干大きい程度に設定しておけば、スタッドバンプ２３２とポスト電極２２０の平面方向における相対的な位置関係が実質的に固定されることから、下地導体層２６０のうち、スタッドバンプ２３２に対応する領域を正確に露出させることが可能となる。
このようにして下地導体層２６０，２６１の一部を露出させた後、下地導体層２６０，２６１を基体とした電解メッキを行う。これにより、下地導体層２６０が露出している領域２７０ａ、２７１ａにはそれぞれ上部基板配線パターン２７０、２７１が形成され、下地導体層２６１が露出している領域２１０ａ、２１１ａにはそれぞれ下部基板配線パターン２１０、２１１が形成される（図４７）。その後ドライフィルム２０７、２０８を剥離すれば、下地導体層２６０の表面に上部基板配線パターン２７０、２７１が形成され、下地導体層２６１の表面に下部基板配線パターン２１０、２１１が形成された状態となる（図４８）。
そして、エッチング液を用いて上部基板配線パターン２７０、２７１が形成されていない部分の不要な下地導体層２６０を除去（ソフトエッチング）するとともに、下部基板配線パターン２１０、２１１が形成されていない部分の不要な下地導体層２６１を除去（ソフトエッチング）した後（図４９）、積層体の両面を感光性の保護層２８０及び２８１で覆い、コンデンサ等の受動部品を搭載すべき領域に対応する部分の保護層２８０及び２８１、さらには樹脂層２５０を除去して下部基板配線パターン２１０、上部基板配線パターン２７０及び内部配線パターン２９０の一部を露出させた後、受動部品を搭載することにより、図３２に示した半導体ＩＣ内蔵モジュール２００が完成する。
以上説明したように、本実施形態による半導体ＩＣ内蔵モジュール２００の作製においては、位置決め孔２０１ａ，２０１ｂ有する転写用基板２０１を用いていることから、スタッドバンプ２３２とポスト電極２２０の平面方向における相対的な位置関係を実質的に固定することが可能となる。この場合、上記実施形態と同様、電極ピッチが１００μｍ以下、例えば６０μｍといった非常に狭い半導体ＩＣ２３０を用いた場合であっても、スタッドバンプ２３２と上部基板配線パターン２７０との相対的な位置関係のずれを最小限に抑えることができる。
さらに、本実施形態においては、内部基板配線パターン２９０が形成されることから、より複雑な配線パターンを施すことが可能となる。
尚、上述した製造工程においては、樹脂層２５０を形成した後、その表面を研磨又はブラストにより除去することによってポスト電極２２０及びスタッドバンプ２３２を露出させているが（図４３参照）、図２５乃至図３１を用いて説明したように、ポスト電極２２０及びスタッドバンプ２３２の露出をレーザ等を用いた孔開けにより行っても構わない。このとき、内部基板配線パターン２９０の一部についても孔開けにより露出させれば、内部基板配線パターン２９０と他の配線等との接続を容易に行うことが可能となる。
本発明は、以上説明した実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、図１に示した半導体ＩＣ内蔵モジュール１００では、半導体ＩＣ１３０の裏面１３０ｂ及び側面１３０ｃの全面が樹脂層１４０に接しており、半導体ＩＣ１３０の表面１３０ａの全面が樹脂層１５０に接しているが、樹脂層１４０が半導体ＩＣ１３０の裏面１３０ｂ及び側面１３０ｃの少なくとも一部に接し、樹脂層１５０がスタッドバンプ１３２の少なくとも一部に接していれば足りる。図３２に示した半導体ＩＣ内蔵モジュール２００についても同様である。したがって、図５０に示すように、樹脂層１４０と樹脂層１５０との界面が半導体ＩＣ１３０の表面１３０ａよりも下方に位置していても構わないし、図５１に示すように、樹脂層１４０と樹脂層１５０との界面が半導体ＩＣ１３０の表面１３０ａよりも上方に位置していても構わない。
但し、図５０に示す構成では、半導体ＩＣ１３０と樹脂層１５０とがより多く接するため、図１や図３２に示した構成（樹脂層１４０と樹脂層１５０との界面が半導体ＩＣ１３０の表面１３０ａと一致する構成）に比べると、半導体ＩＣ１３０に対する機械的な保護特性がやや低下する。逆に、図５１に示す構成では、スタッドバンプ１３２の一部が樹脂層１４０と接するため、図１や図３２に示した構成に比べると、半導体ＩＣ１３０が取り扱う信号の電気特性がやや低下する。
また、図１に示した半導体ＩＣ内蔵モジュール１００では、下部基板配線パターン１１０，１１１が樹脂層１４０に埋め込まれているが、図１４に示すプレス工程において、転写用基板１０１の代わりに図３９に示す転写用基板２０６を用い、その後、図４４乃至図４９に示す工程を実施することによって、樹脂層１４０の表面に下部基板配線パターン１１０，１１１を形成しても構わない。
逆に、図３２に示した半導体ＩＣ内蔵モジュール２００においても、図３９に示すプレス工程において、転写用基板２０６の代わりに、図１０及び図１４に示す転写用基板１０１を用い、その後、図１９乃至図２４に示す工程を実施することによって、樹脂層２４０の内部に下部基板配線パターン２１０，２１１を埋め込んでも構わない。
さらに、樹脂層１４０（２４０）の内部に埋め込まれた下部基板配線パターン１１０と、樹脂層１４０（２４０）の表面に形成された下部基板配線パターン２１０，２１１の両方を形成しても構わない。この場合、埋め込まれた下部基板配線パターン１１０と、表面に形成された下部基板配線パターン２１０，２１１との絶縁を図るため、樹脂層１５０（２５０）と同様の層をこれらの間に介在させる必要がある。
また、いずれの実施形態においても、最終的に転写用基板を剥離しているが、一方の転写用基板として例えば多数の内部配線が施された多層基板を用い、プレス後、これを剥離することなく半導体ＩＣ内蔵モジュールの一部としてそのまま使用することも可能である。例えば、図３９に示すプレス工程において、ポスト電極２２０が形成された転写用基板２０６の代わりに、ポスト電極２２０が形成された多層基板を用い、これを剥離せず、そのまま基板として使用すればよい。
さらに、いずれの実施形態においても、転写用基板１０６（２０１）に設けられた位置決め孔１０６ｂ（２０１ｂ）にポスト電極１２０（２２０）を挿入しているが（図１４、図３９参照）、位置決めの際にポスト電極を位置決め孔に挿入することは必須でない。例えば、ポスト電極の高さをプリプレグ（１４０ａ，２４０ａ）の厚さと同等程度に設定し、位置決め孔を介してポスト電極を画像認識することにより位置決めを行っても構わない。この場合、ポスト電極が位置決め孔に挿入されなくても、正しく位置決めを行うことが可能となる。また、ポスト電極を位置決め孔に挿入する場合であっても、画像認識による位置決めを併用すれば、位置決め孔の径をポスト電極の径に対して十分に大きく設定しても正しく位置決めすることが可能となり、作業効率を高めることが可能となる。
以上説明したように、本発明によれば、電極ピッチが非常に狭い半導体ＩＣを用いた薄型の半導体ＩＣ内蔵モジュールを提供することが可能となる。
本発明の好ましい実施の形態による半導体ＩＣ内蔵モジュール１００の構造を示す略断面図である。 半導体ＩＣ１３０の構造を示す略斜視図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（ドライフィルム１０２、１０３の形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（ドライフィルム１０２のパターニング）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（下部基板配線パターン１１０、１１１の形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（ドライフィルム１０２、１０３の剥離）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（ドライフィルム１０４、１０５の形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（ドライフィルム１０４のパターニング）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（ポスト電極１２０の形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（ドライフィルム１０４、１０５の剥離）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（位置決め孔１０６ａ，１０６ｂの形成）を示す図である。 転写用基板１０６に一部のスタッドバンプ１３２に対応する位置決め孔１０６ａのみを設けた場合の位置決め方法を説明するための図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（半導体ＩＣ１３０の仮止め）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（転写用基板１０１，１０６によるプレス）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（樹脂層１４０の形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（転写用基板１０１，１０６の剥離）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（プリプレグ１５０ａの形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（樹脂層１５０の形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（下地導体層１６０の形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（ドライフィルム１０７、１０８の形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（ドライフィルム１０７のパターニング）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（上部基板配線パターン１７０、１７１の形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（ドライフィルム１０７、１０８の剥離）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（下地導体層１６０の除去）を示す図である。 半導体ＩＣ内蔵モジュール１００の他の製造工程の一部（孔１５１の形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の他の製造工程の一部（下地導体層１６０の形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の他の製造工程の一部（ドライフィルム１０７、１０８の形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の他の製造工程の一部（ドライフィルム１０７のパターニング）を示す図である。 半導体ＩＣ内蔵モジュール１００の他の製造工程の一部（上部基板配線パターン１７０、１７１の形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の他の製造工程の一部（ドライフィルム１０７、１０８の剥離）を示す図である。 半導体ＩＣ内蔵モジュール１００の他の製造工程の一部（下地導体層１６０の除去）を示す図である。 本発明の好ましい他の実施の形態による半導体ＩＣ内蔵モジュール２００の構造を示す略断面図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（位置決め孔２０１ａ，２０１ｂの形成）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（ドライフィルム２０２、２０３の形成）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（ドライフィルム２０３のパターニング）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（内部基板配線パターン２９０の形成）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（ドライフィルム２０２、２０３の剥離）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（半導体ＩＣ２３０の仮止め）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（転写用基板２０１，２０６によるプレス）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（樹脂層２４０の形成）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（転写用基板２０１，２０６の剥離）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（プリプレグ２５０ａの形成）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（樹脂層２５０の形成）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（下地導体層２６０，２６１の形成）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（ドライフィルム２０７、２０８の形成）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（ドライフィルム２０７、２０８のパターニング）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（上部基板配線パターン２７０、２７１、並びに、下部基板配線パターン２１０、２１１の形成）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（ドライフィルム２０７、２０８の剥離）を示す図である。 半導体ＩＣ内蔵モジュール２００の製造工程の一部（下地導体層２６０，２６１の除去）を示す図である。 樹脂層１４０と樹脂層１５０との界面を半導体ＩＣ１３０の表面１３０ａよりも下方に位置させた例を示す略断面図である。 樹脂層１４０と樹脂層１５０との界面を半導体ＩＣ１３０の表面１３０ａよりも上方に位置させた例を示す略断面図である。
符号の説明
１００，２００ 半導体ＩＣ内蔵モジュール
１０１，１０６，２０１，２０６ 転写用基板
１０１ａ 表面
１０１ｂ 裏面
１０２〜１０５，１０７，１０８、２０２，２０３，２０７，２０８ ドライフィルム
１０６ａ，１０６ｂ，２０１ａ，２０１ｂ 位置決め孔
１１０，１１１，２１０，２１１ 下部基板配線パターン
１１０ａ，１１１ａ，１２０ａ，１７０ａ，１７１ａ，２１０ａ，２１１ａ，２７０ａ，２７１ａ，２９０ａ ドライフィルムが除去された領域
１２０，２２０ ポスト電極
１３０，２３０ 半導体ＩＣ
１３０ａ，２３０ａ 表面（一方の主面）
１３０ｂ，２３０ｂ 裏面（他方の主面）
１３０ｃ，２３０ｃ 側面
１３１ ランド電極
１３２，２３２ スタッドバンプ
１４０，１５０，２４０，２５０ 樹脂層
１４０ａ，１５０ａ，２４０ａ，２５０ａ プリプレグ
１５１ 孔
１６０，２６０，２６１ 下地導体層
１７０，１７１，２７０，２７１ 上部基板配線パターン
１８０，１８１，２８０，２８１ 保護層
２９０ 内部基板配線パターン

Claims (13)

  1. 一方の主面に導電性突起物が設けられた半導体ＩＣと、前記半導体ＩＣの他方の主面及び側面の少なくとも一部に接して設けられた第１の樹脂層と、前記導電性突起物の少なくとも一部に接して設けられた第２の樹脂層とを備え、前記第１の樹脂層を構成する材料と前記第２の樹脂層を構成する材料とが互いに異なっていることを特徴とする半導体ＩＣ内蔵モジュール。
  2. 前記第２の樹脂層を構成する材料の方が前記第１の樹脂層を構成する材料よりもＱ値が高いことを特徴とする請求項１に記載の半導体ＩＣ内蔵モジュール。
  3. 前記第２の樹脂層を構成する材料の方が前記第１の樹脂層を構成する材料よりも誘電率が低いことを特徴とする請求項１又は２に記載の半導体ＩＣ内蔵モジュール。
  4. 前記第１の樹脂層を構成する材料の方が前記第２の樹脂層を構成する材料よりも機械的強度が高いことを特徴とする請求項１乃至３のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  5. 前記第１の樹脂層を構成する材料の方が前記第２の樹脂層を構成する材料よりも吸水性が低いことを特徴とする請求項１乃至４のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  6. 前記第１の樹脂層を構成する材料の方が前記第２の樹脂層を構成する材料よりも前記半導体ＩＣに対する密着性が高いことを特徴とする請求項１乃至５のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  7. 前記半導体ＩＣの前記他方の主面のほぼ全面が前記第１の樹脂層に接しており、前記半導体ＩＣの前記一方の主面のほぼ全面が前記第２の樹脂層に接していることを特徴とする請求項１乃至６のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  8. 前記半導体ＩＣの前記側面のほぼ全面が前記第１の樹脂層に接していることを特徴とする請求項１乃至７のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  9. 前記半導体ＩＣが薄膜化されていることを特徴とする請求項１乃至８のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  10. 少なくとも前記第１及び第２の樹脂層内に埋め込まれたポスト電極をさらに備え、前記導電性突起物は前記ポスト電極に対して位置決めされていることを特徴とする請求項１乃至９のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  11. 前記第１の樹脂層側に設けられた第１の基板配線パターンと、前記第２の樹脂層側に設けられた第２の基板配線パターンとをさらに備え、前記ポスト電極の一端は前記第１の基板配線パターンに電気的に接続され、前記ポスト電極の他端は前記第２の基板配線パターンに電気的に接続されていることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  12. 前記第１の樹脂層と前記第２の樹脂層との間に埋め込まれるように設けられた第３の基板配線パターンをさらに備えることを特徴とする請求項１１に記載の半導体ＩＣ内蔵モジュール。
  13. 前記半導体ＩＣの電極ピッチが１００μｍ以下であることを特徴とする請求項１０乃至１２のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
JP2005139371A 2004-06-29 2005-05-12 半導体ｉｃ内蔵モジュール Pending JP2006049822A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005139371A JP2006049822A (ja) 2004-06-29 2005-05-12 半導体ｉｃ内蔵モジュール

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004191475 2004-06-29
JP2005139371A JP2006049822A (ja) 2004-06-29 2005-05-12 半導体ｉｃ内蔵モジュール

Publications (1)

Publication Number Publication Date
JP2006049822A true JP2006049822A (ja) 2006-02-16

Family

ID=36027976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005139371A Pending JP2006049822A (ja) 2004-06-29 2005-05-12 半導体ｉｃ内蔵モジュール

Country Status (1)

Country Link
JP (1) JP2006049822A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009140995A (ja) * 2007-12-04 2009-06-25 Elpida Memory Inc 半導体装置
JP2009182208A (ja) * 2008-01-31 2009-08-13 Kyushu Institute Of Technology 半導体チップパッケージ及びその製造方法
JP2012134329A (ja) * 2010-12-22 2012-07-12 Shun Hosaka コア付きインダクタ素子およびその製造方法
JP2012151326A (ja) * 2011-01-20 2012-08-09 Toshiba Corp 半導体装置の製造方法、半導体装置及び電子部品のシールド方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332436A (ja) * 2000-05-18 2001-11-30 Ibiden Co Ltd コンデンサおよび多層プリント配線板
JP2002009448A (ja) * 2000-06-23 2002-01-11 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2003218282A (ja) * 2002-01-18 2003-07-31 Ibiden Co Ltd 半導体素子内蔵基板および多層回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332436A (ja) * 2000-05-18 2001-11-30 Ibiden Co Ltd コンデンサおよび多層プリント配線板
JP2002009448A (ja) * 2000-06-23 2002-01-11 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2003218282A (ja) * 2002-01-18 2003-07-31 Ibiden Co Ltd 半導体素子内蔵基板および多層回路基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009140995A (ja) * 2007-12-04 2009-06-25 Elpida Memory Inc 半導体装置
JP2009182208A (ja) * 2008-01-31 2009-08-13 Kyushu Institute Of Technology 半導体チップパッケージ及びその製造方法
JP2012134329A (ja) * 2010-12-22 2012-07-12 Shun Hosaka コア付きインダクタ素子およびその製造方法
JP2012151326A (ja) * 2011-01-20 2012-08-09 Toshiba Corp 半導体装置の製造方法、半導体装置及び電子部品のシールド方法

Similar Documents

Publication Publication Date Title
US7547975B2 (en) Module with embedded semiconductor IC and method of fabricating the module
JP3938921B2 (ja) 半導体ｉｃ内蔵モジュールの製造方法
EP1740025B1 (en) Wiring board and method for manufacturing the same
US8779299B2 (en) Electronic component-embeded board and method for manufacturing the same
US7294929B2 (en) Solder ball pad structure
KR101344800B1 (ko) 배선 기판 및 반도체 장치
US20090218678A1 (en) Semiconductor ic-embedded substrate and method for manufacturing same
KR100763345B1 (ko) 전자소자 내장형 인쇄회로기판의 제조방법
US20080202803A1 (en) Wiring structure, forming method of the same and printed wiring board
US9997474B2 (en) Wiring board and semiconductor device
JP2002170921A (ja) 半導体装置およびその製造方法
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP2005332887A (ja) 多層配線の形成方法および多層配線基板の製造方法
JP2005223223A (ja) 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP5877673B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP5069449B2 (ja) 配線基板及びその製造方法
JP2006049822A (ja) 半導体ｉｃ内蔵モジュール
TWI771573B (zh) 配線基板、半導體裝置及配線基板的製造方法
KR101278426B1 (ko) 반도체 패키지 기판의 제조방법
JP2005236039A (ja) 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP2008288388A (ja) 電子部品の実装方法および電子部品内蔵基板の製造方法
JP4192772B2 (ja) 半導体チップ搭載基板及びその製造方法、並びに半導体パッケージの製造方法
KR100783462B1 (ko) 전자 소자 내장형 인쇄회로기판 및 그 제조방법
CN111385971B (zh) 电路基板及其制造方法
JP2008166464A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629