JP2006179562A - 半導体装置、半導体装置の製造方法、回路基板、及び電子機器 - Google Patents

半導体装置、半導体装置の製造方法、回路基板、及び電子機器 Download PDF

Info

Publication number
JP2006179562A
JP2006179562A JP2004369081A JP2004369081A JP2006179562A JP 2006179562 A JP2006179562 A JP 2006179562A JP 2004369081 A JP2004369081 A JP 2004369081A JP 2004369081 A JP2004369081 A JP 2004369081A JP 2006179562 A JP2006179562 A JP 2006179562A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
resin layer
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004369081A
Other languages
English (en)
Other versions
JP4016984B2 (ja
Inventor
Haruki Ito
春樹 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004369081A priority Critical patent/JP4016984B2/ja
Priority to KR1020050124585A priority patent/KR100682158B1/ko
Priority to US11/305,471 priority patent/US7528476B2/en
Priority to EP05027762.3A priority patent/EP1675171B1/en
Priority to CNB2005101377203A priority patent/CN100428465C/zh
Priority to TW094145139A priority patent/TWI293206B/zh
Publication of JP2006179562A publication Critical patent/JP2006179562A/ja
Application granted granted Critical
Publication of JP4016984B2 publication Critical patent/JP4016984B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 貫通電極を備えて三次元実装を可能にした半導体装置について、さらなる小型化、薄型化を可能にした、半導体装置、半導体装置の製造方法、回路基板、及びこの回路基板を備えた電子機器を提供する。
【解決手段】 半導体基板１０と、半導体基板１０を貫通し、集積回路が形成された半導体基板の能動面１０Ａ、及びその裏面１０Ｂから突出する貫通電極１２と、を備えた半導体装置１である。半導体基板１０の能動面１０Ａ側に設けられ、かつ能動面１０Ｂ側に突出した貫通電極１２の高さよりも厚く、貫通電極１２の少なくとも一部を露出する開口を有した第１の樹脂層１８を備える。第１の樹脂層１８上に設けられ、かつ開口を介して貫通電極１２に接続する配線層２１と、配線層２１に接続する外部接続端子２３と、を備えている。
【選択図】 図１

Description

本発明は、半導体装置、半導体装置の製造方法、回路基板、及び電子機器に関する。
近年、携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）などの携帯型の電子機器では、小型化や軽量化への要求に伴い、内部に設けられている半導体装置などの各種の電子部品の小型化が図られている。このような背景の下に、半導体装置の三次元実装技術が提案されている。この三次元実装技術は、同様の機能を有した半導体装置同士、又は異なる機能を有する半導体装置を積層する技術である。例えば、貫通電極を有した半導体装置装置を複数積層して、最下層となる半導体装置をインターポーザ基板上に実装し、再配置配線を行うことで基板上に実装する技術がある（例えば、特許文献１参照）。
特開２００３−２８２８１９号公報
ところが、前記基板上に実装する半導体装置の積層体においても、より小さく薄くしたいとの要求があり、したがってこのような要求に応じるべく、さらなる改善が求められている。
本発明は前記事情に鑑みてなされたもので、その目的とするところは、貫通電極を備えて三次元実装を可能にした半導体装置について、さらなる小型化、薄型化を可能にした、半導体装置、半導体装置の製造方法、回路基板、及びこの回路基板を備えた電子機器を提供することにある。
本発明者は、前記課題を解決するため鋭意研究した結果、以下の知見を得た。
前記半導体装置の積層体は、最下層の半導体装置を実装するインターポーザ基板を無くすことで、薄型化を図ることができる。そして、インターポーザ基板を不要とするためには、半導体基板から突出した貫通電極に接続する配線層を形成して、半導体装置の再配線化を行い、半導体装置の薄型化を図る方法が考えられる。しかしながら、その場合には、前記貫通電極と前記半導体基板との間の段差により、前記配線層に断線が生じ易くなるといった新たな課題が生じてしまう。
そこで、半導体基板上に樹脂層を設けることで前記の段差を小さくし、配線層の断線することに考え至り、本発明を完成させた。
本発明の半導体装置は、半導体基板と、該半導体基板を貫通し、集積回路が形成された半導体基板の能動面、及びその裏面から突出する貫通電極と、を備えた半導体装置において、前記半導体基板の能動面側に設けられ、かつ前記能動面側に突出した貫通電極の高さよりも厚く、該貫通電極の少なくとも一部を露出する開口を有した第１の樹脂層と、該第１の樹脂層上に設けられ、かつ前記開口を介して前記貫通電極に接続する配線層と、該配線層に接続する外部接続端子と、を備えたことを特徴とする。
本発明の半導体装置によれば、第１の樹脂層が設けられていることにより、配線層を形成する際に、前記開口の高さが、例えば半導体基板と貫通電極との間に生じる段差より低い場合には、前記開口によって前記貫通電極と前記配線との間の断線が防止されたものとなる。また、例えば第１の樹脂層に設けられた開口がテーパ形状となっている場合、前記配線層がテーパ形状に沿ってなめらかに形成されることで、やはり断線することなく前記貫通電極に接続したものとなる。
また、第１の樹脂層が設けられていることで、半導体装置を基板上に実装した際に外部接続端子及び配線層に外力がかかった場合でも、前記第１の樹脂層が応力緩和層として機能し、配線層と貫通電極との接続部への力を緩和するようになる。よって、この接続部での接続信頼性が高いものとなる。
また、貫通電極に接続する外部接続端子を備えることで、インターポーザ基板を用いることなく半導体装置に再配置配線が形成されたものとなる。したがって、半導体装置は、インターポーザ基板が不要となり、更なる小型化、薄型化が図られたものとなる。
また、前記半導体装置においては、前記配線層の厚みよりも厚く、前記第１の樹脂層よりも薄い第２の樹脂層が、前記第１の樹脂上にて前記配線層の前記外部接続端子に接続する部分を露出させた状態に設けられてなることが好ましい。
このようにすれば、第２の樹脂層は、前記外部接続端子に接続する配線層を露出しているので、外部接続端子を形成する際に、前記第２の樹脂層を隔壁として利用できる。また、前記配線層を覆う第２の樹脂層を備えているので、配線層を保護することができる。そして、前記第２の樹脂層が前記第１の樹脂層より薄く形成されているので、第２の樹脂層の膜応力を小さくでき、半導体基板に生じる反りを緩和することができる。
また、前記半導体装置においては、前記第２の樹脂層が、平面視した状態で前記第１の樹脂層の内側の領域に形成されていることが好ましい。
このようにすれば、第１の樹脂層上に形成される第２の樹脂層の面積が小さくなり、半導体基板に生じる反りを更に小さくすることができる。
また、前記半導体装置においては、前記半導体基板の裏面には、少なくとも前記貫通電極の端面を露出させる第３の樹脂層が設けられていることが好ましい。
このようにすれば、半導体基板の裏面に第３の樹脂層を設けているので、半導体基板の能動面に形成した第１の樹脂層及び第２の樹脂層によって半導体基板に生じる反りを緩和することができる。また、前記第３の樹脂は少なくとも貫通電極の一部を露出しているので、前記裏面側の貫通電極に接続することで半導体装置を積層することができる。
また、前記半導体装置においては、前記半導体基板の裏面側に突出した前記貫通電極に、他の半導体装置、又は電子部品が接続されてなることが好ましい。
このようにすれば、インターポーザ基板を不要にした半導体装置に、他の半導体層や電子部品を積層されているので、小型かつ高密度で高機能を有した半導体装置となる。
また、前記半導体装置においては、前記半導体基板の裏面側に突出した貫通電極に接続する第２の配線層を有したことが好ましい。
このようにすれば、前記半導体基板の裏面側に突出した貫通電極に接続する第２の配線層を有しているので、例えばこの第２の配線層を種々に配置させることで半導体装置上に実装可能な半導体装置、及び電子部品の選択の自由度を向上させることができる。
また、前記半導体装置においては、前記裏面側に実装された他の半導体装置、又は電子部品を封止する樹脂を備えたことが好ましい。
このようにすれば、樹脂層によって封止することで、半導体装置に実装された他の半導体装置、又は電子部品を確実に保持することができ、半導体装置の信頼性を向上することができる。

本発明の半導体装置の製造方法においては、半導体基板に、集積回路が形成された前記半導体基板の能動面側、及びその裏面側に突出する貫通電極を形成する工程と、前記能動面側に突出した貫通電極の高さより厚く、かつ、前記貫通電極の少なくとも一部を露出させる開口を有した第１の樹脂層を形成する工程と、前記開口を介して前記第１の電極に接続する配線層を形成する工程と、前記配線層に接続する外部接続端子を形成する工程と、を備えたことを特徴とする。
本発明の半導体装置の製造方法によれば、前記開口の高さが、例えば能動面側に突出した貫通電極と半導体基板との段差より低く形成された場合には、前記開口によって前記貫通電極と前記配線との間の断線を防止することができる。また、例えば第１の樹脂層に設けられた開口をテーパ形状とすれば、配線層がテーパ形状に沿ってなめらかに第１の配線と接続することができる。よって、半導体基板と貫通電極との間に生じる凹凸によって、配線層の断線を防止することができる。
また、前記配線層に接続する外部接続端子を形成しているので、半導体装置を基板上に実装した際に外部接続端子に外力が加わった場合でも、第１の樹脂層が応力緩和層として機能するようになる。よって、配線層と貫通電極との接続部における接続信頼性を向上できる。
また、貫通電極に接続する外部接続端子を形成することで、インターポーザ基板を用いることなく、半導体装置に再配置配線を形成することができる。よって、インターポーザ基板が不要となり、半導体装置の小型化、薄型化を図ることができる。
また、前記半導体装置の製造方法においては、前記半導体基板として半導体ウエハを用い、該半導体ウエハ上に複数の前記半導体装置を形成した後、前記半導体ウエハを前記半導体装置毎に切断することが好ましい。
このようにすれば、１つの半導体ウエハ上に複数の半導体装置を形成した後、切断することで個片化した半導体装置を形成することができるので、半導体装置の生産性を向上することができる。
また、前記半導体装置の製造方法においては、前記第１の樹脂層を、前記半導体ウエハの切断部分に重ならないように形成することが好ましい。
このようにすれば、前記第１の樹脂層が切断部分に形成されていないので、半導体装置を個片化する際の前記第１の樹脂層の剥離を防止することができる。
また、前記半導体装置の製造方法においては、前記貫通電極を形成する工程おいて、前記基板の能動面に該能動面側に形成された前記集積回路の導電部に通じる穴を形成し、該穴内に導電部を形成し、前記半導体基板を裏面側から薄型加工をすることで、貫通電極を形成することが好ましい。
例えば、半導体基板に貫通孔を形成し、貫通電極を形成する場合、半導体基板が薄いと割れてしまうおそれがある。そこで、本発明を採用すれば、半導体基板に穴を形成した後、この穴に導電部を形成し、裏面側から半導体基板を薄くして貫通電極を形成しているので、貫通電極を備え、半導体基板の割れを防止した小型の半導体装置を得ることができる。
また、前記半導体装置の製造方法においては、前記半導体基板の裏面に、少なくとも前記貫通電極を露出させる第３の樹脂層を形成することが好ましい。
このようにすれば、前記半導体基板の裏面に形成した第３の樹脂層によって、前記能動面に形成した前記第１の樹脂層の膜応力を抑えることで、半導体基板及び半導体ウエハの反りを緩和することができる。
また、前記半導体装置の製造方法においては、前記第３の樹脂層を形成するに際して、感光性樹脂を用いて露光、現像することで裏面側に突出した貫通電極を少なくとも露出させる開口を形成した後、硬化時の樹脂ダレによって前記貫通電極と前記第３の樹脂層とを接触させるように、前記感光性樹脂を硬化することが好ましい。
このようにすれば、前記貫通電極を少なくとも露出させる開口を形成しているので、前記貫通電極の形状が小さい場合でも、前記第３の樹脂層を形成する際の貫通電極に対するアライメントを容易にすることができる。また、第３の樹脂層を硬化させる際に、第３の樹脂層がダレることで第３の樹脂層と貫通電極とを接触させるようになる。よって、例えば半導体装置を積層する際に、貫通電極間に設けるろう材が垂れ下がった場合でも、前記第３の樹脂層によって半導体基板に直接接触しないため、ショートを防止できる。
また、前記半導体装置の製造方法においては、前記第３の樹脂層を形成するに際して、前記第３の樹脂で前記貫通電極を覆うようにして塗布した後、プラズマ処理によって貫通電極を露出させることが好ましい。
このようにすれば、前記第３の樹脂を形成する際に、前記半導体装置とアライメントする必要がないので、製造工程を簡略化することが出来る。また、前述した場合と同様に、前記第３の樹脂層によって、半導体装置の積層時におけるショートを防止できる。
また、前記半導体装置の製造方法においては、前記第３の樹脂層を形成するに際して、ポリマーフィルムで前記貫通電極を覆い、その状態で加熱するとともに圧着し、前記ポリマーフィルムに、前記裏面側から突出した貫通電極を貫通させることが好ましい。
このようにすれば、前記第３の樹脂を形成する際に、前記半導体装置とアライメントする必要がないので、製造工程を簡略化することが出来る。また、前述した場合と同様に、前記第３の樹脂層によって、半導体装置の積層時におけるショートを防止できる。
本発明の回路基板は、前記半導体装置を備えたことを特徴とする。
本発明の回路基板によれば、インターポーザ基板を使用することなく回路基板に実装でき、再配線部での断線を防止し、薄型化及び高密度化が図られた半導体装置を備えているので、この半導体装置を備えた回路基板自体も小型で信頼性の高いものとなる。
本発明の電子機器は、前記回路基板を備えたことを特徴とする。
本発明の電子機器によれば、前記小型で信頼性の高い回路基板を備えているので、この回路基板を備えた電子機器は小型で信頼性の高いものとなる。
以下、本発明の半導体装置、半導体装置の製造方法、回路基板、及び電子機器について説明する。
まず、本発明の半導体装置について説明する。
図１は、本発明の半導体装置１を示す図である。図１に示すように、半導体装置１は、シリコンウエハを切断したシリコン基板からなる半導体基板１０と、トランジスタやメモリ素子、その他の電子素子からなる集積回路（図示せず）が形成された前記半導体基板１０の能動面１０Ａと、この能動面１０Ａの反対側の裏面１０Ｂとを貫通する貫通電極１２とを備えている。本実施形態における貫通電極３０は、能動面側の端子部分の外形は、裏面側の端子部分の外形に比べて大きく、平面視円形状又は正方形状等に形成されたものである。また、前記半導体基板１０には、前記貫通電極１２を形成するための穴部１２Ｈが形成されている。
前記穴部１２Ｈには絶縁膜１３が設けられており、前記貫通電極１２と前記半導体基板１０とを電気的に絶縁するようにしている。なお、以下の説明において、前記能動面１０Ａ側に突出した貫通電極１２を第１電極部１２Ａとし、前記裏面１０Ｂ側に突出した貫通電極１２を第２電極部１２Ｂとする。
前記半導体基板１０の能動面１０Ａ上には下地層１１が設けられている。下地層１１は、例えば酸化珪素（ＳｉＯ２）等の絶縁性材料によって形成されている。また、下地層１１上には電極１５が設けられ、その電極１５が設けられた領域以外の領域には第１絶縁層１４が設けられている。また、前記電極１５は貫通電極１２の前記第１電極部１２Ａと電気的に接続されている。
また、前記能動面１０Ａから前記第１電極部１２Ａの上面までの高さは、２０μｍ未満となっていることが好ましい。
そして、前記能動面１０Ａ側の前記半導体基板１０上には、前記能動面１０Ａ側に突出した前記第１電極部１２Ａの高さよりも厚く（本実施形態では、２０μｍ）、ポリイミド樹脂等の感光性樹脂からなる第１の樹脂層１８が形成されている。
前記第１の樹脂層１８には、前記能動面１０Ａ側に突出した第１電極部１２Ａの上面を少なくとも一部を露出する開口１８Ｈが形成されている。また、前記開口１８Ｈは、前記第１電極部１２Ａに向かって内径を狭めるテーパ形状となっている。そして、前記第１の樹脂層１８上には、前記開口１８Ｈを介して、前記第１電極部１２Ａに接続する配線層２１が形成されている。よって、前記配線層２１はテーパ形状に沿ってなめらかに形成されることで、前記半導体基板１０と前記第１電極部１２Ａとの間の段差による配線層２１の断線を防止するようになっている。
前記第１の樹脂１８上には、前記配線層２１の厚みよりも厚く、前記第１の樹脂層１８よりも薄い第２の樹脂層２２が形成されている。前記第２の樹脂層２２は、前記第１の樹脂１８上に設けられた前記配線層２１を覆うようになっていて、外力から前記配線層２１を保護することができる。そして、前記第２の樹脂層２２を前記第１の樹脂層１８より薄くすることで、第２の樹脂層２２の膜応力を小さくすることができ、半導体基板１０の反りを緩和するようにしている。
また、前記第２の樹脂層２２は、後述する外部接続端子に接続する部分を露出させた状態となっている。そして、前記第２の樹脂層２２から露出した配線層２１上には、ハンダボール（外部接続端子）２３が設けられている。なお、前記第２の樹脂層２２は、ハンダボール２３を形成する際の隔壁として利用できる程度の厚みに形成されていることがこのましい。
また、前記ハンダボール２３は、前記配線層２１を介して前記貫通電極１２に接続することで、前記半導体基板１０の能動面１０Ａ上に設けられた集積回路に電気的に接続されている。
したがって、前記ハンダボール２３及び前記配線層２１によって、前記半導体基板１０に設けられた貫通電極１２に対して再配置配線を形成することで、半導体装置１の実装性を向上させるようになっている。
また、半導体基板１０の裏面１０Ｂ側には、少なくとも前記第２電極部１２Ｂの端面を露出させる第３の樹脂層２４が形成されている。前記第３の樹脂層２４は、前述した第１の樹脂層１８と同じポリイミド樹脂からなっている。なお、前記第３の樹脂層２４は、前記半導体基板１０の能動面１０Ａ側に形成した第１の樹脂層１８及び第２の樹脂層２２によって半導体基板１０に生じる反りを緩和するようになっている。また、本実施形態では、前記貫通電極１２が前記第３の樹脂層２４を貫通しているので、前記第３の樹脂層２４が前記貫通電極１２の側面部と密着して形成されるようになっている。したがって、半導体基板１０を絶縁しているので、前記半導体装置１に後述するように半導体部品を実装する場合に、前記第３の樹脂層２４を貫通した第２電極部１２Ｂのみで前記半導体部品と半導体装置１とが接続可能となっている。
次に、図を参照にして、本発明の半導体装置１の製造方法について説明する。ここで、本実施形態においては、半導体装置１を形成するに際して、Ｗ−ＣＳＰ（Wafer level Chip Scale Package）技術を用いることで、シリコンウエハ（半導体ウエハ）上に複数の半導体装置１を同時に一括して形成し、再配置配線を形成して樹脂封止することで、半導体装置１を個片化する製造方法について説明する。なお、半導体装置１を製造する途中工程を示す図２〜図１２においては、図を簡略化し、シリコンウエハ上に形成した１つの半導体装置１を示している。なお、以下の製造工程の説明に用いるシリコンウエハと半導体基板１０とは同じものとする。
（貫通電極の形成工程）
まず、図２に示すように、シリコンウエハからなる半導体基板１０の能動面１０Ａ上に下地層１１を形成し、その下地層１１上に電極１５を形成する。ここで、半導体基板１０の前記能動面１０Ａ上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路（不図示）が形成されている。前記下地層１１は絶縁層であって、シリコン（Ｓｉ）の酸化膜（ＳｉＯ２）からなっている。前記電極１５は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等によって形成されていて、前記集積回路と電気的に接続する。そして、下地層１１及び電極１５を覆うように、第１絶縁層１４を形成する。
前記第１絶縁層１４は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）等で形成することができる。あるいは、前記第１絶縁層１４は、酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮ）等、絶縁性があれば他のもので形成されてもよい。
次に、スピンコート法等によりフォトレジスト（不図示）を前記第１絶縁層１４上の全面に塗布する。そして、所定のパターンが形成されたマスクを用いて露光処理が行った後、現像処理を行う。これにより、フォトレジストは所定形状にパターニングされる。
そして、エッチング処理を行い、電極１５を覆う第１絶縁層１４の一部を除去して、開口部を形成する。次に、前記開口部を形成した第１絶縁層１４上のフォトレジストをマスクとして、ドライエッチングを行うことで、電極１５を貫通し、下地層１１、及び半導体基板１０の一部が除去される。これにより、図３に示すように、半導体基板１０の能動面１０Ａ側の一部に穴部１２Ｈを形成できる。
次に、図４に示すように、第１絶縁層１４上及び穴部１２Ｈの内壁及び底面に絶縁膜１３を形成する。前記絶縁膜１３は、電流リークの発生、酸素及び水分等による半導体基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、すなわちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、すなわちＯ３−ＴＥＯＳ、又はＣＶＤを用いて形成した酸化珪素（ＳｉＯ２）を用いることができる。なお、絶縁膜１３は、絶縁性があれば、他の物でも良く、樹脂でもよい。なお、簡単のため、第１絶縁層１４上に設けられた絶縁膜１３はその図示が省略されている。そして、電極１５上に設けられた絶縁膜１３及び第１絶縁層１４ををエッチングにより除去する。
次に、図５に示すように、電気化学プレーティング（ＥＣＰ）法を用いて、前記穴部１２Ｈの内側及び電極１５上にめっき処理を施し、その穴部１２Ｈの内側に貫通電極１２を形成するための導電性材料を埋め込む。前記貫通電極１２を形成するための導電性材料としては、例えば銅（Ｃｕ）を用いることができ、穴部１２Ｈには銅（Ｃｕ）が埋め込まれる。これにより、電極１５上に突出した形状の貫通電極１２が形成される。このとき、前記半導体基板１０の能動面側１０Ａに突出した貫通電極１２の第１電極部１２Ａの高さは、２０μｍ未満となることが好ましい。
なお、本実施形態における貫通電極１２を形成する工程には、ＴｉＮ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれる。また、ＴｉＷ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。また、貫通電極１２の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
（第１の樹脂層の形成工程）
次に、図６に示すように、前記半導体基板１０の能動面１０Ａには、この能動面１０Ａ側に突出した前記第１電極部１２Ａの高さより厚い、２０μｍの厚みの第１の樹脂層１８を形成する。このとき、前記第１の樹脂層１８は、後述するシリコンウエハ（半導体基板１０）の切断部分に重ならないように形成することが好ましい。このようにすれば、シリコンウエハを切断して半導体装置１を個片化する際に、前記第１の樹脂層１８が切断され、剥離することを防止できる。
この第１の樹脂層１８を形成する方法としては、感光性樹脂である前述したポリイミド樹脂を用いて、前記能動面１０Ａ上に塗布する。そして、露光、現像をすることで、前記ポリイミド樹脂に前記貫通電極１２の第１電極部１２Ａの少なくとも一部を露出させる開口１８Ｈを形成する。また、前記開口１８Ｈを形成する方法として、ドライエッチングなどを用いてもよい。また、前記ポリイミド樹脂の代わりに、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール系樹脂、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）等の絶縁性を有する樹脂を用いてもよい。
なお、前記開口１８Ｈの形状は、前記第１の電極部１２に向かって内径を狭めるテーパー形状に形成することで、後の工程で形成する配線層２１の断線を防止することができる。また、本実施形態では、前記開口１８Ｈの深さが半導体基板１０と前記第１電極部１２Ａとの間に生じる段差に比べ低くなる。
このようにして、前記半導体基板１０上に第１の樹脂層１８を形成できる。
（配線層の形成工程）
次に、図７に示すように、前記開口１８Ｈを介して前記第１電極部１２Ａに接続する配線層２１を前記第１の樹脂層１８上に形成する。
前記配線層２１は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、Ｐｄ（パラジウム）のうち少なくとも１つを含む材料で形成されており、例えばスパッタ法により形成される。また、これらの材料のうち少なくとも２つの材料を積層することで配線層２１を形成してもよい。本実施形態における配線層２１を形成する工程には、ＴｉＷ、Ｃｕの順にスパッタ法により形成し、Ｃｕをメッキする工程が含まれる。また、液滴吐出法を用いて、導電材料を吐出して焼成させることで、前記配線層２１を形成してもよい。
ここで、前述したように、前記開口１８Ｈがテーパ形状となっているので、前記配線層２１がテーパ形状に沿ってなめらかに形成される。よって、半導体基板１０と貫通電極１２との間に生じる段差による、前記配線層２１の断線を防止することができる。また、前記開口１８Ｈの高さが、前述したように半導体基板１０と貫通電極１２との段差より低いので、前記貫通電極１２に直接配線層２１を形成する場合に比べて、前記配線層２１の断線をより確実に防止できる。
このようにして、前記開口１８Ｈを介して、前記第１電極部１２Ａに接続する配線層２１が形成できる。
（第２の樹脂層の形成工程）
次に、図８に示すように、前記第１の樹脂１８上に、前記配線層２１の厚み（２０μｍ未満）よりも厚く、前記第１の樹脂層１８よりも薄い第２の樹脂層２２を形成する。なお、前記第２の樹脂層２２の材料としては、前記第１の樹脂層１８と同じ材料を用いることができる。
前記第２の樹脂層２２の形成方法としては、例えば前記第１の樹脂層１８の全面を覆うようにして、前記第１の樹脂層１８上に塗布する。このとき、例えば前記第２の樹脂層２２として感光性樹脂を用いる。よって、露光マスクを用いて、露光し現像を行うことで、後述するハンダボール２３を接続する部分のみを現像することで除去し、前記配線層２１の一部を露出させた状態に形成する。また、液滴吐出法を用いることで、所望の位置に樹脂を吐出することで、前記ハンダボール２３の接続部を露出させた第２の樹脂層２２を形成するようにしてもよい。
このようにして、前記配線層２１が第２の樹脂層２２によって覆われているので、前記配線層２１を外力などから保護することができる。そして、第２の樹脂層２２を前記第１の樹脂層１８より薄くすることで、第２の樹脂層２２の膜応力を小さくすることができ、半導体基板１０の反りを緩和することができる。また、前記第２の樹脂層２２が、平面視した状態で前記第１の樹脂層１８の内側の領域に形成されていることが好ましい。
このようにすると、前記第１の樹脂層１８上に形成される第２の樹脂層１８の面積を小さくすることができ、半導体基板に生じさせる反りを更に小さくすることができる。また、前記第１の樹脂層１８上に形成されることで、前述したようにシリコンウエハ（半導体基板１０）の切断部分に重なることがなく、半導体装置１を個片化する際の前記第２の樹脂層２２の剥離を防止できる。
（半導体基板の薄型処理）
次に、図９に示すように、紫外光（ＵＶ光）の照射により剥離可能な接着剤２８で、前記半導体基板１０の能動面１０Ａ側にガラス板２００を貼り付ける。このガラス板２００はＷＳＳ（Wafer SupportSystem）と呼ばれるものの一部であって、半導体基板（シリコンウエハ）１０はガラス板２００に支持された状態となる。そして、半導体基板（シリコンウエハ）１０をガラス板２００を貼り付けた状態で、半導体基板１０のに対して研削処理、ドライエッチング処理、あるいはウエットエッチング処理等の所定の薄型加工が施される。また、これらの処理を併用してもよい。
これにより、図１０に示すように、半導体基板１０が薄くされるとともに、貫通電極１２の一端部が、裏面側１０Ｂ側より露出することで、第２電極部１２Ｂとなる。このとき、前記第２電極部１２Ｂの側面部は、絶縁層１３によって一部が覆われた状態となっている。
通常、薄くなった半導体基板１０に貫通孔を形成する場合、半導体基板１０が割れてしまうおそれがある。そこで、本発明を採用すれば、半導体基板１０に穴部１２Ｈを形成した後、前述したＷＳＳ（Wafer SupportSystem）を用いることで、ガラス基板２００に支持した状態で、裏面１０Ｂ側から半導体基板１０を薄くしていくことで、貫通電極１２を備えた薄型加工された半導体基板１０を得ることができる。
（第３の樹脂層の形成工程）
次に、図１１に示すように、前記半導体基板１０の裏面１０Ｂに、少なくとも前記貫通電極１２の第２電極部１２Ｂの端面を露出させる第３の樹脂層２４を形成する。なお、前記第２電極部１２Ｂの端面の露出は、例えば前記第２電極部１２Ｂ上にろう材などを介して半導体チップなどを実装する場合に、前記半導体チップの端子と前記第２電極部１２Ｂとが、導通できる程度の露出となっている。
ここで、前記第３の樹脂層２４を形成する方法としては、次の方法がある。
第１の方法としては、例えばポリイミド樹脂などの感光性樹脂材料を用いて前記半導体基板１０の裏面１０Ｂに塗布した後、露光マスクを用いて、露光し、さらに現像することで、裏面１０Ｂ側に突出した第２電極部１２Ｂの外径より大きい開口を形成する。よって、前記貫通電極１２の形状が小さい場合でも、前記第３の樹脂層２４を形成する際の貫通電極１２に対するアライメントを容易にすることができる。
そして、この感光性樹脂を熱硬化させる際の樹脂ダレを利用することで、前記貫通電極１２と前記感光性樹脂とを密着させる。このようにして、第３の樹脂層２４は、前記貫通電極１２を貫通させた状態に形成されたものとなる。
なお、前記半導体基板１２の裏面１０Ｂに形成した第３の樹脂層２４は、前記能動面１０Ａに形成した第１の樹脂層１８、及び第２の樹脂層２２の膜応力を抑えることで、半導体基板１０の反りを緩和することができる。また、貫通電極１２が第３の樹脂層２４を貫通しているので、前記貫通電極１２と第３の樹脂層２４の側壁部とは接触するようになっている。よって、半導体装置１上に半導体チップを実装し、前記貫通電極１２間に設けるろう材が垂れ下がった際にも、裏面１０Ｂ側の半導体基板１０のシリコン部分に直接接触することがなく、ショートを防止できる。
第２の方法としては、ポリイミド樹脂を、例えばスピンコート法によって前記第２電極部１２Ｂを覆うようにして前記半導体基板１０の裏面１０Ｂ前面に塗布した後、プラズマ処理を用いて、第２電極部１２Ｂを露出させることで第３の樹脂層２４を形成する。
このとき、スピンコート法によって塗布する樹脂の膜厚を前記裏面１０Ｂから突出する第２電極部１２Ｂを僅かに覆うようにして形成することが好ましい。このようにすれば、プラズマ処理によって除去する樹脂の量が少なくなり、プラズマ処理を行う時間を短くすることができる。
また、前記第３の樹脂２４を形成する際して、スピンコート法を用いているので、前記半導体基板１０に対して正確なアライメントを行う必要がなく、前記第３の樹脂層２４の製造工程を簡略化することができる。
第３の方法としては、前記半導体基板１０の裏面１０Ｂに突出した貫通電極１２の第２電極部１２Ｂを、第３の樹脂層となるポリマーフィルムで覆う。そして、その状態で加熱するとともに圧着して、前記ポリマーフィルムを前記裏面１０Ｂ上に貼り付ける。すると、前記裏面１０Ｂから突出した前記第２電極部１２Ｂが、前記ポリマーフィルムに突き当たり、やがて前記ポリマーフィルムを貫通するようになる。なお、前記第２電極部１２Ｂが前記ポリマーフィルムを十分に貫通することができなかった場合には、プラズマ処理を用いてもよい。なお、前記ポリマーフィルムとしては、半硬化状態のポリマーフィルム、あるいは液晶ポリマーフィルムなどを用いることができる。
このようにして、第３の樹脂層２４は、前記貫通電極１２によって貫通された状態に形成される。
同様に、前記半導体基板１０に対して正確なアライメントを行う必要がないので、前記第３の樹脂層２４の製造工程を簡略化することができる。
次に、図１２に示すように、前記半導体基板１０の裏面１０Ｂ側から突出した第２電極部１０Ｂにろう材として、例えばＳｎ−Ａｇからなるハンダ層５０を設けることで、前記貫通電極１２と同じ端子の配置を有したメモリＩＣ等の電子部品６０を複数積層する。このような積層方法としては、例えばボンディングツールを用いて前記電子部品６０を加熱、圧着する方法や、リフロー技術を用いることで、前記電子部品６０を一括で半導体装置１上に実装する方法を好適に用いることができる。
半導体装置１上に前記電子部品６０を積層した後、図１３に示すように、これらの積層された半導体装置１及び電子部品６０の接続部を保護するための、例えばエポキシ、シリコーン樹脂等からなる樹脂７０によってモールドする。なお、図１３〜図１６においては、シリコンウエハ（半導体基板１０）１００に複数の半導体装置１を製造する工程を示した図である。なお、図１３〜図１７においては、図の簡略化のため、前述した符号については図示を省略している。
このとき、モールドした樹脂３５による残留応力が生じにくいように、樹脂３５は低応力樹脂を用いることが好ましい。このようにすることで、積層された半導体装置が樹脂で覆われるため、特に耐湿度信頼性を向上させることができ、この積層部を備える半導体装置１の信頼性を向上できる。
次に、図１４示すように、半導体基板１０を支持しているＷＳＳ（Wafer SupportSystem）の一部からなるガラス板２００を剥離する。このとき、前述したように前記ガラス基板２００は、紫外光（ＵＶ光）の照射により剥離可能な接着剤２８で前記半導体基板１０に貼り付けられたものとなっている。そこで、紫外光（ＵＶ光）をガラス基板２００側から照射することで、前記接着剤２８を剥離することができる。そして、前記ガラス基板２００と前記半導体基板１０とを分離することができる。
次に、図１５に示すように、前記第２の樹脂層２２に設けられた前記配線層２１を露出する部分に、例えば鉛フリーはんだからなるハンダボール２３が搭載される。このとき、第２の樹脂層２２は、前記ハンダボール２３に接続する配線層２１を露出しているので、前記ハンダボール２３を形成する際に、前記第２の樹脂層２２を隔壁として利用することができる。なお、ハンダボール２３を設ける代わりに、はんだペーストを前記配線層２１上に印刷する形態でもよい。
最後に、図１５にて、２点鎖線で示したダイシングラインによって、シリコンウエハ１００を切断することで、前記半導体基板１０上に形成された半導体装置１に個片化する。このようにして、図１６に示すように、複数の前記電子部品６０が積層された半導体装置１を得ることができる。
本発明の半導体装置１によれば、配線層２１を形成する際に、前記開口１８Ｈの高さが、半導体基板１０から突出した貫通電極１２との高さより低いので、前記開口１８Ｈによる前記配線層２１の断線を防止できる。また、前記開口１８Ｈの形状がテーパとなっているので、配線層２１がテーパ形状に沿ってなめらかに貫通電極１２と接続することができる。また、半導体装置１を半導体基板１上に実装した際にハンダボール２３に外力がかかった場合でも、第１の樹脂層１８が応力緩和層として機能することで、配線層２１と貫通電極１２との接続部における接続信頼性を向上できる。
また、貫通電極１２に接続するハンダボール２３を形成することで、半導体装置１に再配置配線を形成することができ、インターポーザ基板を不要にすることができる。よって、インターポーザ基板がなくなることで、半導体装置１の小型化を図ることができる。
また、インターポーザ基板を不要にした半導体装置１上に電子部品６０を実装しているので、小型で高機能を有した半導体装置１を得る事ができる。
なお、本発明は前述した内容に限定されることなく、種々の変更が可能である。本実施形態では、貫通電極１２が第１電極部１２Ａと第２電極部１２Ｂとの外径が異なる形状について説明したが、半導体基板１０の能動面１０Ａ及び裏面１０Ｂから突出する電極部の形状が同じものであってもよい。
また、本実施形態では、シリコンウエハ１００上に半導体装置１を同時に一括して形成する場合について説明したが、半導体装置１を半導体基板１０上に個々に形成し、この半導体装置１上に他の半導体部品６０を積層するようにしてもよい。
また、本実施形態では、半導体装置１上に同じ端子の配置を有したメモリＩＣ等の電子部品６０を複数積層するようにしたが、異種の端子配置を有した半導体チップや電子部品８０を積層してもよい。このとき、図１７に示すように、前記半導体基板１０の裏面１０Ｂ側に突出した第２電極部１２Ｂに接続する第２の配線層２７を形成し、この第２の配線層２７を介して、異なる端子配置の半導体チップ等の電子部品８０を積層することができる。
このように、第２電極部１２Ｂに接続する第２の配線層２７を有しているので、この第２の配線層を種々に配置させることで、この半導体装置１上に実装できる異種の半導体装置、及び電子部品８０の端子の配置形状や配置する位置等を決定する自由度を向上できる。
なお、前記第２の配線層２７を形成する際に、インダクタ、抵抗、キャパシタ等を形成するようにしてもよい。また、前記第２電極部１２Ｂには、弾性表面波素子、水晶振動子、圧電振動子、圧電音叉等の電子素子を接続するようにしてもよい。
次に、本発明の半導体装置１を備えた回路基板について説明する。図１８は、本発明の一実施形態による回路基板の概略構成を示す斜視図である。図１８に示す通り、この実施形態の回路基板１５０には、半導体装置１上に半導体チップ等が積層された積層体２が搭載されている。回路基板１５０は、例えばガラスエポキシ基板等の有機系基板からなるもので、例えば銅等からなる配線パターン（図示せず）が所望の回路となるように形成され、更にこれら配線パターンに電極パッド（図示せず）が設けられている。
そして、この電気パッドに半導体装置１のハンダボール２３が電気的に接続されることにより、前記積層体２は回路基板１５０上に実装されている。
本発明の回路基板１５０によれば、インターポーザ基板を不要とした半導体装置１を備えた積層体２を回路基板１５０上に実装することができる。
また、再配置配線での断線を防止し、小型化及び薄型化が図られた半導体装置１を備えているので、この半導体装置１を含む積層体２を備えた回路基板１５０自体も小型で信頼性が高いものとなる。
次に、本発明の回路基板１５０を備えた電子機器について説明する。図１９は、本発明の一実施形態による電子機器としての、携帯電話３００を示したものである。前記回路基板１５０は、前記携帯電話３００の内部に設けられている。
本発明の携帯電話３００によれば、前述した小型で信頼性の高い回路基板１５０を備えているので、この回路基板１５０を備えた電子機器自体も小型で信頼性が高いものとなる。
なお、電子機器は、前記携帯電話３００に限られる訳ではなく、種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
本発明の半導体装置の側断面図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の他の実施形態を示す図。 半導体装置を備えた回路基板を示す図。 前記回路基板を備えた電子機器を示す図。
符号の説明
１…半導体装置、１０…半導体基板、１０Ａ…能動面、１０Ｂ…裏面、１２…貫通電極、１２Ｈ…穴部、１５…導電部（電極）、１８…第１の樹脂層、１８Ｈ…開口、２１…配線層、２２…第２の樹脂層、２３…ハンダボール（外部接続端子）、２４…第３の樹脂層、２７…第２の配線層、６０…電子部品、７０…樹脂、８０…電子部品、１００…シリコンウエハ（半導体ウエハ）、２００…ガラス基板、２５０…回路基板、３００…携帯電話（電子機器）

Claims (17)

  1. 半導体基板と、該半導体基板を貫通し、集積回路が形成された半導体基板の能動面、及びその裏面から突出する貫通電極と、を備えた半導体装置において、
    前記半導体基板の能動面側に設けられ、かつ前記能動面側に突出した貫通電極の高さよりも厚く、該貫通電極の少なくとも一部を露出する開口を有した第１の樹脂層と、
    該第１の樹脂層上に設けられ、かつ前記開口を介して前記貫通電極に接続する配線層と、
    該配線層に接続する外部接続端子と、を備えたことを特徴とする半導体装置。
  2. 前記配線層の厚みよりも厚く、前記第１の樹脂層よりも薄い第２の樹脂層が、前記第１の樹脂上にて前記配線層の前記外部接続端子に接続する部分を露出させた状態に設けられてなることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の樹脂層が、平面視した状態で前記第１の樹脂層の内側の領域に形成されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記半導体基板の裏面には、少なくとも前記貫通電極の端面を露出させる第３の樹脂層が設けられていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記半導体基板の裏面側に突出した前記貫通電極に、他の半導体装置、又は電子部品が接続されてなることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記半導体基板の裏面側に突出した貫通電極に接続する第２の配線層を有したことを特徴とする請求項５に記載の半導体装置。
  7. 前記裏面側に実装された他の半導体装置、又は電子部品を封止する樹脂を備えたことを特徴とする請求項５又は請求項６に記載の半導体装置。
  8. 半導体基板に、集積回路が形成された前記半導体基板の能動面側、及びその裏面側に突出する貫通電極を形成する工程と、前記能動面側に突出した貫通電極の高さより厚く、かつ、前記貫通電極の少なくとも一部を露出させる開口を有した第１の樹脂層を形成する工程と、前記開口を介して前記第１の電極に接続する配線層を形成する工程と、前記配線層に接続する外部接続端子を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
  9. 前記半導体基板として半導体ウエハを用い、該半導体ウエハ上に複数の前記半導体装置を形成した後、前記半導体ウエハを前記半導体装置毎に切断することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造法において、前記第１の樹脂層を、前記半導体ウエハの切断部分に重ならないように形成することを特徴とする半導体装置の製造方法。
  11. 前記貫通電極を形成する工程おいて、前記基板の能動面に該能動面側に形成された前記集積回路の導電部に通じる穴を形成し、該穴内に導電部を形成し、前記半導体基板を裏面側から薄厚加工をすることで、貫通電極を形成することを特徴とする請求項８〜請求項１０のいずれか一項に記載の半導体装置の製造方法。
  12. 請求項８〜請求項１１に記載の半導体装置の製造方法において、前記半導体基板の裏面に、少なくとも前記貫通電極を露出させる第３の樹脂層を形成することを特徴とする半導体装置の製造方法。
  13. 前記第３の樹脂層を形成するに際して、感光性樹脂を用いて露光、現像することで裏面側に突出した貫通電極を少なくとも露出させる開口を形成した後、硬化時の樹脂ダレによって前記貫通電極と前記第３の樹脂層とを接触させるように、前記感光性樹脂を硬化することを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記第３の樹脂層を形成するに際して、前記第３の樹脂で前記貫通電極を覆うようにして塗布した後、プラズマ処理によって貫通電極を露出させることを特徴とする請求項１２に記載の半導体装置の製造方法。
  15. 前記第３の樹脂層を形成するに際して、ポリマーフィルムで前記貫通電極を覆い、その状態で加熱するとともに圧着し、前記ポリマーフィルムに、前記裏面側から突出した貫通電極を貫通させることを特徴とする請求項１２に記載の半導体装置の製造方法。
  16. 請求項１〜７のいずれか一項に記載の半導体装置を備えたことを特徴とする回路基板。
  17. 請求項１６に記載の回路基板を備えたことを特徴とする電子機器。
JP2004369081A 2004-12-21 2004-12-21 半導体装置、半導体装置の製造方法、回路基板、及び電子機器 Expired - Fee Related JP4016984B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004369081A JP4016984B2 (ja) 2004-12-21 2004-12-21 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
KR1020050124585A KR100682158B1 (ko) 2004-12-21 2005-12-16 반도체 장치, 반도체 장치의 제조 방법, 회로 기판 및전자기기
US11/305,471 US7528476B2 (en) 2004-12-21 2005-12-16 Semiconductor device, method for manufacturing semiconductor device, circuit board, and electronic instrument
EP05027762.3A EP1675171B1 (en) 2004-12-21 2005-12-19 Semiconductor device, method for manufacturing semiconductor device, circuit board, and electronic instrument
CNB2005101377203A CN100428465C (zh) 2004-12-21 2005-12-19 半导体装置及其制造方法、电路基板、以及电子仪器
TW094145139A TWI293206B (en) 2004-12-21 2005-12-19 Semiconductor device, method for manufacturing semiconductor device, circuit board, and electronic instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004369081A JP4016984B2 (ja) 2004-12-21 2004-12-21 半導体装置、半導体装置の製造方法、回路基板、及び電子機器

Publications (2)

Publication Number Publication Date
JP2006179562A true JP2006179562A (ja) 2006-07-06
JP4016984B2 JP4016984B2 (ja) 2007-12-05

Family

ID=36120269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004369081A Expired - Fee Related JP4016984B2 (ja) 2004-12-21 2004-12-21 半導体装置、半導体装置の製造方法、回路基板、及び電子機器

Country Status (6)

Country Link
US (1) US7528476B2 (ja)
EP (1) EP1675171B1 (ja)
JP (1) JP4016984B2 (ja)
KR (1) KR100682158B1 (ja)
CN (1) CN100428465C (ja)
TW (1) TWI293206B (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311385A (ja) * 2006-05-16 2007-11-29 Sony Corp 半導体装置の製造方法および半導体装置
JP2010504639A (ja) * 2006-09-25 2010-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ フリップチップ相互接続貫通チップビア
JP2010245534A (ja) * 2009-03-31 2010-10-28 Samsung Electronics Co Ltd チップ積層パッケージ及びその製造方法
JP2011514686A (ja) * 2008-03-18 2011-05-06 エーファウ・グループ・ゲーエムベーハー チップをウェハ上にボンディングするための方法
JPWO2009136495A1 (ja) * 2008-05-09 2011-09-08 国立大学法人九州工業大学 チップサイズ両面接続パッケージ及びその製造方法
JP2011238674A (ja) * 2010-05-07 2011-11-24 Seiko Epson Corp 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
JP2013520786A (ja) * 2010-02-22 2013-06-06 ジャコブ，アンドレアス 半導体モジュールを製造するための方法およびシステム
JP2013131720A (ja) * 2011-12-22 2013-07-04 Shinko Electric Ind Co Ltd 半導体装置、半導体パッケージ及び半導体装置の製造方法
JP2013197470A (ja) * 2012-03-22 2013-09-30 Fujitsu Ltd 貫通電極の形成方法
JP2013219317A (ja) * 2012-04-05 2013-10-24 Sk Hynix Inc 半導体基板、これを有する半導体チップおよび積層半導体パッケージ
JP2014003204A (ja) * 2012-06-20 2014-01-09 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US9048225B2 (en) 2013-02-27 2015-06-02 Shinko Electric Industries Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2016056426A1 (ja) * 2014-10-09 2016-04-14 株式会社村田製作所 インダクタ部品
JP2016063017A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体装置
US9564364B2 (en) 2011-08-10 2017-02-07 Shinko Electric Industries Co., Ltd. Semiconductor device, semiconductor package, method for manufacturing semiconductor device, and method for manufacturing semiconductor package
JP2018050077A (ja) * 2017-12-14 2018-03-29 ルネサスエレクトロニクス株式会社 電子装置
JP2018137474A (ja) * 2018-04-16 2018-08-30 ルネサスエレクトロニクス株式会社 電子装置
US10224318B2 (en) 2006-10-02 2019-03-05 Renesas Electronics Corporation Electronic device
JP2020065049A (ja) * 2019-09-06 2020-04-23 ルネサスエレクトロニクス株式会社 電子装置
WO2023022157A1 (ja) * 2021-08-20 2023-02-23 株式会社村田製作所 弾性波装置及び弾性波装置の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4016984B2 (ja) * 2004-12-21 2007-12-05 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
KR100844997B1 (ko) * 2006-12-29 2008-07-09 삼성전자주식회사 반도체 패키지, 반도체 스택 패키지, 패키지들을 제조하는방법
JP5201983B2 (ja) * 2007-12-28 2013-06-05 富士通株式会社 電子部品
US7692313B2 (en) * 2008-03-04 2010-04-06 Powertech Technology Inc. Substrate and semiconductor package for lessening warpage
CN101556947B (zh) * 2008-04-10 2011-04-27 力成科技股份有限公司 降低翘曲度的基板以及具有该基板的芯片封装构造
US8125064B1 (en) * 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8093711B2 (en) * 2009-02-02 2012-01-10 Infineon Technologies Ag Semiconductor device
US20110195223A1 (en) * 2010-02-11 2011-08-11 Qualcomm Incorporated Asymmetric Front/Back Solder Mask
US8313982B2 (en) * 2010-09-20 2012-11-20 Texas Instruments Incorporated Stacked die assemblies including TSV die
FR2978610A1 (fr) * 2011-07-28 2013-02-01 St Microelectronics Crolles 2 Procede de realisation d'une liaison electriquement conductrice traversante et dispositif integre correspondant
US20130062736A1 (en) * 2011-09-09 2013-03-14 Texas Instruments Incorporated Post-polymer revealing of through-substrate via tips
FR2983638A1 (fr) * 2011-12-02 2013-06-07 St Microelectronics Sa Procede de formation d'un circuit integre
US9123700B2 (en) * 2012-01-06 2015-09-01 Micron Technology, Inc. Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias
KR20130104728A (ko) * 2012-03-15 2013-09-25 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR101916225B1 (ko) 2012-04-09 2018-11-07 삼성전자 주식회사 Ｔｓｖ를 구비한 반도체 칩 및 그 반도체 칩 제조방법
US9793244B2 (en) * 2014-07-11 2017-10-17 Intel Corporation Scalable package architecture and associated techniques and configurations

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607149A (ja) 1983-06-24 1985-01-14 Nec Corp 半導体装置の製造方法
JPH0810738B2 (ja) 1993-08-30 1996-01-31 株式会社日立製作所 半導体装置及びその製造方法
JP4011695B2 (ja) 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
US20040113222A1 (en) 2002-09-16 2004-06-17 Ozguz Volkan H Stacked microelectronic module with vertical interconnect vias
CN1242602A (zh) * 1998-07-16 2000-01-26 日东电工株式会社 晶片规模封装结构及其内使用的电路板
JP3346320B2 (ja) 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP3778256B2 (ja) * 2000-02-28 2006-05-24 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6707153B2 (en) 2000-03-23 2004-03-16 Seiko Epson Corporation Semiconductor chip with plural resin layers on a surface thereof and method of manufacturing same
JP4401527B2 (ja) 2000-04-03 2010-01-20 イビデン株式会社 半導体チップの製造方法
US6696320B2 (en) 2001-09-30 2004-02-24 Intel Corporation Low profile stacked multi-chip package and method of forming same
US6611052B2 (en) 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4292748B2 (ja) 2002-03-13 2009-07-08 セイコーエプソン株式会社 半導体装置の製造方法
JP2003282819A (ja) 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4035034B2 (ja) 2002-11-29 2008-01-16 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2004221348A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4165256B2 (ja) 2003-03-05 2008-10-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、及び電子機器
US7294565B2 (en) * 2003-10-01 2007-11-13 International Business Machines Corporation Method of fabricating a wire bond pad with Ni/Au metallization
TWI239594B (en) * 2004-10-06 2005-09-11 Advanced Semiconductor Eng Redistribution layer structure of a wafer and the fabrication method thereof
JP4016984B2 (ja) * 2004-12-21 2007-12-05 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
JP5170985B2 (ja) * 2006-06-09 2013-03-27 株式会社ジャパンディスプレイイースト 液晶表示装置

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311385A (ja) * 2006-05-16 2007-11-29 Sony Corp 半導体装置の製造方法および半導体装置
JP2010504639A (ja) * 2006-09-25 2010-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ フリップチップ相互接続貫通チップビア
US10879227B2 (en) 2006-10-02 2020-12-29 Renesas Electronics Corporation Electronic device
US10580763B2 (en) 2006-10-02 2020-03-03 Renesas Electronics Corporation Electronic device
US10224318B2 (en) 2006-10-02 2019-03-05 Renesas Electronics Corporation Electronic device
US8597980B2 (en) 2008-03-18 2013-12-03 Ev Group Gmbh Method for bonding of chips on wafers
JP2011514686A (ja) * 2008-03-18 2011-05-06 エーファウ・グループ・ゲーエムベーハー チップをウェハ上にボンディングするための方法
JPWO2009136495A1 (ja) * 2008-05-09 2011-09-08 国立大学法人九州工業大学 チップサイズ両面接続パッケージ及びその製造方法
JP5688289B2 (ja) * 2008-05-09 2015-03-25 インヴェンサス・コーポレイション チップサイズ両面接続パッケージの製造方法
JP2010245534A (ja) * 2009-03-31 2010-10-28 Samsung Electronics Co Ltd チップ積層パッケージ及びその製造方法
US9978703B2 (en) 2010-02-22 2018-05-22 Regibus Max Microelectronics Llc Method and a system for producing a semi-conductor module
US9165907B2 (en) 2010-02-22 2015-10-20 Interposers Gmbh Method and a system for producing a semi-conductor module
JP2013520786A (ja) * 2010-02-22 2013-06-06 ジャコブ，アンドレアス 半導体モジュールを製造するための方法およびシステム
JP2011238674A (ja) * 2010-05-07 2011-11-24 Seiko Epson Corp 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
US9437489B2 (en) 2010-05-07 2016-09-06 Seiko Epson Corporation Method of manufacturing a wiring substrate
US8621926B2 (en) 2010-05-07 2014-01-07 Seiko Epson Corporation Wiring substrate, piezoelectric oscillator and gyrosensor
US9564364B2 (en) 2011-08-10 2017-02-07 Shinko Electric Industries Co., Ltd. Semiconductor device, semiconductor package, method for manufacturing semiconductor device, and method for manufacturing semiconductor package
US8987902B2 (en) 2011-12-22 2015-03-24 Shinko Electric Industries Co., Ltd. Semiconductor device, semiconductor package, and method for manufacturing semiconductor device
JP2013131720A (ja) * 2011-12-22 2013-07-04 Shinko Electric Ind Co Ltd 半導体装置、半導体パッケージ及び半導体装置の製造方法
JP2013197470A (ja) * 2012-03-22 2013-09-30 Fujitsu Ltd 貫通電極の形成方法
JP2013219317A (ja) * 2012-04-05 2013-10-24 Sk Hynix Inc 半導体基板、これを有する半導体チップおよび積層半導体パッケージ
JP2014003204A (ja) * 2012-06-20 2014-01-09 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US9048225B2 (en) 2013-02-27 2015-06-02 Shinko Electric Industries Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10096574B2 (en) 2014-09-17 2018-10-09 Toshiba Memory Corporation Semiconductor device including protective film over a substrate
US9972600B2 (en) 2014-09-17 2018-05-15 Toshiba Memory Corporation Semiconductor device including protective film over a substrate
JP2016063017A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体装置
JPWO2016056426A1 (ja) * 2014-10-09 2017-07-20 株式会社村田製作所 インダクタ部品
US10734156B2 (en) 2014-10-09 2020-08-04 Murata Manufacturing Co., Ltd. Inductor component
WO2016056426A1 (ja) * 2014-10-09 2016-04-14 株式会社村田製作所 インダクタ部品
JP2018050077A (ja) * 2017-12-14 2018-03-29 ルネサスエレクトロニクス株式会社 電子装置
JP2018137474A (ja) * 2018-04-16 2018-08-30 ルネサスエレクトロニクス株式会社 電子装置
JP2020065049A (ja) * 2019-09-06 2020-04-23 ルネサスエレクトロニクス株式会社 電子装置
JP7197448B2 (ja) 2019-09-06 2022-12-27 ルネサスエレクトロニクス株式会社 電子装置
WO2023022157A1 (ja) * 2021-08-20 2023-02-23 株式会社村田製作所 弾性波装置及び弾性波装置の製造方法

Also Published As

Publication number Publication date
CN1812089A (zh) 2006-08-02
TWI293206B (en) 2008-02-01
EP1675171A3 (en) 2007-10-31
JP4016984B2 (ja) 2007-12-05
KR100682158B1 (ko) 2007-02-12
EP1675171B1 (en) 2014-04-09
US20060131721A1 (en) 2006-06-22
EP1675171A2 (en) 2006-06-28
KR20060071322A (ko) 2006-06-26
US7528476B2 (en) 2009-05-05
CN100428465C (zh) 2008-10-22
TW200711097A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
JP4016984B2 (ja) 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
TWI251314B (en) Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment
US7214615B2 (en) Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
US6864172B2 (en) Manufacturing method of semiconductor device
US7399683B2 (en) Manufacturing method of semiconductor device
US9257404B2 (en) Semiconductor device, having through electrodes, a manufacturing method thereof, and an electronic apparatus
JP4492196B2 (ja) 半導体装置の製造方法、回路基板、並びに電子機器
WO2000077844A1 (en) Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
TW200913216A (en) Semiconductor device and manufacturing method thereof
TWI690045B (zh) 構裝結構、其接合方法及用於其的線路板
JP4967340B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
KR100664825B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 적층 반도체 장치,회로 기판, 및 전자 기기
JP2010182734A (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JP2005183689A (ja) 支持基板、搬送体、半導体装置の製造方法、半導体装置、回路基板、並びに電子機器
JP2007048931A (ja) 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
JP4420965B1 (ja) 半導体装置内蔵基板の製造方法
JP3951944B2 (ja) 半導体装置の製造方法
US7498676B2 (en) Semiconductor device
JP4509486B2 (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP5103861B2 (ja) 半導体装置、半導体装置の製造方法、回路基板および電子機器
JP4127095B2 (ja) 半導体装置の製造方法
JP3726906B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3726694B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005123601A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP2009088865A (ja) 圧電発振器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070910

R150 Certificate of patent or registration of utility model

Ref document number: 4016984

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees