WO2023022157A1 - 弾性波装置及び弾性波装置の製造方法 - Google Patents

弾性波装置及び弾性波装置の製造方法 Download PDF

Info

Publication number
WO2023022157A1
WO2023022157A1 PCT/JP2022/030987 JP2022030987W WO2023022157A1 WO 2023022157 A1 WO2023022157 A1 WO 2023022157A1 JP 2022030987 W JP2022030987 W JP 2022030987W WO 2023022157 A1 WO2023022157 A1 WO 2023022157A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
main surface
insulator
electrode
wave device
Prior art date
Application number
PCT/JP2022/030987
Other languages
English (en)
French (fr)
Inventor
毅 山根
誠二 甲斐
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202280056699.6A priority Critical patent/CN117859267A/zh
Publication of WO2023022157A1 publication Critical patent/WO2023022157A1/ja
Priority to US18/443,472 priority patent/US20240186979A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02157—Dimensional parameters, e.g. ratio between two dimension parameters, length, width or thickness
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H03H9/02031—Characteristics of piezoelectric layers, e.g. cutting angles consisting of ceramic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02228—Guided bulk acoustic wave devices or Lamb wave devices having interdigital transducers situated in parallel planes on either side of a piezoelectric layer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/176—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of ceramic material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type

Definitions

  • the present disclosure relates to an elastic wave device and a method for manufacturing an elastic wave device.
  • Patent Document 1 describes an elastic wave device.
  • the acoustic wave device shown in Patent Document 1 may be wafer-level packaged by covering the electrodes with a substrate. In this case, there is a possibility that current will flow through the substrate between the plurality of extraction electrodes penetrating through the substrate.
  • the present disclosure is intended to solve the above-described problems, and aims to suppress the flow of current between extraction electrodes.
  • An elastic wave device includes: a first substrate; a piezoelectric layer overlapping the first substrate in a plan view and having a first main surface and a second main surface on the opposite side; a functional electrode provided on at least one of one main surface and a second main surface of the piezoelectric layer; a second substrate having a principal surface; a supporting portion that supports the second substrate between the first principal surface of the piezoelectric layer and the first principal surface of the second substrate; a first land provided on the first main surface of the second substrate and electrically connected to the through via; and the through via provided on the second main surface of the second substrate. and a second land electrically connected to the second substrate. and an insulator between the second main surface of and the second land and between the side wall of the through via and the second substrate.
  • a method of manufacturing an elastic wave device includes: a first substrate; a piezoelectric layer having a first main surface and a second main surface opposite to the first main surface; and the first main surface of the piezoelectric layer. and a functional electrode provided on at least one of the second main surface, and a first substrate laminating step of laminating in a first direction; a second substrate laminating step of laminating an insulator and a first land on the first main surface of the second substrate; a first insulator forming step of forming an insulator on at least part of the second main surface of the second substrate; a through-hole forming step of forming a through-hole passing through the second substrate at a position overlapping the first land in plan view; a second main surface of the second substrate; a second insulator forming step of forming an insulator on the surface of the first land exposed to the through hole; and an insulator removing step of removing a part of the insulator formed in the second insulator forming
  • the first land is laminated on the first main surface of the second substrate with an insulator interposed therebetween, and in the insulator removing step, the first land at a position overlapping with the through hole in plan view is removed. At least a part of the surface on the side of the second substrate is exposed, and in the through electrode forming step, at least one second land is formed on the second main surface of the second substrate via an insulator.
  • FIG. 1A is a perspective view showing an elastic wave device according to a first embodiment
  • FIG. 1B is a plan view showing the electrode structure of the first embodiment.
  • FIG. 2 is a cross-sectional view of a portion along line II-II of FIG. 1A.
  • FIG. 3A is a schematic cross-sectional view for explaining Lamb waves propagating through the piezoelectric layer of the comparative example.
  • FIG. 3B is a schematic cross-sectional view for explaining a thickness-shear primary mode bulk wave propagating through the piezoelectric layer of the first embodiment.
  • FIG. 4 is a schematic cross-sectional view for explaining the amplitude direction of a thickness-shear primary mode bulk wave propagating in the piezoelectric layer of the first embodiment.
  • FIG. 1A is a perspective view showing an elastic wave device according to a first embodiment
  • FIG. 1B is a plan view showing the electrode structure of the first embodiment.
  • FIG. 2 is a cross-sectional view of a portion along line II
  • FIG. 5 is an explanatory diagram showing an example of resonance characteristics of the elastic wave device of the first embodiment.
  • FIG. 2 is an explanatory diagram showing the relationship between , and the fractional band.
  • FIG. FIG. 7 is a plan view showing an example in which a pair of electrodes are provided in the elastic wave device of the first embodiment.
  • FIG. 8 is a reference diagram showing an example of resonance characteristics of the elastic wave device of the first embodiment.
  • FIG. 9 shows the ratio bandwidth when a large number of elastic wave resonators are configured in the elastic wave device of the first embodiment, and the phase rotation amount of the spurious impedance normalized by 180 degrees as the magnitude of the spurious. is an explanatory diagram showing the relationship between.
  • FIG. 9 shows the ratio bandwidth when a large number of elastic wave resonators are configured in the elastic wave device of the first embodiment, and the phase rotation amount of the spurious impedance normalized by 180 degrees as the magnitude of the spurious.
  • FIG. 10 is an explanatory diagram showing the relationship between d/2p, metallization ratio MR, and fractional bandwidth.
  • FIG. 11 is an explanatory diagram showing a map of the fractional band with respect to the Euler angles (0°, ⁇ , ⁇ ) of LiNbO 3 when d/p is infinitely close to 0.
  • FIG. 12 is a partially cutaway perspective view for explaining the elastic wave device according to the embodiment of the present disclosure.
  • FIG. 13 is a plan view showing part of the elastic wave device according to the first embodiment.
  • 14 is a cross-sectional view taken along line XIV-XIV in FIG. 13.
  • FIG. 15 is a cross-sectional view taken along line XV-XV of FIG. 13.
  • FIG. 16 is an enlarged view of area E of FIG. 14.
  • FIG. 17 is an enlarged view of area F in FIG. 15.
  • FIG. FIG. 18 is a cross-sectional view for explaining the first substrate lamination process according to the first embodiment.
  • FIG. 19 is a cross-sectional view for explaining the first substrate lamination process according to the first embodiment.
  • FIG. 20 is a cross-sectional view for explaining the first substrate lamination process according to the first embodiment.
  • FIG. 21 is a cross-sectional view for explaining the second substrate lamination process according to the first embodiment.
  • FIG. 22 is a cross-sectional view for explaining a bonding process according to the first embodiment;
  • FIG. 23 is a cross-sectional view for explaining the second substrate thinning process according to the first embodiment.
  • FIG. 24 is a cross-sectional view for explaining the first insulator forming process according to the first embodiment.
  • FIG. 25 is an enlarged view of area E1 in FIG.
  • FIG. 26 is a cross-sectional view for explaining a through-hole forming process according to the first embodiment.
  • FIG. 27 is a cross-sectional view for explaining a second insulator formation step according to the first embodiment.
  • FIG. 28 is a cross-sectional view for explaining the insulator removal process according to the first embodiment.
  • FIG. 29 is a schematic cross-sectional view for explaining the seed layer forming process according to the first embodiment.
  • FIG. 30 is a cross-sectional view for explaining a through electrode forming process according to the first embodiment.
  • FIG. 31 is a cross-sectional view for explaining a through electrode forming process according to the first embodiment.
  • FIG. 32 is a cross-sectional view for explaining a through electrode forming process according to the first embodiment.
  • FIG. 33 is a cross-sectional view for explaining the seed layer removing process according to the first embodiment.
  • FIG. 34 is a cross-sectional view for explaining the third insulator forming process according to the first embodiment.
  • FIG. 35 is a cross-sectional view for explaining the bump forming process according to the first embodiment.
  • FIG. 36 is a cross-sectional view for explaining the bump forming process according to the first embodiment.
  • FIG. 37 is a cross-sectional view for explaining the bump forming process according to the first embodiment.
  • FIG. 38 is a cross-sectional view showing extraction electrodes connected to a reference potential according to the first example of the elastic wave device according to the second embodiment.
  • FIG. 39 is a cross-sectional view showing extraction electrodes connected to a reference potential according to the second example of the elastic wave device according to the second embodiment.
  • FIG. 40 is a cross-sectional view showing extraction electrodes connected to a reference potential according to the third example of the elastic wave device according to the second embodiment.
  • FIG. 41 is a circuit diagram showing an example of an acoustic wave device according to the second embodiment.
  • FIG. 42 is a cross-sectional view for explaining the first insulator forming process according to the second embodiment.
  • FIG. 43 is an enlarged view of area F1 in FIG.
  • FIG. 44 is a cross-sectional view for explaining a through-hole forming process according to the second embodiment.
  • FIG. 45 is a cross-sectional view for explaining a second insulator formation step according to the second embodiment.
  • FIG. 46 is a cross-sectional view for explaining the insulator removing process according to the second embodiment.
  • FIG. 47 is a schematic cross-sectional view illustrating a seed layer forming process according to the second embodiment.
  • FIG. 48 is a cross-sectional view for explaining a through electrode forming process according to the second embodiment.
  • FIG. 49 is a cross-sectional view for explaining a through electrode forming process according to the second embodiment.
  • FIG. 50 is a cross-sectional view for explaining a through electrode forming process according to the second embodiment.
  • FIG. 51 is a cross-sectional view for explaining the seed layer removing process according to the second embodiment.
  • FIG. 52 is a cross-sectional view for explaining the third insulator formation process according to the second embodiment.
  • FIG. 53 is a cross-sectional view for explaining the bump formation process according to the second embodiment.
  • FIG. 54 is a cross-sectional view for explaining a bump formation process according to the second embodiment.
  • FIG. 55 is a cross-sectional view for explaining the bump formation process according to the second embodiment.
  • FIG. 1A is a perspective view showing an elastic wave device according to a first embodiment
  • FIG. 1B is a plan view showing the electrode structure of the first embodiment.
  • the elastic wave device 1 of the first embodiment has a piezoelectric layer 2 made of LiNbO 3 .
  • the piezoelectric layer 2 may consist of LiTaO 3 .
  • the cut angle of LiNbO 3 and LiTaO 3 is Z-cut in the first embodiment.
  • the cut angles of LiNbO 3 and LiTaO 3 may be rotated Y-cut or X-cut.
  • the Y-propagation and X-propagation ⁇ 30° propagation orientations are preferred.
  • the thickness of the piezoelectric layer 2 is not particularly limited, it is preferably 50 nm or more and 1000 nm or less in order to effectively excite the thickness shear primary mode.
  • the piezoelectric layer 2 has a first main surface 2a and a second main surface 2b facing each other in the Z direction. Electrode fingers 3 and 4 are provided on the first main surface 2a.
  • the electrode finger 3 is an example of the "first electrode finger” and the electrode finger 4 is an example of the "second electrode finger”.
  • the multiple electrode fingers 3 are multiple “first electrodes” connected to the first busbar electrodes 5 .
  • a plurality of electrode fingers 4 are a plurality of “second electrodes” connected to second busbar electrodes 6 .
  • the plurality of electrode fingers 3 and the plurality of electrode fingers 4 are interdigitated with each other.
  • an IDT (Interdigital Transducer) electrode including electrode fingers 3 , electrode fingers 4 , first busbar electrodes 5 , and second busbar electrodes 6 is configured.
  • the electrode fingers 3 and 4 have a rectangular shape and a length direction.
  • the electrode finger 3 and the electrode finger 4 adjacent to the electrode finger 3 face each other in a direction perpendicular to the length direction.
  • the length direction of the electrode fingers 3 and 4 and the direction perpendicular to the length direction of the electrode fingers 3 and 4 are directions that intersect the thickness direction of the piezoelectric layer 2 . Therefore, it can be said that the electrode finger 3 and the electrode finger 4 adjacent to the electrode finger 3 face each other in the direction intersecting the thickness direction of the piezoelectric layer 2 .
  • the thickness direction of the piezoelectric layer 2 is defined as the Z direction (or first direction)
  • the length direction of the electrode fingers 3 and 4 is defined as the Y direction (or second direction)
  • the electrode fingers 3 and electrode fingers 4 may be described as the X direction (or the third direction).
  • the length direction of the electrode fingers 3 and 4 may be interchanged with the direction orthogonal to the length direction of the electrode fingers 3 and 4 shown in FIGS. 1A and 1B. That is, in FIGS. 1A and 1B, the electrode fingers 3 and 4 may extend in the direction in which the first busbar electrodes 5 and the second busbar electrodes 6 extend. In that case, the first busbar electrode 5 and the second busbar electrode 6 extend in the direction in which the electrode fingers 3 and 4 extend in FIGS. 1A and 1B.
  • a pair of structures in which the electrode fingers 3 connected to one potential and the electrode fingers 4 connected to the other potential are adjacent to each other are arranged in a direction perpendicular to the length direction of the electrode fingers 3 and 4. Multiple pairs are provided.
  • the electrode finger 3 and the electrode finger 4 are adjacent to each other, not when the electrode finger 3 and the electrode finger 4 are arranged so as to be in direct contact, but when the electrode finger 3 and the electrode finger 4 are arranged with a gap therebetween. It refers to the case where the When the electrode finger 3 and the electrode finger 4 are adjacent to each other, there are electrodes connected to the hot electrode and the ground electrode, including other electrode fingers 3 and 4, between the electrode finger 3 and the electrode finger 4. is not placed.
  • the logarithms need not be integer pairs, but may be 1.5 pairs, 2.5 pairs, and so on.
  • the center-to-center distance, that is, the pitch, between the electrode fingers 3 and 4 is preferably in the range of 1 ⁇ m or more and 10 ⁇ m or less. Further, the center-to-center distance between the electrode fingers 3 and 4 means the center of the width dimension of the electrode fingers 3 in the direction orthogonal to the length direction of the electrode fingers 3 and the distance orthogonal to the length direction of the electrode fingers 4 . It is the distance connecting the center of the width dimension of the electrode finger 4 in the direction of
  • the electrode fingers 3 and 4 when at least one of the electrode fingers 3 and 4 is plural (when there are 1.5 or more pairs of electrodes when the electrode fingers 3 and 4 are paired as a pair of electrode pairs), the electrode fingers 3.
  • the center-to-center distance of the electrode fingers 4 refers to the average value of the center-to-center distances of adjacent electrode fingers 3 and electrode fingers 4 among 1.5 or more pairs of electrode fingers 3 and electrode fingers 4 .
  • the width of the electrode fingers 3 and 4 that is, the dimension in the facing direction of the electrode fingers 3 and 4 is preferably in the range of 150 nm or more and 1000 nm or less.
  • the center-to-center distance between the electrode fingers 3 and 4 is the distance between the center of the dimension (width dimension) of the electrode finger 3 in the direction perpendicular to the length direction of the electrode finger 3 and the length of the electrode finger 4. It is the distance connecting the center of the dimension (width dimension) of the electrode finger 4 in the direction orthogonal to the direction.
  • the direction orthogonal to the length direction of the electrode fingers 3 and 4 is the direction orthogonal to the polarization direction of the piezoelectric layer 2 .
  • “perpendicular” is not limited to being strictly perpendicular, but substantially perpendicular (the angle formed by the direction perpendicular to the length direction of the electrode fingers 3 and electrode fingers 4 and the polarization direction is, for example, 90° ⁇ 10°).
  • a support substrate 8 is laminated on the second main surface 2b side of the piezoelectric layer 2 with an intermediate layer 7 interposed therebetween.
  • the intermediate layer 7 and the support substrate 8 have a frame shape and, as shown in FIG. 2, openings 7a and 8a.
  • a space (air gap) 9 is thereby formed.
  • the space 9 is provided so as not to disturb the vibration of the excitation region C of the piezoelectric layer 2 . Therefore, the support substrate 8 is laminated on the second main surface 2b with the intermediate layer 7 interposed therebetween at a position not overlapping the portion where at least one pair of electrode fingers 3 and 4 are provided. Note that the intermediate layer 7 may not be provided. Therefore, the support substrate 8 can be directly or indirectly laminated to the second main surface 2b of the piezoelectric layer 2 .
  • the intermediate layer 7 is made of silicon oxide.
  • the intermediate layer 7 can be formed of an appropriate insulating material other than silicon oxide, such as silicon nitride and alumina.
  • the support substrate 8 is made of Si.
  • the plane orientation of the surface of Si on the piezoelectric layer 2 side may be (100), (110), or (111).
  • high-resistance Si having a resistivity of 4 k ⁇ or more is desirable.
  • the support substrate 8 can also be constructed using an appropriate insulating material or semiconductor material.
  • Materials for the support substrate 8 include, for example, aluminum oxide, lithium tantalate, lithium niobate, piezoelectric materials such as crystal, alumina, magnesia, sapphire, silicon nitride, aluminum nitride, silicon carbide, zirconia, cordierite, mullite, and steer.
  • Various ceramics such as tight and forsterite, dielectrics such as diamond and glass, and semiconductors such as gallium nitride can be used.
  • the plurality of electrode fingers 3, electrode fingers 4, first busbar electrodes 5, and second busbar electrodes 6 are made of appropriate metals or alloys such as Al and AlCu alloys.
  • the electrode fingers 3, the electrode fingers 4, the first busbar electrodes 5, and the second busbar electrodes 6 have a structure in which an Al film is laminated on a Ti film. Note that an adhesion layer other than the Ti film may be used.
  • an AC voltage is applied between the multiple electrode fingers 3 and the multiple electrode fingers 4 . More specifically, an AC voltage is applied between the first busbar electrode 5 and the second busbar electrode 6 . As a result, it is possible to obtain resonance characteristics using a thickness-shear primary mode bulk wave excited in the piezoelectric layer 2 .
  • d/p is set to 0.5 or less.
  • the thickness-shear primary mode bulk wave is effectively excited, and good resonance characteristics can be obtained. More preferably, d/p is 0.24 or less, in which case even better resonance characteristics can be obtained.
  • the electrode fingers 3 and the electrode fingers 4 When at least one of the electrode fingers 3 and the electrode fingers 4 is plural as in the first embodiment, that is, when the electrode fingers 3 and the electrode fingers 4 form a pair of electrodes, the electrode fingers 3 and the electrode fingers When there are 1.5 pairs or more of 4, the center-to-center distance p between the adjacent electrode fingers 3 and 4 is the average distance between the center-to-center distances between the adjacent electrode fingers 3 and 4 .
  • the acoustic wave device 1 of the first embodiment has the above configuration, even if the logarithms of the electrode fingers 3 and 4 are reduced in an attempt to reduce the size, the Q value is unlikely to decrease. This is because the resonator does not require reflectors on both sides, and the propagation loss is small. The reason why the above reflector is not required is that the bulk wave of the thickness-shlip primary mode is used.
  • FIG. 3A is a schematic cross-sectional view for explaining Lamb waves propagating through the piezoelectric layer of the comparative example.
  • FIG. 3B is a schematic cross-sectional view for explaining a thickness-shear primary mode bulk wave propagating through the piezoelectric layer of the first embodiment.
  • FIG. 4 is a schematic cross-sectional view for explaining the amplitude direction of a thickness-shear primary mode bulk wave propagating in the piezoelectric layer of the first embodiment.
  • FIG. 3A shows an acoustic wave device as described in Patent Document 1, in which Lamb waves propagate through the piezoelectric layer.
  • waves propagate through the piezoelectric layer 201 as indicated by arrows.
  • the piezoelectric layer 201 has a first principal surface 201a and a second principal surface 201b, and the thickness direction connecting the first principal surface 201a and the second principal surface 201b is the Z direction.
  • the X direction is the direction in which the electrode fingers 3 and 4 of the IDT electrodes are aligned.
  • the Lamb wave the wave propagates in the X direction as shown.
  • the wave is applied to the first main surface 2a and the second main surface 2b of the piezoelectric layer 2. , that is, in the Z direction, and resonate. That is, the X-direction component of the wave is significantly smaller than the Z-direction component. Further, since resonance characteristics are obtained by propagating waves in the Z direction, no reflector is required. Therefore, no propagation loss occurs when propagating to the reflector. Therefore, even if the number of electrode pairs consisting of the electrode fingers 3 and 4 is reduced in an attempt to promote miniaturization, the Q value is unlikely to decrease.
  • the amplitude direction of the bulk wave of the primary thickness-shear mode is the first region 251 included in the excitation region C (see FIG. 1B) of the piezoelectric layer 2 and the first region 251 included in the excitation region C (see FIG. 1B). 2 area 252 is reversed.
  • FIG. 4 schematically shows bulk waves when a voltage is applied between the electrode fingers 3 so that the electrode fingers 4 have a higher potential than the electrode fingers 3 .
  • the first region 251 is a region of the excitation region C between the virtual plane VP1 that is orthogonal to the thickness direction of the piezoelectric layer 2 and bisects the piezoelectric layer 2 and the first main surface 2a.
  • the second region 252 is a region of the excitation region C between the virtual plane VP1 and the second main surface 2b.
  • At least one pair of electrodes consisting of the electrode fingers 3 and 4 is arranged. It is not always necessary to have a plurality of pairs of electrode pairs. That is, it is sufficient that at least one pair of electrodes is provided.
  • the electrode finger 3 is an electrode connected to a hot potential
  • the electrode finger 4 is an electrode connected to a ground potential.
  • the electrode finger 3 may be connected to the ground potential and the electrode finger 4 to the hot potential.
  • the at least one pair of electrodes are, as described above, electrodes connected to a hot potential or electrodes connected to a ground potential, and no floating electrodes are provided.
  • FIG. 5 is an explanatory diagram showing an example of resonance characteristics of the elastic wave device of the first embodiment.
  • the design parameters of the acoustic wave device 1 that obtained the resonance characteristics shown in FIG. 5 are as follows.
  • Piezoelectric layer 2 LiNbO3 with Euler angles (0°, 0°, 90°) Thickness of piezoelectric layer 2: 400 nm
  • Length of excitation region C (see FIG. 1B): 40 ⁇ m Number of electrode pairs consisting of electrode fingers 3 and 4: 21 pairs Center-to-center distance (pitch) between electrode fingers 3 and 4: 3 ⁇ m Width of electrode fingers 3 and 4: 500 nm d/p: 0.133
  • Middle layer 7 Silicon oxide film with a thickness of 1 ⁇ m
  • Support substrate 8 Si
  • the excitation region C (see FIG. 1B) is a region where the electrode fingers 3 and 4 overlap when viewed in the X direction perpendicular to the length direction of the electrode fingers 3 and 4. .
  • the length of the excitation region C is the dimension along the length direction of the electrode fingers 3 and 4 of the excitation region C. As shown in FIG. Here, the excitation region C is an example of the "intersection region".
  • the inter-electrode distances of the electrode pairs consisting of the electrode fingers 3 and 4 are all equal in a plurality of pairs. That is, the electrode fingers 3 and the electrode fingers 4 are arranged at equal pitches.
  • d/p is 0.5 or less, more preferably 0. .24 or less. This will be explained with reference to FIG.
  • FIG. 6 shows d/2p, where p is the center-to-center distance between adjacent electrodes or the average distance of the center-to-center distances, and d is the average thickness of the piezoelectric layer 2. It is an explanatory view showing the relationship with the fractional bandwidth as.
  • At least one pair of electrodes may be one pair, and the above p is the center-to-center distance between adjacent electrode fingers 3 and 4 in the case of one pair of electrodes. In the case of 1.5 pairs or more of electrodes, the average distance between the centers of adjacent electrode fingers 3 and 4 should be p.
  • the thickness d of the piezoelectric layer 2 if the piezoelectric layer 2 has variations in thickness, a value obtained by averaging the thickness may be adopted.
  • FIG. 7 is a plan view showing an example in which a pair of electrodes are provided in the elastic wave device of the first embodiment.
  • a pair of electrodes having electrode fingers 3 and 4 are provided on first main surface 2 a of piezoelectric layer 2 .
  • K in FIG. 7 is the intersection width.
  • the number of pairs of electrodes may be one. Even in this case, if the above d/p is 0.5 or less, it is possible to effectively excite the bulk wave in the primary mode of thickness shear.
  • the excitation region is an overlapping region of the plurality of electrode fingers 3 and 4 when viewed in the direction in which any adjacent electrode fingers 3 and 4 are facing each other. It is desirable that the metallization ratio MR of the adjacent electrode fingers 3 and 4 with respect to the region C satisfies MR ⁇ 1.75(d/p)+0.075. In that case, spurious can be effectively reduced. This will be described with reference to FIGS. 8 and 9. FIG.
  • FIG. 8 is a reference diagram showing an example of resonance characteristics of the elastic wave device of the first embodiment.
  • a spurious signal indicated by an arrow B appears between the resonance frequency and the anti-resonance frequency.
  • d/p 0.08 and the Euler angles of LiNbO 3 (0°, 0°, 90°).
  • the metallization ratio MR was set to 0.35.
  • the metallization ratio MR will be explained with reference to FIG. 1B.
  • the excitation region C is the portion surrounded by the dashed-dotted line.
  • the excitation region C refers to the electrode finger that overlaps the electrode finger 4 when the electrode finger 3 and the electrode finger 4 are viewed in a direction orthogonal to the length direction of the electrode finger 3 and the electrode finger 4, that is, in the opposing direction. 3, a region of the electrode finger 4 overlapping the electrode finger 3, and a region between the electrode finger 3 and the electrode finger 4 where the electrode finger 3 and the electrode finger 4 overlap.
  • the area of the electrode fingers 3 and 4 in the excitation region C with respect to the area of the excitation region C is the metallization ratio MR. That is, the metallization ratio MR is the ratio of the area of the metallization portion to the area of the excitation region C.
  • the ratio of the metallization portion included in the entire excitation region C to the total area of the excitation region C should be MR.
  • FIG. 9 shows the ratio bandwidth when a large number of elastic wave resonators are configured in the elastic wave device of the first embodiment, and the phase rotation amount of the spurious impedance normalized by 180 degrees as the magnitude of the spurious. is an explanatory diagram showing the relationship between. The ratio band was adjusted by changing the film thickness of the piezoelectric layer 2 and the dimensions of the electrode fingers 3 and 4 .
  • FIG. 9 shows the results when the piezoelectric layer 2 made of Z-cut LiNbO 3 is used, but the same tendency is obtained when the piezoelectric layer 2 with other cut angles is used.
  • the spurious is as large as 1.0.
  • the fractional band exceeds 0.17, that is, exceeds 17%, a large spurious with a spurious level of 1 or more changes the parameters constituting the fractional band, even if the passband appear within. That is, as in the resonance characteristics shown in FIG. 8, a large spurious component indicated by arrow B appears within the band. Therefore, the specific bandwidth is preferably 17% or less. In this case, by adjusting the film thickness of the piezoelectric layer 2 and the dimensions of the electrode fingers 3 and 4, the spurious response can be reduced.
  • FIG. 10 is an explanatory diagram showing the relationship between d/2p, metallization ratio MR, and fractional bandwidth.
  • various elastic wave devices 1 with different d/2p and MR were configured, and the fractional bandwidth was measured.
  • the hatched portion on the right side of the dashed line D in FIG. 10 is the area where the fractional bandwidth is 17% or less.
  • FIG. 11 is an explanatory diagram showing a map of the fractional band with respect to the Euler angles (0°, ⁇ , ⁇ ) of LiNbO 3 when d/p is infinitely close to 0.
  • FIG. A hatched portion in FIG. 11 is a region where a fractional bandwidth of at least 5% or more is obtained. When the range of the area is approximated, it becomes the range represented by the following formulas (1), (2) and (3).
  • Equation (1) (0° ⁇ 10°, 20° to 80°, 0° to 60° (1-( ⁇ -50) 2 /900) 1/2 ) or (0° ⁇ 10°, 20° to 80°, [180 °-60° (1-( ⁇ -50) 2 /900) 1/2 ] ⁇ 180°) Equation (2) (0° ⁇ 10°, [180°-30°(1-( ⁇ -90) 2 /8100) 1/2 ] ⁇ 180°, arbitrary ⁇ ) Equation (3)
  • the fractional band can be sufficiently widened, which is preferable.
  • FIG. 12 is a partially cutaway perspective view for explaining the elastic wave device according to the embodiment of the present disclosure.
  • the outer peripheral edge of the space 9 is indicated by a dashed line.
  • the elastic wave device of the present disclosure may utilize plate waves.
  • the elastic wave device 301 has reflectors 310 and 311 as shown in FIG. Reflectors 310 and 311 are provided on both sides of the electrode fingers 3 and 4 of the piezoelectric layer 2 in the elastic wave propagation direction.
  • a Lamb wave as a plate wave is excited by applying an AC electric field to the electrode fingers 3 and 4 on the space 9.
  • the reflectors 310 and 311 are provided on both sides, it is possible to obtain resonance characteristics due to Lamb waves as Lamb waves.
  • the elastic wave devices 1 and 101 use bulk waves in the primary mode of thickness shear.
  • the first electrode finger 3 and the second electrode finger 4 are adjacent electrodes, the thickness of the piezoelectric layer 2 is d, and the center of the first electrode finger 3 and the second electrode finger 4 is d/p is set to 0.5 or less, where p is the distance between them.
  • the Q value can be increased even if the elastic wave device is miniaturized.
  • the piezoelectric layer 2 is made of lithium niobate or lithium tantalate.
  • the first principal surface 2a or the second principal surface 2b of the piezoelectric layer 2 has a first electrode finger 3 and a second electrode finger 4 facing each other in a direction intersecting the thickness direction of the piezoelectric layer 2. and the second electrode fingers 4 are desirably covered with a protective film.
  • FIG. 13 is a plan view showing part of the elastic wave device according to the first embodiment.
  • FIG. 13 is a plan view of the elastic wave element substrate 10 of the elastic wave device from the side where the cover member 40 is provided.
  • 14 is a cross-sectional view taken along line XIV-XIV in FIG. 13.
  • FIG. 15 is a cross-sectional view along XV-XV in FIG. 13.
  • the elastic wave device according to the first embodiment includes an elastic wave element substrate 10 and a cover member 40.
  • one of the directions parallel to the Z direction may be described as upward.
  • the elastic wave device substrate 10 has a plurality of resonators SR1, SR2 and PR1.
  • the resonator SR1 is a resonator having a functional electrode 30A
  • the resonator SR2 is a resonator having a functional electrode 30B
  • the resonator PR1 is a resonator having a functional electrode 30C.
  • the acoustic wave device according to the first embodiment includes a series arm resonator inserted in series in a signal path from an input terminal to an output terminal (hereinafter referred to as a first path), and a node on the first path and a reference potential.
  • the input terminal is the extraction electrode 50A
  • the output terminal is the extraction electrode 50B
  • the reference potential is connected to the extraction electrode 50C.
  • the series arm resonators are resonator SR1 and resonator SR2, and the parallel arm resonator is resonator PR1.
  • Resonators SR1 and SR2, which are series arm resonators have one terminal electrically connected to lead electrode 50A serving as an input terminal, and the other terminal electrically connected to lead electrode 50B serving as an output terminal.
  • the resonator SR1 and the resonator SR2 are electrically connected in series.
  • One terminal of the resonator PR1 is electrically connected to the wiring 12 connecting the resonators SR1 and SR2, and the other terminal is electrically connected to the extraction electrode 50C connected to the reference potential.
  • the acoustic wave device substrate 10 includes functional electrodes 30A to 30C, support members, the piezoelectric layer 2, the first metal layer 35, the second metal layer 14, and the dielectric film 19.
  • the support member is a member provided with the support substrate 8 .
  • the support substrate 8 is an example of a "first substrate".
  • the support substrate 8 is, for example, a silicon substrate.
  • the support member further comprises an intermediate layer 7 .
  • the intermediate layer 7 is laminated on the support substrate 8 .
  • the intermediate layer 7 is, for example, a layer made of silicon oxide. Note that the intermediate layer 7 is not an essential component.
  • the support member is provided with first spaces 91A to 91C.
  • the first space 91 is a space formed by etching the sacrificial layer.
  • the first space portions 91A to 91C are provided at positions overlapping at least part of the functional electrodes 30A to 30C, respectively, when viewed from above in the Z direction.
  • the first spaces 91A-91C are formed in the intermediate layer .
  • the first space portions 91A to 91C are spaces corresponding to the space portion 9 shown in FIG. Note that the first space portions 91A to 91C may be provided in the support substrate 8.
  • the piezoelectric layer 2 is laminated on the supporting member. As shown in FIG. 14, in the first embodiment, the piezoelectric layer 2 is provided on the support substrate 8 with the intermediate layer 7 interposed therebetween.
  • the piezoelectric layer 2 contains, for example, lithium niobate or lithium tantalate, and may further contain unavoidable impurities. It should be noted that the piezoelectric layer 2 is laminated on the support substrate 8 if the support member does not have the intermediate layer 7 .
  • the piezoelectric layer 2 has a first main surface 2a and a second main surface 2b.
  • the first main surface 2 a is the main surface of the piezoelectric layer 2 on the second substrate 41 side.
  • the second main surface 2b is a main surface opposite to the first main surface 2a, and is the main surface of the piezoelectric layer 2 on the support substrate 8 side.
  • the functional electrodes 30A to 30C include the first busbar electrode 5, the second busbar electrode 6 facing the first busbar electrode 5, and the electrode fingers 3 connected to the first busbar electrode 5, as shown in FIG. 1B. , and electrode fingers 4 connected to the second busbar electrodes 6 .
  • the functional electrodes 30A to 30C are provided on at least one of the first main surface 2a and the second main surface 2b of the piezoelectric layer 2.
  • FIG. In the first embodiment, the functional electrodes 30A-30C are provided on the first main surface 2a of the piezoelectric layer 2.
  • the first metal layer 35 and the second metal layer 14 are supporting portions that support the cover member 40 on the acoustic wave device substrate 10 .
  • a first metal layer 35 is provided on the piezoelectric layer 2 .
  • the second metal layer 14 is laminated on the first metal layer 35 .
  • the first metal layer 35 and the second metal layer 14 are metal laminates of gold or a gold alloy and other metals (eg, titanium, etc.). As shown in FIG. 15, the first metal layer 35 and the second metal layer 14 include those formed in a linear pattern surrounding the functional electrodes 30A to 30C when viewed from above in the Z direction. .
  • the second metal layer 14 includes wirings 12 electrically connected to the functional electrodes 30A-30C.
  • the wiring 12 electrically connects the extraction electrodes 50A to 50C and the resonators SR1, SR2 and PR1.
  • the wiring 12 is thicker than the functional electrodes 30A-30C.
  • the first metal layer 35 and the second metal layer 14 are made of the same material in the first embodiment, they are not limited to this and may be made of different materials.
  • the dielectric film 19 is provided on the main surface (first main surface 2a) of the piezoelectric layer 2 on which the functional electrodes 30A to 30C and the functional electrodes 30A to 30C are provided.
  • the dielectric film 19 is made of silicon oxide, for example.
  • the cover member 40 is a member including the second substrate 41 . As shown in FIGS. 14 and 15, the cover member 40 includes a second substrate 41, an insulator 42, a seal metal layer 43, and an insulator 45 in the first embodiment. Further, the cover member 40 is provided with extraction electrodes 50A to 50D penetrating through the second substrate 41 and the insulators 42 and 45 .
  • the second substrate 41 is a substrate that faces the first principal surface 2a of the piezoelectric layer 2 .
  • the second substrate 41 is a substrate made of a semiconductor or conductor, such as a silicon substrate.
  • the second substrate 41 has a first principal surface 41a, which is the principal surface on the acoustic wave device substrate 10 side, and a second principal surface 41b, which is the principal surface opposite to the first principal surface 41a.
  • the second main surface 41b of the second substrate 41 is covered with an insulator 45 made of silicon oxide
  • the first main surface 41a of the second substrate 41 is covered with an insulator 42 made of silicon oxide.
  • the insulators 42 and 45 may be made of an appropriate insulating material such as aluminum oxide, aluminum nitride, boron nitride, silicon carbide, magnesium oxide, silicon (high resistance silicon), or the like.
  • the sealing metal layer 43 is a metal layer that supports the acoustic wave device substrate 10 on the cover member 40 .
  • a seal metal layer 43 is formed on a portion of the insulator 42 as shown in FIGS. As shown in FIGS. 14 and 15, the sealing metal layer 43 is formed in a linear pattern so as to surround the functional electrodes 30A to 30C when viewed from above in the Z direction.
  • the seal metal layer 43 is adhered to the second metal layer 14 formed in a linear pattern. Thereby, the sealing metal layer 43 can seal the space between the acoustic wave device substrate 10 and the cover member 40 . Thereby, the functional electrodes 30A to 30C can be protected.
  • the seal metal layer 43 is a metal laminate of gold or a gold alloy and another metal (such as titanium, for example).
  • the sealing metal layer 43 is, for example, the same material as the second metal layer 14 .
  • the extraction electrodes 50A to 50D are electrodes for connecting the elastic wave device to an external device.
  • the extraction electrodes 50A to 50C are provided at positions overlapping the first metal layer 35 when viewed from above in the Z direction. At least one of the extraction electrodes serves as an input terminal, at least one extraction electrode serves as an output terminal, and at least one extraction electrode is connected to a reference potential.
  • the lead electrode 50A serves as an input terminal
  • the lead electrode 50B serves as an output terminal
  • the lead electrode 50C is connected to a reference potential.
  • the extraction electrode 50D is not electrically connected to the resonator. Note that the number of extraction electrodes is merely an example, and more electrodes may be provided.
  • the lead-out electrodes 50A to 50D are provided one by one near the vertex of the rectangle of the cover member 40 when viewed in the Z direction. The positions of the electrodes are not particularly limited.
  • FIG. 16 is an enlarged view of area E in FIG.
  • FIG. 16 is a cross-sectional view showing the extraction electrode 50A.
  • the extraction electrode 50A is provided so as to penetrate the cover member 40.
  • the extraction electrode 50A includes a support portion 54A, a through via 59A, a first land 55A, a second land 57A, a seed layer 56A, and a bump 58A.
  • the support portion 54A supports the second substrate 41 between the first main surface 2a of the piezoelectric layer 2 and the first main surface 41a of the second substrate 41.
  • the support portion 54A is laminated on the first main surface 2a side of the piezoelectric layer 2 of the first land 55A, which will be described later.
  • the support portion 54A is provided in a range surrounded by the seal metal layer 43, as shown in FIG.
  • the supporting portion 54A joins the cover member 40 and the acoustic wave device substrate 10 by being adhered to the wiring 12 of the second metal layer 14 . This suppresses bending of the acoustic wave device substrate 10 .
  • the through via 59A penetrates through the second substrate 41 .
  • the through via 59A is a so-called bump metal and is made of Cu.
  • the first land 55A is provided on the first main surface 41a of the second substrate 41 and electrically connected to the through via 59A.
  • the first land 55A is laminated on the first main surface 41a of the second substrate 41 via the insulator 42 and on the through via 59A via the seed layer 56A.
  • the first land 55A is provided in a range surrounded by the seal metal layer 43.
  • the support portion 54A joins the cover member 40 and the acoustic wave element substrate 10 by being adhered to the support portion 54A. Thereby, the support portion 54A is electrically connected to the wiring 12 .
  • the second land 57A is provided on the second main surface 41b of the second substrate 41 and electrically connected to the through via 59A.
  • the second land 57A is laminated on the second main surface 41b side of the second substrate 41 of the through via 59A.
  • the second land 57A is a so-called bump metal, and is a laminate in which a Cu layer and a Ni layer are plated with an Au layer.
  • the seed layer 56A is laminated on the inner surface of the through via 59A and the surface on the second main surface 41b side.
  • the seed layer 56A is a laminate in which a Cu layer is laminated on a Ti layer.
  • the bump 58A is an electrode laminated on the second land 57A.
  • the bump 58A is, for example, a BGA (Ball Grid Array) bump. Thereby, the bumps 58A to the functional electrodes 30A are electrically connected.
  • an insulator 45A between the second main surface 41b of the second substrate 41 and the second land 57A, and an insulator 45A is provided between the first main surface 41a of the second substrate 41 and the first land 55A.
  • an insulator 42A between the sidewall of the through via 59A and the second substrate 41 is an insulator 46A. That is, the lead-out electrode 50A is entirely covered with an insulator between the second substrate 41 and the lead-out electrode 50A.
  • the insulators 45A, 42A, 46A are made of silicon oxide, for example.
  • the resistance between the extraction electrode 50A and the second substrate 41 is increased, so that the occurrence of leakage current from the extraction electrode 50A to the second substrate 41 can be suppressed. As a result, it is possible to suppress current from flowing between the extraction electrodes 50A to 50D.
  • the extraction electrode 50B is provided so as to penetrate the cover member 40.
  • the extraction electrode 50B includes a support portion, a through via, a first land, a second land, a seed layer, and a bump, similarly to the extraction electrode 50A.
  • the extraction electrode 50B similarly to the extraction electrode 50A, there is an insulator between the first main surface 41a of the second substrate 41 and the first land, and the second main surface 41b of the second substrate 41 and the second land are separated from each other. There is an insulator between them, and an insulator between the side walls of the through vias 59C and the second substrate 41 . That is, the lead-out electrode 50B is entirely covered with an insulator between the second substrate 41 and the lead-out electrode 50B.
  • the resistance between the extraction electrode 50B and the second substrate 41 is increased, so that the occurrence of leakage current from the extraction electrode 50B to the second substrate 41 can be suppressed. As a result, it is possible to suppress current from flowing between the extraction electrodes 50A to 50D.
  • FIG. 17 is an enlarged view of area F in FIG.
  • FIG. 17 is a cross-sectional view showing the extraction electrode 50C.
  • the extraction electrode 50C is provided so as to penetrate the cover member 40.
  • FIG. 50 C of extraction electrodes are provided with the support part 54C, the through via 59C, the 2nd land 57C, the 1st land 55C, the seed layer 56C, and the bump 58C like the extraction electrode 50A.
  • the lead-out electrode 50C is entirely covered with an insulator between the second substrate 41 and the lead-out electrode 50C.
  • the resistance between the lead electrode 50C and the second substrate 41 increases, so that it is possible to suppress the flow of current from the second substrate 41 to the lead electrode 50A.
  • the extraction electrode 50D is provided so as to penetrate the cover member 40.
  • the extraction electrode 50D includes a support portion, a through via, a first land, a second land, a seed layer, and a bump, like the extraction electrode 50A.
  • the extraction electrode 50D similarly to the extraction electrode 50A, there is an insulator between the first main surface 41a of the second substrate 41 and the first land, and the second main surface 41b of the second substrate 41 and the second land are separated. There is an insulator between them, and an insulator between the side walls of the through vias 59C and the second substrate 41 . That is, the lead-out electrode 50D and the second substrate 41 are entirely covered with an insulator.
  • the resistance between the extraction electrode 50D and the second substrate 41 is increased, so that the current flowing from the second substrate 41 to the extraction electrode 50D can be suppressed. As a result, it is possible to suppress current from flowing between the extraction electrodes 50A to 50D.
  • all the extraction electrodes are located between the first main surface 41a of the second substrate 41 and the first land, and between the second main surface 41b of the second substrate 41 and the second land. and between the side walls of the through via and the second substrate 41 .
  • all of the extraction electrodes 50A to 50D are insulated from the second substrate 41, it is possible to further suppress current flow between the extraction electrodes.
  • the elastic wave device according to the first embodiment is not limited to this.
  • the acoustic wave device includes three resonators SR1, SR2, and PR1, but is not limited to this, and may include four or more resonators.
  • the elastic wave device overlaps the first substrate (support substrate 8) in a plan view, and has the first main surface 2a and the second main surface on the opposite side.
  • a piezoelectric layer 2 having a surface 2b; a functional electrode provided on at least one of a first main surface 2a of the piezoelectric layer 2 and a second main surface 2b of the piezoelectric layer 2;
  • a second substrate 41 having a first main surface 41a facing in the first direction and a second main surface 41b on the opposite side, the first main surface 2a of the piezoelectric layer 2 and the first main surface 41a of the second substrate 41 a support portion that supports the second substrate 41 between the second substrate 41, a through via that penetrates the second substrate 41, and a second substrate that is provided on the first main surface 41a of the second substrate 41 and is electrically connected to the through via including a plurality of lead electrodes 50A to 50D including one land and a second land provided on the second main surface 41b of the second substrate 41 and electrically connected to the through
  • the second substrate 41 may be a silicon substrate. Even in this case, the resistance between the lead-out electrode 50A and the second substrate 41 increases, so that it is possible to suppress the flow of current between the lead-out electrodes.
  • all lead-out electrodes 50A to 50D are provided between the first main surface of the second substrate 41 and the first land, between the second main surface of the second substrate 41 and the second land, and between the sidewalls of the through vias. It has an insulator between it and the second substrate 41 . As a result, all of the extraction electrodes 50A to 50D are insulated from the second substrate 41, so that the flow of current between the extraction electrodes can be further suppressed.
  • the functional electrodes 30A to 30C have one or more first electrode fingers 3 extending in a second direction intersecting the first direction and one or more first electrodes extending in a third direction orthogonal to the second direction. and one or more second electrode fingers 4 facing any of the fingers 3 and extending in the second direction.
  • the thickness of the piezoelectric layer 2 is the thickness between the adjacent first electrode fingers 3 and the second electrode fingers 4 among the one or more first electrode fingers 3 and the one or more second electrode fingers 4. It is 2p or less when the center-to-center distance is p.
  • the piezoelectric layer 2 contains lithium niobate or lithium tantalate. As a result, it is possible to provide an elastic wave device capable of obtaining good resonance characteristics.
  • it is configured to be able to use bulk waves in the thickness-shlip mode. As a result, it is possible to provide an elastic wave device with a high coupling coefficient and good resonance characteristics.
  • the thickness of the piezoelectric layer 2 is d, and the center between the adjacent first electrode fingers 3 and second electrode fingers 4 among the one or more first electrode fingers 3 and the one or more second electrode fingers 4 is d/p ⁇ 0.5, where p is the distance between them.
  • a more desirable aspect is that d/p is 0.24 or less. Thereby, the acoustic wave device 1 can be miniaturized and the Q value can be increased.
  • an excitation region C is a region where the first electrode fingers 3 and the second electrode fingers 4 are overlapped with each other when viewed in the facing direction.
  • MR is the metallization ratio of one electrode finger 3 and one or more second electrode fingers 4, MR ⁇ 1.75(d/p)+0.075 is satisfied. In this case, the fractional bandwidth can be reliably set to 17% or less.
  • the piezoelectric layer 2 is made of lithium niobate or lithium tantalate, and the Euler angles ( ⁇ , ⁇ , ⁇ ) of lithium niobate or lithium tantalate satisfy the following formula (1), formula (2) or It is in the range of formula (3). In this case, the fractional bandwidth can be widened sufficiently.
  • Equation (1) (0° ⁇ 10°, 20° to 80°, 0° to 60° (1-( ⁇ -50) 2 /900) 1/2 ) or (0° ⁇ 10°, 20° to 80°, [180 °-60° (1-( ⁇ -50) 2 /900) 1/2 ] ⁇ 180°) Equation (2) (0° ⁇ 10°, [180°-30°(1-( ⁇ -90) 2 /8100) 1/2 ] ⁇ 180°, arbitrary ⁇ ) Equation (3)
  • a method for manufacturing an acoustic wave device includes a first substrate laminating step, a second substrate laminating step, a bonding step, a second substrate thinning step, a first insulator forming step, and a penetrating step.
  • An example of the method for manufacturing the acoustic wave device according to the first embodiment will be described below with reference to a cross-sectional view taken along line XIV-XIV in FIG. 13, that is, a cross-sectional view of the extraction electrode 50A.
  • the first substrate lamination step is a step of laminating the piezoelectric layer 2 and the functional electrodes 30A to 30C on the support substrate 8 in the first direction.
  • the bonding of the support member and the piezoelectric layer 2 the formation of the electrodes such as the functional electrode 30A, and the formation of the first space portions 91A to 91C are performed in the first embodiment.
  • Such an acoustic wave device substrate 10 is formed.
  • a sacrificial layer 91AS is formed on the second main surface of the piezoelectric layer 2, and then an intermediate layer is formed so as to cover the second main surface of the piezoelectric layer 2 and the sacrificial layer 91AS.
  • a first portion 7A which will be 7, is deposited.
  • the surface of the first portion 7A is flattened so that unevenness due to the influence of the sacrificial layer 91AS is eliminated.
  • the second portion 7B which will be the intermediate layer 7, is formed on the support substrate 8.
  • the first portion 7A and the second portion 7B are joined, and the piezoelectric layer 2 (piezoelectric substrate) is supported by the support substrate 8.
  • electrodes are formed on the piezoelectric layer 2 as shown in FIG. Specifically, the first metal layer 35 is formed on the first main surface of the piezoelectric layer 2, and the functional electrodes 30A are patterned. Then, the second metal layer 14 is formed on the first metal layer 35 . Here, a part of the second metal layer 14 becomes the wiring 12 conducting to the functional electrode 30A. After that, the seal metal layer 43a and the support portion 54A are laminated on the second metal layer 14. As shown in FIG. Here, the seal metal layer 43a is an Au or Au alloy layer. After forming the electrodes, the periphery of the functional electrode 30A is masked with a resist, and a dielectric film 19 is formed. The functional electrode 30A is thereby covered with the dielectric film 19 .
  • the piezoelectric layer 2 is formed with the first space 91A. Specifically, an etchant is injected into a through hole (not shown) provided in the piezoelectric layer to dissolve the sacrificial layer 91AS. As a result, the space where the sacrificial layer 91AS was located becomes the first space portion 91 . After that, a measuring instrument is connected to the wiring 12, and after confirming the frequency characteristics, the film thickness of the dielectric film 19 is adjusted by ion etching or the like. Adjustment of the film thickness of the dielectric film 19 is repeated until desired frequency characteristics are obtained.
  • the elastic wave device substrate 10 can be manufactured by the first substrate lamination process described above.
  • the method for manufacturing the acoustic wave device substrate 10 described above is merely an example, and the present invention is not limited to this.
  • FIG. 21 is a cross-sectional view for explaining the second substrate lamination process according to the first embodiment.
  • the second substrate lamination step is a step of laminating the insulator 42, the first land 55A and the seal metal layer 43b on the first main surface 41a of the second substrate 41.
  • the first land 55A and the seal metal layer 43b are laminated on the first major surface 41a of the second substrate 41 with the insulator 42 interposed therebetween.
  • FIG. 22 is a cross-sectional view for explaining the joining process according to the first embodiment.
  • the acoustic wave element substrate 10 and the cover member 40 are placed so that the first main surface 2a of the piezoelectric layer 2 and the first main surface 41a of the second substrate 41 face each other.
  • the seal metal layer 43a of the acoustic wave element substrate 10 and the seal metal layer 43b of the cover member 40 are Au--Au bonded, and the seal metal layer 43a and the seal metal layer 43b are integrated to form the seal metal layer. 43.
  • the supporting portion 54A of the acoustic wave device substrate 10 and the first land 55A of the cover member 40 are Au--Au bonded.
  • FIG. 23 is a cross-sectional view for explaining the second substrate thinning process according to the first embodiment.
  • the second substrate thinning step is a step of grinding the second substrate 41 to reduce the thickness of the second substrate 41 . Thereby, the second main surface 41b of the second substrate 41 is formed.
  • FIG. 24 is a cross-sectional view for explaining the first insulator forming process according to the first embodiment.
  • the first insulator forming step is a step of forming an insulator 45 on the second main surface 41 b of the second substrate 41 .
  • the insulator 45 is formed over the entire second main surface 41 b of the second substrate 41 .
  • FIG. 25 is an enlarged view of area E1 in FIG. That is, FIG. 25 is an enlarged cross-sectional view of a portion of the cover member 40 where the extraction electrode 50A is provided.
  • a method of manufacturing the extraction electrode 50A of the elastic wave device according to the first embodiment will be described below with reference to an enlarged view of the region E1.
  • FIG. 26 is a cross-sectional view for explaining the through-hole forming process according to the first embodiment.
  • the through-hole forming step is a step of forming through-holes 40 HA in the second substrate 41 .
  • the through holes 40HA are formed through the second substrate 41 and the insulators 42 and 45 by dry etching, reactive ion etching, or the like.
  • the through hole 40HA is provided at a position overlapping the first land 55A in plan view. As a result, the main surface of the first land 55A on the second substrate 41 side is exposed.
  • FIG. 27 is a cross-sectional view for explaining the second insulator forming process according to the first embodiment.
  • the second insulator forming step includes forming the insulator 45 on the second main surface 41b of the second substrate 41, the sidewalls of the through holes 40HA, and the surfaces of the first lands 55A exposed to the through holes 40HA. This is the step of forming 46A and 42EA.
  • the insulator 45 is additionally formed on the second main surface 41b of the second substrate 41 by chemical vapor deposition or the like to insulate the sidewalls of the through holes 40HA.
  • a body 46A is formed, and an insulator 42EA is formed on the surface of the first land 55A exposed to the through hole 40HA.
  • FIG. 28 is a cross-sectional view for explaining the insulator removal process according to the first embodiment.
  • the insulator removing step is a step of removing part of the insulator formed in the second insulator forming step.
  • thinning of the insulator 45 on the second main surface 41b and removal of the insulator 42EA formed on the surface of the first land 55A exposed to the through hole 40HA are performed by etchback or the like. .
  • the surface of the first land 55A exposed to the through hole 40HA is exposed.
  • FIG. 29 is a schematic cross-sectional view for explaining the seed layer forming process according to the first embodiment.
  • the seed layer forming step is a step of forming the seed layer 56 on the second main surface 41b of the second substrate 41, the side wall of the through hole 40HA, and the surface of the first land 55A exposed to the through hole 40HA.
  • the seed layer 56A is formed by forming a Ti layer by sputtering or the like, and then laminating a Cu layer on the Ti layer.
  • the through electrode forming step is a step of forming through vias 59A and second lands 57A in the through hole 40HA and part of the second main surface 41b of the second substrate 41.
  • the seed layer 56A is patterned with a plating resist 50R1.
  • through holes 40HA are filled with Cu to form through vias 59A, and a Cu layer, a Ni layer, and an Au layer are laminated in this order by plating.
  • a second land 57A is formed.
  • the plating resist 50R1 is removed. Thereby, the second land 57A is laminated on the second main surface 41b of the second substrate 41 via the insulator 45A.
  • FIG. 33 is a cross-sectional view for explaining the seed layer removing process according to the first embodiment.
  • the seed layer removing step is a step of removing the seed layer 56 except for the portion of the seed layer 56A that overlaps the second land 57A in plan view. Seed layer 56 is removed, for example, by cutting.
  • FIG. 34 is a cross-sectional view for explaining the third insulator forming process according to the first embodiment.
  • the third insulator forming step is a step of forming insulators 45 on the second main surface 41b of the second substrate 41 and the second lands 57A.
  • the insulator 45 is additionally formed on the second main surface 41b of the second substrate 41 by chemical vapor deposition or the like, and the insulator 45 is formed on the second land 57A. form 45;
  • the bump formation process is a second insulator formation process in which a part of the insulator formed on the second land 57A is removed to form a bump 58A.
  • the first embodiment first, as shown in FIG. 35, the second main surface 41b of the second substrate 41 and part of the second land 57A are patterned with a resist 50R2.
  • part of the insulator 45 is removed by etching.
  • the resist 50R2 is removed. This exposes a portion of the second land 57A.
  • a bump 58A is formed on the exposed surface of the second land 57A.
  • the extraction electrode 50A can be manufactured.
  • the other extraction electrodes 50B-50D are also manufactured in a similar manner.
  • the elastic wave device according to the first embodiment can be manufactured.
  • the area between the extraction electrodes 50A to 50D and the second substrate 41 is entirely covered with an insulating layer, the resistance between the extraction electrodes 50A and the second substrate 41 is increased. flow can be suppressed.
  • the manufacturing method of the elastic wave device according to the first embodiment described above is merely an example, and is not limited to this.
  • the third insulator formation step may not be performed, and the bumps 58A may be formed on the second lands 57A after the seed removal step.
  • the first main surface 2a and the second main surface 2b opposite to the first main surface 2a are formed on the first substrate (supporting substrate 8). and the functional electrodes 30A to 30C provided on at least one of the first main surface 2a and the second main surface 2b of the piezoelectric layer 2 in a first direction;
  • At least one second land 57A is formed on the second main surface 41b of the second substrate 41 via the insulator 45A in the step of forming the through electrodes.
  • FIG. 38 is a cross-sectional view showing extraction electrodes connected to a reference potential according to the first example of the elastic wave device according to the second embodiment.
  • FIG. 39 is a cross-sectional view showing extraction electrodes connected to a reference potential according to the second example of the elastic wave device according to the second embodiment.
  • FIG. 40 is a cross-sectional view showing extraction electrodes connected to a reference potential according to the third example of the elastic wave device according to the second embodiment. 38 to 40 are sectional views corresponding to FIG. 17 of the elastic wave device according to the second embodiment.
  • lead electrodes 50CA to 50CC connected to the reference potential are not entirely covered with an insulator from the second substrate 41. It is different from the first embodiment in this respect.
  • An elastic wave device according to a second embodiment will be described below with reference to the drawings.
  • symbol is attached
  • the extraction electrodes 50CA to 50CC connected to the reference potential are arranged between the first main surface 41a of the second substrate 41 and the first land 55C, as shown in FIGS. There is no insulator between at least one of the second main surface 41b of the substrate 41 and the second land 57C and between the side wall of the through via 59C and the second substrate 41 . Thereby, the parasitic inductance of the extraction electrode connected to the reference potential can be reduced.
  • the presence or absence of an insulator between the lead-out electrode connected to the reference potential and the second substrate 41 is not limited to those shown in FIGS. In other words, there may be no insulator between the extraction electrode connected to the reference potential and the second substrate 41 . Also, between the second main surface 41b of the second substrate 41 and the second land 57C, between the first main surface 41a of the second substrate 41 and the first land 55C, or between the side wall of the through via 59C and the second substrate 41 At least one of the gaps may be partially provided with no insulator.
  • the electrical resistivity of the second substrate 41 is 100 ⁇ cm or less.
  • the second substrate 41 is preferably a silicon substrate. Thereby, the electric resistivity can be made 1 ⁇ cm or less. As a result, when a plurality of extraction electrodes connected to the reference potential are provided, the resistance between the extraction electrodes connected to the reference potentials can be reduced.
  • FIG. 41 is a circuit diagram showing an example of an elastic wave device according to the second embodiment.
  • FIG. 41 is a circuit diagram of the acoustic wave device shown in FIGS. 38-40.
  • the acoustic wave device according to the second embodiment includes a series arm resonator inserted in series in the first path and a parallel arm inserted in the second path, as in the first embodiment. It is a so-called ladder-type filter including a resonator.
  • the input terminal IN is the extraction electrode 50A
  • the output terminal OUT is the extraction electrode 50B
  • the reference potential GND is connected to the extraction electrode 50C.
  • a resistor R1 is a resistor between the lead electrode 50A, which is the input terminal IN, and the second substrate 41.
  • a resistor R2 is a resistor between the lead-out electrode 50B, which is the output terminal OUT, and the second substrate 41.
  • An inductance L1 is a parasitic inductance of the extraction electrode 50C connected to the reference potential GND.
  • An inductance LG is a parasitic inductance between the second substrate 41 and the reference potential GND.
  • the lead-out electrode 50A as the input terminal IN and the lead-out electrode 50B as the output terminal OUT are all covered with the insulator from the second substrate 41, the resistance R1 and resistance R2 can be increased. Thereby, it is possible to suppress the flow of current between the extraction electrodes 50A and 50B.
  • the lead-out electrodes 50CA to 50CC connected to the reference potential have portions not covered with an insulator between the second substrate 41 and the second substrate 41 . Therefore, the extraction electrode connected to the reference potential is electrically connected to the second substrate 41 . As a result, the inductance L1 of the extraction electrodes 50CA to 50CC connected to the reference potential can be reduced, so that the attenuation pole can be changed and out-of-band attenuation can be reduced. Further, when a plurality of lead electrodes connected to the reference potential are provided, the plurality of lead electrodes connected to the reference potential are electrically connected to the second substrate 41, so that the inductance of the plurality of lead electrodes connected to the reference potential is reduced. can be used, so the out-of-band attenuation can be smaller.
  • the extraction electrode 50CA connected to the reference potential at least a part between the first main surface 41a of the second substrate 41 and the first land 55C No insulation.
  • the inductance L1 of the extraction electrode 50CA connected to the reference potential can be reduced, so that the out-of-band attenuation can be reduced.
  • the elastic wave device has an insulator at least partially between the second main surface 41b of the second substrate 41 and the second land 57C in the extraction electrode 50CB connected to the reference potential. do not.
  • the inductance L1 of the extraction electrode 50CB connected to the reference potential can be reduced, so that the out-of-band attenuation can be reduced.
  • the acoustic wave device does not have an insulator in at least a portion between the side wall of the through via 59C and the second substrate 41 in the extraction electrode 50CC connected to the reference potential.
  • the inductance L1 of the extraction electrode 50CC connected to the reference potential can be reduced, so that the out-of-band attenuation can be reduced.
  • the second land 57C related to the lead-out electrode 50CA connected to the reference potential is formed on the second main surface 41b of the second substrate 41 as an insulator in the through electrode forming step. It is different from the first embodiment in that it is formed without intervening.
  • the portions related to the extraction electrodes 50A and 50B are manufactured by the same method as in the first embodiment.
  • An example of the method for manufacturing the acoustic wave device according to the second embodiment will be described below with reference to the drawings, taking a cross-sectional view of the extraction electrode 50CA connected to the reference potential as an example. Note that the description of the steps common to the method of manufacturing the elastic wave device according to the first embodiment will be omitted.
  • FIG. 42 is a cross-sectional view for explaining the first insulator forming process according to the second embodiment.
  • an insulator 45 is formed on part of the second main surface 41b of the second substrate 41 in the first insulator forming step. More specifically, after the insulator 45 is formed on the entire surface of the second main surface 41b of the second substrate 41, the insulator 45 is partially removed from the second main surface 41b of the second substrate 41 by etching or the like. , expose.
  • the exposed portion of the second main surface 41b of the second substrate 41 is the portion of the second main surface 41b of the second substrate 41 where the second land 57C of the extraction electrode 50CA connected to the reference potential is provided. is.
  • FIG. 43 is an enlarged view of area F1 in FIG. That is, FIG. 42 is an enlarged cross-sectional view of a portion of the cover member 40 where the extraction electrode 50CA connected to the reference potential is provided. A method of manufacturing the extraction electrode 50CA of the elastic wave device according to the second embodiment will be described below with reference to an enlarged view of the area F1.
  • FIG. 44 is a cross-sectional view for explaining the through-hole forming process according to the second embodiment.
  • the through-holes 40HC are formed to penetrate the second substrate 41 and the insulators 42 and 45, as in the first embodiment.
  • the through hole 40HC is provided at a position overlapping the first land 55C in plan view. As a result, the main surface of the first land 55C on the second substrate 41 side is exposed.
  • FIG. 45 is a cross-sectional view for explaining the second insulator forming process according to the second embodiment.
  • an insulator 45EC is formed on the second main surface 41b of the second substrate 41 and an insulator 46C is formed on the sidewall of the through hole 40HC by chemical vapor deposition or the like.
  • an insulator 42EC is formed on the surface of the first land 55C exposed to the through hole 40HC.
  • FIG. 46 is a cross-sectional view for explaining the insulator removing process according to the second embodiment.
  • the insulator 45EC on the second main surface 41b is removed by etching back or the like, and the insulator 42EC formed on the surface of the first land 55C exposed to the through hole 40HC is removed. is removed.
  • the second main surface 41b of the second substrate 41 and the surfaces of the first lands 55C exposed to the through holes 40HC are exposed.
  • FIG. 47 is a schematic cross-sectional view for explaining the seed layer forming process according to the second embodiment.
  • a seed layer 56C is formed by sputtering or the like, as in the first embodiment.
  • FIG. 48 to 50 are cross-sectional views for explaining the through electrode forming process according to the second embodiment.
  • the through electrode forming step as in the first embodiment, as shown in FIG. 48, patterning is performed using a plating resist 50R1, through vias 59C and second lands 57A are formed as shown in FIG. As shown, the plating resist 50R1 is removed. Thereby, the second land 57C is laminated on the second main surface 41b of the second substrate 41 without an insulator interposed therebetween.
  • FIG. 51 is a cross-sectional view for explaining the seed layer removing process according to the second embodiment. As shown in FIG. 51, in the seed layer removing step, as in the first embodiment, the seed layer 56 is removed except for the portion of the seed layer 56C that overlaps the second land 57C in plan view.
  • FIG. 52 is a cross-sectional view for explaining the third insulator forming process according to the second embodiment.
  • an insulator 45 is additionally formed on the second main surface 41b of the second substrate 41 by chemical vapor deposition or the like. Then, the insulator 45 is formed on the second land 57C.
  • FIGS. 53 to 55 are cross-sectional views for explaining the bump forming process according to the second embodiment.
  • patterning is performed with a resist 50R2 as shown in FIG. 53, and part of the insulator 45 is formed as shown in FIG. Then, as shown in FIG. 55, the resist 50R2 is removed. This exposes a portion of the second land 57C. After that, a bump 58C is formed on the exposed surface of the second land 57C.
  • the extraction electrode 50CA connected to the reference potential can be manufactured.
  • other extraction electrodes connected to the reference potential are also manufactured in a similar manner.
  • the elastic wave device according to the second embodiment can be manufactured. Accordingly, in the elastic wave device, the insulator can be eliminated only between the lead-out electrode 50CA and the second main surface 41b of the second substrate 41, so that the inductance L1 of the lead-out electrode 50CA connected to the reference potential can be reduced. and the out-of-band attenuation can be reduced.
  • the manufacturing method of the elastic wave device according to the second embodiment described above is merely an example, and is not limited to this.
  • the third insulator formation process may not be performed, and the bumps 58C may be formed on the second lands 57C after the seed removal process.
  • the insulator removing step a part of the second main surface 41b of the second substrate 41 is further exposed in plan view, and the penetrating portion is formed.
  • the electrode forming step at least one second land 57C is formed on the second main surface 41b of the second substrate 41 without interposing an insulator.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

引き出し電極間で電流が流れることを抑制する。弾性波装置は、第１基板と、平面視で、第１基板に重なり、第１主面と、反対側の第２主面とを有する圧電層と、圧電層の第１主面及び圧電層の第２主面の少なくとも一方に設けられた機能電極と、圧電層の第１主面と第１方向に対向する第１主面と、反対側の第２主面とを有する第２基板と、複数の引き出し電極と、を含む。複数の引き出し電極は、圧電層の第１主面と第２基板の第１主面との間で第２基板を支持する支持部と、第２基板を貫通する貫通ビアと、第２基板の第１主面に設けられて貫通ビアと電気的に接続される第１ランドと、第２基板の第２主面に設けられて貫通ビアと電気的に接続される第２ランドと、を備える。少なくとも１つの引き出し電極において、第２基板の第１主面と第１ランドの間、第２基板の第２主面と第２ランドの間及び貫通ビアの側壁と第２基板との間に絶縁体を有する。

Description

弾性波装置及び弾性波装置の製造方法
　本開示は、弾性波装置及び弾性波装置の製造方法に関する。
　特許文献１には、弾性波装置が記載されている。
特開２０１２－２５７０１９号公報
　特許文献１に示す弾性波装置は、電極の上を基板で覆って、ウエハーレベルパッケージ化する場合がある。この場合、基板を貫通する複数の引き出し電極間で、基板を介して電流が流れてしまう可能性があった。
　本開示は、上述した課題を解決するものであり、引き出し電極間で電流が流れることを抑制することを目的とする。
　一態様に係る弾性波装置は、第１基板と、平面視で、前記第１基板に重なり、第１主面と、反対側の第２主面とを有する圧電層と、前記圧電層の第１主面及び前記圧電層の第２主面の少なくとも一方に設けられた機能電極と、前記圧電層の前記第１主面と第１方向に対向する第１主面と、反対側の第２主面とを有する第２基板と、前記圧電層の前記第１主面と前記第２基板の第１主面との間で前記第２基板を支持する支持部と、前記第２基板を貫通する貫通ビアと、前記第２基板の第１主面に設けられて前記貫通ビアと電気的に接続される第１ランドと、前記第２基板の第２主面に設けられて前記貫通ビアと電気的に接続される第２ランドと、を備える複数の引き出し電極と、を含み、少なくとも１つの前記引き出し電極において、前記第２基板の第１主面と第１ランドの間、前記第２基板の第２主面と第２ランドの間及び前記貫通ビアの側壁と前記第２基板との間に絶縁体を有する。
　一態様に係る弾性波装置の製造方法は、第１基板に、第１主面及び前記第１主面と反対側の第２主面を有する圧電層と、前記圧電層の前記第１主面及び前記第２主面の少なくとも一方に設けられた機能電極と、を第１方向に積層する第１基板積層工程と、第１主面及び前記第１主面と反対側の第２主面を有する第２基板の前記第１主面に、絶縁体及び第１ランドを積層する第２基板積層工程と、前記第１基板と、前記第２基板とを、前記圧電層の前記第１主面と前記第２基板の前記第１主面とを対向させて、接合する接合工程と、前記第２基板の第２主面の少なくとも一部に、絶縁体を形成する第１の絶縁体形成工程と、平面視して、前記第１ランドと重なる位置に、前記第２基板を貫通する貫通孔を形成する貫通孔形成工程と、前記第２基板の第２主面、前記貫通孔の側壁及び前記第１ランドの前記貫通孔に露出する面に、絶縁体を形成する第２の絶縁体形成工程と、前記第２の絶縁体形成工程で形成した絶縁体の一部を除去する絶縁体除去工程と、前記絶縁体除去工程の後に、前記貫通孔及び前記第２基板の第２主面に、貫通ビア及び第２ランドを形成する貫通電極形成工程と、を含み、前記第２基板積層工程において、前記第１ランドは、絶縁体を介して前記第２基板の第１主面に積層され、前記絶縁体除去工程において、平面視して、前記貫通孔と重なる位置の第１ランドの第２基板側の面の少なくとも一部を露出させ、前記貫通電極形成工程において、少なくとも１つの第２ランドは、前記第２基板の第２主面に絶縁体を介して形成される。
　本開示によれば、引き出し電極間で電流が流れることを抑制することができる。
図１Ａは、第１実施形態の弾性波装置を示す斜視図である。 図１Ｂは、第１実施形態の電極構造を示す平面図である。 図２は、図１ＡのＩＩ－ＩＩ線に沿う部分の断面図である。 図３Ａは、比較例の圧電層を伝播するラム波を説明するための模式的な断面図である。 図３Ｂは、第１実施形態の圧電層を伝播する厚み滑り１次モードのバルク波を説明するための模式的な断面図である。 図４は、第１実施形態の圧電層を伝播する厚み滑り１次モードのバルク波の振幅方向を説明するための模式的な断面図である。 図５は、第１実施形態の弾性波装置の共振特性の例を示す説明図である。 図６は、第１実施形態の弾性波装置において、隣り合う電極の中心間距離又は中心間距離の平均距離をｐ、圧電層の平均厚みをｄとした場合、ｄ／２ｐと、共振子としての比帯域との関係を示す説明図である。 図７は、第１実施形態の弾性波装置において、１対の電極が設けられている例を示す平面図である。 図８は、第１実施形態の弾性波装置の共振特性の一例を示す参考図である。 図９は、第１実施形態の弾性波装置の、多数の弾性波共振子を構成した場合の比帯域と、スプリアスの大きさとしての１８０度で規格化されたスプリアスのインピーダンスの位相回転量との関係を示す説明図である。 図１０は、ｄ／２ｐと、メタライゼーション比ＭＲと、比帯域との関係を示す説明図である。 図１１は、ｄ／ｐを限りなく０に近づけた場合のＬｉＮｂＯ３のオイラー角（０°、θ、ψ）に対する比帯域のマップを示す説明図である。 図１２は、本開示の実施形態に係る弾性波装置を説明するための部分切り欠き斜視図である。 図１３は、第１実施形態に係る弾性波装置の一部を示す平面図である。 図１４は、図１３のＸＩＶ－ＸＩＶ線に沿った断面図である。 図１５は、図１３のＸＶ－ＸＶ線に沿った断面図である。 図１６は、図１４の領域Ｅの拡大図である。 図１７は、図１５の領域Ｆの拡大図である。 図１８は、第１実施形態に係る第１基板積層工程を説明する断面図である。 図１９は、第１実施形態に係る第１基板積層工程を説明する断面図である。 図２０は、第１実施形態に係る第１基板積層工程を説明する断面図である。 図２１は、第１実施形態に係る第２基板積層工程を説明するための断面図である。 図２２は、第１実施形態に係る接合工程を説明するための断面図である。 図２３は、第１実施形態に係る第２基板薄化工程を説明するための断面図である。 図２４は、第１実施形態に係る第１の絶縁体形成工程を説明するための断面図である。 図２５は、図２４の領域Ｅ１の拡大図である。 図２６は、第１実施形態に係る貫通孔形成工程を説明するための断面図である。 図２７は、第１実施形態に係る第２の絶縁体形成工程を説明するための断面図である。 図２８は、第１実施形態に係る絶縁体除去工程を説明するための断面図である。 図２９は、第１実施形態に係るシード層形成工程を説明する模式的な断面図である。 図３０は、第１実施形態に係る貫通電極形成工程を説明するための断面図である。 図３１は、第１実施形態に係る貫通電極形成工程を説明するための断面図である。 図３２は、第１実施形態に係る貫通電極形成工程を説明するための断面図である。 図３３は、第１実施形態に係るシード層除去工程を説明するための断面図である。 図３４は、第１実施形態に係る第３の絶縁体形成工程を説明するための断面図である。 図３５は、第１実施形態に係るバンプ形成工程を説明するための断面図である。 図３６は、第１実施形態に係るバンプ形成工程を説明するための断面図である。 図３７は、第１実施形態に係るバンプ形成工程を説明するための断面図である。 図３８は、第２実施形態に係る弾性波装置の第１実施例に係る基準電位に接続された引き出し電極を示す断面図である。 図３９は、第２実施形態に係る弾性波装置の第２実施例に係る基準電位に接続された引き出し電極を示す断面図である。 図４０は、第２実施形態に係る弾性波装置の第３実施例に係る基準電位に接続された引き出し電極を示す断面図である。 図４１は、第２実施形態に係る弾性波装置の一例を示す回路図である。 図４２は、第２実施形態に係る第１の絶縁体形成工程を説明するための断面図である。 図４３は、図４２の領域Ｆ１の拡大図である。 図４４は、第２実施形態に係る貫通孔形成工程を説明するための断面図である。 図４５は、第２実施形態に係る第２の絶縁体形成工程を説明するための断面図である。 図４６は、第２実施形態に係る絶縁体除去工程を説明するための断面図である。 図４７は、第２実施形態に係るシード層形成工程を説明する模式的な断面図である。 図４８は、第２実施形態に係る貫通電極形成工程を説明するための断面図である。 図４９は、第２実施形態に係る貫通電極形成工程を説明するための断面図である。 図５０は、第２実施形態に係る貫通電極形成工程を説明するための断面図である。 図５１は、第２実施形態に係るシード層除去工程を説明するための断面図である。 図５２は、第２実施形態に係る第３の絶縁体形成工程を説明するための断面図である。 図５３は、第２実施形態に係るバンプ形成工程を説明するための断面図である。 図５４は、第２実施形態に係るバンプ形成工程を説明するための断面図である。 図５５は、第２実施形態に係るバンプ形成工程を説明するための断面図である。
　以下に、本開示の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本開示が限定されるものではない。なお、本開示に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換又は組み合わせが可能である変形例や第２実施の形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
　（第１実施形態）
　図１Ａは、第１実施形態の弾性波装置を示す斜視図である。図１Ｂは、第１実施形態の電極構造を示す平面図である。
　第１実施形態の弾性波装置１は、ＬｉＮｂＯ３からなる圧電層２を有する。圧電層２は、ＬｉＴａＯ３からなるものであってもよい。ＬｉＮｂＯ３やＬｉＴａＯ３のカット角は、第１実施形態では、Ｚカットである。ＬｉＮｂＯ３やＬｉＴａＯ３のカット角は、回転ＹカットやＸカットであってもよい。好ましくは、Ｙ伝搬及びＸ伝搬±３０°の伝搬方位が好ましい。
　圧電層２の厚みは、特に限定されないが、厚み滑り１次モードを効果的に励振するには、５０ｎｍ以上、１０００ｎｍ以下が好ましい。
　圧電層２は、Ｚ方向に対向し合う第１主面２ａと、第２主面２ｂとを有する。第１主面２ａ上に、電極指３及び電極指４が設けられている。
　ここで電極指３が「第１電極指」の一例であり、電極指４が「第２電極指」の一例である。図１Ａ及び図１Ｂでは、複数の電極指３は、第１のバスバー電極５に接続されている複数の「第１電極」である。複数の電極指４は、第２のバスバー電極６に接続されている複数の「第２電極」である。複数の電極指３及び複数の電極指４は、互いに間挿し合っている。これにより、電極指３と、電極指４と、第１のバスバー電極５と、第２のバスバー電極６と、を備えるＩＤＴ（Ｉｎｔｅｒｄｉｇｉｔａｌ　Ｔｒａｎｓｕｄｕｃｅｒ）電極が構成される。
　電極指３及び電極指４は、矩形形状を有し、長さ方向を有する。この長さ方向と直交する方向において、電極指３と、電極指３と隣接する電極指４とが対向している。電極指３、４の長さ方向及び電極指３、４の長さ方向と直交する方向は、圧電層２の厚み方向に交差する方向である。このため、電極指３と、電極指３と隣接する電極指４とは、圧電層２の厚み方向に交差する方向において対向しているともいえる。以下の説明では、圧電層２の厚み方向をＺ方向（又は第１方向）とし、電極指３、電極指４の長さ方向をＹ方向（又は第２方向）とし、電極指３、電極指４の直交する方向をＸ方向（又は第３方向）として、説明することがある。
　また、電極指３、電極指４の長さ方向が図１Ａ及び図１Ｂに示す電極指３、電極指４の長さ方向に直交する方向と入れ替わってもよい。すなわち、図１Ａ及び図１Ｂにおいて、第１のバスバー電極５及び第２のバスバー電極６が延びている方向に電極指３、電極指４を延ばしてもよい。その場合、第１のバスバー電極５及び第２のバスバー電極６は、図１Ａ及び図１Ｂにおいて電極指３、電極指４が延びている方向に延びることとなる。そして、一方電位に接続される電極指３と、他方電位に接続される電極指４とが隣り合う１対の構造が、上記電極指３、電極指４の長さ方向と直交する方向に、複数対設けられている。
　ここで電極指３と電極指４とが隣り合うとは、電極指３と電極指４とが直接接触するように配置されている場合ではなく、電極指３と電極指４とが間隔を介して配置されている場合を指す。また、電極指３と電極指４とが隣り合う場合、電極指３と電極指４との間には、他の電極指３、電極指４を含む、ホット電極やグラウンド電極に接続される電極は配置されない。この対数は、整数対である必要はなく、１．５対、２．５対等であってもよい。
　電極指３と電極指４との間の中心間距離すなわちピッチは、１μｍ以上、１０μｍ以下の範囲が好ましい。また、電極指３と電極指４との間の中心間距離とは、電極指３の長さ方向と直交する方向における電極指３の幅寸法の中心と、電極指４の長さ方向と直交する方向における電極指４の幅寸法の中心とを結んだ距離となる。
　さらに、電極指３、電極指４の少なくとも一方が複数本ある場合（電極指３、電極指４を一対の電極組とした場合に、１．５対以上の電極組がある場合）、電極指３、電極指４の中心間距離は、１．５対以上の電極指３、電極指４のうち隣り合う電極指３、電極指４それぞれの中心間距離の平均値を指す。
　また、電極指３、電極指４の幅、すなわち電極指３、電極指４の対向方向の寸法は、１５０ｎｍ以上、１０００ｎｍ以下の範囲が好ましい。なお、電極指３と電極指４との間の中心間距離とは、電極指３の長さ方向と直交する方向における電極指３の寸法（幅寸法）の中心と、電極指４の長さ方向と直交する方向における電極指４の寸法（幅寸法）の中心とを結んだ距離となる。
　また、第１実施形態では、Ｚカットの圧電層を用いているため、電極指３、電極指４の長さ方向と直交する方向は、圧電層２の分極方向に直交する方向となる。圧電層２として他のカット角の圧電体を用いた場合には、この限りでない。ここにおいて、「直交」とは、厳密に直交する場合のみに限定されず、略直交（電極指３、電極指４の長さ方向と直交する方向と分極方向とのなす角度が例えば９０°±１０°）でもよい。
　圧電層２の第２主面２ｂ側には、中間層７を介して支持基板８が積層されている。中間層７及び支持基板８は、枠状の形状を有し、図２に示すように、開口部７ａ、８ａを有する。それによって、空間部（エアギャップ）９が形成されている。
　空間部９は、圧電層２の励振領域Ｃの振動を妨げないために設けられている。従って、上記支持基板８は、少なくとも１対の電極指３、電極指４が設けられている部分と重ならない位置において、第２主面２ｂに中間層７を介して積層されている。なお、中間層７は設けられずともよい。従って、支持基板８は、圧電層２の第２主面２ｂに直接又は間接に積層され得る。
　中間層７は、酸化ケイ素で形成されている。もっとも、中間層７は、酸化ケイ素の他、窒化ケイ素、アルミナ等の適宜の絶縁性材料で形成することができる。
　支持基板８は、Ｓｉにより形成されている。Ｓｉの圧電層２側の面における面方位は（１００）や（１１０）であってもよく、（１１１）であってもよい。好ましくは、抵抗率４ｋΩ以上の高抵抗のＳｉが望ましい。もっとも、支持基板８についても適宜の絶縁性材料や半導体材料を用いて構成することができる。支持基板８の材料としては、例えば、酸化アルミニウム、タンタル酸リチウム、ニオブ酸リチウム、水晶等の圧電体、アルミナ、マグネシア、サファイア、窒化ケイ素、窒化アルミニウム、炭化ケイ素、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライト等の各種セラミック、ダイヤモンド、ガラス等の誘電体、窒化ガリウム等の半導体等を用いることができる。
　上記複数の電極指３、電極指４及び第１のバスバー電極５、第２のバスバー電極６は、Ａｌ、ＡｌＣｕ合金等の適宜の金属又は合金からなる。第１実施形態では、電極指３、電極指４及び第１のバスバー電極５、第２のバスバー電極６は、Ｔｉ膜上にＡｌ膜を積層した構造を有する。なお、Ｔｉ膜以外の密着層を用いてもよい。
　駆動に際しては、複数の電極指３と、複数の電極指４との間に交流電圧を印加する。より具体的には、第１のバスバー電極５と第２のバスバー電極６との間に交流電圧を印加する。それによって、圧電層２において励振される厚み滑り１次モードのバルク波を利用した、共振特性を得ることが可能とされている。
　また、弾性波装置１では、圧電層２の厚みをｄ、複数対の電極指３、電極指４のうちいずれかの隣り合う電極指３、電極指４の中心間距離をｐとした場合、ｄ／ｐは０．５以下とされている。そのため、上記厚み滑り１次モードのバルク波が効果的に励振され、良好な共振特性を得ることができる。より好ましくは、ｄ／ｐは０．２４以下であり、その場合には、より一層良好な共振特性を得ることができる。
　なお、第１実施形態のように電極指３、電極指４の少なくとも一方が複数本ある場合、すなわち、電極指３、電極指４を１対の電極組とした場合に電極指３、電極指４が１．５対以上ある場合、隣り合う電極指３、電極指４の中心間距離ｐは、各隣り合う電極指３、電極指４の中心間距離の平均距離となる。
　第１実施形態の弾性波装置１では、上記構成を備えるため、小型化を図ろうとして、電極指３、電極指４の対数を小さくしたとしても、Ｑ値の低下が生じ難い。これは、両側に反射器を必要としない共振器であり、伝搬ロスが少ないためである。また、上記反射器を必要としないのは、厚み滑り１次モードのバルク波を利用していることによる。
　図３Ａは、比較例の圧電層を伝播するラム波を説明するための模式的な断面図である。図３Ｂは、第１実施形態の圧電層を伝播する厚み滑り１次モードのバルク波を説明するための模式的な断面図である。図４は、第１実施形態の圧電層を伝播する厚み滑り１次モードのバルク波の振幅方向を説明するための模式的な断面図である。
　図３Ａでは、特許文献１に記載のような弾性波装置であり、圧電層をラム波が伝搬する。図３Ａに示すように、圧電層２０１中を矢印で示すように波が伝搬する。ここで、圧電層２０１には、第１主面２０１ａと、第２主面２０１ｂとがあり、第１主面２０１ａと第２主面２０１ｂとを結ぶ厚み方向がＺ方向である。Ｘ方向は、ＩＤＴ電極の電極指３、４が並んでいる方向である。図３Ａに示すように、ラム波では、波が図示のように、Ｘ方向に伝搬していく。板波であるため、圧電層２０１が全体として振動するものの、波はＸ方向に伝搬するため、両側に反射器を配置して、共振特性を得ている。そのため、波の伝搬ロスが生じ、小型化を図った場合、すなわち電極指３、４の対数を少なくした場合、Ｑ値が低下する。
　これに対して、図３Ｂに示すように、第１実施形態の弾性波装置では、振動変位は厚み滑り方向であるから、波は、圧電層２の第１主面２ａと第２主面２ｂとを結ぶ方向、すなわちＺ方向にほぼ伝搬し、共振する。すなわち、波のＸ方向成分がＺ方向成分に比べて著しく小さい。そして、このＺ方向の波の伝搬により共振特性が得られるため、反射器を必要としない。よって、反射器に伝搬する際の伝搬損失は生じない。従って、小型化を進めようとして、電極指３、電極指４からなる電極対の対数を減らしたとしても、Ｑ値の低下が生じ難い。
　なお、厚み滑り１次モードのバルク波の振幅方向は、図４に示すように、圧電層２の励振領域Ｃ（図１Ｂ参照）に含まれる第１領域２５１と、励振領域Ｃに含まれる第２領域２５２とで逆になる。図４では、電極指３と電極指４との間に、電極指４が電極指３よりも高電位となる電圧が印加された場合のバルク波を模式的に示してある。第１領域２５１は、励振領域Ｃのうち、圧電層２の厚み方向に直交し圧電層２を２分する仮想平面ＶＰ１と、第１主面２ａとの間の領域である。第２領域２５２は、励振領域Ｃのうち、仮想平面ＶＰ１と、第２主面２ｂとの間の領域である。
　弾性波装置１では、電極指３と電極指４とからなる少なくとも１対の電極が配置されているが、Ｘ方向に波を伝搬させるものではないため、この電極指３、電極指４からなる電極対の対数は複数対ある必要は必ずしもない。すなわち、少なくとも１対の電極が設けられてさえおればよい。
　例えば、上記電極指３がホット電位に接続される電極であり、電極指４がグラウンド電位に接続される電極である。もっとも、電極指３がグラウンド電位に、電極指４がホット電位に接続されてもよい。第１実施形態では、少なくとも１対の電極は、上記のように、ホット電位に接続される電極又はグラウンド電位に接続される電極であり、浮き電極は設けられていない。
　図５は、第１実施形態の弾性波装置の共振特性の例を示す説明図である。なお、図５に示す共振特性を得た弾性波装置１の設計パラメータは以下のとおりである。
　圧電層２：オイラー角（０°、０°、９０°）のＬｉＮｂＯ３
　圧電層２の厚み：４００ｎｍ
　励振領域Ｃ（図１Ｂ参照）の長さ：４０μｍ
　電極指３、電極指４からなる電極の対数：２１対
　電極指３と電極指４との間の中心間距離（ピッチ）：３μｍ
　電極指３、電極指４の幅：５００ｎｍ
　ｄ／ｐ：０．１３３
　中間層７：１μｍの厚みの酸化ケイ素膜
　支持基板８：Ｓｉ
　なお、励振領域Ｃ（図１Ｂ参照）とは、電極指３と電極指４の長さ方向と直交するＸ方向に視たときに、電極指３と電極指４とが重なっている領域である。励振領域Ｃの長さとは、励振領域Ｃの電極指３、電極指４の長さ方向に沿う寸法である。ここで、励振領域Ｃとは、「交差領域」の一例である。
　第１実施形態では、電極指３、電極指４からなる電極対の電極間距離は、複数対において全て等しくした。すなわち、電極指３と電極指４とを等ピッチで配置した。
　図５から明らかなように、反射器を有しないにもかかわらず、比帯域が１２．５％である良好な共振特性が得られている。
　ところで、上記圧電層２の厚みをｄ、電極指３と電極指４との電極の中心間距離をｐとした場合、第１実施形態では、ｄ／ｐは０．５以下、より好ましくは０．２４以下である。これを、図６を参照して説明する。
　図５に示した共振特性を得た弾性波装置と同様に、但しｄ／２ｐを変化させ、複数の弾性波装置を得た。図６は、第１実施形態の弾性波装置において、隣り合う電極の中心間距離又は中心間距離の平均距離をｐ、圧電層２の平均厚みをｄとした場合、ｄ／２ｐと、共振子としての比帯域との関係を示す説明図である。
　図６に示すように、ｄ／２ｐが０．２５を超えると、すなわちｄ／ｐ＞０．５では、ｄ／ｐを調整しても、比帯域は５％未満である。これに対して、ｄ／２ｐ≦０．２５、すなわちｄ／ｐ≦０．５の場合には、その範囲内でｄ／ｐを変化させれば、比帯域を５％以上とすることができ、すなわち高い結合係数を有する共振子を構成することができる。また、ｄ／２ｐが０．１２以下の場合、すなわちｄ／ｐが０．２４以下の場合には、比帯域を７％以上と高めることができる。加えて、ｄ／ｐをこの範囲内で調整すれば、より一層比帯域の広い共振子を得ることができ、より一層高い結合係数を有する共振子を実現することができる。従って、ｄ／ｐを０．５以下とすることにより、上記厚み滑り１次モードのバルク波を利用した、高い結合係数を有する共振子を構成し得ることがわかる。
　なお、少なくとも１対の電極は、１対でもよく、上記ｐは、１対の電極の場合、隣り合う電極指３、電極指４の中心間距離とする。また、１．５対以上の電極の場合には、隣り合う電極指３、電極指４の中心間距離の平均距離をｐとすればよい。
　また、圧電層２の厚みｄについても、圧電層２が厚みばらつきを有する場合、その厚みを平均化した値を採用すればよい。
　図７は、第１実施形態の弾性波装置において、１対の電極が設けられている例を示す平面図である。弾性波装置１０１では、圧電層２の第１主面２ａ上において、電極指３と電極指４とを有する１対の電極が設けられている。なお、図７中のＫが交差幅となる。前述したように、本開示の弾性波装置では、電極の対数は１対であってもよい。この場合においても、上記ｄ／ｐが０．５以下であれば、厚み滑り１次モードのバルク波を効果的に励振することができる。
　弾性波装置１では、好ましくは、複数の電極指３、電極指４において、いずれかの隣り合う電極指３、電極指４が対向している方向に視たときに重なっている領域である励振領域Ｃに対する、上記隣り合う電極指３、電極指４のメタライゼーション比ＭＲが、ＭＲ≦１．７５（ｄ／ｐ）＋０．０７５を満たすことが望ましい。その場合には、スプリアスを効果的に小さくすることができる。これを、図８及び図９を参照して説明する。
　図８は、第１実施形態の弾性波装置の共振特性の一例を示す参考図である。矢印Ｂで示すスプリアスが、共振周波数と反共振周波数との間に現れている。なお、ｄ／ｐ＝０．０８として、かつＬｉＮｂＯ３のオイラー角（０°、０°、９０°）とした。また、上記メタライゼーション比ＭＲ＝０．３５とした。
　メタライゼーション比ＭＲを、図１Ｂを参照して説明する。図１Ｂの電極構造において、１対の電極指３、電極指４に着目した場合、この１対の電極指３、電極指４のみが設けられるとする。この場合、一点鎖線で囲まれた部分が励振領域Ｃとなる。この励振領域Ｃとは、電極指３と電極指４とを、電極指３、電極指４の長さ方向と直交する方向すなわち対向方向に視たときに、電極指４と重なり合っている電極指３の領域、電極指３と重なり合っている電極指４の領域及び電極指３と電極指４とが重なり合っている電極指３と電極指４との間の領域である。そして、この励振領域Ｃの面積に対する、励振領域Ｃ内の電極指３及び電極指４の面積が、メタライゼーション比ＭＲとなる。すなわち、メタライゼーション比ＭＲは、メタライゼーション部分の面積の励振領域Ｃの面積に対する比である。
　なお、複数対の電極指３、電極指４が設けられている場合、励振領域Ｃの面積の合計に対する全励振領域Ｃに含まれているメタライゼーション部分の割合をＭＲとすればよい。
　図９は、第１実施形態の弾性波装置の、多数の弾性波共振子を構成した場合の比帯域と、スプリアスの大きさとしての１８０度で規格化されたスプリアスのインピーダンスの位相回転量との関係を示す説明図である。なお、比帯域については、圧電層２の膜厚や電極指３、電極指４の寸法を種々変更し、調整した。また、図９は、ＺカットのＬｉＮｂＯ３からなる圧電層２を用いた場合の結果であるが、他のカット角の圧電層２を用いた場合においても、同様の傾向となる。
　図９中の楕円Ｊで囲まれている領域では、スプリアスが１．０と大きくなっている。図９から明らかなように、比帯域が０．１７を超えると、すなわち１７％を超えると、スプリアスレベルが１以上の大きなスプリアスが、比帯域を構成するパラメータを変化させたとしても、通過帯域内に現れる。すなわち、図８に示す共振特性のように、矢印Ｂで示す大きなスプリアスが帯域内に現れる。よって、比帯域は１７％以下であることが好ましい。この場合には、圧電層２の膜厚や電極指３、電極指４の寸法等を調整することにより、スプリアスを小さくすることができる。
　図１０は、ｄ／２ｐと、メタライゼーション比ＭＲと、比帯域との関係を示す説明図である。第１実施形態の弾性波装置１において、ｄ／２ｐと、ＭＲが異なる様々な弾性波装置１を構成し、比帯域を測定した。図１０の破線Ｄの右側のハッチングを付して示した部分が、比帯域が１７％以下の領域である。このハッチングを付した領域と、付していない領域との境界は、ＭＲ＝３．５（ｄ／２ｐ）＋０．０７５で表される。すなわち、ＭＲ＝１．７５（ｄ／ｐ）＋０．０７５である。従って、好ましくは、ＭＲ≦１．７５（ｄ／ｐ）＋０．０７５である。その場合には、比帯域を１７％以下としやすい。より好ましくは、図１０中の一点鎖線Ｄ１で示すＭＲ＝３．５（ｄ／２ｐ）＋０．０５の右側の領域である。すなわち、ＭＲ≦１．７５（ｄ／ｐ）＋０．０５であれば、比帯域を確実に１７％以下にすることができる。
　図１１は、ｄ／ｐを限りなく０に近づけた場合のＬｉＮｂＯ３のオイラー角（０°、θ、ψ）に対する比帯域のマップを示す説明図である。図１１のハッチングを付して示した部分が、少なくとも５％以上の比帯域が得られる領域である。領域の範囲を近似すると、下記の式（１）、式（２）及び式（３）で表される範囲となる。
　（０°±１０°、０°～２０°、任意のψ）　　…式（１）
　（０°±１０°、２０°～８０°、０°～６０°（１－（θ－５０）２／９００）１／２）又は（０°±１０°、２０°～８０°、［１８０°－６０°（１－（θ－５０）２／９００）１／２］～１８０°）　　…式（２）
　（０°±１０°、［１８０°－３０°（１－（ψ－９０）２／８１００）１／２］～１８０°、任意のψ）　　…式（３）
　従って、上記式（１）、式（２）又は式（３）のオイラー角範囲の場合、比帯域を十分に広くすることができ、好ましい。
　図１２は、本開示の実施形態に係る弾性波装置を説明するための部分切り欠き斜視図である。図１２において、空間部９の外周縁を破線で示す。本開示の弾性波装置は、板波を利用するものであってもよい。この場合、図１２に示すように、弾性波装置３０１は、反射器３１０、３１１を有する。反射器３１０、３１１は、圧電層２の電極指３、４の弾性波伝搬方向両側に設けられる。弾性波装置３０１では、空間部９上の電極指３、４に、交流電界を印加することにより、板波としてのラム波が励振される。このとき、反射器３１０、３１１が両側に設けられているため、板波としてのラム波による共振特性を得ることができる。
　以上説明したように、弾性波装置１、１０１では、厚み滑り１次モードのバルク波が利用されている。また、弾性波装置１、１０１では、第１電極指３及び第２電極指４は隣り合う電極同士であり、圧電層２の厚みをｄ、第１電極指３及び第２電極指４の中心間距離をｐとした場合、ｄ／ｐが０．５以下とされている。これにより、弾性波装置が小型化しても、Ｑ値を高めることができる。
　弾性波装置１、１０１では、圧電層２がニオブ酸リチウム又はタンタル酸リチウムで形成されている。圧電層２の第１主面２ａ又は第２主面２ｂには、圧電層２の厚み方向に交差する方向において対向する第１電極指３及び第２電極指４があり、第１電極指３及び第２電極指４の上を保護膜で覆うことが望ましい。
　図１３は、第１実施形態に係る弾性波装置の一部を示す平面図である。図１３は、弾性波装置の弾性波素子基板１０を、カバー部材４０が設けられる側から平面視した図となっている。図１４は、図１３のＸＩＶ－ＸＩＶ線に沿った断面図である。図１５は、図１３のＸＶ－ＸＶに沿った断面図である。図１３から図１５に示すように、第１実施形態に係る弾性波装置は、弾性波素子基板１０と、カバー部材４０とを備える。以下の説明では、Ｚ方向に平行な向きのうち、一方の向きを上として説明することがある。
　図１３に示すように、弾性波素子基板１０は、複数の共振子ＳＲ１、ＳＲ２、ＰＲ１を有する。ここで、共振子ＳＲ１は、機能電極３０Ａを有する共振子であり、共振子ＳＲ２は、機能電極３０Ｂを有する共振子であり、共振子ＰＲ１は、機能電極３０Ｃを有する共振子である。第１実施形態に係る弾性波装置は、入力端子から出力端子までの信号経路（以下第１経路）に、直列に挿入された直列腕共振子と、第１経路上のノードと基準電位との間の経路（以下第２経路）に挿入された並列腕共振子と、を含む、いわゆるラダー型フィルタとなっている。ここで、入力端子は、引き出し電極５０Ａであり、出力端子は、引き出し電極５０Ｂであり、基準電位は引き出し電極５０Ｃと接続される。また、直列腕共振子は、共振子ＳＲ１及び共振子ＳＲ２であり、並列腕共振子は、共振子ＰＲ１である。直列腕共振子である共振子ＳＲ１、ＳＲ２は、一方の端子が入力端子である引き出し電極５０Ａと電気的に接続され、他方の端子が出力端子である引き出し電極５０Ｂと電気的に接続される。ここで、共振子ＳＲ１と、共振子ＳＲ２とは、電気的に直列に接続される。共振子ＰＲ１は、一方の端子が、共振子ＳＲ１と共振子ＳＲ２とを結ぶ配線１２に電気的に接続され、他方の端子が基準電位に接続された引き出し電極５０Ｃと電気的に接続される。
　第１実施形態では、弾性波素子基板１０は、機能電極３０Ａ～３０Ｃと、支持部材と、圧電層２と、第１金属層３５、第２金属層１４、誘電体膜１９とを備える。
　支持部材は、支持基板８を備える部材である。支持基板８は、「第１基板」の一例である。支持基板８は、例えばシリコン基板である。第１実施形態では、支持部材は、中間層７をさらに備える。中間層７は、支持基板８の上に積層される。中間層７は、例えば、酸化ケイ素からなる層である。なお、中間層７は必須の構成ではない。
　図１３から図１５に示すように、支持部材には、第１空間部９１Ａ～９１Ｃが設けられる。第１空間部９１は、犠牲層のエッチングにより形成される空間である。第１空間部９１Ａ～９１Ｃは、Ｚ方向に平面視して、それぞれ機能電極３０Ａ～３０Ｃの少なくとも一部と重なる位置に設けられる。第１実施形態では、第１空間部９１Ａ～９１Ｃは、中間層７に形成されている。第１空間部９１Ａ～９１Ｃは、図２に示す空間部９に相当する空間である。なお、第１空間部９１Ａ～９１Ｃは、支持基板８に設けられるものであってもよい。
　圧電層２は、支持部材に積層される。図１４に示すように、第１実施形態では、圧電層２は、中間層７を介して支持基板８の上に設けられる。圧電層２は、例えば、ニオブ酸リチウム又はタンタル酸リチウムを含むが、さらに不可避不純物を含んでいてもよい。なお、支持部材が中間層７を備えていない場合、圧電層２は、支持基板８の上に積層される。圧電層２は、第１主面２ａと、第２主面２ｂとを有する。第１主面２ａは、圧電層２の主面のうち、第２基板４１側の主面である。第２主面２ｂは、第１主面２ａと反対側の主面であって、圧電層２の主面のうち、支持基板８側の主面である。
　機能電極３０Ａ～３０Ｃは、図１Ｂに示す、第１のバスバー電極５と、第１のバスバー電極５に対向する第２のバスバー電極６と、第１のバスバー電極５に接続される電極指３と、第２のバスバー電極６に接続される電極指４と、を有するＩＤＴ電極である。機能電極３０Ａ～３０Ｃは、圧電層２の第１主面２ａ及び第２主面２ｂの少なくとも一方に設けられる。第１実施形態では、機能電極３０Ａ～３０Ｃは、圧電層２の第１主面２ａに設けられる。
　第１金属層３５及び第２金属層１４は、カバー部材４０を弾性波素子基板１０に支持させる支持部である。第１金属層３５は、圧電層２の上に設けられる。第２金属層１４は、第１金属層３５に積層される。第１金属層３５及び第２金属層１４は、金又は金合金と、他の金属（例えばチタン等）との金属積層である。第１金属層３５及び第２金属層１４は、図１５に示すように、Ｚ方向に平面視して、機能電極３０Ａ～３０Ｃの周りを囲むように線状のパターンで形成されるものを含む。第２金属層１４は、機能電極３０Ａ～３０Ｃと電気的に接続される配線１２を含む。配線１２は、引き出し電極５０Ａ～５０Ｃと、共振子ＳＲ１、ＳＲ２、ＰＲ１とを電気的に接続する。配線１２は、機能電極３０Ａ～３０Ｃよりも厚い。なお、第１実施形態においては、第１金属層３５と、第２金属層１４とは、同じ材料からなるが、これに限られず、異なる材料としてもよい。
　図１４に示すように、第１実施形態では、誘電体膜１９が、機能電極３０Ａ～３０Ｃ及び機能電極３０Ａ～３０Ｃが設けられる圧電層２の主面（第１主面２ａ）に設けられる。誘電体膜１９は、例えば、酸化ケイ素からなる。
　カバー部材４０は、第２基板４１を含む部材である。図１４及び図１５に示すように、第１実施形態では、カバー部材４０は、第２基板４１と、絶縁体４２と、シール金属層４３と、絶縁体４５とを備える。また、カバー部材４０には、第２基板４１及び絶縁体４２、４５を貫通する引き出し電極５０Ａ～５０Ｄが設けられている。
　第２基板４１は、圧電層２の第１主面２ａと対向する位置にある基板である。第２基板４１は、半導体又は導電体からなる基板であり、例えば、シリコン基板である。第２基板４１は、弾性波素子基板１０側の主面である第１主面４１ａと、第１主面４１ａと反対側の主面を第２主面４１ｂとを有する。第２基板４１の第２主面４１ｂは、酸化ケイ素からなる絶縁体４５で覆われており、第２基板４１の第１主面４１ａは、酸化ケイ素からなる絶縁体４２で覆われている。なお、絶縁体４２、４５は、例えば、酸化アルミニウム、窒化アルミニウム、窒化ホウ素、炭化ケイ素、酸化マグネシウム、シリコン（高抵抗シリコン）等、適宜の絶縁材料により構成してもよい。
　シール金属層４３は、弾性波素子基板１０をカバー部材４０に支持させる金属層である。シール金属層４３は、図１４及び図１５で示すように、絶縁体４２の一部に形成されている。シール金属層４３は、図１４及び図１５に示すように、Ｚ方向に平面視して、機能電極３０Ａ～３０Ｃの周りを囲むように線状のパターンで形成されている。シール金属層４３は、線状のパターンで形成された第２金属層１４と接着される。これにより、シール金属層４３は、弾性波素子基板１０と、カバー部材４０との間にある空間を密閉できる。これにより、機能電極３０Ａ～３０Ｃを保護できる。シール金属層４３は、金又は金合金と、他の金属（例えばチタン等）との金属積層である。シール金属層４３は、例えば、第２金属層１４と同じ材料である。
　引き出し電極５０Ａ～５０Ｄは、弾性波装置を外部の装置と接続するための電極である。引き出し電極５０Ａ～５０Ｃは、Ｚ方向に平面視して、第１金属層３５と重なる位置に設けられる。引き出し電極のうち少なくとも１つの引き出し電極は、入力端子となり、少なくとも１つの引き出し電極は、出力端子となり、少なくとも１つの引き出し電極は、基準電位と接続される。第１実施形態では、引き出し電極５０Ａは、入力端子となる電極であり、引き出し電極５０Ｂは出力端子となる電極であり、引き出し電極５０Ｃは、基準電位と接続される。引き出し電極５０Ｄは、共振子と電気的に接続されない。なお、引き出し電極の数は、単なる一例であり、これ以上備えていてもよい。第１実施形態では、図１３に示すように、引き出し電極５０Ａ～５０Ｄは、Ｚ方向に平面視して、カバー部材４０の矩形の頂点付近に１つずつ設けられるが、単なる一例であり、引き出し電極の位置は、特に限られない。
　図１６は、図１４の領域Ｅの拡大図である。図１６は、引き出し電極５０Ａを示す断面図である。図１６に示すように、引き出し電極５０Ａは、カバー部材４０を貫通するように設けられる。引き出し電極５０Ａは、支持部５４Ａと、貫通ビア５９Ａと、第１ランド５５Ａと、第２ランド５７Ａと、シード層５６Ａと、バンプ５８Ａとを備える。
　支持部５４Ａは、圧電層２の第１主面２ａと第２基板４１の第１主面４１ａとの間で第２基板４１を支持する。第１実施形態では、支持部５４Ａは、後述する第１ランド５５Ａの圧電層２の第１主面２ａ側に積層される。支持部５４Ａは、図１４に示すように、シール金属層４３で囲まれる範囲に設けられている。支持部５４Ａは、第２金属層１４の配線１２と接着されることにより、カバー部材４０と、弾性波素子基板１０とを接合する。これにより、弾性波素子基板１０の撓みが抑制される。
　貫通ビア５９Ａは、第２基板４１を貫通する。貫通ビア５９Ａは、いわゆるバンプメタルであり、Ｃｕからなる。
　第１ランド５５Ａは、第２基板４１の第１主面４１ａに設けられて貫通ビア５９Ａと電気的に接続される。第１実施形態では、第１ランド５５Ａは、第２基板４１の第１主面４１ａに絶縁体４２を介して、また、貫通ビア５９Ａにシード層５６Ａを介して積層されている。図１４に示すように、第１ランド５５Ａは、シール金属層４３で囲まれる範囲に設けられている。支持部５４Ａは、支持部５４Ａと接着されることにより、カバー部材４０と、弾性波素子基板１０とを接合する。これにより、支持部５４Ａは、配線１２と電気的に接続される。
　第２ランド５７Ａは、第２基板４１の第２主面４１ｂに設けられて貫通ビア５９Ａと電気的に接続される。第１実施形態では、第２ランド５７Ａは、貫通ビア５９Ａの、第２基板４１の第２主面４１ｂ側に積層される。第２ランド５７Ａは、いわゆるバンプメタルであり、Ｃｕ層、Ｎｉ層にＡｕ層をめっきした積層体である。
　シード層５６Ａは、貫通ビア５９Ａの内側面及び第２主面４１ｂ側の面に積層される。シード層５６Ａは、Ｔｉ層にＣｕ層を積層した積層体である。
　バンプ５８Ａは、第２ランド５７Ａに積層される電極である。バンプ５８Ａは、例えば、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）バンプである。これにより、バンプ５８Ａから機能電極３０Ａまでが電気的に接続される。
　図１６に示すように、第２基板４１の第２主面４１ｂと第２ランド５７Ａの間には、絶縁体４５Ａがあり、第２基板４１の第１主面４１ａと第１ランド５５Ａの間には、絶縁体４２Ａがあり、貫通ビア５９Ａの側壁と第２基板４１との間には、絶縁体４６Ａがある。すなわち、引き出し電極５０Ａは、第２基板４１との間が全て絶縁体で覆われる。絶縁体４５Ａ、４２Ａ、４６Ａは、例えば、酸化シリコンからなる。これにより、引き出し電極５０Ａと第２基板４１の間の抵抗が大きくなるので、引き出し電極５０Ａから第２基板４１へリーク電流が発生することを抑制できる。これにより、引き出し電極５０Ａ～５０Ｄ間で電流が流れることを抑制することができる。
　引き出し電極５０Ｂは、カバー部材４０を貫通するように設けられる。引き出し電極５０Ｂは、引き出し電極５０Ａと同様に、支持部と、貫通ビアと、第１ランドと、第２ランドと、シード層と、バンプとを備える。引き出し電極５０Ｂにおいて、引き出し電極５０Ａと同様に、第２基板４１の第１主面４１ａと第１ランドの間には、絶縁体があり、第２基板４１の第２主面４１ｂと第２ランドの間には、絶縁体があり、貫通ビア５９Ｃの側壁と第２基板４１との間には、絶縁体がある。すなわち、引き出し電極５０Ｂは、第２基板４１との間が全て絶縁体で覆われる。これにより、引き出し電極５０Ｂと第２基板４１の間の抵抗が大きくなるので、引き出し電極５０Ｂから第２基板４１へリーク電流が発生することを抑制できる。これにより、引き出し電極５０Ａ～５０Ｄ間で電流が流れることを抑制することができる。
　図１７は、図１５の領域Ｆの拡大図である。図１７は、引き出し電極５０Ｃを示す断面図である。図１７に示すように、引き出し電極５０Ｃは、カバー部材４０を貫通するように設けられる。引き出し電極５０Ｃは、引き出し電極５０Ａと同様に、支持部５４Ｃと、貫通ビア５９Ｃと、第２ランド５７Ｃと、第１ランド５５Ｃと、シード層５６Ｃと、バンプ５８Ｃとを備える。図１７に示すように、第２基板４１の第２主面４１ｂと第２ランド５７Ｃの間には、絶縁体４５Ｃがあり、第２基板４１の第１主面４１ａと第１ランド５５Ｃの間には、絶縁体４２Ｃがあり、貫通ビア５９Ｃの側壁と第２基板４１との間には、絶縁体４６Ｃがある。すなわち、引き出し電極５０Ｃは、第２基板４１との間が全て絶縁体で覆われる。これにより、引き出し電極５０Ｃと第２基板４１の間の抵抗が大きくなるので、引き出し電極５０Ａに第２基板４１から電流が流れることを抑制できる。これにより、引き出し電極５０Ａ～５０Ｄ間で電流が流れることを抑制することができる。
　引き出し電極５０Ｄは、カバー部材４０を貫通するように設けられる。第１実施形態では、引き出し電極５０Ｄは、引き出し電極５０Ａと同様に、支持部と、貫通ビアと、第１ランドと、第２ランドと、シード層と、バンプとを備える。引き出し電極５０Ｄにおいて、引き出し電極５０Ａと同様に、第２基板４１の第１主面４１ａと第１ランドの間には、絶縁体があり、第２基板４１の第２主面４１ｂと第２ランドの間には、絶縁体があり、貫通ビア５９Ｃの側壁と第２基板４１との間には、絶縁体がある。すなわち、引き出し電極５０Ｄは、第２基板４１との間が全て絶縁体で覆われる。これにより、引き出し電極５０Ｄと第２基板４１の間の抵抗が大きくなるので、引き出し電極５０Ｄに第２基板４１から電流が流れることを抑制できる。これにより、引き出し電極５０Ａ～５０Ｄ間で電流が流れることを抑制することができる。
　以上説明したように、図１３に係る例では、全ての引き出し電極において、第２基板４１の第１主面４１ａと第１ランドの間、第２基板４１の第２主面４１ｂと第２ランドの間及び貫通ビアの側壁と第２基板４１との間に絶縁体を有する。この場合、全ての引き出し電極５０Ａ～５０Ｄと第２基板４１とが絶縁されるので、引き出し電極間で電流が流れることをより抑制することができる。
　以上、第１実施形態に係る弾性波装置の一例について説明したが、第１実施形態に係る弾性波装置は、これに限られない。例えば、図１３に示す例では、弾性波装置は３つの共振子ＳＲ１、ＳＲ２、ＰＲ１を備えるが、これに限られず、４つ以上の共振子を備えてもよい。
　以上説明したように、第１実施形態に係る弾性波装置は、第１基板（支持基板８）と、平面視で、第１基板に重なり、第１主面２ａと、反対側の第２主面２ｂとを有する圧電層２と、圧電層２の第１主面２ａ及び圧電層２の第２主面２ｂの少なくとも一方に設けられた機能電極と、圧電層２の第１主面２ａと第１方向に対向する第１主面４１ａと、反対側の第２主面４１ｂとを有する第２基板４１と、圧電層２の第１主面２ａと第２基板４１の第１主面４１ａとの間で第２基板４１を支持する支持部と、第２基板４１を貫通する貫通ビアと、第２基板４１の第１主面４１ａに設けられて貫通ビアと電気的に接続される第１ランドと、第２基板４１の第２主面４１ｂに設けられて貫通ビアと電気的に接続される第２ランドと、を備える複数の引き出し電極５０Ａ～５０Ｄと、を含み、少なくとも１つの引き出し電極５０Ａにおいて、第２基板４１の第１主面４１ａと第１ランド５５Ａの間、第２基板４１の第２主面４１ｂと第２ランド５７Ａの間及び貫通ビア５９Ａの側壁と第２基板４１との間に絶縁体４２Ａ、４５Ａ、４６Ａを有する。これにより、引き出し電極５０Ａと第２基板４１との間の抵抗が大きくなるので、引き出し電極間で電流が流れることを抑制することができる。
　また、第２基板４１が、シリコン基板であってもよい。この場合でも、引き出し電極５０Ａと第２基板４１との間の抵抗が大きくなるので、引き出し電極間で電流が流れることを抑制することができる。
　望ましい態様として、全ての引き出し電極５０Ａ～５０Ｄにおいて、第２基板４１の第１主面と第１ランドの間、第２基板４１の第２主面と第２ランドの間及び貫通ビアの側壁と第２基板４１との間に絶縁体を有する。これにより、全ての引き出し電極５０Ａ～５０Ｄと第２基板４１とが絶縁されるので、引き出し電極間で電流が流れることをより抑制することができる。
　望ましい態様として、機能電極３０Ａ～３０Ｃは、第１方向に交差する第２方向に延びる１つ以上の第１電極指３と、第２方向に直交する第３方向に１つ以上の第１電極指３のいずれかと対向し、第２方向に延びる１つ以上の第２電極指４と、を有する。これにより、良好な共振特性が得られる弾性波装置を提供することができる。
　望ましい態様として、圧電層２の厚みは、１つ以上の第１電極指３及び１つ以上の第２電極指４のうち、隣り合う第１電極指３と第２電極指４との間の中心間距離をｐとした場合に２ｐ以下である。これにより、弾性波装置１を小型化でき、かつＱ値を高めることができる。
　望ましい態様として、圧電層２が、ニオブ酸リチウム又はタンタル酸リチウムを含む。これにより、良好な共振特性が得られる弾性波装置を提供することができる。
　望ましい態様として、厚み滑りモードのバルク波を利用可能に構成されている。これにより、結合係数が高まり、良好な共振特性が得られる弾性波装置を提供することができる。
　望ましい態様として、圧電層２の厚みをｄ、１つ以上の第１電極指３及び１つ以上の第２電極指４のうち、隣り合う第１電極指３と第２電極指４との中心間距離をｐとした場合、ｄ／ｐ≦０．５である。これにより、弾性波装置１を小型化でき、かつＱ値を高めることができる。
　さらに望ましい態様として、ｄ／ｐが０．２４以下である。これにより、弾性波装置１を小型化でき、かつＱ値を高めることができる。
　望ましい態様として、隣り合う第１電極指３と第２電極指４とが対向している方向に視たときに重なっている領域が励振領域Ｃであり、励振領域Ｃに対する、１つ以上の第１電極指３及び１つ以上の第２電極指４のメタライゼーション比をＭＲとしたときに、ＭＲ≦１．７５（ｄ／ｐ）＋０．０７５を満たす。この場合、比帯域を確実に１７％以下にすることができる。
　望ましい態様として、板波を利用可能に構成されている。これにより、良好な共振特性が得られる弾性波装置を提供することができる。
　望ましい態様として、圧電層２は、ニオブ酸リチウム又はタンタル酸リチウムであり、ニオブ酸リチウム又はタンタル酸リチウムのオイラー角（φ，θ，ψ）が、以下の式（１）、式（２）又は式（３）の範囲にある。この場合、比帯域を十分に広くすることができる。
　（０°±１０°，０°～２０°，任意のψ）　　…式（１）
　（０°±１０°，２０°～８０°，０°～６０°（１－（θ－５０）２／９００）１／２）又は（０°±１０°，２０°～８０°，［１８０°－６０°（１－（θ－５０）２／９００）１／２］～１８０°）　　…式（２）
　（０°±１０°，［１８０°－３０°（１－（ψ－９０）２／８１００）１／２］～１８０°，任意のψ）　　…式（３）
　第１実施形態に係る弾性波装置の製造方法は、第１基板積層工程と、第２基板積層工程と、接合工程と、第２基板薄化工程と、第１の絶縁体形成工程と、貫通孔形成工程と、第２の絶縁層形成工程と、絶縁体除去工程と、シード層形成工程と、貫通電極形成工程と、シード層除去工程と、第３の絶縁層形成工程と、バンプ形成工程とを含む。以下、第１実施形態に係る弾性波装置の製造方法の一例を、図１３のＸＩＶ―ＸＩＶ線の断面図、すなわち引き出し電極５０Ａに係る断面図を例に説明する。
　図１８から図２０は、第１実施形態に係る第１基板積層工程を説明する断面図である。第１基板積層工程は、支持基板８に、圧電層２と、機能電極３０Ａ～３０Ｃを第１方向に積層する工程である。第１実施形態に係る第１基板積層工程においては、支持部材と圧電層２との貼り合わせ、機能電極３０Ａ等の電極の形成及び第１空間部９１Ａ～９１Ｃの形成により、第１実施形態に係る弾性波素子基板１０が形成される。
　まず、図１８に示すように、圧電層２の第２主面に犠牲層９１ＡＳを成膜し、次に、圧電層２の第２主面と、犠牲層９１ＡＳとを覆うように、中間層７となる第１部分７Ａを成膜する。第１部分７Ａは、犠牲層９１ＡＳの影響による凹凸がなくなるように、表面が平坦化されている。次に、支持基板８に、中間層７となる第２部分７Ｂを成膜する。そして、第１部分７Ａと第２部分７Ｂとを接合し、圧電層２（圧電基板）が支持基板８に支持される。
　次に、図１９に示すように、圧電層２に電極を形成する。具体的には、圧電層２の第１主面に、第１金属層３５を形成し、機能電極３０Ａをパターン形成する。そして、第１金属層３５の上に、第２金属層１４を形成する。ここで、第２金属層１４の一部は、機能電極３０Ａへ導通する配線１２となる。その後、第２金属層１４に、シール金属層４３ａ及び支持部５４Ａを積層する。ここで、シール金属層４３ａは、Ａｕ又はＡｕ合金の層である。電極形成後、機能電極３０Ａの周りは、レジストでマスクされ、誘電体膜１９が形成される。これにより、機能電極３０Ａは、誘電体膜１９で覆われる。
　そして、図２０に示すように、圧電層２に第１空間部９１Ａを形成する。具体的には、圧電層に設けられた図示しない貫通孔に、エッチング液を注入して、犠牲層９１ＡＳを溶解する。これにより、犠牲層９１ＡＳのあった空間が第１空間部９１となる。その後、配線１２へ測定器を接続し、周波数特性を確認後、イオンエッチング等により誘電体膜１９の膜厚を調整する。誘電体膜１９の膜厚の調整は、所望の周波数特性を得られるまで繰り返される。
　以上説明した第１基板積層工程により、弾性波素子基板１０を製造することができる。なお、以上説明した弾性波素子基板１０の製法は、あくまで一例であり、これに限定されるものではない。
　図２１は、第１実施形態に係る第２基板積層工程を説明するための断面図である。図２１に示すように、第２基板積層工程は、第２基板４１の第１主面４１ａに、絶縁体４２、第１ランド５５Ａ及びシール金属層４３ｂを積層する工程である。ここで、第１ランド５５Ａ及びシール金属層４３ｂは、絶縁体４２を介して第２基板４１の第１主面４１ａに積層される。
　図２２は、第１実施形態に係る接合工程を説明するための断面図である。図２２に示すように、接合工程は、弾性波素子基板１０と、カバー部材４０とを、圧電層２の第１主面２ａと、第２基板４１の第１主面４１ａとを対向させて、接合する工程である。具体的には、弾性波素子基板１０のシール金属層４３ａと、カバー部材４０のシール金属層４３ｂとをＡｕ－Ａｕ接合し、シール金属層４３ａとシール金属層４３ｂとを一体化し、シール金属層４３とする。また、弾性波素子基板１０の支持部５４Ａと、カバー部材４０の第１ランド５５ＡとをＡｕ－Ａｕ接合する。
　図２３は、第１実施形態に係る第２基板薄化工程を説明するための断面図である。図２３に示すように、第２基板薄化工程は、第２基板４１を研削し、第２基板４１の厚みを薄くする工程である。これにより、第２基板４１の第２主面４１ｂが形成される。
　図２４は、第１実施形態に係る第１の絶縁体形成工程を説明するための断面図である。図２４に示すように、第１の絶縁体形成工程は、第２基板４１の第２主面４１ｂに絶縁体４５を形成する工程である。第１実施形態では、第２基板４１の第２主面４１ｂの全面に絶縁体４５が形成される。
　図２５は、図２４の領域Ｅ１の拡大図である。すなわち、図２５は、引き出し電極５０Ａが設けられる部分のカバー部材４０の拡大断面図である。以下、領域Ｅ１に係る拡大図により、第１実施形態に係る弾性波装置の引き出し電極５０Ａの製造方法を説明する。
　図２６は、第１実施形態に係る貫通孔形成工程を説明するための断面図である。図２６に示すように、貫通孔形成工程は、第２基板４１に貫通孔４０ＨＡを形成する工程である。第１実施形態では、ドライエッチング、反応性イオンエッチング等により、第２基板４１及び絶縁体４２、４５を貫通するように貫通孔４０ＨＡを形成する。貫通孔４０ＨＡは、平面視して、第１ランド５５Ａと重なる位置に設けられる。これにより、第１ランド５５Ａの第２基板４１側の主面が露出する。
　図２７は、第１実施形態に係る第２の絶縁体形成工程を説明するための断面図である。図２７に示すように、第２の絶縁体形成工程は、第２基板４１の第２主面４１ｂ、貫通孔４０ＨＡの側壁及び第１ランド５５Ａの貫通孔４０ＨＡに露出する面に絶縁体４５、４６Ａ、４２ＥＡを形成する工程である。第１実施形態では、第２の絶縁体形成工程では、化学気相成長法等により、第２基板４１の第２主面４１ｂの絶縁体４５を追加製膜し、貫通孔４０ＨＡの側壁に絶縁体４６Ａを形成し、第１ランド５５Ａの貫通孔４０ＨＡに露出する面に絶縁体４２ＥＡを形成する。
　図２８は、第１実施形態に係る絶縁体除去工程を説明するための断面図である。図２８に示すように、絶縁体除去工程は、第２の絶縁体形成工程で形成した絶縁体の一部を除去する工程である。第１実施形態では、エッチバック等により、第２主面４１ｂの絶縁体４５の薄化と、第１ランド５５Ａの貫通孔４０ＨＡに露出する面に形成された絶縁体４２ＥＡの除去とが行われる。これにより、第１ランド５５Ａの貫通孔４０ＨＡに露出する面が露出する。
　図２９は、第１実施形態に係るシード層形成工程を説明する模式的な断面図である。図２９に示すように、シード層形成工程は、第２基板４１の第２主面４１ｂ、貫通孔４０ＨＡの側壁及び第１ランド５５Ａの貫通孔４０ＨＡに露出する面にシード層５６を形成する工程である。第１実施形態では、シード層５６Ａは、スパッタリング等により、Ｔｉ層を形成した後、Ｔｉ層の上にＣｕ層を積層することによって形成される。
　図３０から図３２は、第１実施形態に係る貫通電極形成工程を説明するための断面図である。図３０及び図３１に示すように、貫通電極形成工程は、貫通孔４０ＨＡ及び第２基板４１の第２主面４１ｂの一部に、貫通ビア５９Ａ及び第２ランド５７Ａを形成する工程である。第１実施形態では、まず、図３０に示すように、シード層５６Ａの上に、めっきレジスト５０Ｒ１でパターニングする。次に、図３１に示すように、シード層５６上に、Ｃｕで貫通孔４０ＨＡを埋めることで貫通ビア５９Ａを形成し、Ｃｕ層、Ｎｉ層、Ａｕ層の順でめっきにより積層することで、第２ランド５７Ａを形成する。そして、図３２に示すように、めっきレジスト５０Ｒ１を除去する。これにより、第２ランド５７Ａが、絶縁体４５Ａを介して、第２基板４１の第２主面４１ｂに積層される。
　図３３は、第１実施形態に係るシード層除去工程を説明するための断面図である。図３３に示すように、シード層除去工程は、平面視して第２ランド５７Ａと重なる部分のシード層５６Ａを除くシード層５６を除去する工程である。シード層５６は、例えば、切削により除去される。
　図３４は、第１実施形態に係る第３の絶縁体形成工程を説明するための断面図である。図３４に示すように、第３の絶縁体形成工程は、第２基板４１の第２主面４１ｂ及び第２ランド５７Ａに絶縁体４５を形成する工程である。第１実施形態では、第２の絶縁体形成工程では、化学気相成長法等により、第２基板４１の第２主面４１ｂの絶縁体４５を追加製膜し、第２ランド５７Ａに絶縁体４５を形成する。
　図３５から図３７は、第１実施形態に係るバンプ形成工程を説明するための断面図である。図３５から図３７に示すように、バンプ形成工程は、第２の絶縁体形成工程で、第２ランド５７Ａに形成した絶縁体の一部を除去し、バンプ５８Ａを形成する工程である。第１実施形態では、まず、図３５に示すように、第２基板４１の第２主面４１ｂ及び第２ランド５７Ａの一部の上に、レジスト５０Ｒ２でパターニングする。次に、図３６に示すように、エッチングにより絶縁体４５の一部を除去する。そして、図３７に示すように、レジスト５０Ｒ２を除去する。これにより、第２ランド５７Ａの一部を露出させる。その後、第２ランド５７Ａで露出した面にバンプ５８Ａを形成する。
　以上の工程により、引き出し電極５０Ａを製造できる。第１実施形態においては、他の引き出し電極５０Ｂ～５０Ｄについても、同様の方法で製造される。
　以上の工程により、第１実施形態に係る弾性波装置を製造できる。弾性波装置において、引き出し電極５０Ａ～５０Ｄと第２基板４１との間が全て絶縁層で覆われるため、引き出し電極５０Ａと第２基板４１との間の抵抗が大きくなるので、引き出し電極間で電流が流れることを抑制することができる。なお、以上で説明した第１実施形態に係る弾性波装置の製造方法は、あくまでも一例であって、これに限られない。例えば、第３の絶縁体形成工程はされなくてもよく、シード除去工程の後に、第２ランド５７Ａにバンプ５８Ａを形成してもよい。
　以上説明したように、第１実施形態に係る弾性波装置の製造方法は、第１基板（支持基板８）に、第１主面２ａ及び第１主面２ａと反対側の第２主面２ｂを有する圧電層２と、圧電層２の第１主面２ａ及び第２主面２ｂの少なくとも一方に設けられた機能電極３０Ａ～３０Ｃと、を第１方向に積層する第１基板積層工程と、第１主面４１ａ及び第１主面４１ａと反対側の第２主面４１ｂを有する第２基板４１の第１主面４１ａに、絶縁体４２及び第１ランド５５Ａを積層する第２基板積層工程と、第１基板と、第２基板４１とを、圧電層２の第１主面２ａと第２基板４１の第１主面４１ａとを対向させて、接合する接合工程と、第２基板４１の第２主面４１ｂの少なくとも一部に、絶縁体４５を形成する第１の絶縁体形成工程と、平面視して、第１ランド５５Ａと重なる位置に、第２基板４１を貫通する貫通孔４０ＨＡを形成する貫通孔形成工程と、第２基板４１の第２主面４１ｂ、貫通孔４０ＨＡの側壁及び第１ランド５５Ａの貫通孔４０ＨＡに露出する面に、絶縁体４２ＥＡ、４５Ａ、４６Ａを形成する第２の絶縁体形成工程と、第２の絶縁体形成工程で形成した絶縁体の一部（絶縁体４２ＥＡ）を除去する絶縁体除去工程と、絶縁体除去工程の後に、貫通孔４０ＨＡ及び第２基板４１の第２主面４１ｂに、貫通ビア５９Ａ及び第２ランド５７Ａを形成する貫通電極形成工程と、を含み、第２基板積層工程において、第１ランド５５Ａは、絶縁体４２を介して第２基板４１の第１主面４１ａに積層され、絶縁体除去工程において、平面視して、貫通孔４０ＨＡと重なる位置の第１ランド５５Ａの第２基板４１側の面の少なくとも一部を露出させ、貫通電極形成工程において、少なくとも１つの第２ランド５７Ａは、第２基板４１の第２主面４１ｂに絶縁体４５Ａを介して形成される。これにより、引き出し電極５０Ａと第２基板４１との間の抵抗が大きくなるので、引き出し電極間で電流が流れることを抑制することができる。
　（第２実施形態）
　図３８は、第２実施形態に係る弾性波装置の第１実施例に係る基準電位に接続された引き出し電極を示す断面図である。図３９は、第２実施形態に係る弾性波装置の第２実施例に係る基準電位に接続された引き出し電極を示す断面図である。図４０は、第２実施形態に係る弾性波装置の第３実施例に係る基準電位に接続された引き出し電極を示す断面図である。図３８から図４０は、第２実施形態に係る弾性波装置の図１７に相当する断面図となっている。
　図３８から図４０に示すように、第２実施形態に係る弾性波装置は、基準電位に接続される引き出し電極５０ＣＡ～５０ＣＣが、第２基板４１との間が全て絶縁体で覆われていない点で第１実施形態と異なる。以下、図面を用いて第２実施形態に係る弾性波装置について説明する。なお、第１実施形態に係る弾性波装置と共通する部分については、符号を付して説明を省略する。
　第２実施形態において、基準電位に接続された引き出し電極５０ＣＡ～５０ＣＣは、図３８から図４０に示すように、第２基板４１の第１主面４１ａと第１ランド５５Ｃの間、第２基板４１の第２主面４１ｂと第２ランド５７Ｃの間及び貫通ビア５９Ｃの側壁と第２基板４１との間のうち、少なくとも１つの間において絶縁体がない。これにより、基準電位に接続された引き出し電極の寄生インダクタンスを小さくすることができる。
　第１実施例に係る基準電位に接続された引き出し電極５０ＣＡでは、図３８に示すように、第２基板４１の第１主面４１ａと第１ランド５５Ｃの間には、絶縁体４２Ｃがあり、貫通ビア５９Ｃの側壁と第２基板４１との間には、絶縁体４６Ｃがあるが、第２基板４１の第２主面４１ｂと第２ランド５７Ｃの間において絶縁体がない。
　第２実施例に係る基準電位に接続された引き出し電極５０ＣＢでは、図３９に示すように、第２基板４１の第２主面４１ｂと第２ランド５７Ｃの間には、絶縁体４５Ｃがあり、貫通ビア５９Ｃの側壁と第２基板４１との間には、絶縁体４６Ｃがあるが、第２基板４１の第１主面４１ａと第１ランド５５Ｃの間には、絶縁体がない。
　第３実施例に係る基準電位に接続された引き出し電極５０ＣＣでは、図４０に示すように、第２基板４１の第２主面４１ｂと第２ランド５７Ｃの間には、絶縁体４５Ｃがあり、第２基板４１の第１主面４１ａと第１ランド５５Ｃの間には、絶縁体４２Ｃがあるが、貫通ビア５９Ｃの側壁と第２基板４１との間には、絶縁体がない。
　なお、基準電位に接続された引き出し電極と第２基板４１との間の絶縁体の有無は、図３８から図４０で示すものに限られない。すなわち、基準電位に接続された引き出し電極と第２基板４１との間には、絶縁体が全くなくてもよい。また、第２基板４１の第２主面４１ｂと第２ランド５７Ｃの間、第２基板４１の第１主面４１ａと第１ランド５５Ｃの間又は貫通ビア５９Ｃの側壁と第２基板４１との間のうち、少なくとも１つの間において、一部絶縁体が設けられないものであってもよい。
　第２実施形態において、第２基板４１は、電気抵抗率が１００Ω・ｃｍ以下である。第２基板４１は、シリコン基板であることが好ましい。これにより、電気抵抗率が１Ω・ｃｍ以下とすることができる。これにより、基準電位に接続された引き出し電極が複数設けられる場合、複数の基準電位に接続された引き出し電極間の抵抗を小さくすることができる。
　図４１は、第２実施形態に係る弾性波装置の一例を示す回路図である。図４１は、図３８から図４０で示す弾性波装置の回路図となっている。図４１に示すように、第２実施形態に係る弾性波装置は、第１実施形態と同様、第１経路に、直列に挿入された直列腕共振子と、第２経路に挿入された並列腕共振子と、を含む、いわゆるラダー型フィルタとなっている。ここで、入力端子ＩＮは、引き出し電極５０Ａであり、出力端子ＯＵＴは、引き出し電極５０Ｂであり、基準電位ＧＮＤは引き出し電極５０Ｃと接続される。抵抗Ｒ１は、入力端子ＩＮである引き出し電極５０Ａと第２基板４１との間の抵抗である。抵抗Ｒ２は、出力端子ＯＵＴである引き出し電極５０Ｂと第２基板４１との間の抵抗である。インダクタンスＬ１は、基準電位ＧＮＤに接続される引き出し電極５０Ｃの寄生インダクタンスである。インダクタンスＬＧは、第２基板４１と基準電位ＧＮＤ間の寄生インダクタンスである。
　第２実施形態に係る弾性波装置では、入力端子ＩＮである引き出し電極５０Ａ及び出力端子ＯＵＴである引き出し電極５０Ｂは、第２基板４１との間が全て絶縁体で覆われているため、抵抗Ｒ１及び抵抗Ｒ２を大きくすることができる。これにより、引き出し電極５０Ａ、５０Ｂ間で電流が流れることを抑制することができる。
　第２実施形態に係る弾性波装置では、基準電位に接続された引き出し電極５０ＣＡ～５０ＣＣは、第２基板４１との間で、絶縁体で覆われていない部分がある。そのため、基準電位に接続された引き出し電極が、第２基板４１と導通する。これにより、基準電位に接続された引き出し電極５０ＣＡ～５０ＣＣのインダクタンスＬ１を小さくすることができるので、減衰極を変えることができ、帯域外減衰を小さくできる。また、基準電位に接続された引き出し電極が複数設けられる場合、基準電位に接続された複数の引き出し電極が第２基板４１と導通するため、基準電位に接続された複数の引き出し電極のインダクタンスを小さくすることができるので、帯域外減衰をより小さくできる。
　以上説明したように、第２実施形態に係る弾性波装置は、基準電位に接続される引き出し電極５０ＣＡにおいて、第２基板４１の第１主面４１ａと第１ランド５５Ｃの間の少なくとも一部において絶縁体を有しない。これにより、基準電位に接続された引き出し電極５０ＣＡのインダクタンスＬ１を小さくすることができるので、帯域外減衰を低下させることができる。
　また、第２実施形態に係る弾性波装置は、基準電位に接続される引き出し電極５０ＣＢにおいて、第２基板４１の第２主面４１ｂと第２ランド５７Ｃの間の少なくとも一部において絶縁体を有しない。これにより、基準電位に接続された引き出し電極５０ＣＢのインダクタンスＬ１を小さくすることができるので、帯域外減衰を低下させることができる。
　また、第２実施形態に係る弾性波装置は、基準電位に接続される引き出し電極５０ＣＣにおいて、貫通ビア５９Ｃの側壁と第２基板４１との間の少なくとも一部において絶縁体を有しない。これにより、基準電位に接続された引き出し電極５０ＣＣのインダクタンスＬ１を小さくすることができるので、帯域外減衰を低下させることができる。
　第２実施形態に係る弾性波装置の製造方法は、貫通電極形成工程において、基準電位に接続される引き出し電極５０ＣＡに係る第２ランド５７Ｃが、第２基板４１の第２主面４１ｂに絶縁体を介さず形成される点で第１実施形態と異なる。ここで、引き出し電極５０Ａ、５０Ｂに係る部分については、第１実施形態と同様の方法で製造される。以下、図面を用いて、第２実施形態に係る弾性波装置の製造方法の一例を、基準電位に接続される引き出し電極５０ＣＡに係る断面図を例に説明する。なお、第１実施形態に係る弾性波装置の製造方法と共通する工程については、説明を省略する。
　図４２は、第２実施形態に係る第１の絶縁体形成工程を説明するための断面図である。図４２に示すように、第２実施形態では、第１の絶縁体形成工程において、第２基板４１の第２主面４１ｂの一部に絶縁体４５が形成される。より詳しくは、第２基板４１の第２主面４１ｂの全面に絶縁体４５を形成した後に、エッチング等により、第２基板４１の第２主面４１ｂの一部の絶縁体４５を除去して、露出させる。ここで、第２基板４１の第２主面４１ｂを露出させた部分は、第２基板４１の第２主面４１ｂの、基準電位に接続される引き出し電極５０ＣＡの第２ランド５７Ｃが設けられる部分である。
　図４３は、図４２の領域Ｆ１の拡大図である。すなわち、図４２は、基準電位に接続される引き出し電極５０ＣＡが設けられる部分のカバー部材４０の拡大断面図である。以下、領域Ｆ１に係る拡大図により、第２実施形態に係る弾性波装置の引き出し電極５０ＣＡの製造方法を説明する。
　図４４は、第２実施形態に係る貫通孔形成工程を説明するための断面図である。図４４に示すように、貫通孔形成工程では、第１実施形態と同様に、第２基板４１及び絶縁体４２、４５を貫通するように貫通孔４０ＨＣを形成する。貫通孔４０ＨＣは、平面視して、第１ランド５５Ｃと重なる位置に設けられる。これにより、第１ランド５５Ｃの第２基板４１側の主面が露出する。
　図４５は、第２実施形態に係る第２の絶縁体形成工程を説明するための断面図である。図４５に示すように、第２実施形態では、化学気相成長法等により、第２基板４１の第２主面４１ｂに絶縁体４５ＥＣを形成し、貫通孔４０ＨＣの側壁に絶縁体４６Ｃを形成し、第１ランド５５Ｃの貫通孔４０ＨＣに露出する面に絶縁体４２ＥＣを形成する。
　図４６は、第２実施形態に係る絶縁体除去工程を説明するための断面図である。図４６に示すように、第２実施形態では、エッチバック等により、第２主面４１ｂの絶縁体４５ＥＣの除去と、第１ランド５５Ｃの貫通孔４０ＨＣに露出する面に形成された絶縁体４２ＥＣの除去とが行われる。これにより、第２基板４１の第２主面４１ｂ及び第１ランド５５Ｃの貫通孔４０ＨＣに露出する面が露出する。
　図４７は、第２実施形態に係るシード層形成工程を説明する模式的な断面図である。図４７に示すように、シード層形成工程では、第１実施形態と同様に、シード層５６Ｃがスパッタリング等により形成される。
　図４８から図５０は、第２実施形態に係る貫通電極形成工程を説明するための断面図である。貫通電極形成工程では、第１実施形態と同様に、図４８に示すように、めっきレジスト５０Ｒ１でパターニングし、図４９に示すように、貫通ビア５９Ｃ及び第２ランド５７Ａを形成し、図５０に示すように、めっきレジスト５０Ｒ１を除去する。これにより、第２ランド５７Ｃが、絶縁体を介さずに、第２基板４１の第２主面４１ｂに積層される。
　図５１は、第２実施形態に係るシード層除去工程を説明するための断面図である。図５１に示すように、シード層除去工程では、第１実施形態と同様に、平面視して第２ランド５７Ｃと重なる部分のシード層５６Ｃを除くシード層５６を除去する。
　図５２は、第２実施形態に係る第３の絶縁体形成工程を説明するための断面図である。図５２に示すように、第３の絶縁体形成工程では、第１実施形態と同様に、化学気相成長法等により、第２基板４１の第２主面４１ｂの絶縁体４５を追加製膜し、第２ランド５７Ｃに絶縁体４５を形成する。
　図５３から図５５は、第２実施形態に係るバンプ形成工程を説明するための断面図である。図５３から図５５に示すように、バンプ形成工程では、第１実施形態と同様に、図５３に示すように、レジスト５０Ｒ２でパターニングし、図５４に示すように、絶縁体４５の一部を除去し、図５５に示すように、レジスト５０Ｒ２を除去する。これにより、第２ランド５７Ｃの一部を露出させる。その後、第２ランド５７Ｃで露出した面にバンプ５８Ｃを形成する。
　以上の工程により、基準電位に接続される引き出し電極５０ＣＡを製造できる。第２実施形態においては、基準電位に接続される他の引き出し電極についても、同様の方法で製造される。
　以上の工程により、第２実施形態に係る弾性波装置を製造できる。これにより、弾性波装置において、引き出し電極５０ＣＡと第２基板４１の第２主面４１ｂとの間にのみ絶縁体をなくすことができるので、基準電位に接続された引き出し電極５０ＣＡのインダクタンスＬ１を小さくすることができ、帯域外減衰を低下させることができる。なお、以上で説明した第２実施形態に係る弾性波装置の製造方法は、あくまでも一例であって、これに限られない。例えば、第１実施形態と同様、第３の絶縁体形成工程はされなくてもよく、シード除去工程の後に、第２ランド５７Ｃにバンプ５８Ｃを形成してもよい。
　以上説明したように、第２実施形態に係る弾性波装置の製造方法は、絶縁体除去工程において、平面視して、第２基板４１の第２主面４１ｂの一部をさらに露出させ、貫通電極形成工程において、少なくとも１つの第２ランド５７Ｃは、第２基板４１の第２主面４１ｂに絶縁体を介さず形成される。これにより、引き出し電極５０ＣＡと第２基板４１の第２主面４１ｂとの間にのみ絶縁体をなくすことができるので、基準電位に接続された引き出し電極５０ＣＡのインダクタンスＬ１を小さくすることができ、帯域外減衰を低下させることができる。
　なお、上記した実施の形態は、本開示の理解を容易にするためのものであり、本開示を限定して解釈するためのものではない。本開示は、その趣旨を逸脱することなく、変更／改良され得るとともに、本開示にはその等価物も含まれる。
１、１０１、３０１　弾性波装置
２　圧電層
２ａ　第１主面
２ｂ　第２主面
３　電極指（第１電極指）
４　電極指（第２電極指）
５　第１のバスバー電極
６　第２のバスバー電極
７　中間層
７ａ　開口部
７Ａ　第１部分
７Ｂ　第２部分
８　支持基板（第１基板）
８ａ　開口部
９　空間部
１０　弾性波素子基板
１２　配線
１４　第２金属層
１９　誘電体膜
３０Ａ～３０Ｃ　機能電極
３５　第１金属層
４０　カバー部材
４０ＨＡ、４０ＨＣ　貫通孔
４１　第２基板
４１ａ　第１主面
４１ｂ　第２主面
４２、４２Ａ，４２Ｃ、４２ＥＡ、４２ＥＣ　絶縁体
４３、４３ａ、４３ｂ　シール金属層
４５、４５Ａ、４５Ｃ、４５ＥＣ　絶縁体
４６Ａ、４６Ｃ　絶縁体
５０Ａ～５０Ｄ、５０ＣＡ～５０ＣＣ　引き出し電極
５０Ｒ１　めっきレジスト
５０Ｒ２　レジスト
５４Ａ、５４Ｃ　支持部
５５Ａ、５５Ｃ　第１ランド
５６，５６Ａ、５６Ｃ　シード層
５７Ａ、５７Ｃ　第２ランド
５８Ａ、５８Ｃ　バンプ
５９Ａ、５９Ｃ　貫通ビア
９１、９１Ａ～９１Ｃ　第１空間部
９１ＡＳ　犠牲層
２０１　圧電層
２０１ａ　第１主面
２０１ｂ　第２主面
２５１　第１領域
２５２　第２領域
３１０、３１１　反射器
Ｃ　励振領域
ＶＰ１　仮想平面
ＳＲ１、ＳＲ２　共振子
ＰＲ１　共振子
Ｒ１、Ｒ２　抵抗
Ｌ１、ＬＧ　インダクタンス

Claims (17)

  1. 　第１基板と、
    　平面視で、前記第１基板に重なり、第１主面と、反対側の第２主面とを有する圧電層と、
    　前記圧電層の第１主面及び前記圧電層の第２主面の少なくとも一方に設けられた機能電極と、
    　前記圧電層の前記第１主面と第１方向に対向する第１主面と、反対側の第２主面とを有する第２基板と、
    　前記圧電層の前記第１主面と前記第２基板の第１主面との間で前記第２基板を支持する支持部と、前記第２基板を貫通する貫通ビアと、前記第２基板の第１主面に設けられて前記貫通ビアと電気的に接続される第１ランドと、前記第２基板の第２主面に設けられて前記貫通ビアと電気的に接続される第２ランドと、を備える複数の引き出し電極と、を含み、
    　少なくとも１つの前記引き出し電極において、前記第２基板の第１主面と第１ランドの間、前記第２基板の第２主面と第２ランドの間及び前記貫通ビアの側壁と前記第２基板との間に絶縁体を有する、弾性波装置。
  2. 　前記第２基板が、シリコン基板である、請求項１に記載の弾性波装置。
  3. 　基準電位に接続される前記引き出し電極において、前記第２基板の第１主面と第１ランドの間の少なくとも一部において絶縁体を有しない、請求項１又は２に記載の弾性波装置。
  4. 　基準電位に接続される前記引き出し電極において、前記第２基板の第２主面と第２ランドの間の少なくとも一部において絶縁体を有しない、請求項１から３のいずれか１項に記載の弾性波装置。
  5. 　基準電位に接続される前記引き出し電極において、前記貫通ビアの側壁と前記第２基板との間の少なくとも一部において絶縁体を有しない、請求項１から４のいずれか１項に記載の弾性波装置。
  6. 　全ての前記引き出し電極において、前記第２基板の第１主面と第１ランドの間、前記第２基板の第２主面と第２ランドの間及び前記貫通ビアの側壁と前記第２基板との間に絶縁体を有する、請求項１に記載の弾性波装置。
  7. 　前記機能電極は、前記第１方向に交差する第２方向に延びる１つ以上の第１電極指と、前記第２方向に直交する第３方向に前記１つ以上の第１電極指のいずれかと対向し、前記第２方向に延びる１つ以上の第２電極指と、を有する、請求項１から６のいずれか１項に記載の弾性波装置。
  8. 　前記圧電層の厚みは、前記１つ以上の第１電極指と前記１つ以上の第２電極指のうち、隣り合う第１電極指と第２電極指との間の中心間距離をｐとした場合に２ｐ以下である、請求項７に記載の弾性波装置。
  9. 　前記圧電層が、ニオブ酸リチウム又はタンタル酸リチウムを含む、請求項７又は８に記載の弾性波装置。
  10. 　厚み滑りモードのバルク波を利用可能に構成されている、請求項７から９のいずれか１項に記載の弾性波装置。
  11. 　前記圧電層の厚みをｄ、前記１つ以上の第１電極指と前記１つ以上の第２電極指のうち、隣り合う第１電極指と第２電極指との中心間距離をｐとした場合、ｄ／ｐ≦０．５である、請求項７から１０のいずれか１項に記載の弾性波装置。
  12. 　ｄ／ｐが０．２４以下である、請求項１１に記載の弾性波装置。
  13. 　隣り合う第１電極指と第２電極指とが対向している方向に視たときに重なっている領域が励振領域であり、前記励振領域に対する、前記１つ以上の第１電極指及び前記１つ以上の第２電極指のメタライゼーション比をＭＲとしたときに、ＭＲ≦１．７５（ｄ／ｐ）＋０．０７５を満たす、請求項７から１２のいずれか１項に記載の弾性波装置。
  14. 　板波を利用可能に構成されている、請求項７から９のいずれか１項に記載の弾性波装置。
  15. 　前記圧電層は、ニオブ酸リチウム又はタンタル酸リチウムであり、前記ニオブ酸リチウム又はタンタル酸リチウムのオイラー角（φ，θ，ψ）が、以下の式（１）、式（２）又は式（３）の範囲にある、請求項１から１４のいずれか１項に記載の弾性波装置。
    　（０°±１０°，０°～２０°，任意のψ）　　…式（１）
    　（０°±１０°，２０°～８０°，０°～６０°（１－（θ－５０）２／９００）１／２）又は（０°±１０°，２０°～８０°，［１８０°－６０°（１－（θ－５０）２／９００）１／２］～１８０°）　　…式（２）
    　（０°±１０°，［１８０°－３０°（１－（ψ－９０）２／８１００）１／２］～１８０°，任意のψ）　　…式（３）
  16. 　第１基板に、第１主面及び前記第１主面と反対側の第２主面を有する圧電層と、前記圧電層の前記第１主面及び前記第２主面の少なくとも一方に設けられた機能電極と、を第１方向に積層する第１基板積層工程と、
    　第１主面及び前記第１主面と反対側の第２主面を有する第２基板の前記第１主面に、絶縁体及び第１ランドを積層する第２基板積層工程と、
    　前記第１基板と、前記第２基板とを、前記圧電層の前記第１主面と前記第２基板の前記第１主面とを対向させて、接合する接合工程と、
    　前記第２基板の第２主面の少なくとも一部に、絶縁体を形成する第１の絶縁体形成工程と、
    　平面視して、前記第１ランドと重なる位置に、前記第２基板を貫通する貫通孔を形成する貫通孔形成工程と、
    　前記第２基板の第２主面、前記貫通孔の側壁及び前記第１ランドの前記貫通孔に露出する面に、絶縁体を形成する第２の絶縁体形成工程と、
    　前記第２の絶縁体形成工程で形成した絶縁体の一部を除去する絶縁体除去工程と、
    　前記絶縁体除去工程の後に、前記貫通孔及び前記第２基板の第２主面に、貫通ビア及び第２ランドを形成する貫通電極形成工程と、を含み、
    　前記第２基板積層工程において、前記第１ランドは、絶縁体を介して前記第２基板の第１主面に積層され、
    　前記絶縁体除去工程において、平面視して、前記貫通孔と重なる位置の第１ランドの第２基板側の面の少なくとも一部を露出させ、
    　前記貫通電極形成工程において、少なくとも１つの第２ランドは、前記第２基板の第２主面に絶縁体を介して形成される、弾性波装置の製造方法。
  17. 　前記絶縁体除去工程において、平面視して、前記第２基板の前記第２主面の一部をさらに露出させ、
    　前記貫通電極形成工程において、少なくとも１つの第２ランドは、前記第２基板の第２主面に絶縁体を介さず形成される、請求項１６に記載の弾性波装置の製造方法。
PCT/JP2022/030987 2021-08-20 2022-08-16 弾性波装置及び弾性波装置の製造方法 WO2023022157A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280056699.6A CN117859267A (zh) 2021-08-20 2022-08-16 弹性波装置以及弹性波装置的制造方法
US18/443,472 US20240186979A1 (en) 2021-08-20 2024-02-16 Acoustic wave device and method of manufacturing acoustic wave device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163235185P 2021-08-20 2021-08-20
US63/235,185 2021-08-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/443,472 Continuation US20240186979A1 (en) 2021-08-20 2024-02-16 Acoustic wave device and method of manufacturing acoustic wave device

Publications (1)

Publication Number Publication Date
WO2023022157A1 true WO2023022157A1 (ja) 2023-02-23

Family

ID=85240617

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/030987 WO2023022157A1 (ja) 2021-08-20 2022-08-16 弾性波装置及び弾性波装置の製造方法

Country Status (3)

Country Link
US (1) US20240186979A1 (ja)
CN (1) CN117859267A (ja)
WO (1) WO2023022157A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179562A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
JP2009177736A (ja) * 2008-01-28 2009-08-06 Murata Mfg Co Ltd 電子部品の製造方法
JP2011077938A (ja) * 2009-09-30 2011-04-14 Kyocera Corp 弾性波装置及びその製造方法
WO2016159018A1 (ja) * 2015-03-31 2016-10-06 株式会社村田製作所 共振装置
US20210044277A1 (en) * 2018-06-15 2021-02-11 Resonant Inc. Transversely-excited film bulk acoustic resonator package
WO2021060522A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 弾性波装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179562A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
JP2009177736A (ja) * 2008-01-28 2009-08-06 Murata Mfg Co Ltd 電子部品の製造方法
JP2011077938A (ja) * 2009-09-30 2011-04-14 Kyocera Corp 弾性波装置及びその製造方法
WO2016159018A1 (ja) * 2015-03-31 2016-10-06 株式会社村田製作所 共振装置
US20210044277A1 (en) * 2018-06-15 2021-02-11 Resonant Inc. Transversely-excited film bulk acoustic resonator package
WO2021060522A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 弾性波装置

Also Published As

Publication number Publication date
CN117859267A (zh) 2024-04-09
US20240186979A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
WO2023085362A1 (ja) 弾性波装置
WO2022211056A1 (ja) 弾性波装置
WO2023022157A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2022211097A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2022224972A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023013694A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2022210683A1 (ja) 弾性波装置及びその製造方法
WO2022224973A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023058728A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023085368A1 (ja) 弾性波装置
WO2022168937A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023058727A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023054694A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023090460A1 (ja) 弾性波装置の製造方法
WO2023157958A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023058769A1 (ja) 弾性波装置の製造方法
WO2023058768A1 (ja) 弾性波装置の製造方法
US20240014796A1 (en) Acoustic wave device
US20230412138A1 (en) Acoustic wave device
WO2022210689A1 (ja) 弾性波装置
WO2022264914A1 (ja) 弾性波装置
WO2023085364A1 (ja) 弾性波装置
WO2024029609A1 (ja) 弾性波装置
WO2023090434A1 (ja) 弾性波装置
US20230412141A1 (en) Acoustic wave device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22858475

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280056699.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22858475

Country of ref document: EP

Kind code of ref document: A1