WO2023058727A1 - 弾性波装置及び弾性波装置の製造方法 - Google Patents

弾性波装置及び弾性波装置の製造方法 Download PDF

Info

Publication number
WO2023058727A1
WO2023058727A1 PCT/JP2022/037495 JP2022037495W WO2023058727A1 WO 2023058727 A1 WO2023058727 A1 WO 2023058727A1 JP 2022037495 W JP2022037495 W JP 2022037495W WO 2023058727 A1 WO2023058727 A1 WO 2023058727A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
main surface
wave device
substrate
elastic wave
Prior art date
Application number
PCT/JP2022/037495
Other languages
English (en)
French (fr)
Inventor
毅 山根
央 山崎
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023058727A1 publication Critical patent/WO2023058727A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves

Definitions

  • the present disclosure relates to an acoustic wave device having a piezoelectric layer containing lithium niobate or lithium tantalate and a method for manufacturing the acoustic wave device.
  • Patent Document 1 describes an elastic wave device.
  • the acoustic wave device When the acoustic wave device is wafer-level packaged by covering the electrodes with a substrate (second substrate), through vias that penetrate the substrate (second substrate) are provided.
  • the substrate (second substrate) has a first side facing the electrode and a second side facing away.
  • through holes are formed from the second surface by dry etching.
  • the through hole has a tapered shape such that the hole diameter becomes smaller as it approaches the first surface from the second surface. That is, the opening of the through-hole formed in the second surface is larger than the opening of the through-hole formed in the first surface. Therefore, on the second surface of the substrate (second substrate), the area occupied by the through via (the area where the bumps are installed) becomes large, and the layout property of the second surface of the substrate is impaired.
  • the present disclosure has been made in view of the above, and aims to provide an acoustic wave device and a method of manufacturing the acoustic wave device in which the region occupied by the through via on the second surface of the substrate (second substrate) is reduced in size. aim.
  • An elastic wave device includes a first substrate, one main surface facing the first substrate in the thickness direction of the first substrate, and the other main surface facing in the direction opposite to the one main surface in the thickness direction.
  • a functional electrode provided on at least one of the one main surface and the other main surface of the piezoelectric layer; a first main surface facing the other main surface of the piezoelectric layer; It has a second substrate having a second main surface facing in a direction opposite to the first main surface in a thickness direction, and a through hole penetrating from the first main surface to the second main surface.
  • the angle at which the side surface of the through-hole inclines from the second main surface toward the first main surface is 0° or more and 5° or less with respect to the normal to the second main surface.
  • a method of manufacturing an elastic wave device includes a through-hole forming step of forming through-holes in an object.
  • the object has a first substrate, one main surface facing the first substrate in the thickness direction of the first substrate, and the other main surface facing in the direction opposite to the one main surface in the thickness direction.
  • a piezoelectric layer ; a functional electrode provided on at least one of the one main surface and the other main surface of the piezoelectric layer; a first main surface facing the other main surface of the piezoelectric layer; a second substrate having a first main surface and a second main surface facing in a direction opposite to the first main surface; wiring disposed between the piezoelectric layer and the second substrate and connecting the piezoelectric layer and the second substrate; and a layer.
  • the through-hole forming step includes a step of performing isotropic etching, a step of depositing a protective film on the side surface and the bottom surface of the hole formed by the isotropic etching, and a step of etching the protective film on the bottom surface; are repeated to form through holes in the second main surface of the second substrate.
  • the area occupied by the through vias on the second surface of the substrate (second substrate) is reduced. Therefore, the layout property of the second surface of the substrate is improved.
  • FIG. 1A is a perspective view showing an elastic wave device according to an embodiment
  • FIG. FIG. 1B is a plan view showing the electrode structure of the embodiment.
  • FIG. 2 is a cross-sectional view of a portion along line II-II of FIG. 1A.
  • FIG. 3A is a schematic cross-sectional view for explaining Lamb waves propagating through the piezoelectric layer of the comparative example.
  • FIG. 3B is a schematic cross-sectional view for explaining a thickness-shear primary mode bulk wave propagating through the piezoelectric layer of each embodiment.
  • FIG. 4 is a schematic cross-sectional view for explaining the amplitude direction of a thickness-shear primary mode bulk wave propagating through the piezoelectric layer of each embodiment.
  • FIG. 1A is a perspective view showing an elastic wave device according to an embodiment
  • FIG. 1B is a plan view showing the electrode structure of the embodiment.
  • FIG. 2 is a cross-sectional view of a portion along line II-II of FIG.
  • FIG. 5 is an explanatory diagram showing an example of resonance characteristics of the acoustic wave device according to the embodiment.
  • FIG. 6 shows that, in the elastic wave device of each embodiment, d/2p and d/2p, where p is the center-to-center distance between adjacent electrodes or the average distance between the center-to-center distances, and d is the average thickness of the piezoelectric layer.
  • FIG. 5 is an explanatory diagram showing a relationship with a fractional band;
  • FIG. 7 is a plan view showing an example in which a pair of electrodes are provided in the elastic wave device of the embodiment.
  • FIG. 8 is a reference diagram showing an example of resonance characteristics of the acoustic wave device according to the embodiment.
  • FIG. 9 is a diagram showing the relationship between the fractional bandwidth when a large number of elastic wave resonators are configured according to each embodiment and the amount of phase rotation of the spurious impedance normalized by 180 degrees as the magnitude of the spurious; is.
  • FIG. 10 is a diagram showing the relationship between d/2p, metallization ratio MR, and fractional bandwidth.
  • FIG. 11 is a diagram showing a map of the fractional bandwidth with respect to the Euler angles (0°, ⁇ , ⁇ ) of LiNbO 3 when d/p is infinitely close to 0.
  • FIG. 12 is a modified example of the embodiment, and is a partially cutaway perspective view of the elastic wave device.
  • FIG. 13 is a schematic diagram showing the configuration of the elastic wave device of the embodiment.
  • FIG. 14 is an enlarged view enlarging the area surrounded by the frame line XIV in FIG.
  • FIG. 15 is an enlarged view enlarging the area surrounded by the frame line XV in FIG.
  • FIG. 16 is a cross-sectional view showing an intermediate product after the bonding step of the embodiment.
  • FIG. 17 is a cross-sectional view showing an intermediate product after the through-hole forming step of the embodiment.
  • FIG. 18 is a cross-sectional view showing an intermediate product after the insulating film formation process of the embodiment.
  • FIG. 19 is a cross-sectional view showing an intermediate product after the dry etching process of the embodiment.
  • FIG. 20 is a cross-sectional view showing an intermediate product after the seed layer lamination/resist film formation/plating process of the embodiment.
  • FIG. 21 is a cross-sectional view showing an intermediate product after the resist film removal/window formation process of the embodiment.
  • FIG. 22 is a cross-sectional view showing an intermediate product after the dicing process of the embodiment.
  • FIG. 23 is a cross-sectional view showing an intermediate product after soldering of the embodiment.
  • FIG. 24 is a cross-sectional view showing the elastic wave device after the polishing process of the embodiment.
  • FIG. 25 is a schematic diagram showing the configuration of an elastic wave device of a modification.
  • FIG. 1A is a perspective view showing an elastic wave device according to an embodiment
  • FIG. FIG. 1B is a plan view showing the electrode structure of the embodiment.
  • FIG. 2 is a cross-sectional view of a portion along line II-II of FIG. 1A.
  • An elastic wave device according to an embodiment includes a piezoelectric layer made of lithium niobate or lithium tantalate, and first and second electrodes facing each other in a direction intersecting the thickness direction of the piezoelectric layer.
  • the elastic wave device utilizes bulk waves in the primary mode of thickness shear.
  • the first electrode and the second electrode are adjacent electrodes, and when the thickness of the piezoelectric layer is d and the distance between the centers of the first electrode and the second electrode is p, d/ p is 0.5 or less.
  • the acoustic wave device can increase the Q value even when miniaturization is promoted.
  • Lamb waves as plate waves are used in elastic wave devices. Then, resonance characteristics due to the Lamb wave can be obtained.
  • the acoustic wave device 1 has a piezoelectric layer 2 made of LiNbO 3 .
  • the piezoelectric layer 2 may consist of LiTaO 3 .
  • the cut angle of LiNbO 3 and LiTaO 3 is Z-cut in this embodiment, but may be rotational Y-cut or X-cut.
  • the Y-propagation and X-propagation ⁇ 30° propagation orientations are preferred.
  • the thickness of the piezoelectric layer 2 is not particularly limited, it is preferably 50 nm or more and 1000 nm or less in order to effectively excite the thickness-shear primary mode.
  • the piezoelectric layer 2 has the other main surface 2a and the one main surface 2b facing each other. Electrodes 3 and 4 are provided on the other main surface 2a.
  • the electrode 3 is an example of the "first electrode” and the electrode 4 is an example of the "second electrode”.
  • the multiple electrodes 3 are multiple first electrode fingers connected to a first busbar 5 .
  • the multiple electrodes 4 are multiple second electrode fingers connected to the second bus bar 6 .
  • the plurality of electrodes 3 and the plurality of electrodes 4 are interleaved with each other.
  • the electrodes 3 and 4 have a rectangular shape and a length direction.
  • the electrode 3 and the electrode 4 next to the electrode 3 face each other in a direction perpendicular to the length direction.
  • the plurality of electrodes 3 and 4, and the first busbar 5 and second busbar 6 constitute an IDT (Interdigital Transducer) electrode.
  • Both the length direction of the electrodes 3 and 4 and the direction orthogonal to the length direction of the electrodes 3 and 4 are directions that intersect the thickness direction of the piezoelectric layer 2 . Therefore, it can be said that the electrode 3 and the electrode 4 next to the electrode 3 face each other in the direction intersecting the thickness direction of the piezoelectric layer 2 .
  • the length direction of the electrodes 3 and 4 may be interchanged with the direction orthogonal to the length direction of the electrodes 3 and 4 shown in FIGS. 1A and 1B. That is, in FIGS. 1A and 1B, the electrodes 3 and 4 may extend in the direction in which the first busbar 5 and the second busbar 6 extend. In that case, the first busbar 5 and the second busbar 6 extend in the direction in which the electrodes 3 and 4 extend in FIGS. 1A and 1B.
  • a plurality of pairs of adjacent electrodes 3 connected to one potential and electrodes 4 connected to the other potential are provided in a direction orthogonal to the length direction of the electrodes 3 and 4. It is Here, when the electrodes 3 and 4 are adjacent to each other, it does not mean that the electrodes 3 and 4 are arranged so as to be in direct contact with each other, but that the electrodes 3 and 4 are arranged with a gap therebetween. point to When the electrodes 3 and 4 are adjacent to each other, no electrode connected to the hot electrode or the ground electrode, including the other electrodes 3 and 4, is placed between the electrodes 3 and 4.
  • the logarithms need not be integer pairs, but may be 1.5 pairs, 2.5 pairs, or the like.
  • the center-to-center distance, or pitch, between the electrodes 3 and 4 is preferably in the range of 1 ⁇ m or more and 10 ⁇ m or less. Further, the center-to-center distance between the electrodes 3 and 4 is the distance between the center of the width dimension of the electrode 3 in the direction perpendicular to the length direction of the electrode 3 and the distance between the electrode 4 in the direction perpendicular to the length direction of the electrode 4 . It is the distance connecting the center of the width dimension of
  • the electrodes 3 and 4 when at least one of the electrodes 3 and 4 has a plurality of electrodes (when there are 1.5 or more pairs of electrodes when the electrodes 3 and 4 are paired as a pair of electrodes), the electrodes 3 and the electrodes
  • the center-to-center distance of 4 refers to the average value of the center-to-center distances of adjacent electrodes 3 and 4 among 1.5 or more pairs of electrodes 3 and 4 .
  • the width of the electrodes 3 and 4 that is, the dimension in the facing direction of the electrodes 3 and 4 is preferably in the range of 150 nm or more and 1000 nm or less.
  • the center-to-center distance between the electrodes 3 and 4 is the distance between the center of the dimension (width dimension) of the electrode 3 in the direction perpendicular to the length direction of the electrode 3 and the distance between the electrodes in the direction perpendicular to the length direction of the electrode 4. It is the distance connecting the center of the dimension (width dimension) of 4.
  • the direction orthogonal to the length direction of the electrodes 3 and 4 is the direction orthogonal to the polarization direction of the piezoelectric layer 2 .
  • “perpendicular” is not limited to being strictly perpendicular, but substantially perpendicular (the angle formed by the direction perpendicular to the length direction of the electrodes 3 and 4 and the polarization direction is, for example, 90° ⁇ 10°). ) can be used.
  • a support member 8 is laminated on one main surface 2b side of the piezoelectric layer 2 with an insulating layer 7 interposed therebetween.
  • the insulating layer 7 and the support member 8 have a frame-like shape and, as shown in FIG. 2, have openings 7a and 8a.
  • a cavity (air gap) 9 is thereby formed.
  • the cavity 9 is provided so as not to disturb the vibration of the excitation region C of the piezoelectric layer 2 . Therefore, the support member 8 is laminated on the main surface 2b with the insulating layer 7 interposed therebetween at a position that does not overlap the portion where at least one pair of electrodes 3 and 4 are provided. Note that the insulating layer 7 may not be provided. Therefore, the support member 8 can be laminated directly or indirectly on the one main surface 2 b of the piezoelectric layer 2 .
  • the insulating layer 7 is made of silicon oxide. However, in addition to silicon oxide, suitable insulating materials such as silicon oxynitride and alumina can be used.
  • the support member 8 is made of Si.
  • the plane orientation of the surface of Si on the piezoelectric layer 2 side may be (100), (110), or (111).
  • high-resistance Si having a resistivity of 4 k ⁇ or more is desirable.
  • the support member 8 can also be constructed using an appropriate insulating material or semiconductor material.
  • Materials for the support member 8 include, for example, aluminum oxide, lithium tantalate, lithium niobate, piezoelectric materials such as crystal, alumina, magnesia, sapphire, silicon nitride, aluminum nitride, silicon carbide, zirconia, cordierite, mullite, and steer.
  • Various ceramics such as tight and forsterite, dielectrics such as diamond and glass, and semiconductors such as gallium nitride can be used.
  • the plurality of electrodes 3, electrodes 4, first busbars 5, and second busbars 6 are made of appropriate metals or alloys such as Al and AlCu alloys.
  • the electrodes 3 and 4, the first bus bar 5 and the second bus bar 6 have a structure in which an Al film is laminated on a Ti film. Note that an adhesion layer other than the Ti film may be used.
  • an AC voltage is applied between the multiple electrodes 3 and the multiple electrodes 4 . More specifically, an AC voltage is applied between the first busbar 5 and the second busbar 6 . As a result, it is possible to obtain resonance characteristics using a thickness-shear primary mode bulk wave excited in the piezoelectric layer 2 .
  • d/p is 0.5 or less.
  • the thickness-shear primary mode bulk wave is effectively excited, and good resonance characteristics can be obtained. More preferably, d/p is 0.24 or less, in which case even better resonance characteristics can be obtained.
  • the number of pairs of the electrodes 3 and 4 is 1.5 or more.
  • the center-to-center distance p between adjacent electrodes 3 and 4 is the average distance between the center-to-center distances for each adjacent electrode 3 and electrode 4 .
  • the elastic wave device 1 of the present embodiment has the above configuration, even if the number of pairs of the electrodes 3 and 4 is reduced in order to reduce the size, the Q value is unlikely to decrease. This is because the resonator does not require reflectors on both sides, and the propagation loss is small. The reason why the above reflector is not required is that the bulk wave of the thickness-shlip primary mode is used. The difference between the Lamb wave used in the conventional acoustic wave device and the bulk wave of the thickness shear primary mode will be described with reference to FIGS. 3A and 3B.
  • FIG. 3A is a schematic cross-sectional view for explaining Lamb waves propagating through the piezoelectric layer of the comparative example.
  • FIG. 3B is a schematic cross-sectional view for explaining a thickness-shear primary mode bulk wave propagating through the piezoelectric layer of each embodiment.
  • FIG. 4 is a schematic cross-sectional view for explaining the amplitude direction of a thickness-shear primary mode bulk wave propagating through the piezoelectric layer of each embodiment.
  • FIG. 3A shows an elastic wave device as described in Patent Document 1, in which Lamb waves propagate through a piezoelectric film.
  • waves propagate through the piezoelectric film 201 as indicated by arrows.
  • the first main surface 201a and the second main surface 201b face each other, and the thickness direction connecting the first main surface 201a and the second main surface 201b is the Z direction. is.
  • the X direction is the direction in which the electrode fingers of the IDT electrodes are arranged.
  • the Lamb wave the wave propagates in the X direction as shown.
  • the wave since the vibration displacement is in the thickness sliding direction, the wave connects the other main surface 2a and the one main surface 2b of the piezoelectric layer 2. It propagates substantially in the direction, ie the Z direction, and resonates. That is, the X-direction component of the wave is significantly smaller than the Z-direction component. Further, since resonance characteristics are obtained by propagating waves in the Z direction, no reflector is required. Therefore, no propagation loss occurs when propagating to the reflector. Therefore, even if the number of electrode pairs consisting of the electrodes 3 and 4 is reduced in an attempt to promote miniaturization, the Q value is unlikely to decrease.
  • the amplitude direction of the bulk wave of the primary thickness-shear mode is defined by the first region 451 included in the excitation region C of the piezoelectric layer 2 and the second region 452 included in the excitation region C.
  • FIG. 4 schematically shows a bulk wave when a voltage is applied between the electrodes 3 and 4 so that the potential of the electrode 4 is higher than that of the electrode 3 .
  • the first region 451 is a region of the excitation region C between the virtual plane VP1 that is perpendicular to the thickness direction of the piezoelectric layer 2 and bisects the piezoelectric layer 2 and the other main surface 2a.
  • the second region 452 is a region of the excitation region C between the virtual plane VP1 and the one main surface 2b.
  • At least one pair of electrodes consisting of the electrodes 3 and 4 is arranged. It is not always necessary to have a plurality of pairs of electrode pairs. That is, it is sufficient that at least one pair of electrodes is provided.
  • the electrode 3 is an electrode connected to a hot potential
  • the electrode 4 is an electrode connected to a ground potential.
  • electrode 3 may also be connected to ground potential and electrode 4 to hot potential.
  • at least one pair of electrodes is an electrode connected to a hot potential or an electrode connected to a ground potential, as described above, and no floating electrodes are provided.
  • FIG. 5 is an explanatory diagram showing an example of resonance characteristics of the elastic wave device of the embodiment.
  • the design parameters of the acoustic wave device 1 that obtained the resonance characteristics shown in FIG. 5 are as follows.
  • Piezoelectric layer 2 LiNbO3 with Euler angles (0°, 0°, 90°) Thickness of piezoelectric layer 2: 400 nm.
  • Insulating layer 7 Silicon oxide film with a thickness of 1 ⁇ m.
  • Support member 8 Si.
  • the length of the excitation region C is the dimension along the length direction of the electrodes 3 and 4 of the excitation region C.
  • the inter-electrode distances of the electrode pairs consisting of the electrodes 3 and 4 are all equal in the plurality of pairs. That is, the electrodes 3 and 4 were arranged at equal pitches.
  • d/p is more preferably 0.5 or less, as described above. is less than or equal to 0.24. This will be explained with reference to FIG.
  • FIG. 6 shows, in the acoustic wave device of the embodiment, d/2p and the ratio as a resonator, where p is the center-to-center distance between adjacent electrodes or the average distance of the center-to-center distances, and d is the average thickness of the piezoelectric layer.
  • FIG. 4 is an explanatory diagram showing a relationship with a band
  • At least one pair of electrodes may be one pair, and p is the center-to-center distance between adjacent electrodes 3 and 4 in the case of one pair of electrodes. In the case of 1.5 pairs or more of electrodes, the average distance between the centers of adjacent electrodes 3 and 4 should be p.
  • the thickness d of the piezoelectric layer if the piezoelectric layer 2 has variations in thickness, a value obtained by averaging the thickness may be adopted.
  • FIG. 7 is a plan view showing an example in which a pair of electrodes are provided in the elastic wave device of the embodiment.
  • elastic wave device 31 a pair of electrodes having electrode 3 and electrode 4 is provided on the other main surface 2 a of piezoelectric layer 2 .
  • K in FIG. 7 is the intersection width.
  • the number of pairs of electrodes may be one. Even in this case, if the above d/p is 0.5 or less, it is possible to effectively excite the bulk wave in the primary mode of thickness shear.
  • the excitation region which is a region in which the plurality of electrodes 3 and 4 overlap when viewed in the direction in which any of the adjacent electrodes 3 and 4 are facing each other, has the above-described It is desirable that the metallization ratio MR of adjacent electrodes 3 and 4 satisfy MR ⁇ 1.75(d/p)+0.075. In that case, spurious can be effectively reduced. This will be described with reference to FIGS. 8 and 9.
  • FIG. 8
  • FIG. 8 is a reference diagram showing an example of resonance characteristics of the acoustic wave device according to the embodiment.
  • a spurious signal indicated by an arrow B appears between the resonance frequency and the anti-resonance frequency.
  • the metallization ratio MR will be explained with reference to FIG. 1B.
  • the excitation region means a region where the electrode 3 and the electrode 4 overlap each other when the electrode 3 and the electrode 4 are viewed in a direction perpendicular to the length direction of the electrode 3 and the electrode 4, i.e., in a facing direction. 3 and an overlapping area between the electrodes 3 and 4 in the area between the electrodes 3 and 4 .
  • the area of the electrodes 3 and 4 in the excitation region C with respect to the area of this excitation region is the metallization ratio MR. That is, the metallization ratio MR is the ratio of the area of the metallization portion to the area of the drive region. When a plurality of pairs of electrodes are provided, MR may be the ratio of the metallization portion included in the entire excitation region to the total area of the excitation region.
  • FIG. 9 is a diagram showing the relationship between the fractional bandwidth and the amount of phase rotation of the spurious impedance normalized by 180 degrees as the magnitude of the spurious when a large number of acoustic wave resonators are configured according to this embodiment. be.
  • the ratio band was adjusted by changing the film thickness of the piezoelectric layer and the dimensions of the electrodes.
  • FIG. 8 shows the results obtained when a Z-cut LiNbO3 piezoelectric layer is used, but the same tendency is obtained when piezoelectric layers with other cut angles are used.
  • the spurious is as large as 1.0.
  • the fractional band exceeds 0.17, that is, when it exceeds 17%, a large spurious with a spurious level of 1 or more changes the passband appear within. That is, as in the resonance characteristics shown in FIG. 7, a large spurious component indicated by arrow B appears within the band. Therefore, the specific bandwidth is preferably 17% or less. In this case, by adjusting the film thickness of the piezoelectric layer 2 and the dimensions of the electrodes 3 and 4, the spurious response can be reduced.
  • FIG. 10 is a diagram showing the relationship between d/2p, metallization ratio MR, and fractional bandwidth.
  • various elastic wave devices having different d/2p and MR were constructed, and the fractional bandwidth was measured.
  • the hatched portion on the right side of the dashed line D in FIG. 10 is the area where the fractional bandwidth is 17% or less.
  • FIG. 11 is a diagram showing a map of the fractional band with respect to the Euler angles (0°, ⁇ , ⁇ ) of LiNbO3 when d/p is brought infinitely close to 0.
  • a hatched portion in FIG. 11 is a region where a fractional bandwidth of at least 5% or more is obtained. If the range of this area is approximated, it becomes the range represented by the following formulas (1), (2) and (3).
  • the fractional band can be sufficiently widened, which is preferable.
  • the present disclosure may be the following modified elastic wave device 81 .
  • FIG. 12 is a modified example, and is a perspective view of the elastic wave device with a part cut away.
  • a modified elastic wave device 81 has a support substrate 82 .
  • the supporting member 8 (see FIG. 1A etc.) is cut into a plate shape.
  • a support substrate 82 for the support member 8 is provided with a concave portion whose upper surface is open.
  • a piezoelectric layer 83 is laminated on the support substrate 82 .
  • a hollow portion 9 is thereby formed.
  • An IDT electrode 84 is provided on the piezoelectric layer 83 above the cavity 9 .
  • Reflectors 85 and 86 are provided on both sides of the IDT electrode 84 in the elastic wave propagation direction.
  • the IDT electrode 84 has a first bus bar 84a, a second bus bar 84b, an electrode 84c as a plurality of first electrode fingers, and an electrode 84d as a plurality of second electrode fingers.
  • the multiple electrodes 84c are connected to the first bus bar 84a.
  • the multiple electrodes 84d are connected to the second bus bar 84b.
  • the multiple electrodes 84c and the multiple electrodes 84d are interposed.
  • the elastic wave device 81 a Lamb wave as a plate wave is excited by applying an AC electric field to the IDT electrodes 84 on the cavity 9. Since the reflectors 85 and 86 are provided on both sides, it is possible to obtain the resonance characteristics of the Lamb wave. Thus, the elastic wave device of the present disclosure may utilize plate waves. Next, details of the elastic wave device of the embodiment will be described.
  • FIG. 13 is a schematic diagram showing the configuration of the elastic wave device of the embodiment.
  • FIG. 14 is an enlarged view enlarging the area surrounded by the frame line XIV in FIG.
  • the acoustic wave device 1A includes a first substrate 8A, a piezoelectric layer 2, a functional electrode 84A, and a second substrate 50. Also, the first substrate 8A, the piezoelectric layer 2, the functional electrode 84A, and the second substrate 50 are arranged in this order in the thickness direction of the first substrate 8A.
  • a through hole 51 is provided in the second substrate 50 .
  • a via electrode 52 is provided in the through hole 51 .
  • the first substrate 8A is obtained by cutting the supporting member 8 (see FIG. 1A, etc.) into a plate shape.
  • the piezoelectric layer 2 has one main surface 2b facing the first substrate 8A in the thickness direction of the first substrate 8A and the other main surface 2a facing in the direction opposite to the one main surface 2b in the thickness direction.
  • An insulating layer 7 (see FIG. 1A, etc.) is provided between the first substrate 8A and the piezoelectric layer 2 .
  • the insulating layer 7 is sometimes called an intermediate layer.
  • the thickness direction of the first substrate 8A the direction in which one main surface 2b faces is referred to as a first thickness direction Z1.
  • a direction opposite to the first thickness direction Z1 is called a second thickness direction Z2.
  • an opening 7a is provided in the central portion of the insulating layer 7. As shown in FIG. On the other hand, the opening 8a (see FIG. 1) is not provided in the first substrate 8A. Therefore, the first thickness direction Z1 of the hollow portion 9 is covered with the first substrate 8A.
  • the functional electrode 84A is the IDT electrode 84 (see FIG. 12) and is provided on the other main surface 2a of the piezoelectric layer 2.
  • the piezoelectric layer 2 is provided on at least one of the main surface 2b and the other main surface 2a.
  • a wiring layer 20 for electrically connecting the functional electrodes 84A and the via electrodes 52 is provided between the piezoelectric layer 2 and the second substrate 50 .
  • the wiring layer 20 has an intermediate wiring layer 21, a second wiring layer 22, and a first wiring layer 23 which are laminated in order from the first thickness direction Z1.
  • the intermediate wiring layer 21 is electrically connected to the first bus bar 84a and the second bus bar 84b (see FIG. 12) of the functional electrode 84A.
  • the second wiring layer 22 is an Au layer.
  • the first wiring layer 23 has a plurality of layers made of different metals, and in this embodiment, has a Ti layer, a Pt layer, and an Au layer that are laminated in order from the via electrode side (second thickness direction Z2). are doing.
  • the second wiring layer 22 is formed on the first substrate 8A, and the first wiring layer 23 is formed on the second substrate 50. As shown in FIG. Then, when bonding the first substrate 8A and the second substrate 50, the Au layer of the second wiring layer 22 and the Au layer of the first wiring layer 23 are bonded (Au—Au bonding).
  • a frame portion 40 surrounding the functional electrode 84A and the wiring layer 20 is provided between the piezoelectric layer 2 and the second substrate 50 .
  • the frame portion 40 seals between the piezoelectric layer 2 and the second substrate 50 .
  • the frame portion 40 includes a first frame layer 41, a second frame layer 42, a third frame layer 43, and a fourth frame layer 44 which are laminated in order from the second thickness direction Z2.
  • the first frame layer 41 is made of the same material as the first wiring layer 23 . That is, the first frame layer 41 is formed on the second substrate 50 at the same time as the first wiring layer 23 .
  • the second frame layer 42 is made of the same material as the second wiring layer 22 and is deposited on the first substrate 8A simultaneously with the second wiring layer 22 .
  • the first frame layer 41 and the second frame layer 42 are Au—Au bonded in the same manner as the first wiring layer 23 and the second wiring layer 22 .
  • the third frame portion 33 is made of the same material as the intermediate wiring layer 21 and is a layer formed simultaneously with the intermediate wiring layer 21 .
  • the fourth frame portion 34 is made of the same material as the functional electrode 84A, and is a layer formed simultaneously with the functional electrode 84A.
  • the second substrate 50 is made of Si.
  • the material of the second substrate 50 is not limited to Si, and the same material as that of the first substrate 8A can be used.
  • the second substrate 50 has a first main surface 50a facing the first thickness direction Z1, a second main surface 50b facing the second thickness direction Z2, and through holes 51 penetrating from the first main surface 50a to the second main surface. and have The first principal surface 50 a faces the other principal surface 2 a of the piezoelectric layer 2 .
  • the second major surface 50b faces the direction opposite to the first major surface 50a in the thickness direction.
  • the through hole 51 penetrates the second substrate 50 in the thickness direction.
  • the first wiring layer 23 is arranged at the bottom of the through hole 51 in the first thickness direction Z1.
  • the first wiring layer 23 (wiring layer 20) is provided with a recess 25 recessed from the through hole 51 in the first thickness direction Z1 (see FIG. 19).
  • the angle ⁇ between the side surface 51a of the through-hole 51 and the normal G to the second main surface 50b is 0° or more and 5° or less.
  • the normal G is referred to as an imaginary line extending in the first thickness direction from the intersection (corner) between the side surface 51a and the second main surface 50b. Therefore, the side surface 51a of the through-hole 51 of this embodiment has a small inclination angle, and the opening of the through-hole 51 formed in the second main surface 50b is also small.
  • an insulating layer 54 is provided on the first main surface 50a and the second main surface 50b.
  • the insulating layer 54 is a silicon oxide film made of Si. 14, the insulating layer 54 is also provided on the side surface 51a of the through hole 51. As shown in FIG. That is, the insulating layer (silicon oxide film) 54 covers the side surface 51 a of the through hole 51 .
  • a seed layer 55 is provided on the inner peripheral side of the insulating layer 54 provided on the side surface 51 a of the through hole 51 .
  • the seed layer 55 is connected to the first wiring layer 23 arranged at the bottom of the through hole 51 in the first thickness direction Z1.
  • the seed layer 55 is preferably a single layer made of Cu or Ti from the viewpoint of adhesion to the second substrate 50 and low resistance.
  • the seed layer 55 is preferably formed by laminating a Ti layer and a Cu layer in this order.
  • a via electrode 52 is provided inside the through hole 51 and on the inner peripheral side of the seed layer 55 . That is, the seed layer 55 is arranged between the via electrode 52 and the insulating layer (silicon oxide film) 54 . Also, the end of the via electrode 52 in the first thickness direction Z1 is electrically connected to the first wiring layer 23 through the seed layer 55 . Further, as shown in FIG. 13, an under bump metal 56 is provided in the second thickness direction Z2 of the via electrode 52 . A bump 57 is laminated on the under bump metal 56 in the second thickness direction Z2.
  • the opening of the through hole 51 in the second thickness direction Z2 is small, the area occupied by the via electrode 52 on the second main surface 50b of the second substrate 50 is also small. Therefore, the layout property of the second main surface 50b of the second substrate 50 is improved. Next, details inside the through hole 51 will be described.
  • FIG. 15 is an enlarged view of the area surrounded by the frame line XV in FIG.
  • a side surface 51 a of the through hole 51 is provided with unevenness formed in the process of forming the through hole 51 .
  • the surface roughness L1 of the side surface 51a is 10 nm or more.
  • the surface roughness of the side surface 51a is the height of a convex portion protruding toward the through hole 51 with reference to a concave portion forming the bottom surface of the unevenness. That is, the height L1 of the convex portion of the uneven side surface 51a is 10 nm or more.
  • the height of the convex portion of the uneven side surface 51a is simply referred to as the height of the side surface 51a.
  • the insulating layer 54 and the seed layer 55 provided on the inner peripheral side of the side surface 51a are less likely to come off.
  • the insulating layer 54 and the seed layer 55 provided on the inner peripheral side of the side surface 51a may break. If the insulating layer 54 is a silicon oxide film and has a thickness of 100 nm or more, the insulating property is ensured and it becomes a functional film.
  • the height L1 (surface roughness) of the protrusions on the side surface 51a of the through-hole 51 is set to 100 nm in order to prevent disconnection of the insulating layer 54, which has a thickness of at least 100 nm. It is below.
  • the height (surface roughness) L1 of the convex portion of the side surface 51a may be less than 10 nm or greater than 100 nm.
  • the height amount of the convex portion can be confirmed with a scanning electron microscope (SEM).
  • the thickness L2 of the insulating layer 54 is 50 nm or more and 3 ⁇ m or less.
  • the thickness L2 of the insulating layer 54 is thicker than 100 nm and not less than 1 ⁇ m. This is because the height (surface roughness) L1 of the convex portion of the side surface 51a is 100 nm or less, so that if the thickness L2 of the insulating layer 54 is thicker than 100 nm, disconnection does not occur.
  • the thickness L2 of the insulating layer 54 may exceed 50 nm or may be less than 3 ⁇ m.
  • the thickness L3 of the seed layer 55 is larger than the height L1 (surface roughness) of the protrusions on the side surface 51a and is 300 ⁇ m or less.
  • the seed layer is formed by laminating a Ti layer and a Cu layer in that order, the Ti layer and the Cu layer are laminated in that order on the insulating layer (silicon oxide film) 54 .
  • the seed layer 55 is a single Ti layer, the Ti layer is laminated on the insulating layer (silicon oxide film) 54 .
  • the thickness of the Ti layer of the seed layer 55 is larger than the height L1 (surface roughness) of the protrusions of the side surface 51a and is 300 ⁇ m or less. This avoids disconnection of the seed layer 55 (Ti layer).
  • the thickness L3 of the seed layer 55 may be equal to or less than the height L1 (surface roughness) of the convex portion of the side surface 51a, or may exceed 300 ⁇ m.
  • the thickness of the Cu layer may be greater than the height L1 (surface roughness) of the protrusions on the side surface and 300 ⁇ m or less. . This is also because disconnection of the Cu layer can be avoided.
  • a method of manufacturing an acoustic wave device includes a bonding step S1, a through hole forming step S2, an insulating film forming step S3, a dry etching step S4, a seed layer lamination/resist film forming/plating step S5, and a resist film removal.
  • It includes a window forming step S6, a dicing step S7, a soldering step S8, and a singulation/polishing step S9.
  • FIG. 16 is a cross-sectional view showing an intermediate product after the bonding process of the embodiment.
  • the bonding step S1 is a step of bonding the first substrate 8A and the second substrate 50 together.
  • the intermediate wiring layer 21 and the second wiring layer 22 of the wiring layers 20 are provided on the first substrate 8A.
  • the first wiring layer 23 is provided on the second substrate 50 side.
  • the second frame layer 42, the third frame layer 43, and the fourth frame layer 44 of the frame portion 40 are provided on the first substrate 8A.
  • the first frame layer 41 is provided on the second substrate 50 side.
  • the second wiring layer 22 (Au layer) and the Au layer of the first wiring layer 23 are Au--Au bonded.
  • the second frame layer 42 (Au layer) and the Au layer of the first frame layer 41 are Au—Au bonded.
  • the second wiring layer 22 and the first wiring layer 23 are joined, and the Au layers of the second frame layer 42 and the first frame layer 41 are joined. Therefore, an intermediate product 90 in which the first substrate 8A and the second substrate 50 are integrated is manufactured.
  • the intermediate product 90 shown in FIG. 16 is a part (one) of the collective intermediate product in which the multiple intermediate products 90 are aggregated.
  • the intermediate product 90 may be referred to as an object to be processed (object) in each step.
  • FIG. 17 is a cross-sectional view showing an intermediate product after the through-hole forming step of the embodiment.
  • the through-hole forming step S2 is a step of forming through-holes 51 in the second substrate 50 of the intermediate product 90 .
  • the method of forming the through hole 51 includes a step of isotropically etching the second main surface 50b of the second substrate 50, and a step of depositing a protective film on the side and bottom surfaces of the hole formed by the isotropic etching. and the step of etching the protective film on the bottom surface are repeated.
  • the angle ⁇ of the side surface 51a of the through hole 51 is 0° or more and 5° or less with respect to the normal line G of the second main surface 50b (see FIG. 14).
  • the insulating layer 54 is provided on the second main surface 50b of the second substrate 50 . Therefore, in the present embodiment, part of the insulating layer 54 provided on the second main surface 50b is also removed by the through-hole forming step S2. In addition, unevenness is formed on the side surface 51a of the through hole 51 by the through hole forming step S2 (see FIG. 15). Moreover, the height L1 of the convex portion of the side surface 51a is 10 nm or more.
  • FIG. 18 is a cross-sectional view showing an intermediate product after the insulating film forming process of the embodiment.
  • the insulating film forming step S ⁇ b>3 is a step of forming the insulating layer 54 on the side surface 51 a of the through hole 51 .
  • TEOS tetraethoxy silane
  • FIG. 19 is a cross-sectional view showing an intermediate product after the dry etching step of the embodiment.
  • the dry etching step S ⁇ b>4 is a step of removing the insulating layer 54 exposed from the through hole 51 .
  • the insulating layer 54 exposed from the through hole 51 is the insulating layer 54 laminated on the wiring layer 20 . Therefore, a part of the wiring layer 20 is exposed from the through hole 51 according to the dry etching step S4.
  • the gas used in the dry etching step S4 is any one of C4F8 gas, CF4 gas, CHF3 gas, and SF6 gas. Moreover, the dry etching step S4 is performed so as to satisfy the over edge condition. Accordingly, the recess 25 is formed in the wiring layer 20 arranged in the first thickness direction Z1 of the insulating layer 54 . The concave portion 25 is formed in the first wiring layer 23 arranged in the second thickness direction Z2 in the wiring layer 20 .
  • the bottom surface of the concave portion 25 becomes the Ti layer. Also, when the depth of the recess 25 is such that the Ti layer is completely removed in the thickness direction, the bottom of the recess 25 becomes the Pt layer. Further, when the depth of the recess 25 is such that the Ti layer and the Pt layer are removed, the bottom of the recess 25 becomes the Au layer.
  • the bottom surface of the concave portion 25 may be any of a Ti layer, a Pt layer, and an Au layer.
  • the first wiring layer 23 may be formed of materials other than the Ti layer, Pt layer, and Au layer. In such a case (when the first wiring layer 23 has the first layer, . It may be the (n-1)th layer. Note that n is an integer of 2 or more.
  • FIG. 20 is a cross-sectional view showing an intermediate product after the seed layer lamination/resist film formation/plating process of the embodiment.
  • the seed layer stacking/resist film forming/plating step S5 is a step of forming the seed layer 55, then forming a resist film, and then plating.
  • the places where the seed layer 55 is laminated are the insulating layer 54 provided on the second main surface 50b of the second substrate 50, the side surface 51a of the through hole 51, and the recess 25.
  • the seed layer 55 laminated in the concave portion 25 is laminated on any one of the Ti layer, Pt layer, and Au layer in the first wiring layer 23 .
  • the seed layer 55 is composed of a Ti layer and a Cu layer, and when the contacting layer is a single layer of a Ti layer or a Pt layer, the Ti layer and the Cu layer are laminated on the first wiring layer 23 in this order. be.
  • the step of laminating the seed layer 55 may be referred to as a seed layer laminating step.
  • the location where the resist film 60 is laminated is on the seed layer 55 laminated in the second thickness direction Z2 of the second main surface 50b.
  • An opening 61 is provided in the resist film 60 .
  • the opening 61 exposes the through hole 51 and the periphery of the opening of the through hole 51 in the second thickness direction Z2.
  • the portion to be plated is the portion exposed from the opening 61 of the resist film 60 . Moreover, it is preferable to subject the exposed portion of the resist film 60 from the opening 61 to surface treatment by the PR method before plating. Plating is performed in order of Au, Ti, and Cu. According to this, the via electrode 52 is formed in the through hole 51 . Also, an under bump metal 56 is formed in the opening 61 .
  • FIG. 21 is a cross-sectional view showing an intermediate product after the resist film removal/window formation process of the embodiment.
  • the resist film removal/window formation step S6 is a step of removing the resist film 60 and then forming the bump window 63 and the dicing window 64 .
  • the excess seed layer 55 is also removed.
  • the extra seed layer 55 is the seed layer 55 laminated on the insulating layer 54 on the second main surface 50b.
  • a method of forming the bump window 63 and the dicing window 64 is to provide a resist layer (not shown) at the locations where the bump window 63 and the dicing window 64 are to be formed, and form an insulating film on the resist layer. After that, the resist layer is removed. According to this, the portion provided with the resist layer becomes an opening that is not covered with the insulating layer.
  • the bump window 63 exposes the central portion of the under bump metal 56 in the second thickness direction Z2. Further, the dicing window 64 exposes the boundary between the plurality of intermediate products 90 on the second main surface 50 b of the second substrate 50 .
  • FIG. 22 is a cross-sectional view showing an intermediate product after the dicing process of the embodiment.
  • the dicing step S7 is a step of cutting in the thickness direction by dicing. Specifically, the portion of the second substrate 50 exposed from the dicing window 64 is cut to cut the second substrate 50 . After cutting the second substrate 50, the area of the first substrate 8A overlapping the dicing window 64 is also cut to form a cut 64a in the first substrate 8A. According to this, the plurality of intermediate products 90 are connected to each other via the connecting portion 64b (part of the first substrate 8A).
  • FIG. 23 is a cross-sectional view showing an intermediate product after soldering of the embodiment.
  • the soldering step S8 is a step of printing solder on the portion of the under bump metal 56 exposed from the bump window 63 and then flowing the solder to form the bump 57 .
  • FIG. 24 is a cross-sectional view showing the acoustic wave device after the singulation/polishing process of the embodiment.
  • the singulation/polishing step S9 is a step of singulating the intermediate product 90 by cutting the connecting portion 64b and then polishing the first substrate 8A.
  • the polishing of the first substrate 8A is performed from the surface of the first substrate 8A in the first thickness direction Z1, and is polished to such an extent that the connecting portion 64b does not remain. Thereby, a plurality of elastic wave devices 1 are manufactured, and the method for manufacturing the elastic wave device 1A is completed.
  • FIG. 25 is a schematic diagram showing the configuration of a modified elastic wave device.
  • the first wiring layer 23 may be a single layer made of Au.
  • the insulating layer 54 may not be laminated on the second main surface 50b of the second substrate 50 .

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

基板（第２基板）の第２面において貫通ビアが占める領域が小型化した弾性波装置及び弾性波装置の製造方法を提供する。弾性波装置は、第１基板と、第１基板の厚み方向において第１基板と対向する一方主面と、厚み方向において一方主面と反対方向を向く他方主面と、を有する圧電層と、圧電層の一方主面および他方主面の少なくとも一方に設けられた機能電極と、圧電層の他方主面と対向する第１主面と、厚み方向において第１主面と反対方向を向く第２主面と、第１主面から第２主面に貫通する貫通孔と、を有する第２基板と、を有し、貫通孔の側面が、第２主面から第１主面に向かうにつれて傾斜する角度は、第２主面に対する法線を基準に０°以上５°以下である。

Description

弾性波装置及び弾性波装置の製造方法
　本開示は、ニオブ酸リチウムまたはタンタル酸リチウムを含む圧電層を有する弾性波装置及び弾性波装置の製造方法に関する。
　特許文献１には、弾性波装置が記載されている。
特開２０１２－２５７０１９号公報
　弾性波装置は、電極の上を基板（第２基板）で覆い、ウエハーレベルパッケージ化した場合、基板（第２基板）を貫通する貫通ビアが設けられる。基板（第２基板）は、電極の方を向く第１面と、反対側を向く第２面と、を有している。従来は、ドライエッチングにより第２面から貫通孔を形成している。貫通孔は、第２面から第１面に近づくにつれて穴径が小さくなるようなテーパ状となっている。つまり、第１面に形成される貫通孔の開口よりも第２面に形成される貫通孔の開口が大きい。よって、基板（第２基板）の第２面において、貫通ビアが占める領域（バンプが設置される領域）が大型化し、基板の第２面のレイアウト性が損なわれる。
　本開示は、上記に鑑みてなされたものであって、基板（第２基板）の第２面において貫通ビアが占める領域が小型化した弾性波装置及び弾性波装置の製造方法を提供することを目的とする。
　一態様に係る弾性波装置は、第１基板と、前記第１基板の厚み方向において前記第１基板と対向する一方主面と、前記厚み方向において前記一方主面と反対方向を向く他方主面と、を有する圧電層と、前記圧電層の前記一方主面および前記他方主面の少なくとも一方に設けられた機能電極と、前記圧電層の前記他方主面と対向する第１主面と、前記厚み方向において前記第１主面と反対方向を向く第２主面と、前記第１主面から前記第２主面に貫通する貫通孔と、を有する第２基板と、を有している。前記貫通孔の側面が、前記第２主面から前記第１主面に向かうにつれて傾斜する角度は、前記第２主面に対する法線を基準に０°以上５°以下である。
　他の態様に係る弾性波装置の製造方法は、対象物に貫通孔を形成する貫通孔形成工程を含む。前記対象物は、第１基板と、前記第１基板の厚み方向において前記第１基板と対向する一方主面と、前記厚み方向において前記一方主面と反対方向を向く他方主面と、を有する圧電層と、前記圧電層の前記一方主面および前記他方主面の少なくとも一方に設けられた機能電極と、前記圧電層の前記他方主面と対向する第１主面と、前記厚み方向において前記第１主面と反対方向を向く第２主面と、を有する第２基板と、前記圧電層と前記第２基板との間に配置され、前記圧電層と前記第２基板とを接合する配線層と、を有する。前記貫通孔形成工程は、等方性エッチングを行う工程と、前記等方性エッチングにより形成された穴の側面と底面に保護膜を堆積する工程と、前記底面の保護膜をエッチングする工程と、を繰り返して行って前記第２基板の前記第２主面に対して貫通孔を形成する。
　本開示によれば、基板（第２基板）の第２面において貫通ビアが占める領域が小型化する。よって、基板の第２面のレイアウト性が向上する。
図１Ａは、実施形態の弾性波装置を示す斜視図である。 図１Ｂは、実施形態の電極構造を示す平面図である。 図２は、図１ＡのＩＩ－ＩＩ線に沿う部分の断面図である。 図３Ａは、比較例の圧電層を伝播するラム波を説明するための模式的な断面図である。 図３Ｂは、各実施形態の圧電層を伝播する厚み滑り１次モードのバルク波を説明するための模式的な断面図である。 図４は、各実施形態の圧電層を伝播する厚み滑り１次モードのバルク波の振幅方向を説明するための模式的な断面図である。 図５は、実施形態の弾性波装置の共振特性の例を示す説明図である。 図６は、各実施形態の弾性波装置において、隣り合う電極の中心間距離または中心間距離の平均距離をｐ、圧電層の平均厚みをｄとした場合、ｄ／２ｐと、共振子としての比帯域との関係を示す説明図である。 図７は、実施形態の弾性波装置において、１対の電極が設けられている例を示す平面図である。 図８は、実施形態の弾性波装置の共振特性の一例を示す参考図である。 図９は、各実施形態に従って、多数の弾性波共振子を構成した場合の比帯域と、スプリアスの大きさとしての１８０度で規格化されたスプリアスのインピーダンスの位相回転量との関係を示す図である。 図１０は、ｄ／２ｐと、メタライゼーション比ＭＲと、比帯域との関係を示す図である。 図１１は、ｄ／ｐを限りなく０に近づけた場合のＬｉＮｂＯ３のオイラー角（０°，θ，ψ）に対する比帯域のマップを示す図である。 図１２は、実施形態の変形例であって、弾性波装置の一部分を切欠いた斜視図である。 図１３は、実施形態の弾性波装置の構成を示す模式図である。 図１４は、図１３の枠線ＸＩＶに囲まれた範囲を拡大した拡大図である。 図１５は、図１４の枠線ＸＶに囲まれた範囲を拡大した拡大図である。 図１６は、実施形態の接合工程後の中間生成物を示す断面図である。 図１７は、実施形態の貫通孔形成工程後の中間生成物を示す断面図である。 図１８は、実施形態の絶縁膜形成工程後の中間生成物を示す断面図である。 図１９は、実施形態のドライエッチング工程後の中間生成物を示す断面図である。 図２０は、実施形態のシード層積層・レジスト膜形成・メッキ処理工程後の中間生成物を示す断面図である。 図２１は、実施形態のレジスト膜除去・窓形成工程後の中間生成物を示す断面図である。 図２２は、実施形態のダイシング工程後の中間生成物を示す断面図である。 図２３は、実施形態のはんだ付け後の中間生成物を示す断面図である。 図２４は、実施形態の研磨工程後の弾性波装置を示す断面図である。 図２５は、変形例の弾性波装置の構成を示す模式図である。
　以下に、本開示の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本開示が限定されるものではない。なお、本開示に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能である変形例や第２実施の形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
（実施形態）
　図１Ａは、実施形態の弾性波装置を示す斜視図である。図１Ｂは、実施形態の電極構造を示す平面図である。図２は、図１ＡのＩＩ－ＩＩ線に沿う部分の断面図である。最初に、弾性波装置の基本的な構成を説明する。実施形態の弾性波装置は、ニオブ酸リチウムまたはタンタル酸リチウムからなる圧電層と、圧電層の厚み方向に交差する方向において対向する第１電極及び第２電極とを備える。弾性波装置は、厚み滑り１次モードのバルク波が利用されている。また、第２の発明では、第１電極及び前記第２電極は隣り合う電極同士であり、圧電層の厚みをｄ、第１電極及び第２電極の中心間距離をｐとした場合、ｄ／ｐが０．５以下とされている。それによって、弾性波装置は、小型化を進めた場合であっても、Ｑ値を高めることができる。また、弾性波装置は、板波としてのラム波が利用される。そして、上記ラム波による共振特性を得ることができる。
　詳細には、図１Ａと図１Ｂと図２に示すように、弾性波装置１は、ＬｉＮｂＯ３からなる圧電層２を有する。圧電層２は、ＬｉＴａＯ３からなるものであってもよい。ＬｉＮｂＯ３やＬｉＴａＯ３のカット角は、本実施形態では、Ｚカットであるが、回転ＹカットやＸカットであってもよい。好ましくは、Ｙ伝搬及びＸ伝搬±３０°の伝搬方位が好ましい。圧電層２の厚みは、特に限定されないが、厚み滑り１次モードを効果的に励振するには、５０ｎｍ以上、１０００ｎｍ以下が好ましい。圧電層２は、対向し合う他方主面２ａと一方主面２ｂを有する。他方主面２ａ上に、電極３及び電極４が設けられている。
　ここで電極３が「第１電極」の一例であり、電極４が「第２電極」の一例である。図１Ａ及び図１Ｂでは、複数の電極３が、第１のバスバー５に接続されている複数の第１の電極指である。複数の電極４は、第２のバスバー６に接続されている複数の第２の電極指である。複数の電極３及び複数の電極４は、互いに間挿し合っている。
　電極３及び電極４は、矩形形状を有し、長さ方向を有する。この長さ方向と直交する方向において、電極３と、電極３の隣の電極４と、が対向している。これら複数の電極３と電極４、及び第１のバスバー５と第２のバスバー６によりＩＤＴ（Ｉｎｔｅｒｄｉｇｉｔａｌ　Ｔｒａｎｓｕｄｕｃｅｒ）電極が構成されている。
　電極３、電極４の長さ方向、及び、電極３、電極４の長さ方向と直交する方向はいずれも、圧電層２の厚み方向に交差する方向である。このため、電極３と、電極３の隣の電極４と、は、圧電層２の厚み方向に交差する方向において対向しているともいえる。また、電極３と電極４の長さ方向が図１Ａ及び図１Ｂに示す電極３と電極４の長さ方向に直交する方向と入れ替わってもよい。すなわち、図１Ａ及び図１Ｂにおいて、第１のバスバー５及び第２のバスバー６が延びている方向に電極３と電極４を延ばしてもよい。その場合、第１のバスバー５及び第２のバスバー６は、図１Ａ及び図１Ｂにおいて電極３と電極４が延びている方向に延びることとなる。
　そして、一方電位に接続される電極３と、他方電位に接続される電極４と、が隣り合う１対の構造が、上記電極３と電極４の長さ方向と直交する方向に、複数対設けられている。ここで電極３と電極４とが隣り合うとは、電極３と電極４とが直接接触するように配置されている場合ではなく、電極３と電極４とが間隔を介して配置されている場合を指す。また、電極３と電極４とが隣り合う場合、電極３と電極４との間には、他の電極３、電極４を含む、ホット電極やグランド電極に接続される電極は配置されない。この対数は、整数対である必要はなく、１．５対や２．５対などであってもよい。
　電極３と電極４との間の中心間距離すなわちピッチは、１μｍ以上、１０μｍ以下の範囲が好ましい。また、電極３と電極４との間の中心間距離とは、電極３の長さ方向と直交する方向における電極３の幅寸法の中心と、電極４の長さ方向と直交する方向における電極４の幅寸法の中心とを結んだ距離となる。
　さらに、電極３と電極４のうちの少なくとも一方が複数本ある場合（電極３と電極４を一対の電極組とした場合に、１．５対以上の電極組がある場合）、電極３と電極４の中心間距離は、１．５対以上の電極３と電極４のうち隣り合う電極３と電極４のそれぞれの中心間距離の平均値を指す。
　また、電極３と電極４の幅、すなわち電極３と電極４の対向方向の寸法は、１５０ｎｍ以上、１０００ｎｍ以下の範囲が好ましい。なお、電極３と電極４間の中心間距離とは、電極３の長さ方向と直交する方向における電極３の寸法（幅寸法）の中心と、電極４の長さ方向と直交する方向における電極４の寸法（幅寸法）の中心とを結んだ距離となる。
　また、本実施形態では、Ｚカットの圧電層を用いているため、電極３、電極４の長さ方向と直交する方向は、圧電層２の分極方向に直交する方向となる。圧電層２として他のカット角の圧電体を用いた場合には、この限りでない。ここにおいて、「直交」とは、厳密に直交する場合のみに限定されず、略直交（電極３、電極４の長さ方向と直交する方向と分極方向とのなす角度が例えば９０°±１０°）でもよい。
　圧電層２の一方主面２ｂ側には、絶縁層７を介して支持部材８が積層されている。絶縁層７及び支持部材８は、枠状の形状を有し、図２に示すように、開口部７ａ、８ａを有する。それによって、空洞部（エアギャップ）９が形成されている。
　空洞部９は、圧電層２の励振領域Ｃの振動を妨げないために設けられている。従って、上記支持部材８は、少なくとも１対の電極３、電極４が設けられている部分と重ならない位置において、一方主面２ｂに絶縁層７を介して積層されている。なお、絶縁層７は設けられずともよい。従って、支持部材８は、圧電層２の一方主面２ｂに直接または間接に積層され得る。
　絶縁層７は、酸化ケイ素からなる。もっとも、酸化ケイ素の他、酸窒化ケイ素、アルミナなどの適宜の絶縁性材料を用いることができる。支持部材８は、Ｓｉからなる。Ｓｉの圧電層２側の面における面方位は（１００）や（１１０）であってもよく、（１１１）であってもよい。好ましくは、抵抗率４ｋΩ以上の高抵抗のＳｉが望ましい。
　もっとも、支持部材８についても適宜の絶縁性材料や半導体材料を用いて構成することができる。支持部材８の材料としては、例えば、酸化アルミニウム、タンタル酸リチウム、ニオブ酸リチウム、水晶などの圧電体、アルミナ、マグネシア、サファイア、窒化ケイ素、窒化アルミニウム、炭化ケイ素、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライトなどの各種セラミック、ダイヤモンド、ガラスなどの誘電体、窒化ガリウムなどの半導体などを用いることができる。
　上記複数の電極３、電極４及び第１のバスバー５、第２のバスバー６は、Ａｌ、ＡｌＣｕ合金などの適宜の金属もしくは合金からなる。本実施形態では、電極３、電極４及び第１のバスバー５、第２のバスバー６は、Ｔｉ膜上にＡｌ膜を積層した構造を有する。なお、Ｔｉ膜以外の密着層を用いてもよい。
　駆動に際しては、複数の電極３と、複数の電極４との間に交流電圧を印加する。より具体的には、第１のバスバー５と第２のバスバー６との間に交流電圧を印加する。それによって、圧電層２において励振される厚み滑り１次モードのバルク波を利用した、共振特性を得ることが可能とされている。
　また、弾性波装置１では、圧電層２の厚みをｄ、複数対の電極３、電極４のうちいずれかの隣り合う電極３と電極４の中心間距離をｐとした場合、ｄ／ｐは０．５以下とされている。そのため、上記厚み滑り１次モードのバルク波が効果的に励振され、良好な共振特性を得ることができる。より好ましくは、ｄ／ｐは０．２４以下であり、その場合には、より一層良好な共振特性を得ることができる。
　なお、本実施形態のように電極３と電極４の少なくとも一方が複数本ある場合、すなわち、電極３と電極４を１対の電極組とした場合に電極３と電極４が１．５対以上ある場合、隣り合う電極３と電極４の中心間距離ｐは、各隣り合う電極３と電極４の中心間距離の平均距離となる。
　本実施形態の弾性波装置１では、上記構成を備えるため、小型化を図ろうとして、電極３、電極４の対数を小さくしたとしても、Ｑ値の低下が生じ難い。これは、両側に反射器を必要としない共振器であり、伝搬ロスが少ないためである。また、上記反射器を必要としないのは、厚み滑り１次モードのバルク波を利用していることによる。従来の弾性波装置で利用したラム波と、上記厚み滑り１次モードのバルク波の相違を、図３Ａ及び図３Ｂを参照して説明する。
　図３Ａは、比較例の圧電層を伝播するラム波を説明するための模式的な断面図である。図３Ｂは、各実施形態の圧電層を伝播する厚み滑り１次モードのバルク波を説明するための模式的な断面図である。図４は、各実施形態の圧電層を伝播する厚み滑り１次モードのバルク波の振幅方向を説明するための模式的な断面図である。
　図３Ａは、特許文献１に記載のような弾性波装置であり、圧電膜をラム波が伝搬する。ここでは、圧電膜２０１中を矢印で示すように波が伝搬する。ここで、圧電膜２０１では、第１の主面２０１ａと、第２の主面２０１ｂとが対向しており、第１の主面２０１ａと第２の主面２０１ｂとを結ぶ厚み方向がＺ方向である。Ｘ方向は、ＩＤＴ電極の電極指が並んでいる方向である。図３Ａに示すように、ラム波では、波が図示のように、Ｘ方向に伝搬していく。板波であるため、圧電膜２０１が全体として振動するものの、波はＸ方向に伝搬するため、両側に反射器を配置して、共振特性を得ている。そのため、波の伝搬ロスが生じ、小型化を図った場合、すなわち電極指の対数を少なくした場合、Ｑ値が低下する。
　これに対して、図３Ｂに示すように、本実施形態の弾性波装置では、振動変位は厚み滑り方向であるから、波は、圧電層２の他方主面２ａと一方主面２ｂとを結ぶ方向、すなわちＺ方向にほぼ伝搬し、共振する。すなわち、波のＸ方向成分がＺ方向成分に比べて著しく小さい。そして、このＺ方向の波の伝搬により共振特性が得られるため、反射器を必要としない。よって、反射器に伝搬する際の伝搬損失は生じない。従って、小型化を進めようとして、電極３、電極４からなる電極対の対数を減らしたとしても、Ｑ値の低下が生じ難い。
　なお、厚み滑り１次モードのバルク波の振幅方向は、図４に示すように、圧電層２の励振領域Ｃに含まれる第１領域４５１と、励振領域Ｃに含まれる第２領域４５２とで逆になる。図４では、電極３と電極４との間に、電極４が電極３よりも高電位となる電圧が印加された場合のバルク波を模式的に示してある。第１領域４５１は、励振領域Ｃのうち、圧電層２の厚み方向に直交し圧電層２を２分する仮想平面ＶＰ１と、他方主面２ａとの間の領域である。第２領域４５２は、励振領域Ｃのうち、仮想平面ＶＰ１と、一方主面２ｂとの間の領域である。
　上記のように、弾性波装置１では、電極３と電極４とからなる少なくとも１対の電極が配置されているが、Ｘ方向に波を伝搬させるものではないため、この電極３，４からなる電極対の対数は複数対ある必要は必ずしもない。すなわち、少なくとも１対の電極が設けられてさえおればよい。
　例えば、上記電極３がホット電位に接続される電極であり、電極４がグラウンド電位に接続される電極である。もっとも、電極３がグラウンド電位に、電極４がホット電位に接続されてもよい。本実施形態では、少なくとも１対の電極は、上記のように、ホット電位に接続される電極またはグラウンド電位に接続される電極であり、浮き電極は設けられていない。
　図５は、実施形態の弾性波装置の共振特性の例を示す説明図である。なお、図５に示す共振特性を得た弾性波装置１の設計パラメータは以下の通りである。
　圧電層２：オイラー角（０°，０°，９０°）のＬｉＮｂＯ３
　圧電層２の厚み：４００ｎｍ。
　励振領域Ｃの長さ：４０μｍ
　電極３、電極４からなる電極の対数：２１対
　電極３と電極４との間の電極間中心距離：３μｍ
　電極３、電極４の幅：５００ｎｍ
　ｄ／ｐ＝０．１３３。
　絶縁層７：１μｍの厚みの酸化ケイ素膜。
　支持部材８：Ｓｉ。
　なお、励振領域Ｃの長さとは、励振領域Ｃの電極３、電極４の長さ方向に沿う寸法である。本実施形態では、電極３、電極４からなる電極対の電極間距離は、複数対において全て等しくした。すなわち、電極３と電極４とを等ピッチで配置した。
　図５から明らかなように、反射器を有しないにもかかわらず、比帯域が１２．５％である良好な共振特性が得られている。
　ところで、上記圧電層２の厚みをｄ、電極３と電極４との電極の中心間距離をｐとした場合、前述したように、本実施形態では、ｄ／ｐは０．５以下、より好ましくは０．２４以下である。これを、図６を参照して説明する。
　図５に示した共振特性を得た弾性波装置と同様に、但しｄ／２ｐを変化させ、複数の弾性波装置を得た。図６は、実施形態の弾性波装置において、隣り合う電極の中心間距離または中心間距離の平均距離をｐ、圧電層の平均厚みをｄとした場合、ｄ／２ｐと、共振子としての比帯域との関係を示す説明図である。
　図６から明らかなように、ｄ／２ｐが０．２５を超えると、すなわちｄ／ｐ＞０．５では、ｄ／ｐを調整しても、比帯域は５％未満である。これに対して、ｄ／２ｐ≦０．２５、すなわちｄ／ｐ≦０．５の場合には、その範囲内でｄ／ｐを変化させれば、比帯域を５％以上とすることができ、すなわち高い結合係数を有する共振子を構成することができる。また、ｄ／２ｐが０．１２以下の場合、すなわちｄ／ｐが０．２４以下の場合には、比帯域を７％以上と高めることができる。加えて、ｄ／ｐをこの範囲内で調整すれば、より一層比帯域の広い共振子を得ることができ、より一層高い結合係数を有する共振子を実現することができる。従って、本願の第２の発明のように、ｄ／ｐを０．５以下とすることにより、上記厚み滑り１次モードのバルク波を利用した、高い結合係数を有する共振子を構成し得ることがわかる。
　なお、前述したように、少なくとも１対の電極は、１対でもよく、上記ｐは、１対の電極の場合、隣り合う電極３、電極４の中心間距離とする。また、１．５対以上の電極の場合には、隣り合う電極３、電極４の中心間距離の平均距離をｐとすればよい。また、圧電層の厚みｄについても、圧電層２が厚みばらつきを有する場合、その厚みを平均化した値を採用すればよい。
　図７は、実施形態の弾性波装置において、１対の電極が設けられている例を示す平面図である。弾性波装置３１では、圧電層２の他方主面２ａ上において、電極３と電極４とを有する１対の電極が設けられている。なお、図７中のＫが交差幅となる。前述したように、本発明の弾性波装置では、電極の対数は１対であってもよい。この場合においても、上記ｄ／ｐが０．５以下であれば、厚み滑り１次モードのバルク波を効果的に励振することができる。
　弾性波装置１では、好ましくは、複数の電極３、電極４において、いずれかの隣り合う電極３、電極４が対向している方向に視たときに重なっている領域である励振領域に対する、上記隣り合う電極３、電極４のメタライゼーション比ＭＲが、ＭＲ≦１．７５（ｄ／ｐ）＋０．０７５を満たすことが望ましい。その場合には、スプリアスを効果的に小さくすることができる。これを、図８及び図９を参照して説明する。
　図８は、実施形態の弾性波装置の共振特性の一例を示す参考図である。矢印Ｂで示すスプリアスが、共振周波数と反共振周波数との間に現れている。図９は、各実施形態に従って、多数の弾性波共振子を構成した場合の比帯域と、スプリアスの大きさとしての１８０度で規格化されたスプリアスのインピーダンスの位相回転量との関係を示す図である。なお、ｄ／ｐ＝０．０８として、かつＬｉＮｂＯ３のオイラー角（０°，０°，９０°）とした。また、上記メタライゼーション比ＭＲ＝０．３５とした。
　メタライゼーション比ＭＲを、図１Ｂを参照して説明する。図１Ｂの電極構造において、１対の電極３、電極４に着目した場合、この１対の電極３、電極４のみが設けられるとする。この場合、一点鎖線Ｃで囲まれた部分が励振領域となる。この励振領域とは、電極３と電極４とを、電極３、電極４の長さ方向と直交する方向すなわち対向方向に視たときに電極３における電極４と重なり合っている領域、電極４における電極３と重なり合っている領域、及び、電極３と電極４との間の領域における電極３と電極４とが重なり合っている領域である。
　そして、この励振領域の面積に対する、励振領域Ｃ内の電極３、電極４の面積が、メタライゼーション比ＭＲとなる。すなわち、メタライゼーション比ＭＲは、メタライゼーション部分の面積の励振領域の面積に対する比である。なお、複数対の電極が設けられている場合、励振領域の面積の合計に対する全励振領域に含まれているメタライゼーション部分の割合をＭＲとすればよい。
　図９は本実施形態に従って、多数の弾性波共振子を構成した場合の比帯域と、スプリアスの大きさとしての１８０度で規格化されたスプリアスのインピーダンスの位相回転量との関係を示す図である。なお、比帯域については、圧電層の膜厚や電極の寸法を種々変更し、調整した。また、図８は、ＺカットのＬｉＮｂＯ３からなる圧電層を用いた場合の結果であるが、他のカット角の圧電層を用いた場合においても、同様の傾向となる。
　図９中の楕円Ｊで囲まれている領域では、スプリアスが１．０と大きくなっている。図８から明らかなように、比帯域が０．１７を超えると、すなわち１７％を超えると、スプリアスレベルが１以上の大きなスプリアスが、比帯域を構成するパラメータを変化させたとしても、通過帯域内に現れる。すなわち、図７に示す共振特性のように、矢印Ｂで示す大きなスプリアスが帯域内に現れる。よって、比帯域は１７％以下であることが好ましい。この場合には、圧電層２の膜厚や電極３、電極４の寸法などを調整することにより、スプリアスを小さくすることができる。
　図１０は、ｄ／２ｐと、メタライゼーション比ＭＲと、比帯域との関係を示す図である。上記弾性波装置において、ｄ／２ｐと、ＭＲが異なる様々な弾性波装置を構成し、比帯域を測定した。図１０の破線Ｄの右側のハッチングを付して示した部分が、比帯域が１７％以下の領域である。このハッチングを付した領域と、付していない領域との境界は、ＭＲ＝３．５（ｄ／２ｐ）＋０．０７５で表される。すなわち、ＭＲ＝１．７５（ｄ／ｐ）＋０．０７５である。従って、好ましくは、ＭＲ≦１．７５（ｄ／ｐ）＋０．０７５である。その場合には、比帯域を１７％以下としやすい。より好ましくは、図１０中の一点鎖線Ｄ１で示すＭＲ＝３．５（ｄ／２ｐ）＋０．０５の右側の領域である。すなわち、ＭＲ≦１．７５（ｄ／ｐ）＋０．０５であれば、比帯域を確実に１７％以下にすることができる。
　図１１は、ｄ／ｐを限りなく０に近づけた場合のＬｉＮｂＯ３のオイラー角（０°，θ，ψ）に対する比帯域のマップを示す図である。図１１のハッチングを付して示した部分が、少なくとも５％以上の比帯域が得られる領域であ。この領域の範囲を近似すると、下記の式（１）、式（２）及び式（３）で表される範囲となる。
　（０°±１０°，０°～２０°，任意のψ）　　…式（１）
　（０°±１０°，２０°～８０°，０°～６０°（１－（θ－５０）２／９００）１／２）　または　（０°±１０°，２０°～８０°，［１８０°－６０°（１－（θ－５０）２／９００）１／２］～１８０°）　　…式（２）
　（０°±１０°，［１８０°－３０°（１－（ψ－９０）２／８１００）１／２］～１８０°，任意のψ）　　…式（３）
　従って、上記式（１）、式（２）または式（３）のオイラー角範囲の場合、比帯域を十分に広くすることができ、好ましい。上記が弾性波装置の基本的な構成であるが、本開示は、次のような変形例の弾性波装置８１であってもよい。
　図１２は、変形例であって、弾性波装置の一部分を切欠いた斜視図である。図１２に示すように、変形例の弾性波装置８１は、支持基板８２を有する。支持部材８（図１Ａ等を参照）を切削し、板状にしたものである。支持部材８を支持基板８２には、上面に開いた凹部が設けられている。支持基板８２上に圧電層８３が積層されている。それによって、空洞部９が構成されている。この空洞部９の上方において圧電層８３上に、ＩＤＴ電極８４が設けられている。ＩＤＴ電極８４の弾性波伝搬方向両側に、反射器８５、反射器８６が設けられている。
　図１２において、空洞部９の外周縁を破線で示す。ここでは、ＩＤＴ電極８４は、第１のバスバー８４ａ、第２のバスバー８４ｂと、複数本の第１の電極指としての電極８４ｃ及び複数本の第２の電極指としての電極８４ｄとを有する。複数本の電極８４ｃは、第１のバスバー８４ａに接続されている。複数本の電極８４ｄは、第２のバスバー８４ｂに接続されている。複数本の電極８４ｃと、複数本の電極８４ｄとは間挿し合っている。
　弾性波装置８１では、上記空洞部９上のＩＤＴ電極８４に、交流電界を印加することにより、板波としてのラム波が励振される。そして、反射器８５、反射器８６が両側に設けられているため、上記ラム波による共振特性を得ることができる。このように、本開示の弾性波装置は、板波を利用するものであってもよい。次に、実施形態の弾性波装置の詳細について説明する。
　図１３は、実施形態の弾性波装置の構成を示す模式図である。図１４は、図１３の枠線ＸＩＶに囲まれた範囲を拡大した拡大図である。
　図１３に示すように、弾性波装置１Ａは、第１基板８Ａと、圧電層２と、機能電極８４Ａと、第２基板５０と、を備えている。また、第１基板８Ａの厚み方向に、第１基板８Ａ、圧電層２、機能電極８４Ａ、第２基板５０の順で配置されている。また、第２基板５０には、貫通孔５１が設けられている。貫通孔５１には、ビア電極５２が設けられている。
　第１基板８Ａは、支持部材８（図１Ａ等を参照）を切削し、板状にしたものである。圧電層２は、第１基板８Ａの厚み方向において第１基板８Ａと対向する一方主面２ｂと、厚み方向において一方主面２ｂと反対方向を向く他方主面２ａと、を有する。第１基板８Ａと圧電層２との間には、絶縁層７（図１Ａ等を参照）が設けられている。絶縁層７は中間層と呼ばれることがある。以下、第１基板８Ａの厚み方向において、一方主面２ｂが向く方向を第１厚み方向Ｚ１と称する。また、第１厚み方向Ｚ１と反対方向を第２厚み方向Ｚ２と称する。
　本実施形態では、絶縁層７の中央部に開口部７ａが設けられている。一方で、第１基板８Ａに開口部８ａ（図１参照）が設けられていない。よって、空洞部９の第１厚み方向Ｚ１は、第１基板８Ａにより覆われている。
　機能電極８４Ａは、ＩＤＴ電極８４（図１２参照）であり、圧電層２の他方主面２ａに設けられている。なお、本開示においては、圧電層２の一方主面２ｂおよび他方主面２ａの少なくとも一方に設けられていればよい。また、圧電層２と第２基板５０との間には、機能電極８４Ａとビア電極５２とを電気的に接続する配線層２０が設けられている。配線層２０は、第１厚み方向Ｚ１から順に積層される中間配線層２１、第２配線層２２、第１配線層２３を有している。中間配線層２１は、機能電極８４Ａの第１のバスバー８４ａ、第２のバスバー８４ｂ（図１２参照）と電気的に接続している。
　第２配線層２２は、Ａｕ層である。第１配線層２３は、異なる金属からなる複数の層を有しており、本実施形態では、ビア電極側（第２厚み方向Ｚ２）から順に積層されるＴｉ層、Ｐｔ層、Ａｕ層を有している。また、第２配線層２２は、第１基板８Ａの方に成膜さ、第１配線層２３は、第２基板５０の方に成膜される。そして、第１基板８Ａと第２基板５０とを接合する際、第２配線層２２のＡｕ層と、第１配線層２３のＡｕ層とが接合（Ａｕ－Ａｕ接合）される。
　また、圧電層２と第２基板５０との間には、機能電極８４Ａ、配線層２０を囲む枠部４０が設けられている。この枠部４０により、圧電層２と第２基板５０との間が封止されている。枠部４０は、第２厚み方向Ｚ２から順に積層された第１枠層４１、第２枠層４２、第３枠層４３、第４枠層４４を備えている。第１枠層４１は、第１配線層２３と同じ材料で構成されている。つまり、第１枠層４１は、第１配線層２３と同時に第２基板５０に成膜されている。同様に、第２枠層４２は、第２配線層２２と同じ材料で構成されており、第２配線層２２と同時に第１基板８Ａに成膜されている。よって、第１枠層４１と第２枠層４２とは、第１配線層２３及び第２配線層２２と同じように、Ａｕ－Ａｕ接合されている。第３枠部３３は、中間配線層２１と同じ材料で構成されており、中間配線層２１と同時に成膜された層である。第４枠部３４は、機能電極８４Ａと同じ材料で構成されており、機能電極８４Ａと同時に成膜された層である。
　本実施形態において、第２基板５０はＳｉからなる。ただし、第２基板５０の材料は、Ｓｉに限定されず、第１基板８Ａと同じ種類のものを用いることができる。第２基板５０は、第１厚み方向Ｚ１を向く第１主面５０ａと、第２厚み方向Ｚ２を向く第２主面５０ｂと、第１主面５０ａから第２主面に貫通する貫通孔５１と、を有している。第１主面５０ａは、圧電層２の他方主面２ａと対向している。第２主面５０ｂは、厚み方向において、第１主面５０ａと反対方向を向いている。
　貫通孔５１は、第２基板５０を厚み方向に貫通している。貫通孔５１の第１厚み方向Ｚ１の底部には、第１配線層２３が配置されている。第１配線層２３（配線層２０）には、貫通孔５１から第１厚み方向Ｚ１に窪む凹部２５が設けられている（図１９参照）。
　図１４に示すように、貫通孔５１の側面５１ａと、第２主面５０ｂに対する法線Ｇと、の角度θは、０°以上５°以下となっている。なお、法線Ｇは、側面５１ａと第２主面５０ｂとの交点（角部）から第１厚み方向に延びている仮想線という。よって、本実施形態の貫通孔５１の側面５１ａは傾斜角度が小さく、第２主面５０ｂに形成される貫通孔５１の開口も小さい。
　図１３に示すように、第１主面５０ａ及び第２主面５０ｂには、絶縁層５４が設けられている。絶縁層５４は、Ｓｉで形成されたシリコン酸化膜である。また、図１４に示すように、この絶縁層５４は、貫通孔５１の側面５１ａにも設けられている。つまり、絶縁層（シリコン酸化膜）５４は、貫通孔５１の側面５１ａを覆っている。貫通孔５１の側面５１ａに設けられた絶縁層５４の内周側には、シード層５５が設けられている。このシード層５５は、貫通孔５１の第１厚み方向Ｚ１の底部に配置された第１配線層２３と接続している。シード層５５は、第２基板５０との密着性や低抵抗の観点から、Ｃｕ又はＴｉによる単一層であることが好ましい。若しくは、シード層５５は、Ｔｉ層、Ｃｕ層の順で積層されて成ることが好ましい。
　貫通孔５１内であってシード層５５の内周側には、ビア電極５２が設けられている。つまり、ビア電極５２と絶縁層（シリコン酸化膜）５４との間にシード層５５が配置されることとなる。また、ビア電極５２の第１厚み方向Ｚ１の端部は、シード層５５を介して第１配線層２３と電気的に接続している。また、図１３に示すように、ビア電極５２の第２厚み方向Ｚ２には、アンダーバンプメタル５６が設けられている。そして、アンダーバンプメタル５６の第２厚み方向Ｚ２には、バンプ５７が積層されている。
　以上、実施形態によれば、貫通孔５１の第２厚み方向Ｚ２の開口が小さいため、第２基板５０の第２主面５０ｂにおいてビア電極５２が占める領域も小さい。よって、第２基板５０の第２主面５０ｂのレイアウト性が向上する。次に貫通孔５１内の詳細について説明する。
　図１５は、図１４の枠線ＸＶに囲まれた範囲を拡大した拡大図である。貫通孔５１の側面５１ａには、貫通孔５１を形成する工程で形成された凹凸が設けられている。この側面５１ａの表面粗さＬ１は、１０ｎｍ以上となっている。側面５１ａの表面粗さとは、凹凸の底面となす凹部を基準に、貫通孔５１の方に突出する凸部の高さである。つまり、凹凸となっている側面５１ａのうち凸部の高さＬ１が１０ｎｍ以上となっている。以下、凹凸となっている側面５１ａのうち凸部の高さを単に側面５１ａの高さと称する。そして、この高さ量によれば、アンカー効果を得られ、側面５１ａの内周側に設けられた絶縁層５４及びシード層５５が剥がれ難い。一方で、凸部の高さ量が大きくなると、側面５１ａの内周側に設けられた絶縁層５４及びシード層５５が断線する可能性がある。ここで、絶縁層５４は、シリコン酸化膜の場合、１００ｎｍ以上の膜厚であれば絶縁性が確保され、機能膜となる。よって、絶縁層５４がシリコン酸化膜の場合、少なくとも１００ｎｍ以上の膜厚となっている絶縁層５４を断線させないため、貫通孔５１の側面５１ａの凸部の高さＬ１（表面粗さ）は１００ｎｍ以下となっている。なお、本開示においては、側面５１ａの凸部の高さ（表面粗さ）Ｌ１が１０ｎｍ未満であったり、１００ｎｍを超えていたりしてもよい。なお、凸部の高さ量は、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ)により確認することができる。
　また、絶縁層５４の厚みＬ２は、５０ｎｍ以上３μｍ以下となっている。好ましくは、絶縁層５４の厚みＬ２は、１００ｎｍよりも厚く、かつ以上１μｍ以下となっている。側面５１ａの凸部の高さ（表面粗さ）Ｌ１が１００ｎｍ以下であるため、絶縁層５４の厚みＬ２が１００ｎｍよりも厚ければ、断線しないからである。なお、本開示においては、絶縁層５４の厚みＬ２は、５０ｎｍを超えていたり、３μｍ未満となっていたりしてもよい。
　また、シード層５５の厚みＬ３は、側面５１ａの凸部の高さＬ１（表面粗さ）よりも大きく、かつ３００μｍ以下となっている。シード層がＴｉ層、Ｃｕ層の順で積層されて成る場合、Ｔｉ層、Ｃｕ層は、絶縁層（シリコン酸化膜）５４に対し、順に積層される。また、シード層５５がＴｉ層の単一層の場合、Ｔｉ層が絶縁層（シリコン酸化膜）５４に積層される。シード層５５のＴｉ層の厚みが側面５１ａの凸部の高さＬ１（表面粗さ）よりも大きく、かつ３００μｍ以下となっている。これによれば、シード層５５（Ｔｉ層）の断線が回避される。なお、本開示において、シード層５５（Ｔｉ層）の厚みＬ３は、側面５１ａの凸部の高さＬ１（表面粗さ）以下であったり、若しくは３００μｍを超えていたりしてもよい。なお、本開示は、シード層５５がＣｕ層の単一層から成る場合、Ｃｕ層の厚みが側面の凸部の高さＬ１（表面粗さ）よりも大きく、かつ３００μｍ以下となっていてもよい。これによっても、Ｃｕ層の断線を回避できるからである。
　次に実施形態の弾性波装置の製造方法について説明する。弾性波装置の製造方法は、接合工程Ｓ１と、貫通孔形成工程Ｓ２と、絶縁膜形成工程Ｓ３と、ドライエッチング工程Ｓ４と、シード層積層・レジスト膜形成・メッキ処理工程Ｓ５と、レジスト膜除去・窓形成工程Ｓ６と、ダイシング工程Ｓ７と、はんだ付け工程Ｓ８と、個片化・研磨工程Ｓ９と、を含んでいる。
　図１６は、実施形態の接合工程後の中間生成物を示す断面図である。図１６に示すように、接合工程Ｓ１は、第１基板８Ａと、第２基板５０と、を接合する工程である。なお、接合工程Ｓ１前において、配線層２０のうち中間配線層２１と第２配線層２２は、第１基板８Ａの方に設けられている。第１配線層２３は、第２基板５０の方に設けられている。また、枠部４０のうち第２枠層４２、第３枠層４３、及び第４枠層４４が第１基板８Ａの方に設けられている。第１枠層４１は、第２基板５０の方に設けられている。
　接合工程Ｓ１では、第２配線層２２（Ａｕ層）と、第１配線層２３のＡｕ層と、をＡｕ－Ａｕ接合する。併せて、第２枠層４２（Ａｕ層）と、第１枠層４１のＡｕ層と、をＡｕ－Ａｕ接合する。これにより、図１６に示すように、第２配線層２２と第１配線層２３が接合されるとともに、第２枠層４２と第１枠層４１のＡｕ層が接合される。よって、第１基板８Ａと第２基板５０とが一体化した中間生成物９０が製造される。なお、弾性波装置の製造は、一度に多くの弾性波装置を製造する。つまり、図１６に示す中間生成物９０は、複数の中間生成物９０が集合した集合中間生成物の一部（１つ）である。また、中間生成物９０を各工程の加工対象物（対象物）と称する場合がある。
　図１７は、実施形態の貫通孔形成工程後の中間生成物を示す断面図である。図１７に示すように、貫通孔形成工程Ｓ２は、中間生成物９０の第２基板５０に貫通孔５１を形成する工程である。貫通孔５１の形成方法は、第２基板５０の第２主面５０ｂに対し、等方性エッチングを行う工程と、等方性エッチングにより形成された穴の側面と底面に保護膜を堆積する工程と、底面の保護膜をエッチングする工程と、を繰り返して行う。これによれば、貫通孔５１の側面５１ａの角度θは、第２主面５０ｂの法線Ｇを基準として０°以上５°以下となる（図１４参照）。
　また、本実施形態では、第２基板５０の第２主面５０ｂに絶縁層５４が設けられている。よって、本実施形態では、貫通孔形成工程Ｓ２によって、第２主面５０ｂに設けられた絶縁層５４の一部も除去される。そのほか、貫通孔形成工程Ｓ２により、貫通孔５１の側面５１ａには、凹凸が形成される（図１５参照）。また、側面５１ａの凸部の高さＬ１は、１０ｎｍ以上となる。
　図１８は、実施形態の絶縁膜形成工程後の中間生成物を示す断面図である。絶縁膜形成工程Ｓ３は、貫通孔５１の側面５１ａに絶縁層５４を形成する工程である。絶縁層５４の形成方法としては、例えばＴＥＯＳ（ｔｅｔｒａ　ｅｔｈｏｘｙ　ｓｉｌａｎｅ）が挙げられる。
　図１９は、実施形態のドライエッチング工程後の中間生成物を示す断面図である。ドライエッチング工程Ｓ４は、貫通孔５１から露出している絶縁層５４を除去する工程である。この貫通孔５１から露出する絶縁層５４とは、配線層２０に積層された絶縁層５４である。よって、ドライエッチング工程Ｓ４によれば、貫通孔５１から配線層２０の一部が露出する。
　ドライエッチング工程Ｓ４において使用されるガスは、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＣＨＦ３ガス、ＳＦ６ガスのうちいずれかである。また、ドライエッチング工程Ｓ４は、オーバーエッジ条件となるように行う。よって、絶縁層５４の第１厚み方向Ｚ１に配置される配線層２０に凹部２５が形成される。凹部２５は、配線層２０のうち第２厚み方向Ｚ２に配置される第１配線層２３に形成される。
　ここで、第１配線層２３は、第２厚み方向Ｚ２から順にＴｉ層、Ｐｔ層、Ａｕ層が積層されている。よって、凹部２５の深さ量がＴｉ層の厚み方向の一部が除去される程度の場合、凹部２５の底面はＴｉ層となる。また、凹部２５の深さ量がＴｉ層の厚み方向の全てが除去される程度の場合、凹部２５の底面はＰｔ層となる。また、凹部２５の深さ量がＴｉ層及びＰｔ層が除去される程度の場合、凹部２５の底面はＡｕ層となる。このように、本実施形態では、凹部２５の底面は、Ｔｉ層、Ｐｔ層、Ａｕ層のどれでもよい。
　なお、本開示は、第１配線層２３がＴｉ層、Ｐｔ層、Ａｕ層以外の材料で形成されている場合がある。このような場合（第１配線層２３が第２厚み方向Ｚ２から順に積層される第１の層、…、第（ｎ－１）層、第ｎの層を有する場合）、凹部の底面は、第（ｎ－１）層であってもよい。なお、ｎは２以上の整数である。
　図２０は、実施形態のシード層積層・レジスト膜形成・メッキ処理工程後の中間生成物を示す断面図である。シード層積層・レジスト膜形成・メッキ処理工程Ｓ５は、シード層５５を形成し、その後、レジスト膜と形成し、その後、メッキ処理を行う工程である。
　具体的に、シード層５５を積層する個所は、第２基板５０の第２主面５０ｂに設けられた絶縁層５４と、貫通孔５１の側面５１ａと、凹部２５である。ここで、凹部２５に積層されたシード層５５は、第１配線層２３におけるＴｉ層、Ｐｔ層、Ａｕ層のいずれかに対し積層される。また、シード層５５がＴｉ層、Ｃｕ層の積層から成る場合、接触する層がＴｉ層又はＰｔ層の単一層の場合、第１配線層２３に対し、Ｔｉ層、Ｃｕ層の順で積層される。なお、シード層積層・レジスト膜形成・メッキ処理工程Ｓ５のうちシード層５５を積層する工程をシード層積層工程と称する場合がある。
　レジスト膜６０を積層する個所は、第２主面５０ｂの第２厚み方向Ｚ２に積層されたシード層５５上である。また、レジスト膜６０には、開口部６１が設けられている。開口部６１は、貫通孔５１と、その貫通孔５１の第２厚み方向Ｚ２の開口周辺を露出している。
　メッキ処理を施す個所は、レジスト膜６０の開口部６１から露出している部分である。また、メッキ処理を行う前に、レジスト膜６０の開口部６１から露出している部分をＰＲ法により表面処理を行うことが好ましい。メッキ処理は、Ａｕ、Ｔｉ、Ｃｕの順でメッキ処理を行う。これによれば、貫通孔５１内にビア電極５２が形成される。また、開口部６１内には、アンダーバンプメタル５６が形成される。
　図２１は、実施形態のレジスト膜除去・窓形成工程後の中間生成物を示す断面図である。図２１に示すように、レジスト膜除去・窓形成工程Ｓ６は、レジスト膜６０を除去し、その後にバンプ用窓６３とダイシング用窓６４を形成する工程である。レジスト膜６０を除去する際、併せて、余分なシード層５５を除去する。なお、余分なシード層５５とは、第２主面５０ｂの絶縁層５４に積層されたシード層５５である。
　バンプ用窓６３とダイシング用窓６４の形成方法は、バンプ用窓６３とダイシング用窓６４を形成する個所に図示しないレジスト層を設け、そのレジスト層の上から絶縁膜を成膜する。その後、レジスト層を除去する。これによれば、レジスト層を設けた部分は、絶縁層に覆われていない開口部となる。また、バンプ用窓６３により、アンダーバンプメタル５６の第２厚み方向Ｚ２の中央部が露出している。また、ダイシング用窓６４により、第２基板５０の第２主面５０ｂであって、複数の中間生成物９０同士の境界が露出している。
　図２２は、実施形態のダイシング工程後の中間生成物を示す断面図である。ダイシング工程Ｓ７は、ダイシングにより厚み方向に切削する工程である。具体的には、第２基板５０のうちダイシング用窓６４から露出している部分を切削し、第２基板５０を切断する。第２基板５０を切断した後は、第１基板８Ａであってダイシング用窓６４と重なる範囲も切削し、第１基板８Ａに切れ目６４ａを形成する。これによれば、複数の中間生成物９０は、連結部６４ｂ（第１基板８Ａの一部）を介して互いに接続する。
　図２３は、実施形態のはんだ付け後の中間生成物を示す断面図である。はんだ付け工程Ｓ８は、アンダーバンプメタル５６のうちバンプ用窓６３から露出している部分に、はんだを印刷し、その後フローし、バンプ５７を形成する工程である。
　図２４は、実施形態の個片化・研磨工程後の弾性波装置を示す断面図である。個片化・研磨工程Ｓ９は、連結部６４ｂの切断により中間生成物９０を個片化し、その後、第１基板８Ａを研磨する工程である。第１基板８Ａの研磨は、第１基板８Ａの第１厚み方向Ｚ１の面から行い、連結部６４ｂが残らない程度研磨する。これにより、複数の弾性波装置１が製造され、弾性波装置１Ａの製造方法が完了する。
　図２５は、変形例の弾性波装置の構成を示す模式図である。以上、実施形態について説明したが、本開示は、実施形態で示した例に限定されない。例えば、図２５に示すように、弾性波装置１Ａは、第１配線層２３がＡｕによる単一層であってもよい。また、第２基板５０の第２主面５０ｂに絶縁層５４が積層されていなくてもよい。
　１、１Ａ、３１，８１　　弾性波装置
　２　　圧電層
　２ａ　　他方主面
　２ｂ　　一方主面
　３　　電極（第１の電極）
　４　　電極（第２の電極）
　５　　第１のバスバー
　６　　第２のバスバー
　７　　絶縁層
　７ａ　　開口部
　８　　支持部材
　８Ａ　第１基板
　８ａ　　開口部
　９　　空洞部
　２０　　配線層
　２１　　中間配線層
　２２　　第２配線層
　２３　　第１配線層
　４０　　枠部
　５０　　第２基板
　５１　　貫通孔
　５１ａ　　側面
　５２　　ビア電極
　５４　　絶縁層
　５５　　シード層
　５６　　アンダーバンプメタル
　５７　　バンプ
　９０　　中間生成物

Claims (21)

  1. 　第１基板と、
    　前記第１基板の厚み方向において前記第１基板と対向する一方主面と、前記厚み方向において前記一方主面と反対方向を向く他方主面と、を有する圧電層と、
    　前記圧電層の前記一方主面および前記他方主面の少なくとも一方に設けられた機能電極と、
    　前記圧電層の前記他方主面と対向する第１主面と、前記厚み方向において前記第１主面と反対方向を向く第２主面と、前記第１主面から前記第２主面に貫通する貫通孔と、を有する第２基板と、
    　を有し、
    　前記貫通孔の側面が、前記第２主面から前記第１主面に向かうにつれて傾斜する角度は、前記第２主面に対する法線を基準に０°以上５°以下である
    　弾性波装置。
  2. 　前記貫通孔に配置されたビア電極と、
    　前記圧電層と前記第２基板との間に配置され、前記機能電極と前記ビア電極とを電気的に接続する配線層と、
    　を有し、
    　前記配線層は、前記貫通孔に対向する部分において凹部を有している
    　請求項１に記載の弾性波装置。
  3. 　前記配線層は、前記ビア電極側から順に積層される第１配線層と第２配線層を有し、
    　前記第１配線層は、異なる金属からなる複数の層を有し、
    　前記複数の層は、前記ビア電極から順に積層される第１の層、…、第（ｎ－１）層、第ｎの層からなり、
    　前記凹部の底面は、前記第（ｎ－１）層であり、
    　前記ビア電極は、前記第（ｎ－１）層と接続している
    　請求項２に記載の弾性波装置。
  4. 　前記第１配線層は、前記ビア電極側から順に積層されるＴｉ層、Ｐｔ層、Ａｕ層を有し、
    　前記凹部の底面は、前記Ｐｔ層であり、
    　前記ビア電極は、前記Ｐｔ層と接続している
    　請求項３に記載の弾性波装置。
  5. 　前記配線層は、前記ビア電極側から順に積層される第１配線層と第２配線層を有し、
    　前記第１配線層は、前記ビア電極側から順に積層されるＴｉ層、Ｐｔ層、Ａｕ層を有し、
    　前記凹部の底面は、前記Ｔｉ層であり、
    　前記ビア電極は、前記Ｔｉ層と接続している
    　請求項２に記載の弾性波装置。
  6. 　前記第２配線層は、前記第１配線層のＡｕ層と接合するＡｕ層を有する
    　請求項４または請求項５に記載の弾性波装置。
  7. 　前記ビア電極と前記第１配線層との間にシード層が配置され、
    　前記シード層は、Ｃｕ又はＴｉによる単一層である
    　請求項３から請求項６のいずれか１項に記載の弾性波装置。
  8. 　前記ビア電極と前記第１配線層との間にシード層が配置され、
    　前記シード層は、前記第１配線層に順に積層されるＴｉ層、Ｃｕ層を備える
    　請求項３から請求項６のいずれか１項に記載の弾性波装置。
  9. 　前記側面の表面粗さは、１０ｎｍ以上である
    　請求項１から請求項８のいずれか１項に記載の弾性波装置。
  10. 　前記側面の表面粗さは、１００ｎｍ以下である
    　請求項９に記載の弾性波装置。
  11. 　前記側面を覆うシリコン酸化膜を有している
    　請求項１０に記載の弾性波装置。
  12. 　前記シリコン酸化膜の厚みは、５０ｎｍ以上３μｍ以下である
    　請求項１１に記載の弾性波装置。
  13. 　前記シリコン酸化膜の厚みは、１００ｎｍよりも厚く、かつ以上１μｍ以下である
    　請求項１２に記載の弾性波装置。
  14. 　前記貫通孔に配置されたビア電極を有し、
    　前記ビア電極と前記シリコン酸化膜との間にシード層が配置される
    　請求項１１から請求項１３のいずれか１項に記載の弾性波装置。
  15. 　前記シード層は、Ｃｕ又はＴｉによる単一層である
    　請求項１４に記載の弾性波装置。
  16. 　前記シード層は、前記シリコン酸化膜に順に積層されるＴｉ層、Ｃｕ層を備える
    　請求項１４に記載の弾性波装置。
  17. 　前記シード層のＴｉ層の厚みは、前記表面粗さよりも大きく、かつ３００μｍ以下である
    　請求項１６に記載の弾性波装置。
  18. 　対象物に貫通孔を形成する貫通孔形成工程を含み、
    　前記対象物は、
    　第１基板と、
    　前記第１基板の厚み方向において前記第１基板と対向する一方主面と、前記厚み方向において前記一方主面と反対方向を向く他方主面と、を有する圧電層と、
    　前記圧電層の前記一方主面および前記他方主面の少なくとも一方に設けられた機能電極と、
    　前記圧電層の前記他方主面と対向する第１主面と、前記厚み方向において前記第１主面と反対方向を向く第２主面と、を有する第２基板と、
    　前記圧電層と前記第２基板との間に配置され、前記圧電層と前記第２基板とを接合する配線層と、
    　を有し、
    　前記貫通孔形成工程は、
    　等方性エッチングを行う工程と、
    　前記等方性エッチングにより形成された穴の側面と底面に保護膜を堆積する工程と、
    　前記底面の保護膜をエッチングする工程と、
    　を繰り返して行って前記第２基板の前記第２主面に対して貫通孔を形成する
    　弾性波装置の製造方法。
  19. 　前記対象物は、前記第２基板と前記配線層との間に配置され、一部が前記貫通孔から露出している絶縁層を有し、
    　前記貫通孔形成工程の後、ドライエッチングによって前記貫通孔から露出する絶縁層を除去するドライエッチング工程を含む
    　請求項１８に記載の弾性波装置の製造方法。
  20. 　前記ドライエッチング工程は、前記配線層に凹部を形成する
    　請求項１９に記載の弾性波装置の製造方法。
  21. 　前記ドライエッチング工程の後、前記凹部にシード層を積層するシード層積層工程を含む
    　請求項２０に記載の弾性波装置の製造方法。
PCT/JP2022/037495 2021-10-08 2022-10-06 弾性波装置及び弾性波装置の製造方法 WO2023058727A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163253593P 2021-10-08 2021-10-08
US63/253,593 2021-10-08

Publications (1)

Publication Number Publication Date
WO2023058727A1 true WO2023058727A1 (ja) 2023-04-13

Family

ID=85804311

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/037495 WO2023058727A1 (ja) 2021-10-08 2022-10-06 弾性波装置及び弾性波装置の製造方法

Country Status (1)

Country Link
WO (1) WO2023058727A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011130385A (ja) * 2009-12-21 2011-06-30 Murata Mfg Co Ltd 圧電デバイスの製造方法
WO2015098679A1 (ja) * 2013-12-27 2015-07-02 株式会社村田製作所 弾性波装置及びその製造方法
WO2017212742A1 (ja) * 2016-06-09 2017-12-14 株式会社村田製作所 弾性波装置
WO2017217059A1 (ja) * 2016-06-14 2017-12-21 株式会社村田製作所 弾性波装置
WO2018181932A1 (ja) * 2017-03-31 2018-10-04 京セラ株式会社 弾性波装置、分波器および通信装置
JP2018166259A (ja) * 2017-03-28 2018-10-25 京セラ株式会社 弾性波素子
WO2020039627A1 (ja) * 2018-08-22 2020-02-27 株式会社村田製作所 共振装置
JP2020156059A (ja) * 2019-03-22 2020-09-24 太陽誘電株式会社 弾性波デバイス、フィルタおよびマルチプレクサ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011130385A (ja) * 2009-12-21 2011-06-30 Murata Mfg Co Ltd 圧電デバイスの製造方法
WO2015098679A1 (ja) * 2013-12-27 2015-07-02 株式会社村田製作所 弾性波装置及びその製造方法
WO2017212742A1 (ja) * 2016-06-09 2017-12-14 株式会社村田製作所 弾性波装置
WO2017217059A1 (ja) * 2016-06-14 2017-12-21 株式会社村田製作所 弾性波装置
JP2018166259A (ja) * 2017-03-28 2018-10-25 京セラ株式会社 弾性波素子
WO2018181932A1 (ja) * 2017-03-31 2018-10-04 京セラ株式会社 弾性波装置、分波器および通信装置
WO2020039627A1 (ja) * 2018-08-22 2020-02-27 株式会社村田製作所 共振装置
JP2020156059A (ja) * 2019-03-22 2020-09-24 太陽誘電株式会社 弾性波デバイス、フィルタおよびマルチプレクサ

Similar Documents

Publication Publication Date Title
WO2022085581A1 (ja) 弾性波装置
WO2023085362A1 (ja) 弾性波装置
WO2023058727A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023058728A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2022210683A1 (ja) 弾性波装置及びその製造方法
WO2022210694A1 (ja) 弾性波装置
WO2023013694A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023140362A1 (ja) 弾性波装置および弾性波装置の製造方法
WO2023058715A1 (ja) 弾性波装置
WO2022224973A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023085368A1 (ja) 弾性波装置
WO2023199837A1 (ja) 弾性波装置
WO2023140270A1 (ja) 弾性波素子の製造方法および弾性波素子
WO2023054697A1 (ja) 弾性波装置および弾性波装置の製造方法
WO2023058769A1 (ja) 弾性波装置の製造方法
WO2022211055A1 (ja) 弾性波装置
WO2022168937A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023157958A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2022211097A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023058712A1 (ja) 弾性波素子の製造方法および弾性波素子
WO2022255304A1 (ja) 圧電バルク波装置及びその製造方法
WO2023058713A1 (ja) 弾性波素子の製造方法および弾性波素子
WO2023058768A1 (ja) 弾性波装置の製造方法
WO2023085364A1 (ja) 弾性波装置
WO2023145878A1 (ja) 弾性波装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22878594

Country of ref document: EP

Kind code of ref document: A1