JP3951944B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3951944B2 JP3951944B2 JP2003076111A JP2003076111A JP3951944B2 JP 3951944 B2 JP3951944 B2 JP 3951944B2 JP 2003076111 A JP2003076111 A JP 2003076111A JP 2003076111 A JP2003076111 A JP 2003076111A JP 3951944 B2 JP3951944 B2 JP 3951944B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- insulating film
- semiconductor
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、半導体装置、回路基板および電子機器に関するものであり、特に、３次元実装に好適な半導体チップおよびその製造方法に関するものである。
【０００２】
【従来の技術】
携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）などの携帯型の電子機器には、小型化および軽量化が要求されている。これにともなって、上述した電子機器における半導体チップの実装スペースも極めて制限され、半導体チップの高密度実装が課題となっている。そこで、３次元実装技術が案出されている。３次元実装技術は、半導体チップ同士を積層し、各半導体チップ間を配線接続することで、半導体チップの高密度実装を図る技術である。（たとえば、特許文献１参照）
【０００３】
図１４は積層された半導体チップの側面断面図である。図１４に示すように、３次元実装技術に用いる各半導体チップ２０２には、複数の電極２３４が形成されている。電極２３４は、半導体チップ２０２の能動面２１０ａに形成された電極パッド（図示省略）から、半導体チップ２０２ａの裏面２１０ｂにかけて、半導体チップ２０２を貫通するように形成されている。この電極２３４のうち、半導体チップ２０２の貫通孔の内部に充填されている部分をプラグ部２３６といい、半導体チップ２０２の表面に突出した部分をポスト部２３５という。なお、信号線とグランドとの短絡を防止するため、半導体チップにおける貫通孔２３２の内面には、絶縁膜２２２（図示省略）が形成されている。
【０００４】
この電極２３４のポスト部２３５の上端面には、ハンダ層２４０が形成されている。そして、下層の半導体チップ２０２ｂにおける電極２３４のポスト部２３５の上面に、上層の半導体チップ２０２ａにおける電極２３４のプラグ部２３６の下面が配置されるように、各半導体チップ２０２ａ，２０２ｂを積層配置する。ここで、リフローによりハンダ層２４０を溶解させつつ、各半導体チップ２０２ａ，２０２ｂを相互に加圧する。これにより、ハンダ層２４０と電極２３４との接触部にハンダ合金が形成されて、両者が機械的および電気的に接合される。このようにして、各半導体チップ２０２ａ，２０２ｂが配線接続される。
【０００５】
【特許文献１】
特開２００２−２５９４８号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、積層前の半導体チップ２０２ａにおいては、電極２３４のプラグ部２３６の下面が大気中に露出している。そのため、半導体チップ２０２ａの形成から積層までに長時間が経過すると、電極２３４のプラグ部２３６の下面が酸化されて濡れ性が低下する場合がある。そして、電極２３４が酸化された状態で半導体チップ２０２ａを積層すると、ハンダ層２４０と電極２３４との接合部にハンダ合金が形成されにくくなり、電極相互の導通不良が発生するという問題がある。これにより、３次元実装された半導体装置の歩留まりが低下することになる。
【０００７】
本発明は、上記課題を解決するためになされたものであり、積層時に電極相互の導通不良を防止することが可能な、半導体装置の製造方法、半導体装置、回路基板および電子機器の提供を目的とする。
また本発明は、信号線とグランドとの短絡を防止することが可能な、半導体装置の製造方法、半導体装置、回路基板および電子機器の提供を他の目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板を貫通する電極を有する半導体装置の製造方法であって、集積回路が形成された半導体基板の能動面から、前記半導体基板の内部にかけて、凹部を形成する工程と、前記凹部の内面に、第1の絶縁層を形成する工程と、前記第1の絶縁層の内側における前記凹部の底面に、第１の導電材料からなる電極先端部を形成する工程と、前記電極先端部に接続して、前記第1の絶縁層の内側に、第２の導電材料からなる電極本体を形成する工程と、前記半導体基板の裏面をエッチングして、前記第１の絶縁層の先端部を露出させる工程と、前記電極先端部の先端面上に形成された前記第１の絶縁層を除去して、前記電極先端部を露出させる工程とを有し、前記第１の導電材料として、前記第２の導電材料より酸化されにくい材料を用いることを特徴とする。
【０００９】
本発明に係る半導体装置の製造方法によれば、電極本体より酸化されにくい導電材料からなる電極先端部を、電極本体の先端部に形成することができる。これにより、半導体装置の電極が酸化されて濡れ性が低下するのを防止することができる。したがって、半導体装置の形成から長時間の経過後に当該半導体装置を積層する場合でも、電極相互の接合が可能になるので、電極相互の導通不良を回避することができる。
【００１０】
また、前記電極先端部を形成する工程では、前記第1の絶縁層の内側における前記凹部の底面に、前記第１の導電材料を含有する液状体を液滴吐出装置により吐出し、吐出した前記液状体を焼成して、前記電極先端部を形成するのが好ましい。この構成によれば、凹部の底面に所定量の液状体を吐出することが可能となり、精度よく電極先端部を形成することができる。
【００１１】
また、前記半導体基板の裏面をエッチングする工程の後に、前記半導体基板の裏面に第２の絶縁層を形成する工程を有し、前記電極先端部の先端面上に形成された前記第１の絶縁層を除去する工程では、前記電極先端部の先端面上に形成された前記第２の絶縁層をも除去して、前記電極先端部を露出させるのが好ましい。この構成によれば、半導体基板の裏面に電極の先端部を露出させつつ、その周辺部に第２の絶縁膜を形成することができる。これにより、半導体装置を積層する際に電極間の接合部材が変形しても、かかる接合部材と半導体基板の裏面との短絡を防止することが可能となる。したがって、信号線とグランドとの短絡を防止することが可能となる。
【００１２】
一方、本発明に係る半導体装置は、上述した半導体装置の製造方法を使用して製造されたことを特徴とする。これにより、上記効果をともなった半導体装置を提供することができる。
【００１３】
また、本発明に係る他の半導体装置は、集積回路が形成された半導体基板と、前記半導体基板の能動面から前記半導体基板の裏面にかけて形成された貫通孔の内部に、第１の絶縁層を介して形成された電極本体と、前記半導体基板の裏側における前記電極本体の先端部に形成され、前記電極本体の構成材料より酸化されにくい導電材料からなる電極先端部と、を有することを特徴とする。これにより、半導体装置の電極が酸化されて濡れ性が低下するのを防止することができる。したがって、半導体装置の形成から長時間の経過後に当該半導体装置を積層する場合でも、電極相互の接合が可能になるので、電極相互の導通不良を回避することができる。
【００１４】
また、前記電極先端部の構成材料は、金または銀であるのが好ましい。金または銀は特に酸化されにくいので、電極相互の導通不良を回避することができる。また、金または銀は、電極間の接合部材との間で合金が形成されやすいので、電極先端部を任意の厚さに形成することができる。
【００１５】
また、前記半導体基板の裏面であって、少なくとも前記電極先端部の周辺に、第２の絶縁層が形成されているのが好ましい。この構成によれば、複数の半導体装置を積層する際に電極間の接合部材が変形しても、かかる接合部材と半導体基板の裏面との短絡を防止することが可能となる。したがって、信号線とグランドとの短絡を防止することが可能となる。
【００１６】
また、前記電極先端部の先端面は、前記第２の絶縁層の表面から突出形成されていてもよい。この構成によれば、複数の半導体装置を積層する際に、半導体装置相互の間隔を確保できるので、各半導体装置の隙間にアンダーフィル等を容易に充填することができる。一方、前記電極先端部の先端面は、前記第２の絶縁層の表面とほぼ同一面上に形成されていてもよい。この構成によれば、複数の半導体装置を積層する際に、隣接する半導体装置に応力集中が発生することがなくなり、半導体装置の破損を防止しつつ３次元実装することができる。
【００１７】
また、本発明に係る他の半導体装置は、上述した半導体装置が複数積層され、上下に隣接する一方の前記半導体装置における前記電極先端部と、他方の前記半導体装置における前記電極本体とが、ハンダまたは蝋材を介して電気的に接続されていることを特徴とする。この構成によれば、複数の半導体装置を積層する際にハンダまたは蝋材が変形しても、ハンダまたは蝋材と半導体基板の裏面との短絡を防止することが可能となる。したがって、信号線とグランドとの短絡を防止することが可能となる。
【００１８】
一方、本発明に係る回路基板は、上述した半導体装置が実装されていることを特徴とする。これにより、上記効果をともなった回路基板を提供することができる。
一方、本発明に係る電子機器は、上述した半導体装置を備えたことを特徴とする。これにより、上記効果をともなった電子機器を提供することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００２０】
［第１実施形態］
最初に、本発明に係る半導体装置の第１実施形態である半導体チップにつき、図１を用いて説明する。図１は本実施形態に係る半導体チップの電極部分の側面断面図である。本実施形態に係る半導体チップ２は、集積回路が形成された半導体基板１０と、半導体基板１０の能動面１０ａから半導体基板１０の裏面１０ｂにかけて形成された貫通孔Ｈ４の内部に、第１の絶縁層である絶縁膜２２を介して形成された電極本体３７と、半導体基板１０の裏面１０ｂであって電極３４の先端部に形成され、電極本体３７の構成材料より酸化されにくい導電材料からなる電極先端部３８とを有するものである。
【００２１】
［半導体装置］
図１に示す半導体チップ２では、Ｓｉ（ケイ素）等からなる半導体基板１０の表面１０ａに、トランジスタ、メモリ素子、その他の電子素子からなる集積回路（図示省略）が形成されている。その半導体基板１０の能動面１０ａには、ＳｉＯ2（酸化ケイ素）等からなる絶縁膜１２が形成されている。さらに、その絶縁膜１２の表面には、硼燐珪酸ガラス（以下、ＢＰＳＧという）等からなる層間絶縁膜１４が形成されている。
【００２２】
その層間絶縁膜１４の表面の所定部分には、電極パッド１６が形成されている。この電極パッド１６は、Ｔｉ（チタン）等からなる第１層１６ａ、ＴｉＮ（窒化チタン）等からなる第２層１６ｂ、ＡｌＣｕ（アルミニウム／銅）等からなる第３層１６ｃ、およびＴｉＮ等からなる第４層（キャップ層）１６ｄを、順に積層して形成されている。なお、電極パッド１６の構成材料は、電極パッド１６に必要とされる電気的特性、物理的特性、および化学的特性に応じて適宜変更してもよい。すなわち、集積回路の電極として一般に用いられるＡｌのみを用いて電極パッド１６を形成してもよく、電気抵抗の低いＣｕのみを用いて電極パッド１６を形成してもよい。
【００２３】
この電極パッド１６は、平面視において、半導体チップ２の周辺部に並んで形成されている。なお、電極パッド１６は、半導体チップ２の周辺部に並んで形成される場合と、中央部に並んで形成される場合とがある。周辺部に形成される場合には、半導体チップ２の少なくとも１辺（多くの場合、２辺又は４辺）に沿って並んで形成される。そして、各電極パッド１６は、上述した集積回路と、図示しない箇所で電気的に接続されている。なお、電極パッド１６の下方には集積回路が形成されていない点に注意されたい。
【００２４】
その電極パッド１６を覆うように、層間絶縁膜１４の表面に、パッシベーション膜１８が形成されている。このパッシベーション膜１８は、ＳｉＯ2（酸化ケイ素）やＳｉＮ（窒化ケイ素）、ポリイミド樹脂等からなり、例えば１μｍ程度の厚さに形成されている。
【００２５】
そして、電極パッド１６の中央部には、パッシベーション膜１８の開口部Ｈ１および電極パッド１６の開口部Ｈ２が形成されている。なお、開口部Ｈ２の直径は、開口部Ｈ１の径よりも小さく、例えば６０μｍ程度に設定されている。また、電極パッド１６における第４層１６ｄは、開口部Ｈ１と同径に開口されている。一方、パッシベーション膜１８の表面ならびに開口部Ｈ１および開口部Ｈ２の内面には、ＳｉＯ2（酸化ケイ素）等からなる絶縁膜２０が形成されている。
【００２６】
そして、電極パッド１６の中央部に、絶縁膜２０、層間絶縁膜１４、絶縁膜１２および半導体基板１０を貫通する孔部Ｈ３が形成されている。孔部Ｈ３の直径は、開口部Ｈ２の直径より小さく、例えば３０μｍ程度に形成されている。なお、孔部Ｈ３は、平面視円形に限られず、平面視矩形に形成してもよい。そして、開口部Ｈ１、開口部Ｈ２および孔部Ｈ３により、半導体基板の能動面から裏面に貫通する貫通孔Ｈ４が形成される。
【００２７】
その貫通孔Ｈ４の内面および絶縁膜２０の表面に、第１の絶縁層である絶縁膜２２が形成されている。この絶縁膜２２は、電流リークの発生、酸素および水分等による浸食等を防止するものであり、１μｍ程度の厚さに形成されている。また、絶縁膜２２は、半導体基板１０の裏面１０ｂから突出形成されている。一方、電極パッド１６の第３層１６ｃの表面に形成された絶縁膜２０および絶縁膜２２は、開口部Ｈ２の周縁に沿って一部除去されている。
【００２８】
これによって露出した電極パッド１６の第３層１６ｃの表面と、残された絶縁膜２２の表面には、下地膜２４が形成されている。この下地膜２４は、絶縁膜２２等の表面に形成されたバリヤ層（バリヤメタル）と、バリア層の表面に形成されたシード層（シード電極）とによって構成されている。バリヤ層は、後述する電極本体３７の構成材料が基板１０に拡散するのを防止するものであり、ＴｉＷ（チタンタングステン）やＴｉＮ（チタンナイトライド）、ＴａＮ（タンタルナイトライド）等からなる。一方、シード層は、後述する電極本体３７をメッキ処理によって形成する際の電極になるものであり、ＣｕやＡｕ、Ａｇ等からなる。
【００２９】
そして、この下地膜２４の内側に、電極３４が形成されている。この電極３４は、電極本体３７および電極先端部３８によって構成されている。電極本体３７は、ＣｕやＷ等の電気抵抗の低い導電材料からなる。なお、ｐｏｌｙ−Ｓｉ（ポリシリコン）にＢやＰ等の不純物をドープした導電材料により電極本体３７を形成すれば、基板１０への拡散を防止する必要がなくなるので、上述したバリヤ層が不要となる。そして、貫通孔Ｈ４に電極本体３７を形成することにより、電極本体３７のプラグ部３６が形成される。なお、プラグ部３６と電極パッド１６とは、図１中のＰ部において下地膜２４を介して電気的に接続されている。一方、パッシベーション膜１８の上方であって開口部Ｈ１の周縁部にも電極本体３７を延設することにより、電極本体３７のポスト部３５が形成される。このポスト部３５は、平面視円形に限られず、平面視矩形に形成してもよい。
【００３０】
一方、基板１０の裏側における電極本体３７のプラグ部３６の先端部には、電極先端部３８が形成されている。この電極先端部３８は、電極本体３７の構成材料より酸化されにくい導電材料からなり、たとえばイオン化傾向が小さい金属からなる。具体的には、ＡｕやＡｇ、Ｐｔ（白金）、Ｐｄ（パラジウム）等によって電極先端部３８が形成されている。この電極先端部３８は、プラグ部３６の先端面全体を覆うように形成されている。これにより、プラグ部３６の先端面が酸化されるのを防止することができる。なお電極先端部は、プラグ部の先端面の一部を覆うように形成してもよい。この場合でも、電極先端部の形成部分においてプラグ部の酸化を防止することができるので、半導体チップの積層時に電極相互を接合することができる。したがって、電極相互の導通不良を回避することができる。
【００３１】
なお、電極先端部３８の構成材料がＰｔまたはＰｄの場合には、半導体チップ２の積層時に後述するハンダ層４０との間で合金が形成されにくいので、電極先端部３８を薄く形成する必要がある。この場合でも、電極本体３７のプラグ部３６の酸化を防止することは可能であり、また半導体チップ２の積層時には電極先端部３８の構成材料がハンダ層４０内に拡散して、電極本体３７とハンダ層４０との間に合金を形成することができる。これに対して、電極先端部３８の構成材料がＡｕまたはＡｇの場合には、半導体チップ２の積層時にハンダ層４０との間で合金が形成されやすいので、電極先端部３８を任意の厚さに形成することができる。
【００３２】
一方、半導体基板１０の裏面１０ｂには、第２の絶縁層である絶縁膜２６が形成されている。絶縁膜２６は、ＳｉＯ２（酸化ケイ素）やＳｉＮ（窒化ケイ素）などの無機物や、ＰＩ（ポリイミド）などの有機物からなる。絶縁膜２６は、電極３４のプラグ部３６の下端面を除いて、半導体基板１０の裏面１０ｂの全面に形成されている。なお、半導体基板１０の裏面１０ｂにおける電極３４の周辺部のみに、選択的に絶縁膜２６を形成してもよい。
【００３３】
なお第１実施形態では、上述した電極先端部３８の先端面が、絶縁膜２６の表面から突出形成されている。電極先端部３８の突出高さは、たとえば１０μｍ〜２０μｍ程度とされている。これにより、複数の半導体チップを積層する際に、半導体チップ相互の間隔を確保できるので、各半導体チップの隙間にアンダーフィル等を容易に充填することができる。なお、電極先端部３８の突出高さを調整することにより、積層された半導体チップ相互の間隔を調整することができる。また、積層後にアンダーフィル等を充填する代わりに、積層前に半導体チップ２の裏面１０ｂに熱硬化性樹脂等を塗布する場合でも、突出した電極先端部３８を避けて熱硬化性樹脂等を塗布することができるので、半導体チップの配線接続を確実に行うことができる。
【００３４】
一方、電極本体３７のポスト部３５の上面には、ハンダ層４０が形成されている。このハンダ層４０は、一般的なＰｂＳｎ合金等で形成してもよいが、ＡｇＳｎ合金等の鉛フリーのハンダ材料で形成するのが環境面等から好ましい。なお、軟蝋材であるハンダ層４０の代わりに、ＳｎＡｇ合金等からなる硬蝋材（溶融金属）層や、Ａｇペースト等からなる金属ペースト層を形成してもよい。この硬蝋材層や金属ペースト層も、鉛フリーの材料で形成するのが環境面等から好ましい。本実施形態に係る半導体チップ２は、以上のように構成されている。
【００３５】
［製造方法］
次に、本実施形態に係る半導体チップの製造方法につき、図２〜図７を用いて説明する。図２〜図７は、本実施形態に係る半導体チップの製造方法の説明図である。なお以下には、半導体基板における多数の半導体チップ形成領域に対して同時に処理を行う場合を例にして説明するが、個々の半導体チップに対して以下に示す処理を行ってもよい。
【００３６】
まず、図２（ａ）に示すように、半導体基板１０の表面に、絶縁膜１２および層間絶縁膜１４を形成する。そして、層間絶縁膜１４の表面に電極パッド１６を形成する。具体的には、まず層間絶縁膜１４上の全面に、電極パッド１６の第１層から第４層の被膜を順次形成する。なお、各被膜の形成はスパッタリング等によって行う。次に、その表面にレジスト等を塗布する。さらに、フォトリソグラフィ技術により、レジストに電極パッド１６の最終形状をパターニングする。そして、パターニングされたレジストをマスクとしてエッチングを行い、電極パッドを所定形状（例えば、矩形形状）に形成する。その後、電極パッド１６の表面にパッシベーション膜１８を形成する。
【００３７】
次に、パッシベーション膜１８に対して開口部Ｈ１を形成する。その具体的な手順は、まずパッシベーション膜の全面にレジスト等を塗布する。レジストは、フォトレジストや電子線レジスト、Ｘ線レジスト等の何れであってもよく、ポジ型またはネガ型の何れであってもよい。また、レジストの塗布は、スピンコート法、ディッピング法、スプレーコート法等によって行う。なお、レジストを塗布した後にプリベークを行う。そして、開口部Ｈ１のパターンが形成されたマスクを用いてレジストに露光処理を行い、さらに現像処理を行うことによってレジストに開口部Ｈ１の形状をパターニングする。なお、レジストのパターニング後にポストベークを行う。
【００３８】
そして、パターニングされたレジストをマスクとして、パッシベーション膜１８をエッチングする。なお本実施形態では、パッシベーション膜１８とともに電極パッド１６の第４層もエッチングする。エッチングには、ウェットエッチングを採用することもできるが、ドライエッチングを採用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。なお、パッシベーション膜１８に開口部Ｈ１を形成した後で、パッシベーション膜１８上のレジストを剥離液によって剥離する。以上により、図２（ａ）に示すように、パッシベーション膜１８に開口部Ｈ１が形成されて、電極パッド１６が露出する。
【００３９】
次に、図２（ｂ）に示すように、電極パッド１６に対して開口部Ｈ２を形成する。その具体的な手順は、まず露出した電極パッド１６およびパッシベーション膜１８の全面にレジスト等を塗布して、開口部Ｈ２の形状をパターニングする。次に、パターニングされたレジストをマスクとして、電極パッド１６をドライエッチングする。なお、ドライエッチングにはＲＩＥを用いることができる。その後、レジストを剥離すれば、図２（ｂ）に示すように、電極パッド１６に開口部Ｈ２が形成される。
【００４０】
次に、図２（ｃ）に示すように、基板１０の上方の全面に絶縁膜２０を形成する。この絶縁膜２０は、ドライエッチングにより基板１０に孔部Ｈ３を穿孔する際に、マスクとして機能するものである。なお、絶縁膜２０の膜厚は、基板１０に穿孔する孔部Ｈ３の深さにより、例えば２μｍ程度に設定する。本実施形態では、絶縁膜２０としてＳｉＯ2を用いたが、Ｓｉとの選択比が取れればフォトレジストを用いてもよい。また、絶縁膜２０には、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ2Ｈ5）4：以下、ＴＥＯＳという）すなわちＰＥ−ＴＥＯＳ、またはオゾンを用いた熱ＣＶＤであるＯ3−ＴＥＯＳ、またはＣＶＤを用いて形成した酸化シリコンなどを用いることができる。
【００４１】
次に、絶縁膜２０等に孔部Ｈ３の形状をパターニングする。その具体的な手順は、まず絶縁膜２０の全面にレジスト等を塗布して、孔部Ｈ３の形状をパターニングする。次に、パターニングされたレジストをマスクとして、絶縁膜２０、層間絶縁膜１４および絶縁膜１２をドライエッチングする。その後、レジストを剥離すれば、絶縁膜２０等に孔部Ｈ３の形状がパターニングされて、基板１０が露出する。
【００４２】
次に、高速ドライエッチングにより、基板１０に孔部Ｈ３を穿孔する。なお、ドライエッチングとしてＲＩＥやＩＣＰ（Inductively Coupled Plasma）を用いることができる。その際、上述したように絶縁膜２０（ＳｉＯ2）をマスクとして用いるが、絶縁膜２０の代わりにレジストをマスクとして用いてもよい。なお、孔部Ｈ３の深さは、最終的に形成する半導体チップの厚みに応じて適宜設定される。すなわち、半導体チップを最終的な厚さまでエッチングした後に、孔部Ｈ３の内部に形成した電極先端部が基板１０の裏面に露出し得るように、孔部Ｈ３の深さを設定する。以上により、図２（ｃ）に示すように、基板１０に孔部Ｈ３が形成される。そして、開口部Ｈ１、開口部Ｈ２および孔部Ｈ３により、基板１０の能動面から内部にかけて凹部Ｈ０が形成される。
【００４３】
次に、図３（ａ）に示すように、凹部Ｈ０の内面および絶縁膜２０の表面に、第１の絶縁層である絶縁膜２２を形成する。この絶縁膜２２は、例えばＰＥ−ＴＥＯＳ又はＯ３−ＴＥＯＳなどからなり、例えばプラズマＴＥＯＳなどにより、表面膜厚が１μｍ程度となるように形成する。
【００４４】
次に、絶縁膜２２および絶縁膜２０に異方性エッチングを施して、電極パッド１６の一部を露出させる。なお本実施形態では、開口部Ｈ２の周辺に沿って電極パッド１６の表面の一部を露出させる。その具体的な手順は、まず絶縁膜２２の全面にレジスト等を塗布して、露出させる部分をパターニングする。次に、パターニングされたレジストをマスクとして、絶縁膜２２および絶縁膜２０を異方性エッチングする。この異方性エッチングには、ＲＩＥ等のドライエッチングを用いることが好適である。以上により、図３（ａ）に示す状態となる。
【００４５】
次に、図３（ｂ）に示すように、露出させた電極パッド１６の表面と、残された絶縁膜２２の表面に、下地膜２４を形成する。下地膜２４として、まずバリヤ層を形成し、その上にシード層を形成する。バリヤ層およびシード層は、例えば真空蒸着、スパッタリング、イオンプレーティング等のＰＶＤ（Phisical Vapor Deposition）法や、ＣＶＤ法、ＩＭＰ（イオンメタルプラズマ）法、無電解メッキ法などを用いて形成する。
【００４６】
そして、図４（ａ）に示すように、絶縁膜２２および下地膜２４の内側における凹部Ｈ０の底面に、電極先端部３８を形成する。その具体的な手順は、まず電極先端部３８の構成材料を含有する液状体を、液滴吐出装置であるインクジェット装置により、凹部Ｈ０の底面に向かって吐出する。この液状体は、電極先端部３８の構成材料であるＡｕやＡｇ等の微粒子を、アルコール類や有機エステル類等の溶媒に分散させたコロイド状のものである。この液状体は、あらかじめインクジェット装置により吐出可能な粘度に調整して使用する。また、インクジェット装置は、液滴吐出ヘッドから所定量の液滴を吐出可能に形成されたものである。なお、液滴吐出方式としては、圧電体素子の体積変化により流動体を吐出させるピエゾジェット方式であっても、エネルギー発生素子として電気熱変換体を用いた方式であってもよい。
【００４７】
次に、吐出した液状体を乾燥および焼成させて、電極先端部３８を形成する。
すなわち、高温で乾燥することにより液状体中の溶媒を蒸発させ、液状体中の金属微粒子を焼結させて電極先端部３８を形成する。このように、インクジェット装置を使用して液状体を吐出することにより、凹部Ｈ０の底面に所定量の液状体を正確に吐出することができる。したがって、電極先端部３８を精度よく形成することができる。
【００４８】
次に、図４（ｂ）に示すように、電極本体を形成するためのマスクとして、基板１０の上方にレジスト３２を形成する。その具体的な手順は、まず基板１０の上方の全面にレジスト３２を塗布する。レジスト３２として、メッキ用液体レジストまたはドライフィルムなどを採用することができる。なお、半導体装置で一般的に設けられるＡｌ電極をエッチングする際に用いられるレジストまたは絶縁性を有する樹脂レジストを用いることもできるが、後述の工程で用いるメッキ液およびエッチング液に対して耐性を持つことが前提である。
【００４９】
レジスト３２の塗布は、スピンコート法やディッピング法、スプレーコート法などによって行う。ここで、レジスト３２の厚さは、形成すべき電極本体のポスト部の高さにハンダ層の厚さを加えたものと同程度に設定する。なお、レジスト３２を塗布した後にプリベークを行う。
【００５０】
次に、形成すべき電極のポスト部の平面形状を、レジスト３２にパターニングする。具体的には、所定のパターンが形成されたマスクを用いて露光処理および現像処理を行うことにより、レジスト３２をパターニングする。ここで、ポスト部の平面形状が矩形であれば、レジスト３２に矩形形状の開口部をパターニングする。開口部の大きさは、半導体チップにおける電極のピッチなどに応じて設定するが、例えば１２０μｍ四方または８０μｍ四方の大きさに形成する。なお、パターニング後にレジスト３２の倒れが生じないように、開口部の大きさを設定する。
【００５１】
なお以上には、電極本体のポスト部を取り囲むようにレジスト３２を形成する方法について説明した。しかしながら、必ずしもポスト部の全周を取り囲むようにレジスト３２を形成しなければならないという訳ではない。例えば、図４（ｂ）の紙面の左右方向にのみ隣接して電極が形成される場合には、同紙面の奥行き方向にはレジスト３２を形成しなくてもよい。このように、レジスト３２はポスト部の外形形状の少なくとも一部に沿って形成される。
【００５２】
なお以上には、フォトリソグラフィ技術を用いてレジスト３２を形成する方法について説明した。しかしながら、この方法でレジスト３２を形成すると、レジストを全面に塗布する際にその一部が孔部Ｈ３内に入り込んで、現像処理を行っても孔部Ｈ３内に残渣として残るおそれがある。そこで、例えばドライフィルムを用いることにより、またスクリーン印刷等の印刷法を用いることにより、パターニングされた状態でレジスト３２を形成するのが好ましい。また、インクジェット装置を用いて、レジストの液滴をレジスト３２の形成位置のみに吐出することにより、パターニングされた状態でレジスト３２を形成してもよい。これにより、孔部Ｈ３内にレジストが入り込むことなく、レジスト３２を形成することができる。
【００５３】
次に、図５（ａ）に示すように、レジスト３２をマスクとして、電極本体３７の構成材料を凹部Ｈ０に充填することにより、電極本体３７を形成する。電極材料の充填は、メッキ処理やＣＶＤ法等によって行う。メッキ処理には、例えば電気化学プレーティング（ＥＣＰ）法を用いる。なお、メッキ処理における電極として、下地膜２４を構成するシード層を用いる。また、メッキ装置としてカップ式メッキ装置を用いる。カップ式メッキ装置は、カップ形状の容器からメッキ液を噴出させてメッキすることを特徴とする装置である。これにより、凹部Ｈ０の内部に電極材料が充填されて、電極本体３７のプラグ部３６が形成される。また、レジスト３２に形成された開口部にも電極材料が充填されて、電極本体３７のポスト部３５が形成される。
【００５４】
次に、電極本体３７のポスト部３５上面に、ハンダ層４０を形成する。ハンダ層４０の形成は、ハンダメッキ法やスクリーン印刷等の印刷法などによって行う。なお、ハンダメッキの電極として、下地膜２４を構成するシード層を用いることができる。また、メッキ装置として、カップ式メッキ装置を用いることができる。一方、ハンダ層４０の代わりに、ＳｎＡｇ等からなる硬蝋材層を形成してもよい。硬蝋材層も、メッキ法や印刷法などによって形成することができる。以上により、図５（ａ）に示す状態となる。
【００５５】
次に、図５（ｂ）に示すように、剥離液等を用いてレジスト３２を剥離（除去）する。なお、剥離液にはオゾン水等を用いることができる。続けて、基板１０の上方に露出している下地膜２４を除去する。その具体的な手順は、まず基板１０の上方の全面にレジスト等を塗布し、電極本体３７のポスト部３５の形状をパターニングする。次に、パターニングされたレジストをマスクとして、下地膜２４をドライエッチングする。なお、ハンダ層４０の代わりに硬蝋材層を形成した場合には、その硬蝋材層をマスクとして下地膜２４をエッチングすることができる。この場合、フォトリソグラフィが不要となるので、製造工程を簡略化することができる。
【００５６】
次に、図６（ａ）に示すように、基板１０を上下反転させた上で、基板１０の下方に補強部材５０を装着する。補強部材５０として、保護フィルム等を採用してもよいが、ガラス等の硬質材料を採用するのが好ましい。これにより、基板１０の裏面１０ｂを加工する際に、基板１０に割れ等が発生するのを防止することができる。補強部材５０は、接着剤５２等を介して基板１０に装着する。接着剤５２として、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤を使用するのが望ましい。これにより、基板１０の能動面１０ａにおける凹凸を吸収しつつ、補強部材５０を強固に装着することができる。さらに、接着剤５２として紫外線硬化性接着剤等の光硬化性接着剤を使用した場合には、補強部材５０としてガラス等の透光性材料を採用するのが好ましい。この場合、補強部材５０の外側から光を照射することによって、簡単に接着剤５２を硬化させることができる。
【００５７】
次に、図６（ｂ）に示すように、基板１０の裏面１０ｂの全面をエッチングして、絶縁膜２２の先端部を露出させ、基板１０の裏面１０ｂより外側に電極先端部３８の先端面を配置する。このエッチングには、ウエットエッチングまたはドライエッチングのいずれを用いてもよい。なお、基板１０の裏面１０ｂを粗研磨した後に、エッチングを行って絶縁膜２２の先端部を露出させるようにすれば、製造時間を短縮することができる。また、基板１０のエッチングと同時に、絶縁膜２２および下地膜２４をエッチングして除去してもよい。
【００５８】
次に、図７（ａ）に示すように、基板１０の裏面１０ｂの全面に、第２の絶縁層である絶縁膜２６を形成する。絶縁膜２６としてＳｉＯ２やＳｉＮなどの被膜を形成する場合には、ＣＶＤ法によって形成するのが好ましい。また、絶縁膜２６としてＰＩなどの被膜を形成する場合には、液状の被膜材料をスピンコート法によって塗布し、乾燥・焼成して形成するのが好ましい。また、ＳＯＧを用いて絶縁膜２６を形成してもよい。ＳＯＧ（Spin On Glass）は、塗布した後に４００℃程度の温度でベーキングすることによりＳｉＯ２となる液体であり、平坦化を目的としてＬＳＩの層間絶縁膜に使用されている。具体的には、シロキサン結合を基本構造とするポリマーであって、アルコールなどが溶媒として使用されている。このＳＯＧを塗布する場合にも、スピンコート法を用いる。
【００５９】
なお、基板１０の裏面１０ｂの全面に絶縁膜２６を形成する代わりに、基板１０の裏面１０ｂにおける電極先端部３８の周辺のみに、選択的に絶縁膜２６を形成してもよい。この場合には、インクジェット装置等を用いて絶縁膜の材料液を電極先端部３８の周辺のみに吐出し、乾燥・焼成して絶縁膜２６を形成すればよい。
【００６０】
次に、図７（ｂ）に示すように、電極先端部３８の先端面を露出させる。具体的には、電極先端部３８の先端面を覆っている絶縁膜２６、絶縁膜２２および下地膜２４を除去して、電極先端部３８の先端面を露出させる。絶縁膜２６、絶縁膜２２および下地膜２４の除去は、ＣＭＰ（Chemical and Mechanical Polishing）研磨等によって行う。ＣＭＰは、基板に対する研磨布による機械的研磨と、そこに供給される研磨液による化学作用との兼ね合いによって、基板の研磨を行うものである。なお、絶縁膜２６、絶縁膜２２および下地膜２４を研磨により除去する際に、電極先端部３８の先端面を研磨してもよい。この場合、下地膜２４が完全に除去されるので、半導体チップの積層時における電極間の導通不良を防止することができる。
【００６１】
その後、溶剤等により接着剤５２を溶解して、基板１０から補強部材５０を取り外す。次に、基板１０の裏面１０ｂにダイシングテープ（図示省略）を貼り付けた上で、基板１０をダイシングすることにより、半導体チップの個片に分離する。なお、ＣＯ２レーザやＹＡＧレーザを照射して基板１０を切断してもよい。以上により、図１に示す状態となり、本実施形態に係る半導体チップ２が完成する。
【００６２】
［積層構造］
以上のように形成した半導体チップ２を積層して、３次元実装された半導体装置を形成する。図８は、本実施形態に係る半導体チップを積層した状態の側面断面図であり、図１４のＡ部に相当する部分における拡大図である。各半導体チップ２ａ，２ｂは、下層の半導体チップ２ｂにおける電極本体３７の上面に、上層の半導体チップ２ａにおける電極先端部３８が位置するように配置する。そして、ハンダ層４０を介することにより、各半導体チップ２ａ，２ｂにおける電極３４を相互に接合する。具体的には、リフローによりハンダ層４０を溶解させつつ、各半導体チップ２ａ，２ｂを相互に加圧する。これにより、ハンダ層４０と電極先端部３８との接合部にハンダ合金が形成されて、両者が機械的および電気的に接合される。以上により、各半導体チップ２ａ，２ｂが配線接続される。なお、必要に応じて、積層した各半導体チップ相互の隙間にアンダーフィルを充填する。
【００６３】
なお、溶解したハンダ層４０は、上層の半導体チップ２ａにおける電極先端部３８の外周に沿って上方に変形するので、上層の半導体チップ２ａの裏面１０ｂに当接する場合がある。なお、ハンダ層４０には信号線が接続され、半導体チップ２ａの裏面１０ｂにはグランドが接続されているので、両者の短絡を防止する必要がある。この点、本実施形態では、半導体チップ２ａの裏面１０ｂに絶縁膜２６が形成されているので、半導体チップを積層する際に、ハンダ層４０と半導体チップ２ａの裏面１０ｂとの短絡を防止することが可能となる。したがって、信号線とグランドとの短絡を防止しつつ、３次元実装を行うことができる。
【００６４】
また、本実施形態では、半導体チップ２ａの裏側における電極本体３７の先端部に、電極本体３７の構成材料より酸化されにくい導電材料からなる電極先端部３８を形成した。これにより、半導体チップ２ａの電極３４が酸化されて濡れ性が低下するのを防止することができる。したがって、半導体チップ２ａの形成から長時間の経過後に半導体チップ２ａを積層する場合でも、ハンダ層４０と電極先端部３８との間にハンダ合金が形成されて、電極３４相互の接合が可能となり、電極３４相互の導通不良を回避することができる。その結果、３次元実装された半導体装置の歩留まりを向上させることができる。
【００６５】
［再配置配線］
以上のように積層形成された半導体装置を回路基板に実装するため、再配線を行うのが望ましい。まず、再配線について簡単に説明する。図９は、半導体チップの再配線の説明図である。図９（ａ）に示す半導体チップ６１の表面には、その対辺に沿って複数の電極６２が形成されているので、隣接する電極相互のピッチが狭くなっている。このような半導体チップ６１を回路基板に実装すると、隣接する電極相互が短絡するおそれがある。そこで、電極相互のピッチを広げるため、半導体チップ６１の対辺に沿って形成された複数の電極６２を半導体チップの中央部に引き出す再配線が行われている。
【００６６】
図９（ｂ）は、再配線を行った半導体チップの平面図である。半導体チップ６１の表面中央部には、円形状の複数の電極パッド６３がマトリクス上に配列形成されている。各電極パッド６３は、再配線６４により1個または複数個の電極６２に接続されている。これにより、狭ピッチの電極６２が中央部に引き出されて、広ピッチ化されている。
【００６７】
図１０は、図９（ｂ）のＡ−Ａ線における側面断面図である。上記のように積層形成された半導体装置を上下反転して、最下層となる半導体チップ６１の底面中央部には、ソルダーレジスト６５が形成されている。そして、電極６２のポスト部からソルダーレジスト６５の表面にかけて、再配線６４が形成されている。再配線６４のソルダーレジスト６５側の端部には電極パッド６３が形成され、その電極パッドの表面にバンプ７８が形成されている。バンプ７８は、たとえばハンダバンプであり、印刷法等によって形成する。なお、半導体チップ６１の底面全体には、補強用の樹脂６６等が成型されている。
【００６８】
［回路基板］
図１１は、回路基板の斜視図である。図１１では、半導体チップを積層して形成した半導体装置１が、回路基板１０００に実装されている。具体的には、半導体装置１における最下層の半導体チップに形成されたバンプが、回路基板１０００の表面に形成された電極パッドに対して、リフローやＦＣＢ（Flip Chip Bonding）等を行うことにより実装されている。なお、回路基板との間に異方導電性フィルム等を挟み込んで、半導体装置１を実装してもよい。
【００６９】
［第２実施形態］
次に、本発明に係る半導体装置の第２実施形態である半導体チップにつき、図１２を用いて説明する。図１２は、本実施形態に係る半導体チップの電極部分の側面断面図である。第２実施形態に係る半導体チップ３が、第１実施形態と異なる点は、半導体チップ３の裏側における電極先端部３８の先端面が、第２の絶縁層である絶縁膜２６の表面と、ほぼ同一面上に形成されている点のみである。その他の点については、第１実施形態と同様の構成であるから、詳細な説明を省略する。
【００７０】
第２実施形態に係る半導体チップ３では、電極先端部３８の先端面が、半導体チップ３の裏面１０ｂに形成された絶縁膜２６の表面と、ほぼ同一面上に形成されている。第２実施形態に係る半導体チップ３を製造するには、図２（ｃ）において孔部Ｈ３を穿孔する際に、第１実施形態よりも孔部Ｈ３を浅く形成する。その結果、図６（ｂ）において基板１０の裏面１０ｂをエッチングする際に、第１実施形態よりも絶縁膜２２の突出量が小さくなる。また、図７（ａ）において基板１０の裏面１０ｂに絶縁膜２６を形成する際に、第１実施形態よりも絶縁膜２６を厚く形成する。そして、図７（ｂ）において研磨により電極先端部３８の先端面を露出させる際に、絶縁膜２６の表面を研磨しつつ電極先端部３８の先端面を露出させるようにする。これにより、図１２に示すように、電極先端部３８の先端面が、半導体チップ３の裏面１０ｂに形成された絶縁膜２６の表面と、ほぼ同一平面上に露出する。
【００７１】
第２実施形態に係る半導体チップにおいても、第１実施形態と同様に、半導体チップ３の裏側における電極本体３７の先端部に、電極本体３７の構成材料より酸化されにくい導電材料からなる電極先端部３８が形成されている。したがって、半導体チップ３の電極３４が酸化されるのを防止することができる。また、半導体チップ３の裏面１０ｂに絶縁膜２６が形成されている。したがって、図８に示すように、各半導体チップを積層する際に、ハンダ層４０と上層の半導体チップの裏面１０ｂとの短絡を防止することができる。
【００７２】
ところで、第１実施形態では、電極先端部３８の先端面が、絶縁膜２６の表面から突出形成されていた。この半導体チップの積層時に半導体チップ相互を加圧すると、上層の半導体チップの電極先端部３８のみが下層の半導体チップに当接するので、下層の半導体チップに応力集中が発生する場合がある。これにより、下層の半導体チップが割れるなど破損するおそれがある。これに対して、第２実施形態では、電極先端部３８の先端面が、絶縁膜２６の表面とほぼ同一面上に形成されている。これにより、半導体チップの積層時に半導体チップ相互を加圧しても、下層の半導体チップに応力集中が発生することがなくなり、下層の半導体チップの破損を防止しつつ３次元実装することができる。なお、第１実施形態のように電極先端部３８の先端面を突出形成しなくても、信号線とグランドとの短絡を防止できることは上述した通りである。
【００７３】
［電子機器］
次に、上述した半導体装置を備えた電子機器の例について、図１３を用いて説明する。図１３は、携帯電話の斜視図である。上述した半導体装置は、携帯電話３００の筐体内部に配置されている。
【００７４】
なお、上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
【００７５】
なお、上述した実施形態の「半導体チップ」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリュームおよびヒューズなどを挙げることができる。
【００７６】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【図面の簡単な説明】
【図１】 第１実施形態に係る半導体チップの電極部分の側面断面図である。
【図２】 第１実施形態に係る半導体チップの製造方法の説明図である。
【図３】 第１実施形態に係る半導体チップの製造方法の説明図である。
【図４】 第１実施形態に係る半導体チップの製造方法の説明図である。
【図５】 第１実施形態に係る半導体チップの製造方法の説明図である。
【図６】 第１実施形態に係る半導体チップの製造方法の説明図である。
【図７】 第１実施形態に係る半導体チップの製造方法の説明図である。
【図８】 第１実施形態に係る半導体装置の積層状態の説明図である。
【図９】 再配線の説明図である。
【図１０】 再配線の説明図である。
【図１１】 回路基板の説明図である。
【図１２】 第２実施形態に係る半導体チップの電極部分の側面断面図である。
【図１３】 電子機器の一例である携帯電話の斜視図である。
【図１４】 従来技術に係る半導体装置の全体の側面断面図である。
【符号の説明】
２半導体チップ ２２第１の絶縁層 ２４下地膜 ２６第２の絶縁層 ３４電極 ３７電極本体 ３８電極先端部 ４０ハンダ層
【発明の属する技術分野】
本発明は、半導体装置の製造方法、半導体装置、回路基板および電子機器に関するものであり、特に、３次元実装に好適な半導体チップおよびその製造方法に関するものである。
【０００２】
【従来の技術】
携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）などの携帯型の電子機器には、小型化および軽量化が要求されている。これにともなって、上述した電子機器における半導体チップの実装スペースも極めて制限され、半導体チップの高密度実装が課題となっている。そこで、３次元実装技術が案出されている。３次元実装技術は、半導体チップ同士を積層し、各半導体チップ間を配線接続することで、半導体チップの高密度実装を図る技術である。（たとえば、特許文献１参照）
【０００３】
図１４は積層された半導体チップの側面断面図である。図１４に示すように、３次元実装技術に用いる各半導体チップ２０２には、複数の電極２３４が形成されている。電極２３４は、半導体チップ２０２の能動面２１０ａに形成された電極パッド（図示省略）から、半導体チップ２０２ａの裏面２１０ｂにかけて、半導体チップ２０２を貫通するように形成されている。この電極２３４のうち、半導体チップ２０２の貫通孔の内部に充填されている部分をプラグ部２３６といい、半導体チップ２０２の表面に突出した部分をポスト部２３５という。なお、信号線とグランドとの短絡を防止するため、半導体チップにおける貫通孔２３２の内面には、絶縁膜２２２（図示省略）が形成されている。
【０００４】
この電極２３４のポスト部２３５の上端面には、ハンダ層２４０が形成されている。そして、下層の半導体チップ２０２ｂにおける電極２３４のポスト部２３５の上面に、上層の半導体チップ２０２ａにおける電極２３４のプラグ部２３６の下面が配置されるように、各半導体チップ２０２ａ，２０２ｂを積層配置する。ここで、リフローによりハンダ層２４０を溶解させつつ、各半導体チップ２０２ａ，２０２ｂを相互に加圧する。これにより、ハンダ層２４０と電極２３４との接触部にハンダ合金が形成されて、両者が機械的および電気的に接合される。このようにして、各半導体チップ２０２ａ，２０２ｂが配線接続される。
【０００５】
【特許文献１】
特開２００２−２５９４８号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、積層前の半導体チップ２０２ａにおいては、電極２３４のプラグ部２３６の下面が大気中に露出している。そのため、半導体チップ２０２ａの形成から積層までに長時間が経過すると、電極２３４のプラグ部２３６の下面が酸化されて濡れ性が低下する場合がある。そして、電極２３４が酸化された状態で半導体チップ２０２ａを積層すると、ハンダ層２４０と電極２３４との接合部にハンダ合金が形成されにくくなり、電極相互の導通不良が発生するという問題がある。これにより、３次元実装された半導体装置の歩留まりが低下することになる。
【０００７】
本発明は、上記課題を解決するためになされたものであり、積層時に電極相互の導通不良を防止することが可能な、半導体装置の製造方法、半導体装置、回路基板および電子機器の提供を目的とする。
また本発明は、信号線とグランドとの短絡を防止することが可能な、半導体装置の製造方法、半導体装置、回路基板および電子機器の提供を他の目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板を貫通する電極を有する半導体装置の製造方法であって、集積回路が形成された半導体基板の能動面から、前記半導体基板の内部にかけて、凹部を形成する工程と、前記凹部の内面に、第1の絶縁層を形成する工程と、前記第1の絶縁層の内側における前記凹部の底面に、第１の導電材料からなる電極先端部を形成する工程と、前記電極先端部に接続して、前記第1の絶縁層の内側に、第２の導電材料からなる電極本体を形成する工程と、前記半導体基板の裏面をエッチングして、前記第１の絶縁層の先端部を露出させる工程と、前記電極先端部の先端面上に形成された前記第１の絶縁層を除去して、前記電極先端部を露出させる工程とを有し、前記第１の導電材料として、前記第２の導電材料より酸化されにくい材料を用いることを特徴とする。
【０００９】
本発明に係る半導体装置の製造方法によれば、電極本体より酸化されにくい導電材料からなる電極先端部を、電極本体の先端部に形成することができる。これにより、半導体装置の電極が酸化されて濡れ性が低下するのを防止することができる。したがって、半導体装置の形成から長時間の経過後に当該半導体装置を積層する場合でも、電極相互の接合が可能になるので、電極相互の導通不良を回避することができる。
【００１０】
また、前記電極先端部を形成する工程では、前記第1の絶縁層の内側における前記凹部の底面に、前記第１の導電材料を含有する液状体を液滴吐出装置により吐出し、吐出した前記液状体を焼成して、前記電極先端部を形成するのが好ましい。この構成によれば、凹部の底面に所定量の液状体を吐出することが可能となり、精度よく電極先端部を形成することができる。
【００１１】
また、前記半導体基板の裏面をエッチングする工程の後に、前記半導体基板の裏面に第２の絶縁層を形成する工程を有し、前記電極先端部の先端面上に形成された前記第１の絶縁層を除去する工程では、前記電極先端部の先端面上に形成された前記第２の絶縁層をも除去して、前記電極先端部を露出させるのが好ましい。この構成によれば、半導体基板の裏面に電極の先端部を露出させつつ、その周辺部に第２の絶縁膜を形成することができる。これにより、半導体装置を積層する際に電極間の接合部材が変形しても、かかる接合部材と半導体基板の裏面との短絡を防止することが可能となる。したがって、信号線とグランドとの短絡を防止することが可能となる。
【００１２】
一方、本発明に係る半導体装置は、上述した半導体装置の製造方法を使用して製造されたことを特徴とする。これにより、上記効果をともなった半導体装置を提供することができる。
【００１３】
また、本発明に係る他の半導体装置は、集積回路が形成された半導体基板と、前記半導体基板の能動面から前記半導体基板の裏面にかけて形成された貫通孔の内部に、第１の絶縁層を介して形成された電極本体と、前記半導体基板の裏側における前記電極本体の先端部に形成され、前記電極本体の構成材料より酸化されにくい導電材料からなる電極先端部と、を有することを特徴とする。これにより、半導体装置の電極が酸化されて濡れ性が低下するのを防止することができる。したがって、半導体装置の形成から長時間の経過後に当該半導体装置を積層する場合でも、電極相互の接合が可能になるので、電極相互の導通不良を回避することができる。
【００１４】
また、前記電極先端部の構成材料は、金または銀であるのが好ましい。金または銀は特に酸化されにくいので、電極相互の導通不良を回避することができる。また、金または銀は、電極間の接合部材との間で合金が形成されやすいので、電極先端部を任意の厚さに形成することができる。
【００１５】
また、前記半導体基板の裏面であって、少なくとも前記電極先端部の周辺に、第２の絶縁層が形成されているのが好ましい。この構成によれば、複数の半導体装置を積層する際に電極間の接合部材が変形しても、かかる接合部材と半導体基板の裏面との短絡を防止することが可能となる。したがって、信号線とグランドとの短絡を防止することが可能となる。
【００１６】
また、前記電極先端部の先端面は、前記第２の絶縁層の表面から突出形成されていてもよい。この構成によれば、複数の半導体装置を積層する際に、半導体装置相互の間隔を確保できるので、各半導体装置の隙間にアンダーフィル等を容易に充填することができる。一方、前記電極先端部の先端面は、前記第２の絶縁層の表面とほぼ同一面上に形成されていてもよい。この構成によれば、複数の半導体装置を積層する際に、隣接する半導体装置に応力集中が発生することがなくなり、半導体装置の破損を防止しつつ３次元実装することができる。
【００１７】
また、本発明に係る他の半導体装置は、上述した半導体装置が複数積層され、上下に隣接する一方の前記半導体装置における前記電極先端部と、他方の前記半導体装置における前記電極本体とが、ハンダまたは蝋材を介して電気的に接続されていることを特徴とする。この構成によれば、複数の半導体装置を積層する際にハンダまたは蝋材が変形しても、ハンダまたは蝋材と半導体基板の裏面との短絡を防止することが可能となる。したがって、信号線とグランドとの短絡を防止することが可能となる。
【００１８】
一方、本発明に係る回路基板は、上述した半導体装置が実装されていることを特徴とする。これにより、上記効果をともなった回路基板を提供することができる。
一方、本発明に係る電子機器は、上述した半導体装置を備えたことを特徴とする。これにより、上記効果をともなった電子機器を提供することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００２０】
［第１実施形態］
最初に、本発明に係る半導体装置の第１実施形態である半導体チップにつき、図１を用いて説明する。図１は本実施形態に係る半導体チップの電極部分の側面断面図である。本実施形態に係る半導体チップ２は、集積回路が形成された半導体基板１０と、半導体基板１０の能動面１０ａから半導体基板１０の裏面１０ｂにかけて形成された貫通孔Ｈ４の内部に、第１の絶縁層である絶縁膜２２を介して形成された電極本体３７と、半導体基板１０の裏面１０ｂであって電極３４の先端部に形成され、電極本体３７の構成材料より酸化されにくい導電材料からなる電極先端部３８とを有するものである。
【００２１】
［半導体装置］
図１に示す半導体チップ２では、Ｓｉ（ケイ素）等からなる半導体基板１０の表面１０ａに、トランジスタ、メモリ素子、その他の電子素子からなる集積回路（図示省略）が形成されている。その半導体基板１０の能動面１０ａには、ＳｉＯ2（酸化ケイ素）等からなる絶縁膜１２が形成されている。さらに、その絶縁膜１２の表面には、硼燐珪酸ガラス（以下、ＢＰＳＧという）等からなる層間絶縁膜１４が形成されている。
【００２２】
その層間絶縁膜１４の表面の所定部分には、電極パッド１６が形成されている。この電極パッド１６は、Ｔｉ（チタン）等からなる第１層１６ａ、ＴｉＮ（窒化チタン）等からなる第２層１６ｂ、ＡｌＣｕ（アルミニウム／銅）等からなる第３層１６ｃ、およびＴｉＮ等からなる第４層（キャップ層）１６ｄを、順に積層して形成されている。なお、電極パッド１６の構成材料は、電極パッド１６に必要とされる電気的特性、物理的特性、および化学的特性に応じて適宜変更してもよい。すなわち、集積回路の電極として一般に用いられるＡｌのみを用いて電極パッド１６を形成してもよく、電気抵抗の低いＣｕのみを用いて電極パッド１６を形成してもよい。
【００２３】
この電極パッド１６は、平面視において、半導体チップ２の周辺部に並んで形成されている。なお、電極パッド１６は、半導体チップ２の周辺部に並んで形成される場合と、中央部に並んで形成される場合とがある。周辺部に形成される場合には、半導体チップ２の少なくとも１辺（多くの場合、２辺又は４辺）に沿って並んで形成される。そして、各電極パッド１６は、上述した集積回路と、図示しない箇所で電気的に接続されている。なお、電極パッド１６の下方には集積回路が形成されていない点に注意されたい。
【００２４】
その電極パッド１６を覆うように、層間絶縁膜１４の表面に、パッシベーション膜１８が形成されている。このパッシベーション膜１８は、ＳｉＯ2（酸化ケイ素）やＳｉＮ（窒化ケイ素）、ポリイミド樹脂等からなり、例えば１μｍ程度の厚さに形成されている。
【００２５】
そして、電極パッド１６の中央部には、パッシベーション膜１８の開口部Ｈ１および電極パッド１６の開口部Ｈ２が形成されている。なお、開口部Ｈ２の直径は、開口部Ｈ１の径よりも小さく、例えば６０μｍ程度に設定されている。また、電極パッド１６における第４層１６ｄは、開口部Ｈ１と同径に開口されている。一方、パッシベーション膜１８の表面ならびに開口部Ｈ１および開口部Ｈ２の内面には、ＳｉＯ2（酸化ケイ素）等からなる絶縁膜２０が形成されている。
【００２６】
そして、電極パッド１６の中央部に、絶縁膜２０、層間絶縁膜１４、絶縁膜１２および半導体基板１０を貫通する孔部Ｈ３が形成されている。孔部Ｈ３の直径は、開口部Ｈ２の直径より小さく、例えば３０μｍ程度に形成されている。なお、孔部Ｈ３は、平面視円形に限られず、平面視矩形に形成してもよい。そして、開口部Ｈ１、開口部Ｈ２および孔部Ｈ３により、半導体基板の能動面から裏面に貫通する貫通孔Ｈ４が形成される。
【００２７】
その貫通孔Ｈ４の内面および絶縁膜２０の表面に、第１の絶縁層である絶縁膜２２が形成されている。この絶縁膜２２は、電流リークの発生、酸素および水分等による浸食等を防止するものであり、１μｍ程度の厚さに形成されている。また、絶縁膜２２は、半導体基板１０の裏面１０ｂから突出形成されている。一方、電極パッド１６の第３層１６ｃの表面に形成された絶縁膜２０および絶縁膜２２は、開口部Ｈ２の周縁に沿って一部除去されている。
【００２８】
これによって露出した電極パッド１６の第３層１６ｃの表面と、残された絶縁膜２２の表面には、下地膜２４が形成されている。この下地膜２４は、絶縁膜２２等の表面に形成されたバリヤ層（バリヤメタル）と、バリア層の表面に形成されたシード層（シード電極）とによって構成されている。バリヤ層は、後述する電極本体３７の構成材料が基板１０に拡散するのを防止するものであり、ＴｉＷ（チタンタングステン）やＴｉＮ（チタンナイトライド）、ＴａＮ（タンタルナイトライド）等からなる。一方、シード層は、後述する電極本体３７をメッキ処理によって形成する際の電極になるものであり、ＣｕやＡｕ、Ａｇ等からなる。
【００２９】
そして、この下地膜２４の内側に、電極３４が形成されている。この電極３４は、電極本体３７および電極先端部３８によって構成されている。電極本体３７は、ＣｕやＷ等の電気抵抗の低い導電材料からなる。なお、ｐｏｌｙ−Ｓｉ（ポリシリコン）にＢやＰ等の不純物をドープした導電材料により電極本体３７を形成すれば、基板１０への拡散を防止する必要がなくなるので、上述したバリヤ層が不要となる。そして、貫通孔Ｈ４に電極本体３７を形成することにより、電極本体３７のプラグ部３６が形成される。なお、プラグ部３６と電極パッド１６とは、図１中のＰ部において下地膜２４を介して電気的に接続されている。一方、パッシベーション膜１８の上方であって開口部Ｈ１の周縁部にも電極本体３７を延設することにより、電極本体３７のポスト部３５が形成される。このポスト部３５は、平面視円形に限られず、平面視矩形に形成してもよい。
【００３０】
一方、基板１０の裏側における電極本体３７のプラグ部３６の先端部には、電極先端部３８が形成されている。この電極先端部３８は、電極本体３７の構成材料より酸化されにくい導電材料からなり、たとえばイオン化傾向が小さい金属からなる。具体的には、ＡｕやＡｇ、Ｐｔ（白金）、Ｐｄ（パラジウム）等によって電極先端部３８が形成されている。この電極先端部３８は、プラグ部３６の先端面全体を覆うように形成されている。これにより、プラグ部３６の先端面が酸化されるのを防止することができる。なお電極先端部は、プラグ部の先端面の一部を覆うように形成してもよい。この場合でも、電極先端部の形成部分においてプラグ部の酸化を防止することができるので、半導体チップの積層時に電極相互を接合することができる。したがって、電極相互の導通不良を回避することができる。
【００３１】
なお、電極先端部３８の構成材料がＰｔまたはＰｄの場合には、半導体チップ２の積層時に後述するハンダ層４０との間で合金が形成されにくいので、電極先端部３８を薄く形成する必要がある。この場合でも、電極本体３７のプラグ部３６の酸化を防止することは可能であり、また半導体チップ２の積層時には電極先端部３８の構成材料がハンダ層４０内に拡散して、電極本体３７とハンダ層４０との間に合金を形成することができる。これに対して、電極先端部３８の構成材料がＡｕまたはＡｇの場合には、半導体チップ２の積層時にハンダ層４０との間で合金が形成されやすいので、電極先端部３８を任意の厚さに形成することができる。
【００３２】
一方、半導体基板１０の裏面１０ｂには、第２の絶縁層である絶縁膜２６が形成されている。絶縁膜２６は、ＳｉＯ２（酸化ケイ素）やＳｉＮ（窒化ケイ素）などの無機物や、ＰＩ（ポリイミド）などの有機物からなる。絶縁膜２６は、電極３４のプラグ部３６の下端面を除いて、半導体基板１０の裏面１０ｂの全面に形成されている。なお、半導体基板１０の裏面１０ｂにおける電極３４の周辺部のみに、選択的に絶縁膜２６を形成してもよい。
【００３３】
なお第１実施形態では、上述した電極先端部３８の先端面が、絶縁膜２６の表面から突出形成されている。電極先端部３８の突出高さは、たとえば１０μｍ〜２０μｍ程度とされている。これにより、複数の半導体チップを積層する際に、半導体チップ相互の間隔を確保できるので、各半導体チップの隙間にアンダーフィル等を容易に充填することができる。なお、電極先端部３８の突出高さを調整することにより、積層された半導体チップ相互の間隔を調整することができる。また、積層後にアンダーフィル等を充填する代わりに、積層前に半導体チップ２の裏面１０ｂに熱硬化性樹脂等を塗布する場合でも、突出した電極先端部３８を避けて熱硬化性樹脂等を塗布することができるので、半導体チップの配線接続を確実に行うことができる。
【００３４】
一方、電極本体３７のポスト部３５の上面には、ハンダ層４０が形成されている。このハンダ層４０は、一般的なＰｂＳｎ合金等で形成してもよいが、ＡｇＳｎ合金等の鉛フリーのハンダ材料で形成するのが環境面等から好ましい。なお、軟蝋材であるハンダ層４０の代わりに、ＳｎＡｇ合金等からなる硬蝋材（溶融金属）層や、Ａｇペースト等からなる金属ペースト層を形成してもよい。この硬蝋材層や金属ペースト層も、鉛フリーの材料で形成するのが環境面等から好ましい。本実施形態に係る半導体チップ２は、以上のように構成されている。
【００３５】
［製造方法］
次に、本実施形態に係る半導体チップの製造方法につき、図２〜図７を用いて説明する。図２〜図７は、本実施形態に係る半導体チップの製造方法の説明図である。なお以下には、半導体基板における多数の半導体チップ形成領域に対して同時に処理を行う場合を例にして説明するが、個々の半導体チップに対して以下に示す処理を行ってもよい。
【００３６】
まず、図２（ａ）に示すように、半導体基板１０の表面に、絶縁膜１２および層間絶縁膜１４を形成する。そして、層間絶縁膜１４の表面に電極パッド１６を形成する。具体的には、まず層間絶縁膜１４上の全面に、電極パッド１６の第１層から第４層の被膜を順次形成する。なお、各被膜の形成はスパッタリング等によって行う。次に、その表面にレジスト等を塗布する。さらに、フォトリソグラフィ技術により、レジストに電極パッド１６の最終形状をパターニングする。そして、パターニングされたレジストをマスクとしてエッチングを行い、電極パッドを所定形状（例えば、矩形形状）に形成する。その後、電極パッド１６の表面にパッシベーション膜１８を形成する。
【００３７】
次に、パッシベーション膜１８に対して開口部Ｈ１を形成する。その具体的な手順は、まずパッシベーション膜の全面にレジスト等を塗布する。レジストは、フォトレジストや電子線レジスト、Ｘ線レジスト等の何れであってもよく、ポジ型またはネガ型の何れであってもよい。また、レジストの塗布は、スピンコート法、ディッピング法、スプレーコート法等によって行う。なお、レジストを塗布した後にプリベークを行う。そして、開口部Ｈ１のパターンが形成されたマスクを用いてレジストに露光処理を行い、さらに現像処理を行うことによってレジストに開口部Ｈ１の形状をパターニングする。なお、レジストのパターニング後にポストベークを行う。
【００３８】
そして、パターニングされたレジストをマスクとして、パッシベーション膜１８をエッチングする。なお本実施形態では、パッシベーション膜１８とともに電極パッド１６の第４層もエッチングする。エッチングには、ウェットエッチングを採用することもできるが、ドライエッチングを採用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。なお、パッシベーション膜１８に開口部Ｈ１を形成した後で、パッシベーション膜１８上のレジストを剥離液によって剥離する。以上により、図２（ａ）に示すように、パッシベーション膜１８に開口部Ｈ１が形成されて、電極パッド１６が露出する。
【００３９】
次に、図２（ｂ）に示すように、電極パッド１６に対して開口部Ｈ２を形成する。その具体的な手順は、まず露出した電極パッド１６およびパッシベーション膜１８の全面にレジスト等を塗布して、開口部Ｈ２の形状をパターニングする。次に、パターニングされたレジストをマスクとして、電極パッド１６をドライエッチングする。なお、ドライエッチングにはＲＩＥを用いることができる。その後、レジストを剥離すれば、図２（ｂ）に示すように、電極パッド１６に開口部Ｈ２が形成される。
【００４０】
次に、図２（ｃ）に示すように、基板１０の上方の全面に絶縁膜２０を形成する。この絶縁膜２０は、ドライエッチングにより基板１０に孔部Ｈ３を穿孔する際に、マスクとして機能するものである。なお、絶縁膜２０の膜厚は、基板１０に穿孔する孔部Ｈ３の深さにより、例えば２μｍ程度に設定する。本実施形態では、絶縁膜２０としてＳｉＯ2を用いたが、Ｓｉとの選択比が取れればフォトレジストを用いてもよい。また、絶縁膜２０には、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ2Ｈ5）4：以下、ＴＥＯＳという）すなわちＰＥ−ＴＥＯＳ、またはオゾンを用いた熱ＣＶＤであるＯ3−ＴＥＯＳ、またはＣＶＤを用いて形成した酸化シリコンなどを用いることができる。
【００４１】
次に、絶縁膜２０等に孔部Ｈ３の形状をパターニングする。その具体的な手順は、まず絶縁膜２０の全面にレジスト等を塗布して、孔部Ｈ３の形状をパターニングする。次に、パターニングされたレジストをマスクとして、絶縁膜２０、層間絶縁膜１４および絶縁膜１２をドライエッチングする。その後、レジストを剥離すれば、絶縁膜２０等に孔部Ｈ３の形状がパターニングされて、基板１０が露出する。
【００４２】
次に、高速ドライエッチングにより、基板１０に孔部Ｈ３を穿孔する。なお、ドライエッチングとしてＲＩＥやＩＣＰ（Inductively Coupled Plasma）を用いることができる。その際、上述したように絶縁膜２０（ＳｉＯ2）をマスクとして用いるが、絶縁膜２０の代わりにレジストをマスクとして用いてもよい。なお、孔部Ｈ３の深さは、最終的に形成する半導体チップの厚みに応じて適宜設定される。すなわち、半導体チップを最終的な厚さまでエッチングした後に、孔部Ｈ３の内部に形成した電極先端部が基板１０の裏面に露出し得るように、孔部Ｈ３の深さを設定する。以上により、図２（ｃ）に示すように、基板１０に孔部Ｈ３が形成される。そして、開口部Ｈ１、開口部Ｈ２および孔部Ｈ３により、基板１０の能動面から内部にかけて凹部Ｈ０が形成される。
【００４３】
次に、図３（ａ）に示すように、凹部Ｈ０の内面および絶縁膜２０の表面に、第１の絶縁層である絶縁膜２２を形成する。この絶縁膜２２は、例えばＰＥ−ＴＥＯＳ又はＯ３−ＴＥＯＳなどからなり、例えばプラズマＴＥＯＳなどにより、表面膜厚が１μｍ程度となるように形成する。
【００４４】
次に、絶縁膜２２および絶縁膜２０に異方性エッチングを施して、電極パッド１６の一部を露出させる。なお本実施形態では、開口部Ｈ２の周辺に沿って電極パッド１６の表面の一部を露出させる。その具体的な手順は、まず絶縁膜２２の全面にレジスト等を塗布して、露出させる部分をパターニングする。次に、パターニングされたレジストをマスクとして、絶縁膜２２および絶縁膜２０を異方性エッチングする。この異方性エッチングには、ＲＩＥ等のドライエッチングを用いることが好適である。以上により、図３（ａ）に示す状態となる。
【００４５】
次に、図３（ｂ）に示すように、露出させた電極パッド１６の表面と、残された絶縁膜２２の表面に、下地膜２４を形成する。下地膜２４として、まずバリヤ層を形成し、その上にシード層を形成する。バリヤ層およびシード層は、例えば真空蒸着、スパッタリング、イオンプレーティング等のＰＶＤ（Phisical Vapor Deposition）法や、ＣＶＤ法、ＩＭＰ（イオンメタルプラズマ）法、無電解メッキ法などを用いて形成する。
【００４６】
そして、図４（ａ）に示すように、絶縁膜２２および下地膜２４の内側における凹部Ｈ０の底面に、電極先端部３８を形成する。その具体的な手順は、まず電極先端部３８の構成材料を含有する液状体を、液滴吐出装置であるインクジェット装置により、凹部Ｈ０の底面に向かって吐出する。この液状体は、電極先端部３８の構成材料であるＡｕやＡｇ等の微粒子を、アルコール類や有機エステル類等の溶媒に分散させたコロイド状のものである。この液状体は、あらかじめインクジェット装置により吐出可能な粘度に調整して使用する。また、インクジェット装置は、液滴吐出ヘッドから所定量の液滴を吐出可能に形成されたものである。なお、液滴吐出方式としては、圧電体素子の体積変化により流動体を吐出させるピエゾジェット方式であっても、エネルギー発生素子として電気熱変換体を用いた方式であってもよい。
【００４７】
次に、吐出した液状体を乾燥および焼成させて、電極先端部３８を形成する。
すなわち、高温で乾燥することにより液状体中の溶媒を蒸発させ、液状体中の金属微粒子を焼結させて電極先端部３８を形成する。このように、インクジェット装置を使用して液状体を吐出することにより、凹部Ｈ０の底面に所定量の液状体を正確に吐出することができる。したがって、電極先端部３８を精度よく形成することができる。
【００４８】
次に、図４（ｂ）に示すように、電極本体を形成するためのマスクとして、基板１０の上方にレジスト３２を形成する。その具体的な手順は、まず基板１０の上方の全面にレジスト３２を塗布する。レジスト３２として、メッキ用液体レジストまたはドライフィルムなどを採用することができる。なお、半導体装置で一般的に設けられるＡｌ電極をエッチングする際に用いられるレジストまたは絶縁性を有する樹脂レジストを用いることもできるが、後述の工程で用いるメッキ液およびエッチング液に対して耐性を持つことが前提である。
【００４９】
レジスト３２の塗布は、スピンコート法やディッピング法、スプレーコート法などによって行う。ここで、レジスト３２の厚さは、形成すべき電極本体のポスト部の高さにハンダ層の厚さを加えたものと同程度に設定する。なお、レジスト３２を塗布した後にプリベークを行う。
【００５０】
次に、形成すべき電極のポスト部の平面形状を、レジスト３２にパターニングする。具体的には、所定のパターンが形成されたマスクを用いて露光処理および現像処理を行うことにより、レジスト３２をパターニングする。ここで、ポスト部の平面形状が矩形であれば、レジスト３２に矩形形状の開口部をパターニングする。開口部の大きさは、半導体チップにおける電極のピッチなどに応じて設定するが、例えば１２０μｍ四方または８０μｍ四方の大きさに形成する。なお、パターニング後にレジスト３２の倒れが生じないように、開口部の大きさを設定する。
【００５１】
なお以上には、電極本体のポスト部を取り囲むようにレジスト３２を形成する方法について説明した。しかしながら、必ずしもポスト部の全周を取り囲むようにレジスト３２を形成しなければならないという訳ではない。例えば、図４（ｂ）の紙面の左右方向にのみ隣接して電極が形成される場合には、同紙面の奥行き方向にはレジスト３２を形成しなくてもよい。このように、レジスト３２はポスト部の外形形状の少なくとも一部に沿って形成される。
【００５２】
なお以上には、フォトリソグラフィ技術を用いてレジスト３２を形成する方法について説明した。しかしながら、この方法でレジスト３２を形成すると、レジストを全面に塗布する際にその一部が孔部Ｈ３内に入り込んで、現像処理を行っても孔部Ｈ３内に残渣として残るおそれがある。そこで、例えばドライフィルムを用いることにより、またスクリーン印刷等の印刷法を用いることにより、パターニングされた状態でレジスト３２を形成するのが好ましい。また、インクジェット装置を用いて、レジストの液滴をレジスト３２の形成位置のみに吐出することにより、パターニングされた状態でレジスト３２を形成してもよい。これにより、孔部Ｈ３内にレジストが入り込むことなく、レジスト３２を形成することができる。
【００５３】
次に、図５（ａ）に示すように、レジスト３２をマスクとして、電極本体３７の構成材料を凹部Ｈ０に充填することにより、電極本体３７を形成する。電極材料の充填は、メッキ処理やＣＶＤ法等によって行う。メッキ処理には、例えば電気化学プレーティング（ＥＣＰ）法を用いる。なお、メッキ処理における電極として、下地膜２４を構成するシード層を用いる。また、メッキ装置としてカップ式メッキ装置を用いる。カップ式メッキ装置は、カップ形状の容器からメッキ液を噴出させてメッキすることを特徴とする装置である。これにより、凹部Ｈ０の内部に電極材料が充填されて、電極本体３７のプラグ部３６が形成される。また、レジスト３２に形成された開口部にも電極材料が充填されて、電極本体３７のポスト部３５が形成される。
【００５４】
次に、電極本体３７のポスト部３５上面に、ハンダ層４０を形成する。ハンダ層４０の形成は、ハンダメッキ法やスクリーン印刷等の印刷法などによって行う。なお、ハンダメッキの電極として、下地膜２４を構成するシード層を用いることができる。また、メッキ装置として、カップ式メッキ装置を用いることができる。一方、ハンダ層４０の代わりに、ＳｎＡｇ等からなる硬蝋材層を形成してもよい。硬蝋材層も、メッキ法や印刷法などによって形成することができる。以上により、図５（ａ）に示す状態となる。
【００５５】
次に、図５（ｂ）に示すように、剥離液等を用いてレジスト３２を剥離（除去）する。なお、剥離液にはオゾン水等を用いることができる。続けて、基板１０の上方に露出している下地膜２４を除去する。その具体的な手順は、まず基板１０の上方の全面にレジスト等を塗布し、電極本体３７のポスト部３５の形状をパターニングする。次に、パターニングされたレジストをマスクとして、下地膜２４をドライエッチングする。なお、ハンダ層４０の代わりに硬蝋材層を形成した場合には、その硬蝋材層をマスクとして下地膜２４をエッチングすることができる。この場合、フォトリソグラフィが不要となるので、製造工程を簡略化することができる。
【００５６】
次に、図６（ａ）に示すように、基板１０を上下反転させた上で、基板１０の下方に補強部材５０を装着する。補強部材５０として、保護フィルム等を採用してもよいが、ガラス等の硬質材料を採用するのが好ましい。これにより、基板１０の裏面１０ｂを加工する際に、基板１０に割れ等が発生するのを防止することができる。補強部材５０は、接着剤５２等を介して基板１０に装着する。接着剤５２として、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤を使用するのが望ましい。これにより、基板１０の能動面１０ａにおける凹凸を吸収しつつ、補強部材５０を強固に装着することができる。さらに、接着剤５２として紫外線硬化性接着剤等の光硬化性接着剤を使用した場合には、補強部材５０としてガラス等の透光性材料を採用するのが好ましい。この場合、補強部材５０の外側から光を照射することによって、簡単に接着剤５２を硬化させることができる。
【００５７】
次に、図６（ｂ）に示すように、基板１０の裏面１０ｂの全面をエッチングして、絶縁膜２２の先端部を露出させ、基板１０の裏面１０ｂより外側に電極先端部３８の先端面を配置する。このエッチングには、ウエットエッチングまたはドライエッチングのいずれを用いてもよい。なお、基板１０の裏面１０ｂを粗研磨した後に、エッチングを行って絶縁膜２２の先端部を露出させるようにすれば、製造時間を短縮することができる。また、基板１０のエッチングと同時に、絶縁膜２２および下地膜２４をエッチングして除去してもよい。
【００５８】
次に、図７（ａ）に示すように、基板１０の裏面１０ｂの全面に、第２の絶縁層である絶縁膜２６を形成する。絶縁膜２６としてＳｉＯ２やＳｉＮなどの被膜を形成する場合には、ＣＶＤ法によって形成するのが好ましい。また、絶縁膜２６としてＰＩなどの被膜を形成する場合には、液状の被膜材料をスピンコート法によって塗布し、乾燥・焼成して形成するのが好ましい。また、ＳＯＧを用いて絶縁膜２６を形成してもよい。ＳＯＧ（Spin On Glass）は、塗布した後に４００℃程度の温度でベーキングすることによりＳｉＯ２となる液体であり、平坦化を目的としてＬＳＩの層間絶縁膜に使用されている。具体的には、シロキサン結合を基本構造とするポリマーであって、アルコールなどが溶媒として使用されている。このＳＯＧを塗布する場合にも、スピンコート法を用いる。
【００５９】
なお、基板１０の裏面１０ｂの全面に絶縁膜２６を形成する代わりに、基板１０の裏面１０ｂにおける電極先端部３８の周辺のみに、選択的に絶縁膜２６を形成してもよい。この場合には、インクジェット装置等を用いて絶縁膜の材料液を電極先端部３８の周辺のみに吐出し、乾燥・焼成して絶縁膜２６を形成すればよい。
【００６０】
次に、図７（ｂ）に示すように、電極先端部３８の先端面を露出させる。具体的には、電極先端部３８の先端面を覆っている絶縁膜２６、絶縁膜２２および下地膜２４を除去して、電極先端部３８の先端面を露出させる。絶縁膜２６、絶縁膜２２および下地膜２４の除去は、ＣＭＰ（Chemical and Mechanical Polishing）研磨等によって行う。ＣＭＰは、基板に対する研磨布による機械的研磨と、そこに供給される研磨液による化学作用との兼ね合いによって、基板の研磨を行うものである。なお、絶縁膜２６、絶縁膜２２および下地膜２４を研磨により除去する際に、電極先端部３８の先端面を研磨してもよい。この場合、下地膜２４が完全に除去されるので、半導体チップの積層時における電極間の導通不良を防止することができる。
【００６１】
その後、溶剤等により接着剤５２を溶解して、基板１０から補強部材５０を取り外す。次に、基板１０の裏面１０ｂにダイシングテープ（図示省略）を貼り付けた上で、基板１０をダイシングすることにより、半導体チップの個片に分離する。なお、ＣＯ２レーザやＹＡＧレーザを照射して基板１０を切断してもよい。以上により、図１に示す状態となり、本実施形態に係る半導体チップ２が完成する。
【００６２】
［積層構造］
以上のように形成した半導体チップ２を積層して、３次元実装された半導体装置を形成する。図８は、本実施形態に係る半導体チップを積層した状態の側面断面図であり、図１４のＡ部に相当する部分における拡大図である。各半導体チップ２ａ，２ｂは、下層の半導体チップ２ｂにおける電極本体３７の上面に、上層の半導体チップ２ａにおける電極先端部３８が位置するように配置する。そして、ハンダ層４０を介することにより、各半導体チップ２ａ，２ｂにおける電極３４を相互に接合する。具体的には、リフローによりハンダ層４０を溶解させつつ、各半導体チップ２ａ，２ｂを相互に加圧する。これにより、ハンダ層４０と電極先端部３８との接合部にハンダ合金が形成されて、両者が機械的および電気的に接合される。以上により、各半導体チップ２ａ，２ｂが配線接続される。なお、必要に応じて、積層した各半導体チップ相互の隙間にアンダーフィルを充填する。
【００６３】
なお、溶解したハンダ層４０は、上層の半導体チップ２ａにおける電極先端部３８の外周に沿って上方に変形するので、上層の半導体チップ２ａの裏面１０ｂに当接する場合がある。なお、ハンダ層４０には信号線が接続され、半導体チップ２ａの裏面１０ｂにはグランドが接続されているので、両者の短絡を防止する必要がある。この点、本実施形態では、半導体チップ２ａの裏面１０ｂに絶縁膜２６が形成されているので、半導体チップを積層する際に、ハンダ層４０と半導体チップ２ａの裏面１０ｂとの短絡を防止することが可能となる。したがって、信号線とグランドとの短絡を防止しつつ、３次元実装を行うことができる。
【００６４】
また、本実施形態では、半導体チップ２ａの裏側における電極本体３７の先端部に、電極本体３７の構成材料より酸化されにくい導電材料からなる電極先端部３８を形成した。これにより、半導体チップ２ａの電極３４が酸化されて濡れ性が低下するのを防止することができる。したがって、半導体チップ２ａの形成から長時間の経過後に半導体チップ２ａを積層する場合でも、ハンダ層４０と電極先端部３８との間にハンダ合金が形成されて、電極３４相互の接合が可能となり、電極３４相互の導通不良を回避することができる。その結果、３次元実装された半導体装置の歩留まりを向上させることができる。
【００６５】
［再配置配線］
以上のように積層形成された半導体装置を回路基板に実装するため、再配線を行うのが望ましい。まず、再配線について簡単に説明する。図９は、半導体チップの再配線の説明図である。図９（ａ）に示す半導体チップ６１の表面には、その対辺に沿って複数の電極６２が形成されているので、隣接する電極相互のピッチが狭くなっている。このような半導体チップ６１を回路基板に実装すると、隣接する電極相互が短絡するおそれがある。そこで、電極相互のピッチを広げるため、半導体チップ６１の対辺に沿って形成された複数の電極６２を半導体チップの中央部に引き出す再配線が行われている。
【００６６】
図９（ｂ）は、再配線を行った半導体チップの平面図である。半導体チップ６１の表面中央部には、円形状の複数の電極パッド６３がマトリクス上に配列形成されている。各電極パッド６３は、再配線６４により1個または複数個の電極６２に接続されている。これにより、狭ピッチの電極６２が中央部に引き出されて、広ピッチ化されている。
【００６７】
図１０は、図９（ｂ）のＡ−Ａ線における側面断面図である。上記のように積層形成された半導体装置を上下反転して、最下層となる半導体チップ６１の底面中央部には、ソルダーレジスト６５が形成されている。そして、電極６２のポスト部からソルダーレジスト６５の表面にかけて、再配線６４が形成されている。再配線６４のソルダーレジスト６５側の端部には電極パッド６３が形成され、その電極パッドの表面にバンプ７８が形成されている。バンプ７８は、たとえばハンダバンプであり、印刷法等によって形成する。なお、半導体チップ６１の底面全体には、補強用の樹脂６６等が成型されている。
【００６８】
［回路基板］
図１１は、回路基板の斜視図である。図１１では、半導体チップを積層して形成した半導体装置１が、回路基板１０００に実装されている。具体的には、半導体装置１における最下層の半導体チップに形成されたバンプが、回路基板１０００の表面に形成された電極パッドに対して、リフローやＦＣＢ（Flip Chip Bonding）等を行うことにより実装されている。なお、回路基板との間に異方導電性フィルム等を挟み込んで、半導体装置１を実装してもよい。
【００６９】
［第２実施形態］
次に、本発明に係る半導体装置の第２実施形態である半導体チップにつき、図１２を用いて説明する。図１２は、本実施形態に係る半導体チップの電極部分の側面断面図である。第２実施形態に係る半導体チップ３が、第１実施形態と異なる点は、半導体チップ３の裏側における電極先端部３８の先端面が、第２の絶縁層である絶縁膜２６の表面と、ほぼ同一面上に形成されている点のみである。その他の点については、第１実施形態と同様の構成であるから、詳細な説明を省略する。
【００７０】
第２実施形態に係る半導体チップ３では、電極先端部３８の先端面が、半導体チップ３の裏面１０ｂに形成された絶縁膜２６の表面と、ほぼ同一面上に形成されている。第２実施形態に係る半導体チップ３を製造するには、図２（ｃ）において孔部Ｈ３を穿孔する際に、第１実施形態よりも孔部Ｈ３を浅く形成する。その結果、図６（ｂ）において基板１０の裏面１０ｂをエッチングする際に、第１実施形態よりも絶縁膜２２の突出量が小さくなる。また、図７（ａ）において基板１０の裏面１０ｂに絶縁膜２６を形成する際に、第１実施形態よりも絶縁膜２６を厚く形成する。そして、図７（ｂ）において研磨により電極先端部３８の先端面を露出させる際に、絶縁膜２６の表面を研磨しつつ電極先端部３８の先端面を露出させるようにする。これにより、図１２に示すように、電極先端部３８の先端面が、半導体チップ３の裏面１０ｂに形成された絶縁膜２６の表面と、ほぼ同一平面上に露出する。
【００７１】
第２実施形態に係る半導体チップにおいても、第１実施形態と同様に、半導体チップ３の裏側における電極本体３７の先端部に、電極本体３７の構成材料より酸化されにくい導電材料からなる電極先端部３８が形成されている。したがって、半導体チップ３の電極３４が酸化されるのを防止することができる。また、半導体チップ３の裏面１０ｂに絶縁膜２６が形成されている。したがって、図８に示すように、各半導体チップを積層する際に、ハンダ層４０と上層の半導体チップの裏面１０ｂとの短絡を防止することができる。
【００７２】
ところで、第１実施形態では、電極先端部３８の先端面が、絶縁膜２６の表面から突出形成されていた。この半導体チップの積層時に半導体チップ相互を加圧すると、上層の半導体チップの電極先端部３８のみが下層の半導体チップに当接するので、下層の半導体チップに応力集中が発生する場合がある。これにより、下層の半導体チップが割れるなど破損するおそれがある。これに対して、第２実施形態では、電極先端部３８の先端面が、絶縁膜２６の表面とほぼ同一面上に形成されている。これにより、半導体チップの積層時に半導体チップ相互を加圧しても、下層の半導体チップに応力集中が発生することがなくなり、下層の半導体チップの破損を防止しつつ３次元実装することができる。なお、第１実施形態のように電極先端部３８の先端面を突出形成しなくても、信号線とグランドとの短絡を防止できることは上述した通りである。
【００７３】
［電子機器］
次に、上述した半導体装置を備えた電子機器の例について、図１３を用いて説明する。図１３は、携帯電話の斜視図である。上述した半導体装置は、携帯電話３００の筐体内部に配置されている。
【００７４】
なお、上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
【００７５】
なお、上述した実施形態の「半導体チップ」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリュームおよびヒューズなどを挙げることができる。
【００７６】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【図面の簡単な説明】
【図１】 第１実施形態に係る半導体チップの電極部分の側面断面図である。
【図２】 第１実施形態に係る半導体チップの製造方法の説明図である。
【図３】 第１実施形態に係る半導体チップの製造方法の説明図である。
【図４】 第１実施形態に係る半導体チップの製造方法の説明図である。
【図５】 第１実施形態に係る半導体チップの製造方法の説明図である。
【図６】 第１実施形態に係る半導体チップの製造方法の説明図である。
【図７】 第１実施形態に係る半導体チップの製造方法の説明図である。
【図８】 第１実施形態に係る半導体装置の積層状態の説明図である。
【図９】 再配線の説明図である。
【図１０】 再配線の説明図である。
【図１１】 回路基板の説明図である。
【図１２】 第２実施形態に係る半導体チップの電極部分の側面断面図である。
【図１３】 電子機器の一例である携帯電話の斜視図である。
【図１４】 従来技術に係る半導体装置の全体の側面断面図である。
【符号の説明】
２半導体チップ ２２第１の絶縁層 ２４下地膜 ２６第２の絶縁層 ３４電極 ３７電極本体 ３８電極先端部 ４０ハンダ層
Claims (3)
- 半導体基板を貫通する電極を有する半導体装置の製造方法であって、
集積回路が形成された半導体基板の能動面から、前記半導体基板の内部にかけて、凹部を形成する工程と、
前記凹部の内面に、第1の絶縁層を形成する工程と、
前記第1の絶縁層の内側における前記凹部の底面に、第１の導電材料からなる電極先端部を形成する工程と、
前記電極先端部に接続して、前記第1の絶縁層の内側に、第２の導電材料からなる電極本体を形成する工程と、
前記半導体基板の裏面をエッチングして、前記第１の絶縁層の先端部を露出させる工程と、
前記電極先端部の先端面上に形成された前記第１の絶縁層を除去して、前記電極先端部を露出させる工程とを有し、
前記第１の導電材料として、前記第２の導電材料より酸化されにくい材料を用いることを特徴とする半導体装置の製造方法。 - 前記電極先端部を形成する工程では、
前記第1の絶縁層の内側における前記凹部の底面に、前記第１の導電材料を含有する液状体を液滴吐出装置により吐出し、
吐出した前記液状体を焼成して、前記電極先端部を形成することを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記半導体基板の裏面をエッチングする工程の後に、前記半導体基板の裏面に第２の絶縁層を形成する工程を有し、
前記電極先端部の先端面上に形成された前記第１の絶縁層を除去する工程では、前記電極先端部の先端面上に形成された前記第２の絶縁層をも除去して、前記電極先端部を露出させることを特徴とする請求項１または２に記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003076111A JP3951944B2 (ja) | 2003-03-19 | 2003-03-19 | 半導体装置の製造方法 |
| TW093106723A TWI239629B (en) | 2003-03-17 | 2004-03-12 | Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus |
| CNB2004100287559A CN1321437C (zh) | 2003-03-17 | 2004-03-15 | 半导体器件的制造方法、半导体器件、电路基板和电子设备 |
| KR1020040017525A KR100636449B1 (ko) | 2003-03-17 | 2004-03-16 | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기 |
| US10/801,952 US7214615B2 (en) | 2003-03-17 | 2004-03-16 | Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus |
| DE102004012845.6A DE102004012845B4 (de) | 2003-03-17 | 2004-03-16 | Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003076111A JP3951944B2 (ja) | 2003-03-19 | 2003-03-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004288722A JP2004288722A (ja) | 2004-10-14 |
| JP3951944B2 true JP3951944B2 (ja) | 2007-08-01 |
Family
ID=33291246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003076111A Expired - Fee Related JP3951944B2 (ja) | 2003-03-17 | 2003-03-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3951944B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006080337A1 (ja) * | 2005-01-31 | 2006-08-03 | Nec Corporation | 半導体装置およびその製造方法と、積層型半導体集積回路 |
| KR100621438B1 (ko) | 2005-08-31 | 2006-09-08 | 삼성전자주식회사 | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 |
| JP2007311385A (ja) * | 2006-05-16 | 2007-11-29 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| JP2007335636A (ja) * | 2006-06-15 | 2007-12-27 | Mitsubishi Electric Corp | 半導体装置 |
| JP5231733B2 (ja) * | 2006-11-27 | 2013-07-10 | パナソニック株式会社 | 貫通孔配線構造およびその形成方法 |
| KR100844997B1 (ko) | 2006-12-29 | 2008-07-09 | 삼성전자주식회사 | 반도체 패키지, 반도체 스택 패키지, 패키지들을 제조하는방법 |
| KR100843240B1 (ko) | 2007-03-23 | 2008-07-03 | 삼성전자주식회사 | 웨이퍼 레벨 스택을 위한 반도체 소자 및 웨이퍼 레벨스택을 위한 반도체 소자의 관통전극 형성방법 |
| JP2009055004A (ja) * | 2007-08-24 | 2009-03-12 | Honda Motor Co Ltd | 貫通配線構造 |
| JP5323637B2 (ja) * | 2009-09-30 | 2013-10-23 | 京セラ株式会社 | 弾性波装置及びその製造方法 |
| JP7332130B2 (ja) * | 2019-02-28 | 2023-08-23 | 住友電工デバイス・イノベーション株式会社 | 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置 |
-
2003
- 2003-03-19 JP JP2003076111A patent/JP3951944B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004288722A (ja) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100636449B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기 | |
| JP4492196B2 (ja) | 半導体装置の製造方法、回路基板、並びに電子機器 | |
| US6660545B2 (en) | Semiconductor device and manufacturing method therefor, circuit substrate, and electronic apparatus | |
| US6852621B2 (en) | Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment | |
| JP2004297019A (ja) | 半導体装置、回路基板及び電子機器 | |
| JP3879816B2 (ja) | 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器 | |
| JP3778256B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4967340B2 (ja) | 半導体装置、半導体装置の製造方法、及び電子機器 | |
| JP2006179562A (ja) | 半導体装置、半導体装置の製造方法、回路基板、及び電子機器 | |
| JP2005183689A (ja) | 支持基板、搬送体、半導体装置の製造方法、半導体装置、回路基板、並びに電子機器 | |
| JP3951944B2 (ja) | 半導体装置の製造方法 | |
| US20050230805A1 (en) | Semiconductor device, method for producing the same, circuit board, and electronic apparatus | |
| JP4155154B2 (ja) | 半導体装置、回路基板、及び電子機器 | |
| JP2004281793A (ja) | 半導体装置の製造方法、半導体装置、回路基板および電子機器 | |
| JP2006041148A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP4706180B2 (ja) | 半導体装置の製造方法 | |
| JP4304905B2 (ja) | 半導体装置の製造方法 | |
| JP4085972B2 (ja) | 半導体装置の製造方法 | |
| JP4019985B2 (ja) | 半導体装置の製造方法、回路基板、及び電子機器 | |
| JP2006041218A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP2005174990A (ja) | 半導体装置の製造方法、半導体装置、回路基板および電子機器 | |
| JP2005191170A (ja) | 半導体装置の製造方法、半導体装置の製造装置、半導体装置、回路基板および電子機器 | |
| JP2005125468A (ja) | 突起物の研磨方法、半導体装置の製造方法、並びに半導体装置、回路基板、及び電子機器 | |
| JP2004207318A (ja) | 半導体装置の製造方法、半導体装置、回路基板及び電子機器 | |
| JP2005123601A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3951944 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |